DE10036889C1 - Verfahren und Einrichtung zur Bestimmung eines in einem differentiellen Sendesignalabschnitt eines Funkgerätes auftretenden Offsetwerts - Google Patents

Verfahren und Einrichtung zur Bestimmung eines in einem differentiellen Sendesignalabschnitt eines Funkgerätes auftretenden Offsetwerts

Info

Publication number
DE10036889C1
DE10036889C1 DE10036889A DE10036889A DE10036889C1 DE 10036889 C1 DE10036889 C1 DE 10036889C1 DE 10036889 A DE10036889 A DE 10036889A DE 10036889 A DE10036889 A DE 10036889A DE 10036889 C1 DE10036889 C1 DE 10036889C1
Authority
DE
Germany
Prior art keywords
differential
signal section
signal
transmission signal
ids
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10036889A
Other languages
English (en)
Inventor
Bertram Gunzelmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10036889A priority Critical patent/DE10036889C1/de
Priority to CNB018133452A priority patent/CN1271810C/zh
Priority to JP2002515761A priority patent/JP2004505546A/ja
Priority to EP01956335A priority patent/EP1305906A1/de
Priority to PCT/DE2001/002688 priority patent/WO2002011353A1/de
Application granted granted Critical
Publication of DE10036889C1 publication Critical patent/DE10036889C1/de
Priority to US10/352,831 priority patent/US6973295B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
    • H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
    • H04L27/206—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers
    • H04L27/2067—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H04L25/085—Arrangements for reducing interference in line transmission systems, e.g. by differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0008—Modulated-carrier systems arrangements for allowing a transmitter or receiver to use more than one type of modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2003—Modulator circuits; Transmitter circuits for continuous phase modulation
    • H04L27/2007—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change within each symbol period is constrained
    • H04L27/2017—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change within each symbol period is constrained in which the phase changes are non-linear, e.g. generalized and Gaussian minimum shift keying, tamed frequency modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Dc Digital Transmission (AREA)

Abstract

Ein Verfahren sowie eine Einrichtung zum Bestimmen eines Offsetwertes für einen in einem differentiellen Sendesignalabschnitt (IDS, QDS) eines Funkgerätes auftretenden Offset nutzen zur Bestimmung des genannten Offsetwertes einen Signalverarbeitungsabschnitt (IDE, QDE) im Empfangsteil des Funkgerätes sowie ein Verbindungsmittel (VM) zum vertauschbaren Verbinden von Ausgängen des differentiellen Sendesignalabschnitts (IDS, QDS) mit Eingängen des differentiellen Empfangssignalabschnitts (IDE, QDE).

Description

Die Erfindung betrifft ein Verfahren und eine Einrichtung zum Bestimmen eines Offsetwertes für einen in einem differen­ tiellen Sendesignalabschnitt eines Funkgerätes auftretenden Offset.
Die Signalverarbeitung in mobilen Funkgeräten (Handtelefonen, Mobilstationen) umfaßt eine Signalverarbeitung im Basisband und eine Signalverarbeitung im Hochfrequenzbereich. Die ent­ sprechenden beiden Signalverarbeitungsabschnitte (Basisband- und Hochfrequenzabschnitt) werden häufig durch separate Chips (Basisband-Chip und Hochfrequenz-Chip) realisiert. Der Basis­ band-Chip ist für die digitale Modulation und die D/A-Wand­ lung des zu sendenden Signals und für die A/D-Wandlung und Demodulation des empfangenen Signals zuständig. Die Aufgabe des Hochfrequenz-Chips besteht darin, das zu sendende, analo­ ge Basisbandsignal in die Trägerfrequenz umzusetzen und das empfangene, analoge Hochfrequenzsignal in das Basisband her­ unterzumischen.
Es ist bereits bekannt, sowohl im Empfangs- als auch im Sen­ depfad zumindest abschnittsweise eine differentielle Signal­ übertragung vorzusehen. Bei einer differentiellen Signalüber­ tragung sind für die Übertragung eines Signals (Sendesignal bzw. Empfangssignal) zwei Signalleitungen vorgesehen, wobei sich das übertragene Signal aus der Differenz der über die zwei Signalleitungen übertragenen Signale ergibt. Eine auf beide Signalleitungen einwirkende Störung wird dabei durch die Differenzbildung eliminiert und beeinträchtigt die Si­ gnalübertragung nicht.
Eine Schwierigkeit bei der differentiellen Signalübertragung besteht darin, daß aufgrund unterschiedlichen Bauteilverhal­ tens in den zwei Verarbeitungswegen ein ursprünglich Offset­ freies Signal einen Offset erhalten kann. Dieser auch als differentielle Offset bezeichnete Signalversatz bedeutet, daß die Differenz der beiden differentiellen Signale nunmehr nicht das eigentliche Signal sondern das eigentliche Signal zuzüglich des differentiellen Offsets ist.
Ein differentieller Offset kann sowohl im Sendepfad als auch im Empfangspfad des Funkempfängers auftreten.
Zur Vermeidung bzw. Korrektur eines differentiellen Offsets ist es bereits bekannt, im Rahmen der Qualitätsprüfung des Basisband-Chips den differentiellen Offset sowohl im Sende- als auch im Empfangszweig zu messen. Anhand der Meßwerte wird der Basisband-Chip dann kalibriert, d. h. der differentielle Offset wird auf den Wert Null eingestellt. Nachteilig bei dieser Vorgehensweise ist allerdings der hohe zeitliche Auf­ wand, der für die Offset-Messung und Kalibrierung erforder­ lich ist, sowie die Tatsache, daß spätere alterungs- und um­ weltbedingte Bauteilveränderungen mit einer Kalibrierung zum Zeitpunkt der Herstellung nicht berücksichtigt werden können.
Aus der deutschen Patentschrift DE 199 04 377 C1 ist ein Ver­ fahren und eine Schaltungsanordnung zur Kompensationssteue­ rung von Offsetspannungen einer in einem Schaltungsbaustein integrierten Funkempfangsschaltung bekannt. Dabei wird der Ladezustand eines außerhalb des Schaltungsbausteins angeord­ neten, über eine Abtast- und Halteschaltung gespeisten Kon­ densators überwacht und zur Steuerung einer Stromquelle für die Offset-Kompensation verwendet.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Einrichtung zu schaffen, mit welcher in einfacher Weise die Bestimmung eines Offsetwertes für einen in einem dif­ ferentiellen Sendesignalabschnitt eines Funkgerätes auftretenden Offset möglich ist. Insbesondere soll eine Nachkali­ brierung des differentiellen Sendesignalabschnitts während der Verwendungszeit des Funkgerätes möglich sein.
Die Aufgabenstellung wird durch die Merkmale der unabhängigen Ansprüche gelöst.
Vorteilhafte Ausgestaltungen der Erfindung sind den Unteransprüchen zu entnehmen.
Durch die der Erfindung zugrundeliegende Idee, den differen­ tiellen Empfangssignalabschnitt des Funkgerätes zur Bestim­ mung des Offsetwertes für den differentiellen Sendesignalab­ schnitt einzusetzen, wird erreicht, daß die Bestimmung des Offsetwertes und damit die Möglichkeit der Kalibrierung des Basisband-Chips auch nach der Endmontage des Funkgerätes zu geeigneten Zeitpunkten im späteren Gebrauch durchgeführt wer­ den kann. Ein weiterer Vorteil des erfindungsgemäßen Konzepts ist darin zu sehen, daß zur Bestimmung des Offsetwertes für den differentiellen Sendesignalabschnitt keine externe Meß­ station mehr erforderlich ist, da zu diesem Zweck der diffe­ rentielle Empfangssignalabschnitt des Funkgerätes verwendet wird. Das erfindungsgemäße Verfahren weist ferner den Vorteil auf, daß ein gegebenenfalls im Empfangssignalabschnitt vor­ handener differentieller Offset die Bestimmung des Offsetwer­ tes für den differentiellen Sendesignalabschnitt nicht beein­ flußt, da er durch die Berücksichtigung der beiden mit unter­ schiedlicher Polarität gewonnenen Meßwerte eliminiert wird.
Zweckmäßigerweise wird mit Hilfe des erfindungsgemäß bestimm­ ten Offsetwertes eine Kompensation des in dem differentiellen Sendesignalabschnitt auftretenden Offsets durchgeführt. Hier­ für wird der für den differentiellen Sendesignalabschnitt be­ rechnete Offsetwert abgespeichert und von den Signalwerten des Sendesignals subtrahiert.
Vorzugsweise wird die Offset-Kompensation bei einer Inbe­ triebnahme des Funkgerätes oder während einer Zeitdauer ohne Sende- und Empfangstätigkeit innerhalb eines Zeitschlitzes einer TDMA-(Time Division Multiple Access-)Signalstruktur durchgeführt.
Eine weitere vorteilhafte Maßnahme des erfindungsgemäßen Ver­ fahrens kennzeichnet sich dadurch, daß Offsets jeweils sowohl für den differentiellen Sendesignalabschnit eines Inphasal- Zweigs als auch für den differentiellen Sendesignalabschnitt eines Quadratur-Zweigs des Funkgerätes berechnet werden.
Vorzugsweise wird der mittels des differentiellen Empfangs­ signalabschnitts berechnete Offsetwert einem Korrekturglied zur Korrektur des Sendesignals um diesen Offsetwert zuge­ führt. Bei dem Korrekturglied handelt es sich vorzugsweise um ein dem Eingang des differentiellen Sendesignalabschnitts vorgeschaltetes Korrekturglied. Dieses ist in mobilen Funkge­ räten zum Zwecke der Kompensation eines z. B. bei der Modula­ tion auftretenden DC-Offsets im nicht differentiellen Sende­ signalpfad in der Regel ohnehin bereits vorhanden.
Die Erfindung wird nachfolgend anhand eines Ausführungsbei­ spiels unter Bezugnahme auf die Zeichnung näher erläutert; in dieser zeigt:
Fig. 1 ein vereinfachtes Blockschaltbild einer Basisband- Signalverarbeitungseinheit eines erfindungsgemäßen Funkgeräts; und
Fig. 2 ein Ablaufdiagramm zur Erläuterung eines Ausführungs­ beispiels des erfindungsgemäßen Verfahrens.
Fig. 1 zeigt den Aufbau einer z. B. auf einem Basisband-Chip realisierten Basisband-Signalverarbeitungseinheit für ein Mo­ bilfunkgerät in Form eines vereinfachten Blockschaltbilds. Ein Sendepfad der Signalverarbeitungseinheit umfaßt in einem I-(Inphasal-)Zweig einen ersten digitalen Signalprozessor DSP1, dessen Ausgang dem Eingang eines ersten digitalen Offset-Korrekturschaltkreises DOC1 zugeführt ist. Der DOC1 steht mit einem Korrekturwert-Register R1 in Datenverbindung. Ein Ausgang des DOC1 wird einem Eingang eines ersten Digital- Analog-Umsetzers DAC1 eingegeben. Der DAC1 setzt das eingege­ bene, wertediskrete Sendesignal (des I-Zweigs) in zwei analo­ ge, differentielle Sendesignale um. Die differentiellen Sen­ designale sind so beschaffen, daß eine Differenz der beiden Signale (bei Vernachlässigung eines in dem DAC1 erzeugten Offsets) dem Signalwert am Eingang des DAC1 entspricht.
Die beiden analogen, differentiellen Sendesignale werden ei­ nem ersten Treiber T1 zugeleitet. Der erste Treiber T1 führt eine Signalverstärkung und gegebenenfalls Signalformung durch. An Ausgängen IT und ITX des ersten Treibers T1 stehen zwei analoge, differentielle Sendesignale des I-Sendezweigs zur Verfügung.
Der Q-Zweig des Sendepfades ist analog dem I-Zweig aufgebaut und umfaßt einen zweiten digitalen Signalprozessor DSP2, ei­ nen zweiten digitalen Offset-Korrekturschaltkreis DOC2 mit einem zweiten Korrekturwert-Register R2, einen zweiten Digi­ tal-Analog-Umsetzer DAC2 sowie einen zweiten Treiber T2. An Ausgängen QT und QTX des zweiten Treibers T2 stehen zwei ana­ loge, differentielle Sendesignale des Q-Sendezweigs zur Ver­ fügung.
In dem in Fig. 1 dargestellten Beispiel findet eine differen­ tielle Signalverarbeitung und -übertragung im Basisband-Chip im Bereich der Digital-Analog-Umsetzer DAC1 bzw. DAC2 und der Treiber T1 bzw. T2 statt. Diese Signalverarbeitungsabschnitte werden im folgenden als differentieller Sendesignalabschnitt IDS des I-Zweigs und differentieller Sendesignalabschnitt QDS des Q-Zweigs bezeichnet. Allgemein können die differentiellen Sendesignalabschnitte IDS und QDS auch weitere Bauelemente umfassen.
Die Arbeitsweise der erläuterten Sendeeinrichtung ist wie folgt:
In den digitalen Signalprozessoren DSP1, DSP2 wird ein von einer Signalquelle ausgegebenes Quellensignal (z. B. Sprachsi­ gnal, Videosignal) einer Signalbearbeitung unterzogen, welche in bekannter Weise eine Analog-Digital-Umsetzung, eine Quel­ lenkodierung, eine Kanalkodierung, eine Verschachtelung und weitere geeignete Signalverarbeitungsschritte umfassen kann. Ferner nehmen die DSP1 und DSP2 eine Umtastung (d. h. digitale Modulation) des zu sendenden Signals vor. Im Falle eines GSM- Senders wird eine GMSK-(Gaussian Minimum Shift Keying-)Umta­ stung durchgeführt. Genauso gut kann eine Modulation unter Verwendung eines mehrstufigen Modulationsalphabets (z. B. 8PSK (8-Phase Shift Keying) für den EDGE-(Enhanced Data Services for GSM Evolution-)Standard) durchgeführt werden.
Die von den DSP1 bzw. DSP2 ausgegebenen digitalen Sendesigna­ le können einen DC-Offset aufweisen. Die Kompensation dieser DC-Offsets wird in bekannter Weise durch die digitalen Offset-Korrekturschaltkreise DOC1 und DOC2 vorgenommen. Hier­ für wird dem DOC1 ein Korrekturwert C1 und dem DOC2 ein Kor­ rekturwert C2 von einer nicht näher dargestellten Schaltung zur Ermittlung der entsprechenden DC-Offset-Korrekturwerte mitgeteilt. Die DC-Offset-Kompensation erfolgt durch Subtrak­ tion der Korrekturwerte C1 bzw. C2 von den Eingangssignalwer­ ten der digitalen Offset-Korrekturschaltkreise DOC1 bzw. DOC2 (d. h. von den Werten der Ausgabesignale von DSP1 bzw. DSP2).
Diese DC-Offset-Korrektur kann naturgemäß keine Offsets be­ rücksichtigen, die im Signalweg hinter den digitalen Offset- Korrekturschaltkreisen DOC1 und DOC2 in den differentiellen Sendesignalabschnitten IDS bzw. QDS auftreten (d. h. in dem hier dargestellten Beispiel durch die Digital-Analog-Umsetzer DAC1/2 und/oder die Treiber T1/2 hervorgerufen werden). Zur Berücksichtigung dieser (differentiellen) Offsets wird gemäß der Erfindung ein dem Empfangspfad des Funkgerätes zugehöri­ ger Signalverarbeitungsabschnitt verwendet.
Nach Fig. 1 umfaßt der Basisband-Chip auf der Empfangsseite ebenfalls einen I- und einen Q-Zweig. Ein differentieller Empfangssignalabschnitt IDE des I-Empfangszweigs weist einen ersten Verstärker A1 und einen dem ersten Verstärker A1 nach­ geschalteten ersten Analog-Digital-Umsetzer ADC1 auf. Der er­ ste Verstärker A1 nimmt an zwei Eingängen IR und IRX zwei Si­ gnalkomponenten eines analogen, differentiellen Empfangs­ signals des I-Zweigs entgegen, das von einem Hochfrequenz- Chip (nicht dargestellt) bereitgestellt wird. Die beiden Sig­ nalkomponenten werden von A1 verstärkt und zwei differen­ tiellen Signaleingängen des ADC1 zugeführt. An einem Ausgang des ADC1 wird ein wertediskretes Empfangssignal des I-Empfangszweiges bereitgestellt, dessen Signalwerte der Differenz der beiden differentiellen analogen Signale entspricht, die an den Eingängen des ADC1 anliegen. Das wertediskrete Emp­ fangssignal des I-Empfangszweigs am Ausgang von ADC1 wird ei­ nem digitalen Filter DF1 zugeleitet und in üblicher Weise weiterverarbeitet.
Der Q-Empfangszweig des Basisband-Chips ist analog aufgebaut und umfaßt einen zweiten Verstärker A2, einen zweiten Analog- Digital-Umsetzer ADC2 und ein zweites digitales Filter DF2 am Ausgang des ADC2. Der zweite Verstärker A2 und der zweite Analog-Digital-Umsetzer ADC2 bilden den differentiellen Emp­ fangssignalabschnitt QDE des Q-Zweigs. Die beiden Eingänge des differentiellen Empfangssignalabschnitts QDE sind mit QR und QRX bezeichnet.
Ferner ist ein Verbindungsmittel VM vorgesehen, welches es ermöglicht, differentielle Sendesignale des I- bzw. Q-Zweigs in die entsprechenden I- und Q-Zweige des Empfangspfades ein­ zuspeisen. Das Verbindungsmittel VM umfaßt hierfür einen er­ sten Wechselschalter WS1 und einen zweiten Wechselschalter WS2. Der erste Wechselschalter WS1 verbindet in einer ersten Schalterstellung den Ausgang IT von IDS mit dem Eingang IR von IDE und den Ausgang ITX von IDS mit dem Eingang IRX von IDE. In einer zweiten Schalterstellung werden der Ausgang IT mit dem Eingang IRX und der Ausgang ITX mit dem Eingang IR verbunden. Der zweite Wechselschalter WS2 verbindet in einer ersten Schaltstellung den Ausgang QT von QDS mit dem Eingang QR von QDE und den Ausgang QTX von QDS mit dem Eingang QRX von QDE. In einer zweiten Schalterstellung verbindet der zweite Wechselschalter WS2 den Ausgang QT mit dem Eingang QRX und den Ausgang QTX mit dem Eingang QR. Darüber hinaus können die Wechselschalter WS1, WS2 auch geöffnet sein und in dieser Stellung eine Trennung des Sendepfads vom Empfangspfad bewir­ ken.
Ferner umfaßt der Basisband-Chip eine erste und eine zweite Berechnungseinheit B1 und B2. Ein Eingang der ersten Berech­ nungseinheit B1 ist mit dem Ausgang des differentiellen Emp­ fangssignalabschnitts IDE des I-Zweigs verbunden, und ein Ausgang der ersten Berechnungseinheit B1 steht in Datenver­ bindung mit dem Korrekturwert-Register R1. In analoger Weise ist ein Eingang der zweiten Berechnungseinheit B2 mit dem Ausgang des differentiellen Empfangssignalabschnitts des Q- Zweigs QDE verbunden und ein Ausgang des zweiten Berechnungs­ abschnitts B2 steht mit einem Eingang des zweiten Korrektur­ wert-Registers R2 in Verbindung.
Im folgenden wird anhand Fig. 2 ein Ablauf erläutert, mittels welchem ein Offsetwert für einen in dem differentiellen Sen­ designalabschnitt IDS des I-Zweiges auftretenden Offset er­ mittelt wird. Die Ermittlung eines Offsetwertes für den dif­ ferentiellen Sendesignalabschnitt QDS des Q-Zweiges kann zur gleichen Zeit und in analoger Weise durchgeführt werden.
In einem ersten Schritt S1 werden sowohl das Sendeteil als auch das Empfangsteil des Funkgerätes aktiviert. Dieser Schritt kann nur außerhalb einer regulären Sende- oder Emp­ fangstätigkeit durchgeführt werden. Beispielsweise kann eine gleichzeitige Aktivierung von Empfangs- und Sendeteil des Funkgeräts im Rahmen eines Initialisierungsschrittes beim Einschalten des Funkgerätes oder in Totzeiten während des re­ gulären Betriebs erfolgen, in denen weder eine Empfangs- noch eine Sendetätigkeit benötigt wird. Solche Tot- oder Schutz­ zeiten sind beispielsweise beim TDMA-Vielfachzugriff im Be­ reich der Grenzen aufeinanderfolgender Zeitschlitze vorgese­ hen.
In einem zweiten Schritt S2 wird ein digital kodierter Test­ wert T dem Eingang des differentiellen Sendesignalabschnitts IDS, d. h. dem Eingang des DAC1, zugeführt. Zur Erzeugung des Testwertes T kann (bei Kenntnis von C1) beispielsweise der DSP1 herangezogen oder eine Testwert-Erzeugungseinheit (nicht dargestellt) verwendet werden, die zeitweilig an den Eingang des DAC1 angelegt wird.
Es wird angenommen, daß in dem differentiellen Sendesignalab­ schnitt IDS ein Offset des (zu bestimmenden) Wertes OS auf­ tritt. Der an dem Ausgang IT des differentiellen Sendesignal­ abschnitts IDS auftretende Signalwert wird mit W(IT) bezeich­ net und der an dem Ausgang ITX von IDS auftretende Signalwert wird mit W(ITX) bezeichnet. Für die Signalwerte gilt dann die folgende Beziehung:
W(IT) - W(ITX) = T + OS
In einem dritten Schritt S3 wird ein erster Meßmodus akti­ viert. Dabei wird der Wechselschalter WS1 in die erste Schal­ terstellung gebracht, d. h. IT wird mit IR und ITX wird mit IRX verbunden.
Bei dieser Schalterstellung wird im Schritt S3.1 ein erster (digital kodierter) Signalwert V1 am Ausgang des differenti­ ellen Empfangssignalabschnitts IDE bestimmt und an geeigneter Stelle (z. B. in der ersten Berechnungseinheit B1) abgespei­ chert.
In einem vierten Schritt S4 wird ein zweiter Meßmodus akti­ viert. Dabei wird der Wechselschalter WS1 in die zweite Schalterstellung (IT verbunden mit IRX und ITX verbunden mit IR) gebracht.
In diesem zweiten Meßmodus wird im Schritt S4.1 wiederum eine Messung des Signalwertes am Ausgang von IDE durchgeführt. Der bei dieser Messung im zweiten Modus erhaltene zweite Signal­ wert wird mit V2 bezeichnet und ebenfalls abgespeichert.
Damit ist der Meßablauf beendet und das Funkgerät kann durch Trennung der Verbindung zwischen seinem Sende- und Empfangs­ teil wieder in den Normalbetrieb übergehen. Die Ermittlung des gesuchten Offsetwerts für den differentiellen Sende­ signalabschnitt IDS wird im weiteren durch die folgenden Re­ chenschritte weiterverfolgt:
In einem fünften Schritt S5 wird der folgende Ausdruck
A = 1/2(V1 - V2)
berechnet.
Es ist ersichtlich, daß A = T + OS gilt. Durch die Differenz­ bildung V1 - V2 wird erreicht, daß ein gegebenenfalls vorhan­ dener Offset in dem differentiellen Empfangssignalabschnitt IDE keinen Einfluß auf den Wert A hat.
In einem sechsten Schritt S6 wird der Offsetwert OS für den Offset in dem differentiellen Sendesignalabschnitt IDS durch Lösung der Gleichung
OS = A - T
berechnet. Die Rechenschritte S5 und S6 werden von der ersten Berechnungseinheit B1 durchgeführt. Damit ist der gesuchte differentielle Offsetwert OS berechnet. Er kann z. B. bei ei­ ner Messung am einzelnen Chip in geeigneter Weise ausgegeben und angezeigt oder unmittelbar zur Korrektur des differen­ tiellen Offsets verwendet werden.
Im letztgenannten Fall wird in einem siebten Schritt S7 der berechnete Offsetwert OS in das Korrekturwert-Register R1 eingegeben. Ab diesem Zeitpunkt wird der differentielle Offsetwert OS genauso wie der DC-Offset-Korrekturwert C1 bei der digitalen Offset-Korrektur in DOC1 berücksichtigt, d. h. der Signalwert am Ausgang von DOC1 wird zusätzlich zu der Korrektur mit dem Wert C1 noch um den Offsetwert OS ernied­ rigt.
Zur Abarbeitung der anhand Fig. 2 erläuterten Meß- und Kali­ brierungsschritte wird vorzugsweise eine in dem mobilen Funk­ gerät implementierte Firmware eingesetzt.

Claims (10)

1. Verfahren zum Bestimmen eines Offsetwertes für einen in einem differentiellen Sendesignalabschnitt eines Funkgerätes auftretenden Offset, mit den Schritten:
  • - Eingeben eines Testwertes (T) in einen Eingang des diffe­ rentiellen Sendesignalabschnitts (IDS, QDS), wobei an einem ersten Ausgang (IT, QT) des differentiellen Sendesignalab­ schnitts (IDS, QDS) ein erstes Signal und an einem zweiten Ausgang (ITX, QTX) des differentiellen Sendesignalab­ schnitts (IDS, QDS) ein zweites Signal ausgegeben werden;
  • - Einkoppeln des ersten Signals in einen ersten Eingang (IR, QR) und des zweiten Signals in einen zweiten Eingang (IRX, QRX) eines differentiellen Empfangssignalabschnitts (IDE, QDE) des Funkgerätes;
  • - Bestimmen eines ersten Wertes (V1) eines an einem Ausgang des differentiellen Empfangssignalabschnitts (IDE, QDE) ausgegebenen Empfangssignals;
  • - Einkoppeln des ersten Signals in den zweiten Eingang (IRX, QRX) und des zweiten Signals in den ersten Eingang (IR, QR) des differentiellen Empfangssignalabschnitts (IDE, QDE);
  • - Bestimmen eines zweiten Wertes (V2) des Empfangssignals; und
  • - Berechnen des Offsetwertes (OS) unter Verwendung der be­ stimmten ersten und zweiten Werte (V1, V2) sowie des Test­ wertes (T).
2. Verfahren nach Anspruch 1, gekennzeichnet durch den weiteren Schritt: Kompensation des Offsets im differentiellen Sendesignalab­ schnitt (IDS, QDS) durch
  • - Abspeichern des für den differentiellen Sendesignalab­ schnitt (IDS, QDS) berechneten Offsetwertes (OS);
  • - Subtrahieren dieses Offsetwertes (OS) von den Signalwerten des Sendesignals.
3. Verfahren nach Anspruch 2, gekennzeichnet durch den Schritt:
  • - Durchführen einer Offset-Kompensation bei jeder Inbetrieb­ nahme des Funkgerätes.
4. Verfahren nach Anspruch 2 oder 3, gekennzeichnet durch den Schritt:
  • - Durchführen einer Offset-Kompensation innerhalb eines TDMA- Zeitschlitzes während einer Zeitdauer ohne Sende- und Emp­ fangstätigkeit.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß Offsetwerte sowohl für den differentiellen Sendesignal­ abschnitt (IDS) eines Inphasal-Zweigs als auch für den dif­ ferentiellen Sendesignalabschnitt (QDS) eines Quadratur- Zweigs des Funkgerätes berechnet werden.
6. Einrichtung zum Bestimmen eines Offsetwertes für einen in einem differentiellen Sendesignalabschnitt eines Funkgerätes auftretenden Offset, wobei der differentielle Sendesignalab­ schnitt (IDS, QDS) einen Sendesignaleingang und zwei Sende­ signalausgänge (IT, ITX; QT, QTX) aufweist, und die ferner umfaßt:
einen differentiellen Empfangssignalabschnitt (IDE, QDE), welcher zwei Empfangssignaleingänge (IR, IRX; QR, QRX) so­ wie einen Empfangssignalausgang aufweist,
ein Mittel (DSP1, DSP2) zum Erzeugen eines digitalen Test­ wertes (T) und zum Eingeben des Testwertes (T) in den Sen­ designaleingang des differentiellen Sendesignalabschnitts (IDS, QDS),
ein Mittel (VM) zum vertauschbaren Verbinden der Ausgänge (IT, ITX; QT, QTX) des differentiellen Sendesignalab­ schnitts (IDS, QDS) mit den Eingängen (IR, IRX; QR, QRX) des differentiellen Empfangssignalabschnitts (IDE, QDE), und
ein Berechnungsmittel (B1, B2) zum Berechnen des Offsetwer­ tes (OS) aus zumindest zwei Werten (V1, V2) des an dem Aus­ gang des differentiellen Empfangssignalabschnitts (IDE, QDE) ausgegebenen Empfangssignals sowie dem Testwert (T).
7. Einrichtung nach Anspruch 6, gekennzeichnet durch
einen Speicher (R1, R2) zum Abspeichern des berechneten Offsetwertes (OS) für den differentiellen Sendesignalab­ schnitt (IDS, QDS), und
ein Korrekturglied (DOC1, DOC2) zum Korrigieren des Sende­ signals um diesen berechneten Offsetwert (OS).
8. Einrichtung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß der differentielle Sendesignalabschnitt (IDS, QDS) ei­ nen differentiellen Digital-Analog-Umsetzer (DAC1, DAC2) zum Erzeugen von zwei differentiellen Analogsignalen um­ faßt.
9. Einrichtung nach einem der Anspruch 8, dadurch gekennzeichnet, daß der differentielle Sendesignalabschnitt (IRS, QRS) fer­ ner zwei die beiden differentiellen Analogsignale entgegen­ nehmende Ausgabetreiber (T1, T2) umfaßt.
10. Einrichtung nach Anspruch 7, dadurch gekennzeichnet, daß das Korrekturglied (DOC1, DOC2) dem Eingang des diffe­ rentiellen Sendesignalabschnitts (IDS, QDS) vorgeschaltet ist.
DE10036889A 2000-07-28 2000-07-28 Verfahren und Einrichtung zur Bestimmung eines in einem differentiellen Sendesignalabschnitt eines Funkgerätes auftretenden Offsetwerts Expired - Lifetime DE10036889C1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE10036889A DE10036889C1 (de) 2000-07-28 2000-07-28 Verfahren und Einrichtung zur Bestimmung eines in einem differentiellen Sendesignalabschnitt eines Funkgerätes auftretenden Offsetwerts
CNB018133452A CN1271810C (zh) 2000-07-28 2001-07-13 无线电设备中差分偏移的测定
JP2002515761A JP2004505546A (ja) 2000-07-28 2001-07-13 無線機における差動オフセットの決定
EP01956335A EP1305906A1 (de) 2000-07-28 2001-07-13 Bestimmung eines differentiellen offsets in einem funkgerät
PCT/DE2001/002688 WO2002011353A1 (de) 2000-07-28 2001-07-13 Bestimmung eines differentiellen offsets in einem funkgerät
US10/352,831 US6973295B2 (en) 2000-07-28 2003-01-28 Determination of a differential offset in a radio device and radio device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10036889A DE10036889C1 (de) 2000-07-28 2000-07-28 Verfahren und Einrichtung zur Bestimmung eines in einem differentiellen Sendesignalabschnitt eines Funkgerätes auftretenden Offsetwerts

Publications (1)

Publication Number Publication Date
DE10036889C1 true DE10036889C1 (de) 2002-04-18

Family

ID=7650585

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10036889A Expired - Lifetime DE10036889C1 (de) 2000-07-28 2000-07-28 Verfahren und Einrichtung zur Bestimmung eines in einem differentiellen Sendesignalabschnitt eines Funkgerätes auftretenden Offsetwerts

Country Status (6)

Country Link
US (1) US6973295B2 (de)
EP (1) EP1305906A1 (de)
JP (1) JP2004505546A (de)
CN (1) CN1271810C (de)
DE (1) DE10036889C1 (de)
WO (1) WO2002011353A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7068735B2 (en) * 2003-06-16 2006-06-27 Broadcom Corp. System and method to perform DC compensation on a radio frequency burst in a cellular wireless network
KR20060011226A (ko) * 2004-07-29 2006-02-03 엘지전자 주식회사 이동통신 시스템에서 멀티캐스트 및 방송 서비스를 위한핸드오버 지원방법
US7613913B2 (en) * 2006-03-21 2009-11-03 Silicon Laboratories Inc. Digital architecture using one-time programmable (OTP) memory
TWI358910B (en) * 2008-03-25 2012-02-21 Mstar Semiconductor Inc Circuit and method of calibrating direct current o
CN101552753B (zh) * 2008-03-31 2012-12-26 晨星半导体股份有限公司 无线通信装置的直流偏移校正电路及其校正方法
DE102011085280A1 (de) * 2011-10-27 2013-05-02 Robert Bosch Gmbh Überwachung einer differentiellen mehrkanalübertragungsstrecke
CN103441973B (zh) * 2013-09-11 2017-07-28 陈茂奎 一种差分信号抑制补偿方法、装置及系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19904377C1 (de) * 1999-02-03 2000-06-29 Siemens Ag Verfahren und Schaltungsanordnung zur Kompensationssteuerung von Offsetspannungen einer in einem Schaltungsbaustein integrierten Funkempfangsschaltung

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3472874D1 (en) * 1984-08-24 1988-08-25 Ibm Line interface
US5619092A (en) * 1993-02-01 1997-04-08 Motorola Enhanced electron emitter
US5787114A (en) * 1996-01-17 1998-07-28 Lsi Logic Corporation Loop-back test system and method
US5705949A (en) * 1996-09-13 1998-01-06 U.S. Robotics Access Corp. Compensation method for I/Q channel imbalance errors
EP0905940A3 (de) * 1997-09-30 2001-05-16 Lucent Technologies Inc. Rückschleiftest mit Fehlervektoranalyse
US6377620B1 (en) * 1999-01-19 2002-04-23 Interdigital Technology Corporation Balancing amplitude and phase
US6266517B1 (en) * 1999-12-30 2001-07-24 Motorola, Inc. Method and apparatus for correcting distortion in a transmitter
US6704551B2 (en) * 2001-02-21 2004-03-09 Koninklijke Philips Electronics N.V. Calibration of in-phase and quadrature transmit branches of a transmitter
US6845083B2 (en) * 2002-02-05 2005-01-18 Qualcomm Incorporated Multi-standard transmitter system and method for a wireless communication system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19904377C1 (de) * 1999-02-03 2000-06-29 Siemens Ag Verfahren und Schaltungsanordnung zur Kompensationssteuerung von Offsetspannungen einer in einem Schaltungsbaustein integrierten Funkempfangsschaltung

Also Published As

Publication number Publication date
US6973295B2 (en) 2005-12-06
CN1444810A (zh) 2003-09-24
WO2002011353A1 (de) 2002-02-07
CN1271810C (zh) 2006-08-23
JP2004505546A (ja) 2004-02-19
US20030134604A1 (en) 2003-07-17
EP1305906A1 (de) 2003-05-02

Similar Documents

Publication Publication Date Title
DE3879259T2 (de) Rundfunksender.
DE10301499A1 (de) Schaltungsanordnung für ein Multimode-Mobiltelefon zum Senden/Empfangen von Signalen in/aus verschiedene/n Mobilfunknetze/n
DE10036889C1 (de) Verfahren und Einrichtung zur Bestimmung eines in einem differentiellen Sendesignalabschnitt eines Funkgerätes auftretenden Offsetwerts
DE10107441A1 (de) Verfahren zum Charakterisieren von Frequenzumsetzungsvorrichtungen
DE102004029932A1 (de) Verfahren und Vorrichtung zur gleichzeitigen Kompensation von Signalfehlern in IQ-Modulatoren
EP0048859B1 (de) Verfahren zur Erkennung von Digitalinformation bei einer digitalen Informationsübertragung, insbesondere Informationsübertragung in Mobilfunk-Kommunikationssystemen
EP0757436B1 (de) Schaltungsanordnung mit einem Multiplexer
DE4409455C1 (de) Verfahren zur Bestimmung des C/I Verhältnisses eines Empfangssignals für Gleich- oder Nachbarkanalstörer in digitalen Mobilfunknetzen
DE102004027667B4 (de) Nachbarkanal-Unterdrückungs-Vorrichtung, Empfangsgerät und Verfahren zum Betrieb eines Empfangsgeräts
EP0602394B1 (de) Verfahren und Vorrichtung zur Korrektur der Phasen- und Amplitudenfehler bei direktmischenden Empfangseinrichtungen
EP0539750A2 (de) Verfahren zum Bestimmen der komplexen Impulsantwort eines Funkkanals
DE2827422A1 (de) Verfahren und schaltungsanordnung zum messen von kennwerten von nachrichtenuebertragungseinrichtungen
DE102004022324A1 (de) Signalaufbereitungsschaltung, insbesondere für eine Empfängeranordnung für den Mobilfunk
DE19531998C2 (de) Verfahren und Vorrichtung zur Kompensierung des Gleichspannungsanteils und zur Korrektur des Quadraturfehlers einer Basisbandumsetzeinrichtung von Funkempfängern für ein zu detektierendes Empfangssignal
DE10005287A1 (de) Verfahren zum Bestimmen der Restträgerleistung bei einem nach dem DVB-T-Standard im 8K-Modus QAM-modulierten Multiträgersignal
DE602004009778T2 (de) Kopplungsanordnung für RF Differenzsignal-Übertragung
DE10335044B4 (de) Demodulationsanordnung für ein Funksignal
EP1436960B1 (de) Verfahren zum messen des modulationsfehlers von digital modulierten hochfrequenzsignalen
EP1527524B1 (de) Sendeanordnung, insbesondere für den mobilfunk
DE10252099A1 (de) Messgerät und Verfahren zum Ermitteln einer Kennlinie einer Hochfrequenzeinheit
DE20306564U1 (de) Vorrichtung zur Bereitstellung einer Multimode-Schnittstelle zwischen einem Basisbandempfänger und Hochfrequenzschaltungen
DE20306565U1 (de) Vorrichtung zur Bereitstellung einer Multimode-Schnittstelle zwischen einem Basisbandsender und Hochfrequenzschaltungen
DE19509117C2 (de) Verfahren zur Überwachung der Übertragungsqualität digitalisierter Signale
DE10342583B4 (de) Verfahren zur Trägerrestbestimmung in einer einen Vektormodulator umfassenden Anordnung
DE112022000399T5 (de) Signalverarbeitungsschaltung und signalverarbeitungsvorrichtung

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES DELTA GMBH, 85579 NEUBIBERG, DE

Effective date: 20130306

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20130306

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE

Effective date: 20130306

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE

Effective date: 20130306

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES DELTA GMBH, 85579 NEUBIBERG, DE

Effective date: 20130306

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20130306

R081 Change of applicant/patentee

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE

R081 Change of applicant/patentee

Owner name: APPLE INC., CUPERTINO, US

Free format text: FORMER OWNER: INTEL DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE

R082 Change of representative

Representative=s name: BARDEHLE PAGENBERG PARTNERSCHAFT MBB PATENTANW, DE

R071 Expiry of right