JPH0678006A - 直交変調回路 - Google Patents
直交変調回路Info
- Publication number
- JPH0678006A JPH0678006A JP22861392A JP22861392A JPH0678006A JP H0678006 A JPH0678006 A JP H0678006A JP 22861392 A JP22861392 A JP 22861392A JP 22861392 A JP22861392 A JP 22861392A JP H0678006 A JPH0678006 A JP H0678006A
- Authority
- JP
- Japan
- Prior art keywords
- multiplier
- output
- control signal
- adder
- modulation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的はクロストークをなくした直交
変調回路を提供することである。 【構成】 第１、第２利得可変器１０、１１の出力はそ
れぞれ第１、第２検波器１２、１３でピーク検波され
る。検波出力は比較器１４で比較され誤差信号が制御信
号として第２利得可変器１１へ供給され利得を可変制御
することにより第１、第２利得可変器出力の振幅レベル
を等しくする。そして、両出力は加算器８で加算され変
調出力となる。
変調回路を提供することである。 【構成】 第１、第２利得可変器１０、１１の出力はそ
れぞれ第１、第２検波器１２、１３でピーク検波され
る。検波出力は比較器１４で比較され誤差信号が制御信
号として第２利得可変器１１へ供給され利得を可変制御
することにより第１、第２利得可変器出力の振幅レベル
を等しくする。そして、両出力は加算器８で加算され変
調出力となる。
Description
【０００１】
【産業上の利用分野】本発明は、デジタル変調方式に用
いられる直交変調回路に関する。
いられる直交変調回路に関する。
【０００２】
【従来の技術】ＱＰＳＫ(Quadri-Phase Shift Keyin
g)、ＯＱＰＳＫ(Off set QPSK)、ＭＳＫ(Minimum Shift
Keying)等のデジタル変調方式には科学技術出版社発行
の「スペクトラム拡散通信システム」の１５６頁〜１６
１頁に記載されているような直交変調回路が用いられ
る。
g)、ＯＱＰＳＫ(Off set QPSK)、ＭＳＫ(Minimum Shift
Keying)等のデジタル変調方式には科学技術出版社発行
の「スペクトラム拡散通信システム」の１５６頁〜１６
１頁に記載されているような直交変調回路が用いられ
る。
【０００３】従来の直交変調回路は図２に示すごとく構
成される。入力端子１に入力される信号は伝送速度１／
Ｔの２値のデジタル信号である。入力信号はシリアル／
パラレル変換回路２により２系統のデジタル信号に分け
られる。更にこのデジタル信号は基底信号処理回路３で
帯域制限、シンボルの遅延等変調方式に応じた信号処理
がなされデジタル基底信号Ｉｄ、Ｑｄとなる。信号Ｉｄ
は第１乗算器４で発振器５からの周波数ｆｃの搬送波の
同相成分と乗算され、信号Ｑｄは搬送波を９０°移相器
６で９０°移相した直交成分と第２乗算器７で乗算され
る。そして、各乗算器４、７から得られるＩ軸成分Ｉ及
びＱ軸成分Ｑは加算器８で加算されデジタル変調出力と
して出力端子９より出力される。
成される。入力端子１に入力される信号は伝送速度１／
Ｔの２値のデジタル信号である。入力信号はシリアル／
パラレル変換回路２により２系統のデジタル信号に分け
られる。更にこのデジタル信号は基底信号処理回路３で
帯域制限、シンボルの遅延等変調方式に応じた信号処理
がなされデジタル基底信号Ｉｄ、Ｑｄとなる。信号Ｉｄ
は第１乗算器４で発振器５からの周波数ｆｃの搬送波の
同相成分と乗算され、信号Ｑｄは搬送波を９０°移相器
６で９０°移相した直交成分と第２乗算器７で乗算され
る。そして、各乗算器４、７から得られるＩ軸成分Ｉ及
びＱ軸成分Ｑは加算器８で加算されデジタル変調出力と
して出力端子９より出力される。
【０００４】次にこの直交変換器をＭＳＫ変調方式に用
いた場合について詳しく説明する。ＭＳＫはＩ軸に入力
するデジタル信号系列をＵｉ（ｔ）、Ｑ軸に入力するデ
ジタル信号系列をＵｑ（ｔ）とすると、Ｕｑ（ｔ）をＵ
ｉ（ｔ）よりもＴだけ遅延させた後、両デジタル信号系
列にｆｓ＝１／４Ｔなる正弦波により重み付けを行いデ
ジタル基底信号Ｉｄ、Ｑｄとする。即ち、Ｉｄは Ｉｄ＝Ｕｉ（ｔ）ｃｏｓ（πｔ／２Ｔ） Ｑｄは、 Ｑｄ＝Ｕｑ（ｔ）ｓｉｎ（πｔ／２Ｔ） となる。Ｕｉ（ｔ）、Ｕｑ（ｔ）は±１の値を持つ。こ
こで前記直交変調を行うと、 Ｉ＝Ｉｄ×ｃｏｓ（２πｆｃｔ） ＝Ｕｉ（ｔ）ｃｏｓ（πｔ／２Ｔ）ｃｏｓ（２πｆｃｔ） Ｑ＝Ｑｄ×ｓｉｎ（２πｆｃｔ） ＝Ｕｑ（ｔ）ｓｉｎ（πｔ／２Ｔ）ｓｉｎ（２πｆｃｔ） が得られる。ＩとＱを合成すると、 Ｓ＝Ｉ＋Ｑ ＝ｃｏｓ｛２π（ｆｃ＋ｄ（ｔ）／４Ｔ）ｔ＋θｋ｝ が得られる。但し、ｄ（ｔ）＝−Ｕｉ（ｔ）Ｕｑ
（ｔ）、θｋ＝｛０又はπ｝。
いた場合について詳しく説明する。ＭＳＫはＩ軸に入力
するデジタル信号系列をＵｉ（ｔ）、Ｑ軸に入力するデ
ジタル信号系列をＵｑ（ｔ）とすると、Ｕｑ（ｔ）をＵ
ｉ（ｔ）よりもＴだけ遅延させた後、両デジタル信号系
列にｆｓ＝１／４Ｔなる正弦波により重み付けを行いデ
ジタル基底信号Ｉｄ、Ｑｄとする。即ち、Ｉｄは Ｉｄ＝Ｕｉ（ｔ）ｃｏｓ（πｔ／２Ｔ） Ｑｄは、 Ｑｄ＝Ｕｑ（ｔ）ｓｉｎ（πｔ／２Ｔ） となる。Ｕｉ（ｔ）、Ｕｑ（ｔ）は±１の値を持つ。こ
こで前記直交変調を行うと、 Ｉ＝Ｉｄ×ｃｏｓ（２πｆｃｔ） ＝Ｕｉ（ｔ）ｃｏｓ（πｔ／２Ｔ）ｃｏｓ（２πｆｃｔ） Ｑ＝Ｑｄ×ｓｉｎ（２πｆｃｔ） ＝Ｕｑ（ｔ）ｓｉｎ（πｔ／２Ｔ）ｓｉｎ（２πｆｃｔ） が得られる。ＩとＱを合成すると、 Ｓ＝Ｉ＋Ｑ ＝ｃｏｓ｛２π（ｆｃ＋ｄ（ｔ）／４Ｔ）ｔ＋θｋ｝ が得られる。但し、ｄ（ｔ）＝−Ｕｉ（ｔ）Ｕｑ
（ｔ）、θｋ＝｛０又はπ｝。
【０００５】
【発明が解決しようとする課題】上記直交変調は理想的
な場合であるが、実際の直交変調器ではＩ軸、Ｑ軸それ
ぞれの乗算器の出力は乗算器に入力される搬送波の振幅
レベルや乗算器の変換利得などによってある振幅値を持
つことになる。従って、ＭＫＳ変調の場合、 Ｉ’＝Ｉｄ×Ａｃｏｓ（２πｆｃｔ） ＝Ｕｉ（ｔ）Ａｃｏｓ（πｔ／２Ｔ）ｃｏｓ（２πｆｃｔ） Ｑ’＝Ｑｄ×Ｂｓｉｎ（２πｆｃｔ） ＝Ｕｑ（ｔ）Ｂｓｉｎ（πｔ／２Ｔ）ｓｉｎ（２πｆｃｔ） となる。ここで、Ａ＝Ｂならば理想的な直交変調器の出
力が得られるが、Ａ≠Ｂであると、 Ｓ’＝１／２（Ａ＋Ｂ）ｃｏｓ｛２π（ｆｃ＋ｄ（ｔ）／４Ｔ）ｔ＋θｋ｝ ＋１／２｜Ａ−Ｂ｜ｃｏｓ｛２π（ｆｃ −ｄ（ｔ）／４Ｔ）ｔ＋θｋ｝ となり、直交成分が抑圧されない。
な場合であるが、実際の直交変調器ではＩ軸、Ｑ軸それ
ぞれの乗算器の出力は乗算器に入力される搬送波の振幅
レベルや乗算器の変換利得などによってある振幅値を持
つことになる。従って、ＭＫＳ変調の場合、 Ｉ’＝Ｉｄ×Ａｃｏｓ（２πｆｃｔ） ＝Ｕｉ（ｔ）Ａｃｏｓ（πｔ／２Ｔ）ｃｏｓ（２πｆｃｔ） Ｑ’＝Ｑｄ×Ｂｓｉｎ（２πｆｃｔ） ＝Ｕｑ（ｔ）Ｂｓｉｎ（πｔ／２Ｔ）ｓｉｎ（２πｆｃｔ） となる。ここで、Ａ＝Ｂならば理想的な直交変調器の出
力が得られるが、Ａ≠Ｂであると、 Ｓ’＝１／２（Ａ＋Ｂ）ｃｏｓ｛２π（ｆｃ＋ｄ（ｔ）／４Ｔ）ｔ＋θｋ｝ ＋１／２｜Ａ−Ｂ｜ｃｏｓ｛２π（ｆｃ −ｄ（ｔ）／４Ｔ）ｔ＋θｋ｝ となり、直交成分が抑圧されない。
【０００６】従って、これがクロストークとなり復調時
にビット誤り率の劣化の原因となっていた。
にビット誤り率の劣化の原因となっていた。
【０００７】本発明はＩ軸、Ｑ軸成分の出力振幅レベル
を等しくしクロストークの発生を防止した直交変調回路
を提供するものである。
を等しくしクロストークの発生を防止した直交変調回路
を提供するものである。
【０００８】
【課題を解決するための手段】本発明は、第１の信号列
と搬送波とを乗算する第１乗算器と、第２の信号列と前
記搬送波の直交成分とを乗算する第２乗算器と前記第１
及び第２乗算器出力を加算する加算器とを備える直交変
調回路において、前記第１乗算器と第２乗算器出力レベ
ルを比較して差に応じた制御信号を出力する制御手段
と、この制御信号により前記加算器の２入力の振幅レベ
ルが等しくなるよう制御する利得可変手段とを設けてな
る直交変調回路である。
と搬送波とを乗算する第１乗算器と、第２の信号列と前
記搬送波の直交成分とを乗算する第２乗算器と前記第１
及び第２乗算器出力を加算する加算器とを備える直交変
調回路において、前記第１乗算器と第２乗算器出力レベ
ルを比較して差に応じた制御信号を出力する制御手段
と、この制御信号により前記加算器の２入力の振幅レベ
ルが等しくなるよう制御する利得可変手段とを設けてな
る直交変調回路である。
【０００９】
【作用】本発明は、各第１、第２乗算器の出力レベルは
制御手段で比較され比較後の制御信号により利得可変手
段が制御される。この結果、加算器に入力されるＩ軸成
分とＱ軸成分の出力レベルは等しくなる。
制御手段で比較され比較後の制御信号により利得可変手
段が制御される。この結果、加算器に入力されるＩ軸成
分とＱ軸成分の出力レベルは等しくなる。
【００１０】
【実施例】以下、図面に従って本発明の一実施例を説明
する。図１は本実施例における直交変調回路を示し、図
２と同一部分には同一符号を付し説明を省略する。
する。図１は本実施例における直交変調回路を示し、図
２と同一部分には同一符号を付し説明を省略する。
【００１１】本実施例では第１乗算器４及び第２乗算器
７にはそれぞれ第１利得可変器１０及び第２利得可変器
１１が接続されている。この第１利得可変器１０は第１
乗算器出力を基準レベルにすべく増幅する。また、第２
利得可変器１１は第２乗算器出力を後述する制御信号に
より可変増幅する。更に、この第１、第２利得可変器の
出力の一部はそれぞれ第１検波器１２及び第２検波器１
３に供給され、ピーク検波が行われる。両検波器出力は
比較器１４で比較されその誤差信号が制御信号として前
記第２利得可変器１１に供給される。
７にはそれぞれ第１利得可変器１０及び第２利得可変器
１１が接続されている。この第１利得可変器１０は第１
乗算器出力を基準レベルにすべく増幅する。また、第２
利得可変器１１は第２乗算器出力を後述する制御信号に
より可変増幅する。更に、この第１、第２利得可変器の
出力の一部はそれぞれ第１検波器１２及び第２検波器１
３に供給され、ピーク検波が行われる。両検波器出力は
比較器１４で比較されその誤差信号が制御信号として前
記第２利得可変器１１に供給される。
【００１２】例えば、第１乗算器出力の振幅が第２乗算
器出力よりも大きくなった場合、比較器１４から制御信
号が発生して第２利得可変器１１の利得を上げるよう制
御する。また、乗算器出力の関係が逆になった場合、利
得を下げるように制御する。
器出力よりも大きくなった場合、比較器１４から制御信
号が発生して第２利得可変器１１の利得を上げるよう制
御する。また、乗算器出力の関係が逆になった場合、利
得を下げるように制御する。
【００１３】従って、加算器８の入力となるＩ軸成分及
びＱ軸成分の振幅レベルは常に等しくなる。
びＱ軸成分の振幅レベルは常に等しくなる。
【００１４】尚、本実施例においては制御信号が供給さ
れる利得可変器はＱ軸側のみとしたが、これはＩ軸側だ
けでもよいし、Ｉ軸、Ｑ軸の両方に設けてもよい。
れる利得可変器はＱ軸側のみとしたが、これはＩ軸側だ
けでもよいし、Ｉ軸、Ｑ軸の両方に設けてもよい。
【００１５】また、本実施例においては制御信号により
制御する利得可変器を乗算器の後段に設けたが、各乗算
器の搬送波側入力段に設けてもよい。
制御する利得可変器を乗算器の後段に設けたが、各乗算
器の搬送波側入力段に設けてもよい。
【００１６】
【発明の効果】上述のように本発明によれば加算器に入
力されるＩ軸成分とＱ軸成分との振幅レベルが等しくな
るため振幅レベル差によるクロストークの発生を抑圧す
ることができ、良好なデジタル変調器を構成できる。
力されるＩ軸成分とＱ軸成分との振幅レベルが等しくな
るため振幅レベル差によるクロストークの発生を抑圧す
ることができ、良好なデジタル変調器を構成できる。
【図１】本発明の一実施例における直交変調回路のブロ
ック図である。
ック図である。
【図２】従来例における直交変調回路のブロック図であ
る。
る。
４ 第１乗算器 ５ 発振器 ６ ９０°移相器 ７ 第２乗算器 ８ 加算器 １０ 第１利得可変器 １１ 第２利得可変器 １２ 第１検波器 １３ 第２検波器 １４ 比較器
Claims (4)
- 【請求項１】 第１の信号列と搬送波とを乗算する第１
乗算器と、第２の信号列と前記搬送波の直交成分とを乗
算する第２乗算器と前記第１及び第２乗算器出力を加算
する加算器とを備える直交変調回路において、 前記第１乗算器と第２乗算器出力レベルを比較して差に
応じた制御信号を出力する制御手段と、この制御信号に
より前記加算器の２入力の振幅レベルが等しくなるよう
制御する利得可変手段とを設けてなる直交変調回路。 - 【請求項２】 前記利得可変手段は第１及び若しくは第
２乗算器の後段に設けられる請求項１記載の直交変調回
路。 - 【請求項３】 前記利得可変手段は第１及び若しくは第
２乗算器の搬送波側入力段に設けられる請求項１記載の
直交変調回路。 - 【請求項４】 前記制御手段は前記第１乗算器出力をピ
ーク検波する第１検波器と、前記第２乗算器出力をピー
ク検波する第２検波器と、この両検波器出力を比較する
比較器とで構成される請求項１記載の直交変調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22861392A JPH0678006A (ja) | 1992-08-27 | 1992-08-27 | 直交変調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22861392A JPH0678006A (ja) | 1992-08-27 | 1992-08-27 | 直交変調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0678006A true JPH0678006A (ja) | 1994-03-18 |
Family
ID=16879096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22861392A Pending JPH0678006A (ja) | 1992-08-27 | 1992-08-27 | 直交変調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0678006A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0897873A (ja) * | 1994-09-28 | 1996-04-12 | Nec Corp | 直交変調器 |
| JP2003533946A (ja) * | 2000-05-16 | 2003-11-11 | モトローラ・インコーポレイテッド | クアドラチュア送受信器用利得制御器 |
| US7477687B2 (en) | 1999-01-19 | 2009-01-13 | Interdigital Technology Corporation | Balancing amplitude and phase |
| US8792545B2 (en) | 1999-01-19 | 2014-07-29 | Interdigital Technology Corporation | Balancing amplitude and phase |
-
1992
- 1992-08-27 JP JP22861392A patent/JPH0678006A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0897873A (ja) * | 1994-09-28 | 1996-04-12 | Nec Corp | 直交変調器 |
| US7477687B2 (en) | 1999-01-19 | 2009-01-13 | Interdigital Technology Corporation | Balancing amplitude and phase |
| US8792545B2 (en) | 1999-01-19 | 2014-07-29 | Interdigital Technology Corporation | Balancing amplitude and phase |
| JP2003533946A (ja) * | 2000-05-16 | 2003-11-11 | モトローラ・インコーポレイテッド | クアドラチュア送受信器用利得制御器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5787123A (en) | Receiver for orthogonal frequency division multiplexed signals | |
| CN101005480B (zh) | 解调电路和解调方法 | |
| JPH10308784A (ja) | 復調装置 | |
| JPH11331300A (ja) | 復調装置 | |
| US6127897A (en) | Zero-crossing detection type clock recovery circuit operated at symbol rate | |
| US4334312A (en) | Phase synchronizing circuit for use in multi-level, multi-phase, superposition-modulated signal transmission system | |
| JPH0621992A (ja) | 復調器 | |
| EP0484914B1 (en) | Demodulator and method for demodulating digital signals modulated by a minimum shift keying | |
| JPH0678006A (ja) | 直交変調回路 | |
| JP3120833B2 (ja) | バースト信号復調装置 | |
| JP4277090B2 (ja) | キャリア周波数検出方法 | |
| JP2931454B2 (ja) | ディジタル位相変調信号復調回路 | |
| JPH0779363B2 (ja) | 遅延検波回路 | |
| JP3179554B2 (ja) | スペクトラム拡散通信システム | |
| JP4698331B2 (ja) | 送信装置 | |
| JPH06237277A (ja) | Ｐｓｋ搬送波信号再生装置 | |
| JP2696948B2 (ja) | 搬送波再生回路 | |
| JPS6330049A (ja) | Ｍｓｋ復調回路 | |
| JPH0685854A (ja) | Ｍｓｋ変調回路 | |
| JP2975390B2 (ja) | 多値数可変変復調器 | |
| JP2587160B2 (ja) | Ｏｑｐｓｋ用逆変調型復調回路 | |
| JPH06311192A (ja) | ディジタル復調器 | |
| JP2705363B2 (ja) | 自動干渉除去装置 | |
| JP2808861B2 (ja) | 復調装置 | |
| JPS61261946A (ja) | デイジタル通信方式 |