EP1459387A2 - Transistor - Google Patents

Transistor

Info

Publication number
EP1459387A2
EP1459387A2 EP02793105A EP02793105A EP1459387A2 EP 1459387 A2 EP1459387 A2 EP 1459387A2 EP 02793105 A EP02793105 A EP 02793105A EP 02793105 A EP02793105 A EP 02793105A EP 1459387 A2 EP1459387 A2 EP 1459387A2
Authority
EP
European Patent Office
Prior art keywords
doping
layer
base layer
emitter
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP02793105A
Other languages
English (en)
French (fr)
Inventor
Jochen Kraft
Bernhard Loeffler
Georg Roehrer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Publication of EP1459387A2 publication Critical patent/EP1459387A2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7375—Vertical transistors having an emitter comprising one or more non-monocrystalline elements of group IV, e.g. amorphous silicon, alloys comprising group IV elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Definitions

  • the invention relates to a transistor having an emitter, a collector and a base layer.
  • a transistor which has an emitter, a collector and a base layer.
  • the emitter extends into the base layer.
  • the base layer has an intrinsic region arranged between the emitter and the collector.
  • the base layer also has an extrinsic region which runs between a base contact and the intrinsic region of the base layer.
  • the base layer contains one within the layer extending first doping layer which is doped with a trivalent dopant.
  • the first doping layer extends into the extrinsic region and also extends in the region of the emitter, where it is counter-doped by five-valued doping.
  • the transistor has the advantage that the first doping layer, which extends into the extrinsic region and also runs in the emitter, can be used to dope the base layer, which advantageously reduces the ohmic resistance of the base layer. Electrical losses of the transistor can thereby be reduced.
  • the first doped layer runs both in the extrinsic area of the base layer and in the area of the emitter, it can be produced by conventional methods for doping base layers without a further structuring step. Common methods are: doping by implantation epitaxial deposition.
  • the doping provides additional charge carriers in the form of holes in the base layer, which increase the conductivity of the base layer. This reduces the ohmic resistance between the base contact at which the base layer is contacted from the outside and the intrinsic base.
  • Boron can advantageously be selected as the trivalent dopant for the first doping layer. Boron has the advantage that the activation energy of the hole is the lowest of all 3-valent dopants. As a result, the doping with boron works at room temperature.
  • Further doping layers can be arranged between the first doping layer and the collector.
  • a second doping layer and a third doping layer are provided, for example.
  • the second doping layer is between the first Doping layer and the third doping layer arranged.
  • the second and third doping layers are each doped with a trivalent dopant, preferably boron.
  • the dopant concentration of the second doping layer is lower than the dopant concentrations of the first and third doping layers.
  • the low dopant concentration of the second doping layer has the advantage that, as a result, the pn junction on the base side comes to lie in a region with a low dopant concentration. On the one hand, this reduces the emitter-base leakage current due to the tunnel effect and, on the other hand, it minimizes the parasitic emitter-base capacitance.
  • the five-valued doping within the base layer can be diffused into the base layer from an emitter region adjoining the base layer.
  • This diffusion of a pentavalent dopant from the emitter region into the base layer is advantageous, since in this way the pn junction can be shifted from a polycrystalline silicon that is usually used for the emitter region into an area of the base layer with crystalline silicon. This causes the pn junction to be in an area with few impurities, which is why the resulting transistor has better DC voltage characteristics with good linearity of the gain.
  • Figure 1 shows a silicon substrate with a transistor in a schematic cross section.
  • FIG. 2 shows the concentration profile of dopants along line A in FIG. 1.
  • FIG. 1 shows a silicon substrate with a base layer 3. An emitter region 11 is arranged above the base layer 3. A collector is arranged below the base layer 3. The base layer 3 has an intrinsic region 4 which lies between the collector 2 and the emitter 1 of the transistor. The emitter 1 is formed from the emitter region 11 and an area which has a counter-doping 8 which has diffused into the base layer 3 from the emitter region 11.
  • the dashed line in FIG. 1 shows the edge of counter-doping 8.
  • the base layer 3 further comprises an extrinsic region 6, which runs between a base contact 5 and the intrinsic region 4.
  • a first doping layer 7 is provided in the base layer 3, which runs within the extrinsic region 6 and also within the emitter 1.
  • the first doping layer 7 is preferably produced by doping with boron. Measured on a depth scale, which begins at the upper end of arrow A (at tO), the first doping layer 7 begins at a depth tl. It extends to a depth t2. In the area between emitter region 11 and collector 2, the first doping layer 7 lies entirely within the emitter 1.
  • a second doping layer 9 is connected to the first doping layer 7. The second doping layer 9 extends from the depth t2 to the depth t4. The second doping layer 9 has a smaller doping than the first doping layer 7.
  • the third doping layer 9 is followed by a third doping layer 10.
  • the third doping layer 10 extends from the depth t4 to the depth t5.
  • the collector 2 then begins at the depth t5.
  • the third doping layer 10 has a higher doping than the second doping layer 9. All three doping layers 7, 9, 10 are preferably produced by the dopant boron.
  • the counter-doping 8 extends to the depth t3, which means that the counter-doping 8 still extends into the second doping layer 9.
  • FIG. 2 shows the concentration dependence of doping along the line A in FIG. 1.
  • the dopant concentration C is plotted over the depth t.
  • C4max represents the maximum dopant concentration of counter-doping 8 in the area of base layer 3.
  • the depth t0 marks the boundary between the emitter region 11 and the base layer 3. This is also the boundary between a silicon material that is in polycrystalline form (emitter region 11) and in single-crystal form (base layer 3).
  • the first doping layer 7 begins at a distance from this boundary layer between the emitter region 11 and the base layer 3.
  • the first doping layer 7 has an essentially constant dopant concentration Cl over the layer thickness t2-tl.
  • the dopant concentration Cl is preferably between 1 10 18 and 5 x 10 20 cm " 3.
  • the thickness t2 - tl of the first doping layer 7 is preferably between 10 and 100 nm.
  • the second doping layer 9 follows directly after the first doping layer 7.
  • the dopant concentration within the second doping layer 9 is essentially constant and corresponds to the dopant concentration C2.
  • C2 is preferably between 1 x 10 18 and 1 x 10 19 cm -3 .
  • the thickness t4-t2 of the second doping layer 9 is selected such that at least half of the second doping layer 9 still lies within the area delimited by the counter-doping 8 and which represents the outer boundary of the emitter 1. This is advantageous for realizing a low parasitic emitter-base capacitance.
  • the third doping layer 10 has a thickness t5-t4, which is typically 5 to 50 nm. In the- within the third doping layer 10 essentially constant dopant concentration C3 is preferably between 5 x 10 18 and 1 x 10 20 cm -3 .
  • the dopant concentration C1 of the first doping layer 7 has a considerable proportion of the total amount of dopant in the base layer 3. This can ensure that the first doping layer 7 contributes significantly to the conductivity of the base layer 3.
  • the proportion of the first doping layer 7 in the total amount of dopant, which is determined by the first doping layer 7 together with the second doping layer 9 and the third doping layer 10, is advantageously 30% or more.
  • the counter-doping 8 can be seen in FIG. 2, which, starting from a maximum dopant concentration C4max, initially remains constant with increasing depth and then drops sharply at the lower edge of the first doping layer 7 and is finally reduced to zero within the second doping layer 9 ,
  • the counter-doping 8 marks the outermost edge of the emitter 1. It has the effect that the first doping layer 7 present in the base layer 3, which increases the ohmic resistance of the extrinsic base, has no negative effects in the intrinsic part of the transistor.
  • the counter-doping 8 is designed in such a way that the doping of the first doping layer 7 is at least compensated and preferably even overcompensated.
  • intrinsic region 4 extends approximately between the depth t5 and the depth t3, while the emitter 1 extends between the depth t3 and the left edge of FIG.
  • the emitter region is bounded vertically by the single-crystal base layer. Laterally it is defined photolithographically, so that the diffusion of As is only effective in the intrinsic area.
  • a germanium doping 12 can also be seen in FIG. 2, which drops from the collector 2 to the base. Such a ramped germanium doping 12 can accelerate the charge carriers penetrating into the base from the collector 2, which increases the speed of the transistor.
  • C4max is preferably in the range between 1 ⁇ 10 2 ⁇ and 1 ⁇ 10 21 cm " 3.
  • the material arsenic is preferably used for the counter-doping 8. This arsenic is diffused into the base layer 3 from the emitter region 11.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

Die Erfindung betrifft einen Transistor mit einem Emitter (1), einem Kollektor (2) und einer Basisschicht (3) bei dem sich der Emitter (1) in die Basisschicht (3) hineinerstreckt, bei dem die Basisschicht (3) einen zwischen Emitter (1) und Kollektor (2) angeordneten intrinsischen Bereich (4) und einen zwischen dem intrinsischen Bereich (4) und einem Basiskontakt (5) verlaufenden extrinsischen Bereich (6) aufweist, bei dem die Basisschicht (3) eine mit einem dreiwertigen Dotierstoff dotierte erste Dotierschicht (7) enthält, die sich in den extrinsischen Bereich (6) erstreckt und die im Bereich des Emitters (1) durch eine fünfwertige Gegendotierung (8) gegendotiert ist. Durch die erste Dotierschicht (7) kann der elektrische Widerstand der Basisschicht (3) in vorteilhafter Weise reduziert werden.

Description

Beschreibung
Transistor
Die Erfindung betrifft einen Transistor mit einem Emitter, einem Kollektor und mit einer Basisschicht.
Aus der Druckschrift "SiGe Bipolar Technology for Mixed Digital and Analog RF Applications", J. Bock et al . IEEE 2000 sind Transistoren der eingangs genannten Art bekannt, bei denen die Basisschicht einen intrinsischen Abschnitt und einen extrinsischen Abschnitt aufweist, wobei der extrinsische Abschnitt einen Basiskontakt mit dem intrinsischen Abschnitt verbindet. Der extrinsische Abschnitt ist mit einer relativ geringen Bordotierung versehen, so daß der bekannte Transistor den Nachteil eines hohen Widerstands der Basisschicht aufweist. Dies führt zu einem Absinken der Leistungsverstärkung bereits bei niedrigeren Frequenzen und damit zu einer effektiven Verlangsamung des Transistors. Zusätzlich bewirkt der höhere Basiszuleitungswiderstand ein höheres Rauschen.
Es ist Aufgabe der vorliegenden Erfindung, einen Transistor anzugeben, bei dem die Basisschicht einen geringen ohmschen Widerstand aufweist .
Diese Aufgabe wird gelöst durch einen Transistor nach Anspruch 1. Vorteilhafte Ausgestaltungen des Transistors sind den abhängigen Ansprüchen zu entnehmen.
Es wird ein Transistor angegeben, der einen Emitter, einen Kollektor und eine Basisschicht aufweist. Der Emitter erstreckt sich in die Basisschicht hinein. Die Basisschicht weist einen zwischen dem Emitter und dem Kollektor angeordneten intrinsischen Bereich auf. Die Basisschicht weist darüber hinaus einen extrinsischen Bereich auf, der zwischen einem Basiskontakt und dem intrinsischen Bereich der Basisschicht verläuft. Die Basisschicht enthält eine innerhalb der Schicht verlaufende erste Dotierschicht, die mit einem dreiwertigen Dotierstoff dotiert ist. Die erste Dotierschicht erstreckt sich in den extrinsischen Bereich und verläuft auch im Bereich des Emitters, wo sie durch eine funfwertige Dotierung gegendotiert ist.
Der Transistor hat den Vorteil, daß durch die erste Dotierschicht, die sich in den extrinsischen Bereich erstreckt und die auch im Emitter verläuft, eine Dotierung der Basisschicht vorgenommen werden kann, die den ohmschen Widerstand der Basisschicht in vorteilhafter Weise reduziert. Dadurch können elektrische Verluste des Transistors reduziert werden.
Indem die erste dotierte Schicht sowohl im extrinsischen Be- reich der Basisschicht als auch im Bereich des Emitters verläuft, kann sie durch übliche Verfahren zur Dotierung von Basisschichten ohne einen weiteren Strukturierungsschritt hergestellt werden. Übliche Verfahren sind: Dotieren durch Implantation sie epitaktisches Abscheiden.
Durch die Dotierung werden zusätzliche Ladungsträger in Form von Löchern in der Basisschicht bereitgestellt, die die Leitfähigkeit der Basisschicht erhöhen. Dadurch wird der ohmsche Widerstand zwischen dem Basiskontakt, an dem die Basisschicht von außen kontaktiert wird, und der intrinsischen Basis reduziert .
Vorteilhafterweise kann als dreiwertiger Dotierstoff für die erste Dotierschicht Bor gewählt werden. Bor hat den Vorteil, daß beim Bor die Aktivierungsenergie des Loches am niedrigsten aller 3 -wertigen Dotierstoffe ist. Dadurch wirkt die Dotierung mit Bor schon bei Raumtemperatur.
Zwischen der ersten Dotierschicht und dem Kollektor können weitere Dotierschichten angeordnet sein. Eine zweite Dotierschicht und eine dritte Dotierschicht sind beispielsweise vorgesehen. Die zweite Dotierschicht ist zwischen der ersten Dotierschicht und der dritten Dotierschicht angeordnet. Die zweite und die dritte Dotierschicht sind jeweils mit einem dreiwertigen Dotierstoff, vorzugsweise Bor, dotiert. Die Dotierstoffkonzentration der zweiten Dotierschicht ist kleiner als die Dotierstoffkonzentrationen der ersten und der dritten Dotierschicht .
Die geringe Dotierstoffkonzentration der zweiten Dotierschicht hat den Vorteil, daß dadurch der pn-Übergang ba- sisseitig in einem Bereich mit geringer Dotierstoffkonzentration zu liegen kommt. Dadurch wird einerseits der Emitter- Basis-Leckstrom aufgrund des Tunneleffektes reduziert und andererseits die parasitäre Emitter-Basis-Kapazität minimiert.
Die funfwertige Dotierung innerhalb der Basisschicht kann von einem an die Basisschicht angrenzenden Emittergebiet in die Basisschicht eindiffundiert sein. Dieses Eindiffundieren eines fünfwertigen Dotierstoffs vom Emittergebiet in die Basisschicht ist vorteilhaft, da auf diese Weise der pn-Übergang aus einem üblicherweise für das Emittergebiet verwendeten polykristallinen Silizium in ein Gebiet der Basisschicht mit kristallinem Silizium verschoben werden kann. Dies bewirkt, daß der pn-Übergang in einem Gebiet mit wenigen Störstellen liegt, weswegen der resultierende Transistor eine bessere Gleichspannungscharakteristik mit einer guten Linearität der Verstärkung aufweist.
Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels und den dazugehörigen Figuren näher erläutert.
Figur 1 zeigt ein Siliziumsubstrat mit einem Transistor in einem schematischen Querschnitt.
Figur 2 zeigt den Konzentrationsverlauf von Dotierstoffen entlang der Linie A in Figur 1. Figur 1 zeigt ein Siliziumsubstrat mit einer Basisschicht 3. Oberhalb der Basisschicht 3 ist ein Emittergebiet 11 angeordnet. Unterhalb der Basisschicht 3 ist ein Kollektor angeordnet . Die Basisschicht 3 weist einen intrinsischen Bereich 4 auf, der zwischen dem Kollektor 2 und dem Emitter 1 des Transistors liegt. Der Emitter 1 ist gebildet aus dem Emittergebiet 11 und einem Gebiet, das eine Gegendotierung 8 aufweist, welche vom Emittergebiet 11 in die Basisschicht 3 eindiffundiert ist. Die gestrichelte Linie in Figur 1 zeigt den Rand der Gegendotierung 8.
Die Basisschicht 3 umfaßt ferner einen extrinsischen Bereich 6, der zwischen einem Basiskontakt 5 und dem intrinsischen Bereich 4 verläuft .
Es ist darüber hinaus in der Basisschicht 3 eine erste Dotierschicht 7 vorgesehen, die innerhalb des extrinsischen Bereichs 6 und auch innerhalb des Emitters 1 verläuft. Die erste Dotierschicht 7 ist vorzugsweise durch Dotierung mit Bor hergestellt. Gemessen an einer Tiefenskala, die am oberen Ende des Pfeiles A (bei tO) beginnt, beginnt die erste Dotierschicht 7 bei einer Tiefe tl. Sie erstreckt sich bis zu einer Tiefe t2. Im Bereich zwischen Emittergebiet 11 und Kollektor 2 liegt die erste Dotierschicht 7 vollständig innerhalb des Emitters 1. An die erste Dotierschicht 7 schließt sich eine zweite Dotierschicht 9 an. Die zweite Dotierschicht 9 erstreckt sich von der Tiefe t2 bis zur Tiefe t4. Die zweite Dotierschicht 9 weist eine kleinere Dotierung auf als die erste Dotierschicht 7. An die zweite Dotierschicht 9 schließt sich eine dritte Dotierschicht 10 an. Die dritte Dotierschicht 10 erstreckt sich von der Tiefe t4 bis zur Tiefe t5. Bei der Tiefe t5 beginnt dann der Kollektor 2. Die dritte Dotierschicht 10 weist eine höhere Dotierung als die zweite Dotierschicht 9 auf. Vorzugsweise sind alle drei Dotierschich- ten 7, 9, 10 durch den Dotierstoff Bor hergestellt. An der Tiefenskala entlang der Linie A erstreckt sich die Gegendotierung 8 bis zur Tiefe t3, was soviel bedeutet wie, daß die Gegendotierung 8 sich noch bis in die zweite Dotierschicht 9 hineinerstreckt .
Figur 2 zeigt die Konzentrationsabhängigkeit von Dotierungen entlang der Linie A in Figur 1. Dabei ist die Dotierstoffkon- zentration C über der Tiefe t aufgetragen. C4max stellt die maximale Dotierstoffkonzentration der Gegendotierung 8 im Be- reich der Basisschicht 3 darstellt. Die Tiefe tO markiert die Grenze zwischen dem Emittergebiet 11 und der Basisschicht 3. Dies ist zugleich die Grenze zwischen einem Siliziummaterial, das in polykristalliner Form (Emittergebiet 11) und in einkristalliner Form (Basisschicht 3) vorliegt. In einem Abstand zu dieser Grenzschicht zwischen Emittergebiet 11 und Basisschicht 3 beginnt die erste Dotierschicht 7. Die erste Dotierschicht 7 weist eine über die Schichtdicke t2 - tl hinweg im wesentlichen konstante Dotierstoffkonzentration Cl auf. Die Dotierstoffkonzentration Cl beträgt vorzugsweise zwischen l 1018 und 5 x 1020 cm"3. Die Dicke t2 - tl der ersten Dotierschicht 7 beträgt vorzugsweise zwischen 10 bis 100 nm.
Direkt anschließend an die erste Dotierschicht 7 schließt sich die zweite Dotierschicht 9 an. Die Dotierstoffkonzentra- tion innerhalb der zweiten Dotierschicht 9 ist im wesentlichen konstant und entspricht der Dotierstoffkonzentration C2. C2 liegt vorzugsweise zwischen 1 x 1018 und 1 x 1019 cm-3. Die Dicke t4 - t2 der zweiten Dotierschicht 9 wird so gewählt, daß wenigstens die Hälfte der zweiten Dotierschicht 9 noch innerhalb des durch die Gegendotierung 8 begrenzten und die äußere Grenze des Emitters 1 darstellenden Gebietes liegt. Dies ist vorteilhaft zur Realisierung einer geringen parasitären Emitter-Basis-Kapazität .
Neben der zweiten Dotierschicht 9 liegt noch die dritte Dotierschicht 10. Die dritte Dotierschicht 10 weist eine Dicke t5 - t4 auf, die typischerweise 5 bis 50 nm beträgt. Die in- nerhalb der dritten Dotierschicht 10 im wesentlichen konstante Dotierstoffkonzentration C3 beträgt vorzugsweise zwischen 5 x 1018 und 1 x 1020 cm-3.
Dabei ist es besonders vorteilhaft, wenn die Dotierstoffkon- zentration Cl der ersten Dotierschicht 7 einen beträchtlichen Anteil an der Gesamt-Dotierstoffmenge in der Basisschicht 3 aufweist. Dadurch kann gewährleistet werden, daß die erste Dotierschicht 7 in signifikanter Weise zur Leitfähigkeit der Basisschicht 3 beiträgt. Vorteilhafterweise beträgt der Anteil der ersten Dotierschicht 7 an der gesamten Dotierstoffmenge, die durch die erste Dotierschicht 7 zusammen mit der zweiten Dotierschicht 9 und der dritten Dotierschicht 10 bestimmt wird, 30 % oder mehr.
Die im unteren Teil unterhalb der Abszisse sowie im oberen Teil von Figur 2 angegebenen Bezugszeichen entsprechen den in Figur 1 für die einzelnen Schichten verwendeten Bezugszeichen.
Es ist desweiteren in Figur 2 die Gegendotierung 8 zu erkennen, die ausgehend von einer maximalen Dotierstoffkonzentration C4max mit zunehmender Tiefe zunächst konstant bleibt und dann in etwa am unteren Rand der ersten Dotierschicht 7 stark abfällt und schließlich innerhalb der zweiten Dotierschicht 9 bis auf Null reduziert ist. Die Gegendotierung 8 markiert den äußersten Rand des Emitters 1. Sie bewirkt, daß die in der Basisschicht 3 vorhandene erste Dotierschicht 7, welche den ohmschen Widerstand der extrinsischen Basis anhebt, im in- trinsischen Teil des Transistors keine negativen Auswirkungen hat. Die Gegendotierung 8 ist dabei so ausgelegt, daß die Dotierung der ersten Dotierschicht 7 wenigstens kompensiert und vorzugsweise sogar überkompensiert wird.
Entsprechend der durch die Gegendotierung 8 festgelegte Grenze zwischen Emitter l und intrinsischem Bereich 4 der Basis erstreckt sich der intrinsisσhe Bereich 4 in etwa zwischen der Tiefe t5 und der Tiefe t3 , während sich der Emitter 1 zwischen der Tiefe t3 und dem linken Rand der Figur 2 erstreckt. Das Emittergebiet wird vertikal von der einkristallinen Basisschicht begrenzt. Lateral wird es fotolithogra- phisch definiert, so daß die Eindiffusion von As nur im intrinsischen Bereich wirksam ist.
Es ist in Figur 2 noch eine Germaniumdotierung 12 zu erkennen, die ausgehend vom Kollektor 2 zur Basis hin abfällt. Durch eine solche rampenförmige Germaniumdotierung 12 kann eine Beschleunigung der von dem Kollektor 2 in die Basis eindringenden Ladungsträger erfolgen, was die Geschwindigkeit des Transistors erhöht.
Die maximale Dotierstoffkonzentration der Gegendotierung 8
C4max liegt vorzugsweise im Bereich zwischen 1 x lO2^ und 1 x 1021 cm"3. Für die Gegendotierung 8 wird vorzugsweise das Material Arsen verwendet. Dieses Arsen ist vom Emittergebiet 11 in die Basisschicht 3 eindiffundiert.
Es ist darüber hinaus vorteilhaft, durch den Einbau von Kohlenstoffatomen im Konzentrationsbereich größer als 1 x lO^8 cm-3 in die Basisschicht 3 dafür zu sorgen, daß die Diffusion des dreiwertigen Dotierstoffs, insbesondere die Diffusion von Bor wirksam vermindert wird. Dadurch kann erreicht werden, daß die Breite der Basisschicht 3 vermindert werden kann, woraus eine höhere Cut-Off-Frequenz resultiert. Der Einbau von Kohlenstoffatomen kann beispielsweise durch Mitabschei- dung von Kohlenstoff beim epitaktischen Wachstum der Basis- Schicht 3 erfolgen.

Claims

Patentansprüche
1. Transistor
- mit einem Emitter (1) , einem Kollektor (2) und einer Basis- schicht (3)
- bei dem sich der Emitter (1) in die Basisschicht| (3) hineinerstreckt,
- bei dem die Basisschicht (3) einen zwischen Emitter (1) und Kollektor (2) angeordneten intrinsischen Bereich (4) und einen zwischen dem intrinsischen Bereich (4) und einem Basiskontakt (5) verlaufenden extrinsischen Bereich (6) aufweist,
- bei dem die Basisschicht (3) eine mit einem dreiwertigen Dotierstoff dotierte erste Dotierschicht (7) enthält, die sich in den extrinsischen Bereich (6) erstreckt und die im Bereich des Emitters (1) durch eine funfwertige Gegendotierung (8) gegendotiert ist.
2. Transistor nach Anspruch 1, bei dem der dreiwertige Dotierstoff Bor ist.
3. Transistor nach einem der vorhergehenden Ansprüche,
- bei dem zwischen der ersten Dotierschicht (7) und dem Kollektor (2) zwei weitere mit einem dreiwertigen Dotierstoff dotierte Dotierschichten (9, 10) angeordnet sind,
- und bei dem die Dotierstoffkonzentration (C2) der zwischen der ersten Dotierschicht (7) und der dritten Dotierschicht (10) angeordneten zweiten Dotierschicht (9) kleiner ist als die Dotierstoffkonzentration (Cl) der ersten Dotierschicht (7) und kleiner als die Dotierstoffkonzentration (C3) der dritten Dotierschicht (10) .
4. Transistor nach einem der vorhergehenden Ansprüche,
- bei dem die erste Dotierschicht (7) einen Anteil von wenig- stens 30 % an der gesamten Dotierstoffmenge der Basisschicht (3) aufweist.
5. Transistor nach einem der vorhergehenden Ansprüche, bei dem die Gegendotierung (8) von einem in die Basisschicht (3) angrenzenden Emittergebiet (11) in die Basisschicht (3) eindiffundiert ist.
6. Transistor nach einem der vorhergehenden Ansprüche, bei dem in der Basisschicht Kohlenstoffatome mit einer Konzentration > 1 x 1018 cm-3 eingebaut sind.
EP02793105A 2001-12-27 2002-12-20 Transistor Withdrawn EP1459387A2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10164176 2001-12-27
DE10164176A DE10164176B4 (de) 2001-12-27 2001-12-27 Bipolartransistor
PCT/EP2002/014679 WO2003056630A2 (de) 2001-12-27 2002-12-20 Transistor

Publications (1)

Publication Number Publication Date
EP1459387A2 true EP1459387A2 (de) 2004-09-22

Family

ID=7711001

Family Applications (1)

Application Number Title Priority Date Filing Date
EP02793105A Withdrawn EP1459387A2 (de) 2001-12-27 2002-12-20 Transistor

Country Status (5)

Country Link
US (1) US7629628B2 (de)
EP (1) EP1459387A2 (de)
AU (1) AU2002358786A1 (de)
DE (1) DE10164176B4 (de)
WO (1) WO2003056630A2 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108369900B (zh) * 2015-09-29 2022-11-08 量子半导体有限公司 利用反掺杂结的电器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5140400A (en) * 1989-03-29 1992-08-18 Canon Kabushiki Kaisha Semiconductor device and photoelectric converting apparatus using the same
JPH0499328A (ja) * 1990-08-18 1992-03-31 Nec Corp バイポーラトランジスタ
JP2924417B2 (ja) * 1992-02-26 1999-07-26 日本電気株式会社 半導体装置
US5548158A (en) * 1994-09-02 1996-08-20 National Semiconductor Corporation Structure of bipolar transistors with improved output current-voltage characteristics
JP2679639B2 (ja) * 1994-09-12 1997-11-19 日本電気株式会社 半導体装置及びその製造方法
EP0818829A1 (de) * 1996-07-12 1998-01-14 Hitachi, Ltd. Bipolartransistor und dessen Herstellungsverfahren
JP4932981B2 (ja) * 2000-01-11 2012-05-16 ルネサスエレクトロニクス株式会社 バイポーラトランジスタおよびその製造方法
JP2001332563A (ja) 2000-05-23 2001-11-30 Matsushita Electric Ind Co Ltd バイポーラトランジスタ及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO03056630A2 *

Also Published As

Publication number Publication date
US20050127476A1 (en) 2005-06-16
WO2003056630A2 (de) 2003-07-10
WO2003056630A3 (de) 2003-12-31
AU2002358786A8 (en) 2003-07-15
DE10164176B4 (de) 2007-12-27
DE10164176A1 (de) 2003-07-10
AU2002358786A1 (en) 2003-07-15
US7629628B2 (en) 2009-12-08

Similar Documents

Publication Publication Date Title
DE2837028C2 (de)
EP0954880B1 (de) Silizium-germanium-heterobipolartransistor
DE3880996T2 (de) Herstellungsverfahren für eine monolithische Halbleiteranordnung mit wenigstens einem Transistor einer integrierten Kontrollschaltung und einem auf dem gleichen Chip integrierten Leistungstransistor.
DE1764464B2 (de) Verfahren zur herstellung eines lateralen transistors
DE3545040A1 (de) Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung
DE1948921A1 (de) Halbleiterbauelement,insbesondere monolithischer integrierter Schaltkreis und Verfahren zu seiner Herstellung
DE10306597B4 (de) Verfahren zum Herstellen einer Halbleiterstruktur mit erhöhter Durchbruchspannung durch tieferliegenden Subkollektorabschnitt
DE10358046B4 (de) Bipolartransistor mit erhöhtem Basisanschlussgebiet und Verfahren zu seiner Herstellung
DE1816436A1 (de) Halbleiterbauelement
EP1295326A1 (de) Silizium-bipolartransistor, schaltungsanordnung und verfahren zum herstellen eines silizium-bipolartransistors
DE2429957A1 (de) Verfahren zur herstellung einer dotierten zone eines leitfaehigkeitstyps in einem halbleiterkoerper
DE2813154A1 (de) Mtl-grundschaltung und verfahren zu deren herstellung
DE2236897B2 (de)
DE2403816C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2364753A1 (de) Halbleitervorrichtung
DE2600375C3 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung
DE10164176B4 (de) Bipolartransistor
DE69838794T2 (de) Verfahren zur herstellung eines leistungsbipolartransistors
DE2101278C2 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE10254663B4 (de) Transistor mit niederohmigem Basisanschluß und Verfahren zum Herstellen
EP0017021B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit komplementären Transistoren
DE10249897B4 (de) Selbstjustierendes Verfahren zur Herstellung eines Transistors
DE3539208C2 (de) Halbleitereinrichtung mit einem lateralen und einem vertikalen pnp-Transistor
DE3901881A1 (de) Bipolartransistor
DE102023133363A1 (de) Halbleiterbauelement und verfahren zur herstellung desselben

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20040527

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LI LU MC NL PT SE SI SK TR

AX Request for extension of the european patent

Extension state: AL LT LV MK RO

17Q First examination report despatched

Effective date: 20071019

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20110915