EP1324307A2 - Schaltungsanordnung zur Spannungsversorgung einer Flüssigkristallanzeigevorrichtung - Google Patents

Schaltungsanordnung zur Spannungsversorgung einer Flüssigkristallanzeigevorrichtung Download PDF

Info

Publication number
EP1324307A2
EP1324307A2 EP02102806A EP02102806A EP1324307A2 EP 1324307 A2 EP1324307 A2 EP 1324307A2 EP 02102806 A EP02102806 A EP 02102806A EP 02102806 A EP02102806 A EP 02102806A EP 1324307 A2 EP1324307 A2 EP 1324307A2
Authority
EP
European Patent Office
Prior art keywords
voltage
circuit arrangement
fine adjustment
arrangement according
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP02102806A
Other languages
English (en)
French (fr)
Other versions
EP1324307A3 (de
Inventor
Wolfgang c/o Philips Int. Fallot-Burghardt
Harald c/o Philips Int. Property & Hohenwarter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Philips Intellectual Property and Standards GmbH
NXP BV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Intellectual Property and Standards GmbH, NXP BV, Koninklijke Philips Electronics NV filed Critical Philips Intellectual Property and Standards GmbH
Publication of EP1324307A2 publication Critical patent/EP1324307A2/de
Publication of EP1324307A3 publication Critical patent/EP1324307A3/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Definitions

  • the invention relates to a circuit arrangement for the voltage supply of a liquid crystal display device, a liquid crystal display device including this circuit arrangement and a method for calibrating the circuit arrangement.
  • a liquid crystal display (LCD) device typically includes two glass plates fastened parallel to each other, between which a layer with liquid crystals is arranged.
  • the two glass panes each support the liquid crystal layer facing side electrodes, which are subjected to different voltages can be used to determine the optical properties of the electrodes To change liquid crystals. These optical properties are essentially those that affect light transmission.
  • dot matrix liquid crystal display devices are the electrodes as punctiform surfaces (picture elements, pixel) formed on the one side of the liquid crystal layer line by line and on the other side are connected in columns. You will be using appropriate electrical Driven circuits that contain a row and column driver. Such Row and column drivers cyclically control the electrodes with different voltages different polarity.
  • intermediate voltages are usually determined by a generated corresponding voltage divider, its outputs with the row and column drivers are connected.
  • the voltage divider typically contains a plurality of in series switched resistors, between which the different voltage levels are tapped become.
  • V1 - V2 V2 - V3
  • V4 - V5 V5 - V6
  • Liquid crystal display devices are particularly sensitive to this type of crosstalk with grayscale display or color display.
  • the grayscale lies on the steep flank of the characteristic curve (VT curve) of the liquid crystal.
  • VT curve characteristic curve
  • JP-A-10-062743 discloses a circuit for a liquid crystal display device, with which the crosstalk is to be eliminated.
  • the circuit is designed that two voltage levels are always changed at the same time. This is done using achieved two embodiments.
  • two resistors changed from a plurality of resistors connected in series. To do this is an elevated Hardware effort and / or greater accuracy of the resistor chain taps required.
  • a resistor is connected from two in parallel Resistance chains changed. This draws an increased current draw and / or an increased one Space requirement after itself.
  • Another object of the invention is a method specify for calibration of such a circuit arrangement.
  • the circuit arrangement according to the invention for the voltage supply of the row and column drivers a liquid crystal display device includes a voltage divider with a A large number of resistors connected in series and arranged between the resistors Voltage taps for tapping different voltage levels. A single the voltage taps is with means for fine adjustment of the voltage level tapped there fitted.
  • the liquid crystal display device includes a liquid crystal layer, Row and column drivers and a circuit arrangement for the voltage supply of the Row and column drivers.
  • the circuit arrangement is an inventive, above described circuit arrangement.
  • the calibration is carried out once, individually for each copy of the circuit arrangement.
  • the invention is based on a thorough analysis of the accuracy of the voltage levels and of the various influences and parameters that influence this accuracy. As result This analysis can state that both systematic and statistical Errors affect the accuracy of the voltage levels. As an example of a statistical The statistical fluctuations of the contact resistance in are impaired here called the resistance chain, which directly relates to those tapped from the resistance chain Affect voltage level.
  • the quantity D can be understood as a "quality parameter" characterizing the quality of the total of the voltage levels.
  • the crosstalk is now reduced in that one of the voltage levels V2, V3, V4 or V5 is varied or finely adjusted by the absolute amount
  • one of the voltage levels is varied until the measured quality parameter value D lies in a predetermined quality interval:
  • Analog multiplexers are preferably used as means for fine adjustment of the one voltage level, which only consist of a series of N-channel MOS switches and are therefore particularly simple and compact. The resulting resistance of the resistor chain is not changed by such a variation in a voltage level.
  • the voltage level V5 or V2 is preferably varied; note that the D formula (3) is (anti-) symmetrical with respect to voltages V2, V5.
  • a variation of V2 or V5 has the greatest effect on the quality parameter D because these voltages are multiplied by a factor of 2 in the D formula (3); in addition, the variation of V2 or V5 also has practical advantages in terms of the design of the circuit.
  • a voltage level of V2 ⁇ V1 is applied tapped a voltage tap 22 between the resistors R1 and R2 Voltage level V3 ⁇ V2 at a voltage tap 23 between the resistors R2 and R3, etc.
  • a single voltage tap 25 of the voltage taps 22-25 is designed such that the voltage level tapped there, in the present example V5, is finely adjustable.
  • Means 3 for fine adjustment of the one voltage level V5 can, for example, as a plurality of Tap contacts can be formed on a resistive track.
  • Figure 3 shows in a exemplary embodiment, eight equidistant tap contacts 31-38 on a resistive Lane 45. The location of this group 3 on eight tap contacts 31-38 the web 45 can be different, depending on which voltage level system is selected becomes.
  • a voltage level system is characterized by the ratio V5 / V1, which can typically assume the values 1/4, 1/5, ..., 1/11.
  • On the web 45 could also multiple groups of tap contacts can be provided, each group one Voltage level system is assigned so that by choosing a particular group certain voltage level system can be selected.
  • the resistors R1-R5 can z. B. by means of strip-shaped implantations 41-45 of semiconductor material of a first conductivity type, for example p + , in a semiconductor material of a second conductivity type, for example n; other examples are n + or n - in p - or poly-Si. It should be noted that a resistor does not necessarily correspond to exactly one stripe; rather, resistance in the sense used here is defined by the two taps that limit it.
  • the variable resistor R5 in the example of FIG. 3 is limited by one of the tap contacts 31-38 on the one hand and the ground contact 12 on the other hand, so that it comprises part of the strip 45 and the entire strip 46.
  • each tap contact 31-38 is connected to an input 51-58 of a static analog multiplexer 5, which, for. B. consists of a series of N-channel MOS switches and is therefore particularly simple.
  • the multiplexer 5 is preferably by a one or more times programmable read-only memory (such as one-time programmable read-only memory, OTP; programmable read-only memory, PROM; erasable programmable read-only memory, EPROM; electrically erasable programmable read -only memory, E 2 PROM; etc.) checked. This has the task of storing an optimal fine adjustment of the voltage level V5 once found, that is to say to connect the respectively optimal tap contact to the output 25 'of the voltage tap 25 for V5.
  • programmable read-only memory such as one-time programmable read-only memory, OTP; programmable read-only memory, PROM; erasable programmable read-only memory, EPROM; electrically erasable programmable read -only memory, E 2 PRO
  • FIG. 4 shows a flow diagram of the calibration method according to the invention.
  • a calibration parameter P becomes set to an initial value P (0) 93.
  • the calibration parameter P characterizes the current one Fine adjustment of the variable voltage level V5.
  • P can therefore be a number between 0 and 7, which indicates which of the eight tap contacts 31-38 is currently connected to the output 25 'of the voltage tap 25 for V5, this Number is preferably stored in binary or hexadecimal notation.
  • P (0) is preferably the one in which, ideally, the equidistance condition (2) would be fulfilled.
  • An iteration loop 95-98 is then run through one or more times, in which the calibration parameter P is recursively optimized on the basis of the quality parameter D.
  • the current value D (n) of the quality parameter D is first determined 95 by measuring the current voltages V1-V6 and inserting them into the D formula (3).
  • the current value D (n) is then examined 96 whether it is in a predetermined quality interval (-D Q , + D Q ), bpsw.
  • D Q 2 mV can be selected. If this is the case, the current calibration parameter P (n) is written 99 in a calibration register, for example in an OTP ROM.
  • a new calibration parameter P (n + 1) is recursively calculated 97 from the old calibration parameter P (n).
  • the operand X in the square brackets in equation (4) essentially indicates the number of tap contacts by which the fine adjustment has to be changed in an iteration step.
  • the circuit arrangement according to the invention and the calibration method according to the invention reduce the crosstalk of pixels to an acceptable level. These advantages come with display devices with grayscale display or color display devices especially to its advantage.
  • the circuit arrangement is simple, space and energy saving.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Liquid Crystal (AREA)

Abstract

Die Schaltungsanordnung dient der Spannungsversorgung der Zeilen- und Spaltentreiber einer Flüssigkristallanzeigevorrichtung. Sie beinhaltet einen Spannungsteiler (1) mit einer Vielzahl von in Serie geschalteten Widerständen (R1-R5) und mit zwischen den Widerständen (R1-R5) angeordneten Spannungsabgriffen (22-25) zum Abgreifen unterschiedlicher Spannungspegel (V2-V5). Ein einziger (25) der Spannungsabgriffe (22-25) ist mit Mitteln (3) zur Feineinstellung des dort abgegriffenen Spannungspegels (V5) ausgestattet. Durch einmalige individuelle Kalibrierung eines jeden Exemplars der Schaltungsanordnung kann der eine Spannungspegel (V5) derart fein eingestellt wcrden, dass ein durch asymmetrische Spannungspegel verursachtes Übersprechen, d. h. gegenseitige Wechselwirkung von Bildpunktinhalten, vermindert wird. Die Vorteile der Schaltungsanordnung kommen besonders zu Geltung, wenn sie in Flüssigkristallanzeigevorrichtungen mit Graustufenanzeige oder Farbanzeige eingesetzt wird. <IMAGE>

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Spannungsversorgung einer Flüssigkristallanzeigevorrichtung, eine diese Schaltungsanordnung beinhaltende Flüssigkristallanzeigevorrichtung sowie ein Verfahren zur Kalibrierung der Schaltungsanordnung.
Eine Flüssigkristallanzeigevorrichtung (liquid crystal display, LCD) beinhaltet üblicherweise zwei parallel zueinander befestigte Glasplatten, zwischen denen eine Schicht mit Flüssigkristallen angeordnet ist. Die beiden Glasscheiben tragen jeweils auf der der Flüssigkristallschicht zugewandten Seite Elektroden, die mit unterschiedlichen Spannungen beaufschlagt werden können, um die optischen Eigenschaften der zwischen den Elektroden befindlichen Flüssigkristalle zu verändern. Bei diesen optischen Eigenschaften handelt es sich im Wesentlichen um solche, die das Lichtdurchlassvermögen beeinflussen. Bei Punkt-Matrix-Flüssigkristallanzeigevorrichtungen sind die Elektroden als punktförmige Flächen (picture elements, pixel) ausgebildet, die auf der einen Seite der Flüssigkristallschicht zeilenweise und auf der anderen Seite spaltenweise miteinander verbunden sind. Sie werden mit geeigneten elektrischen Schaltungen angesteuert, die einen Zeilen- und Spaltentreiber beinhalten. Solche Zeilen- und Spaltentreiber steuern zyklisch die Elektroden mit unterschiedlichen Spannungen unterschiedlicher Polarität an. Dabei werden mehrere, bspw. sechs unterschiedliche Zwischenspannungen benötigt. Diese Zwischenspannungen werden üblicherweise durch einen entsprechenden Spannungsteiler erzeugt, dessen Ausgänge mit den Zeilen- und Spaltentreibern verbunden sind. Der Spannungsteiler enthält typischerweise eine Mehrzahl von in Serie geschalteten Widerständen, zwischen denen jeweils die verschiedenen Spannungspegel abgegriffen werden.
Die der vorliegenden Erfindung zugrunde liegende Problemstellung wird anhand von Figur 1 veranschaulicht. Darin sind in einem schematischen Diagramm sechs Spannungspegel V1 bis V6 dargestellt. Der Spannungspegel V1 ist üblicherweise gleich der LCD-Betriebsspannung Vlcd, und V6 kann mit Masse identisch sein. Ein für handelsübliche Flüssigkristallanzeigevorrichtungen typischer Spannungsverlauf 103 einer Zeile und ein Spannungsverlauf 104 einer Spalte sind schematisch eingezeichnet. Bei der zyklischen Ansteuerung der Elektroden werden zwei Halbperioden 101, 102 unterschieden:
  • Während einer "geraden" Halbperiode 101 wird die Spaltenspannung 104 auf dem Pegel V2 ("urselektiert") gehalten oder auf V6 ("selektiert") gesetzt. Für eingeschaltete (z. B. schwarze) Bildpunkte erzeugt der Zeilentreiber die Spannung V1, für ausgeschaltete (z. B. weiße) Bildpunkte V3, so dass an den entsprechenden Flüssigkristallen die Spannung V1 - V2 bzw. V3 - V2, oder V1 - V6 bzw. V3 - V6, liegt.
  • Während einer "ungeraden" Halbperiode 102 gelten analoge Verhältnisse, mit dem Unterschied, dass die Spannungen an einer bei (V1 - V6)/2 befindlichen Symmetrieachse 105 zu spiegeln sind. An den entsprechenden Flüssigkristallen liegt dann die Spannung V6 - V5 bzw. V4 - V5, oder V6 - V1 bzw. V4 - V1.
Damit das zeitliche Mittel für alle Bildpunkte einer Spalte gleich ist, unabhängig von der Anzahl ein- bzw. ausgeschalteter Bildpunkte einer Spalte, sollten die in einer Halbperiode auftretenden Spannungen symmetrisch sein, d. h. es sollte gelten: V1 - V2 = V2 - V3 ; V4 - V5 = V5 - V6 . Außerdem sollten im Idealfall die Spannungspegel im folgenden Sinne äquidistant sein: V1 - V2 = V2 - V3 = V4 - V5 = V5 - V6 = Vd , wobei Vd die konstante Differenzspannung (Äquidistanz) ist. Wenn auch nur einer der sechs Spannungspegel - bspw. aufgrund von Produktionsschwankungen etc. - vom Idealwert abweicht und die Äquidistanzbedingungen (1) oder (2) verletzt, so ergeben sich Asymmetrien, welche unterschiedliche Beiträge von eingeschalteten und ausgeschalteten Bildpunkten liefern. Dies führt zu unerwünschten Bildverzerrungen, die leicht von Auge wahrgenommen werden und die Bildqualität vermindern. Man bezeichnet diese Art von Verzerrungen als "Übersprechen" (crosstalk), weil sie von der gegenseitigen Wechselwirkung von Bildpunktinhalten abhängt.
Besonders empfindlich für diese Art von Übersprechen sind Flüssigkristallanzeigevorrichtungen mit Graustufenanzeige oder Farbanzeige. Bei diesen liegen nämlich die Graustufen auf der steilen Flanke der Kennlinie (VT-Kurve) des Flüssigkristalls. Hier sind schon Abweichungen von einigen wenigen Millivolt von den Äquidistanzbedingungen (1) oder (2) von Auge erkennbar und werden als störend empfunden.
Für eine vollständige Korrektur aller ein Übersprechen verursachenden Fehler mittels Kalibrierung wäre eine Schaltung erforderlich, welche ein unabhängiges Einstellen aller Spannungspegel gegenüber einer Referenzspannung, bspw. Masse, ermöglichen würde. Eine solche Schaltung wäre jedoch außerordentlich aufwändig, würde eine große Fläche beanspruchen und eine höhere elektrische Leistung verbrauchen. Für praktische Anwendungen wäre sie deshalb ungeeignet.
Die Schrift JP-A-10-062743 offenbart einen Schaltkreis für eine Flüssigkristallanzeigevorrichtung, mit welcher das Übersprechen beseitigt werden soll. Der Schaltkreis ist derart gestaltet, dass immer zwei Spannungspegel gleichzeitig verändert werden. Dies wird mittels zweier Ausführungsformen erreicht. In einer ersten Ausführungsform werden zwei Widerstände aus einer Mehrzahl von in Serie geschalteten Widerständen verändert. Dazu ist ein erhöhter Hardwareaufwand und/oder eine größere Genauigkeit der Widerstandskettenabgriffe erforderlich. In einer zweiten Ausführungsform wird ein Widerstand aus zwei parallel geschalteten Widerstandsketten verändert. Dies zieht eine erhöhte Stromaufnahme und/oder einen erhöhten Platzbedarf nach sich.
Es ist deshalb eine Aufgabe der Erfindung, eine Schaltungsanordnung zur Spannungsversorgung einer Flüssigkristallanzeigevorrichtung bzw. eine Flüssigkristallanzeigevorrichtung zu schaffen, welche das Übersprechen auf ein akzeptables Maß reduziert und gleichzeitig einfach aufgebaut, platz- und stromsparend ist. Eine weitere Aufgabe der Erfindung ist es, ein Verfahren zur Kalibrierung einer solchen Schaltungsanordnung anzugeben. Diese Aufgaben werden gelöst durch die Schaltungsanordnung, die Flüssigkristallanzeigevorrichtung und das Kalibrierverfahren, wie sie in den unabhängigen Patentansprüchen definiert sind. Vorteilhafte Ausführungsformen sind in den abhängigen Ansprüchen angegeben.
Die erfindungsgemäße Schaltungsanordnung zur Spannungsversorgung der Zeilen- und Spaltentreiber einer Flüssigkristallanzeigevorrichtung beinhaltet einen Spannungsteiler mit einer Vielzahl von in Serie geschalteten Widerständen und mit zwischen den Widerständen angeordneten Spannungsabgriffen zum Abgreifen unterschiedlicher Spannungspegel. Ein einziger der Spannungs abgriffe ist mit Mitteln zur Feineinstellung des dort abgegriffenen Spannungspegels ausgestattet.
Die erfindungsgemäße Flüssigkristallanzeigevorrichtung beinhaltet eine Flüssigkristallschicht, Zeilen- und Spaltentreiber und einer Schaltungsanordnung zur Spannungsversorgung der Zeilen- und Spaltentreiber. Die Schaltungsanordnung ist dabei eine erfindungsgemäße, oben beschriebene Schaltungsanordnung.
Das erfindungsgemäße Verfahren zur Kalibrierung der erfindungsgemäßen Schaltungsanordnung beinhaltet die folgenden Schritte:
  • (a) Auswahl einer Anfangs-Feineinstellung;
  • (b) Messung des Wertes eines die Gesamtheit der Spannungspegel charakterisierenden Qualitätsparameters;
  • (c) Feststellung, ob der gemessene Qualitätsparameterwert in einem vorgegebenen Qualitätsintervall liegt;
  • (d) falls die Feststellung in Schritt (c) negativ ist: rekursive Bestimmung einer neuen Feineinstellung und Wiederholung der Schritte (b) und (c);
  • (e) falls die Feststellung in Schritt (c) positiv ist: Speichern der aktuellen Feineinstellung.
    • Die Kalibrierung erfolgt einmal, individuell für jedes Exemplar der Schaltungsanordnung.
    Die Erfindung basiert auf einer eingehenden Analyse der Genauigkeit der Spannungspegel und der verschiedenen Einflüsse und Parameter, welche diese Genauigkeit beeinflussen. Als Resultat dieser Analyse kann festgehalten werden, dass sowohl systematische als auch statistische Fehler die Genauigkeit der Spannungspegel beeinträchtigen. Als Beispiel für eine statistische Beeinträchtigung seien hier die statistischen Schwankungen der Kontaktwiderstände in der Widerstandkette genannt, die sich direkt auf die von der Widerstandskette abgegriffenen Spannungspegel auswirken.
    Von diesen Erkenntnissen ausgehend wurde versucht, nach den Gesetzen der Fehlerrechnung eine obere Grenze für die Differenzen der Spannungsmittelwerte von schwarzen bzw. weißen Bildpunkten, die durch Ungenauigkeiten der Spannungspegel entstehen, anzugeben. Das Resultat ist die sogenannte D-Formel: D = V1-2V2+V3-V4+2V5-V62 .
    Die Größe D kann als ein die Qualität der Gesamtheit der Spannungspegel charakterisierender "Qualitätsparameter" verstanden werden. Gemäss der Erfindung wird nun das Übersprechen verringert, indem einer der Spannungspegel V2, V3, V4 oder V5 variiert oder fein eingestellt wird, um den Absolutbetrag |D| zu minimieren. Mit anderen Worten: Einer der Spannungspegel wird so lange variiert, bis der gemessene Qualitätsparameterwert D in einem vorgegebenen Qualitätsintervall liegt: |D| < DQ. Als Mittel zur Feineinstellung des einen Spannungspegels werden vorzugsweise analoge Multiplexer eingesetzt, die nur aus einer Reihe von N-Kanal-MOS-Schaltern bestehen und daher besonders einfach und kompakt sind. Der resultierende Widerstand der Widerstandskette wird durch eine derartige Variation eines Spannungspegels nicht verändert. Vorzugsweise wird der Spannungspegel V5 oder V2 variiert; man beachte, dass die D-Formel (3) bezüglich der Spannungen V2, V5 (anti-)symmetrisch ist. Eine Variation von V2 oder V5 hat die größte Wirkung auf den Qualitätsparameter D, weil diese Spannungen in der D-Formel (3) mit einem Faktor 2 multipliziert werden; außerdem hat die Variation von V2 oder V5 auch praktische Vorteile, was die Auslegung der Schaltung betrifft.
    Diese und andere Aspekte der Erfindung werden mit Bezug auf die nachfolgend beschriebenen Ausführungsformen erhellt.
    Die Erfindung wird im Folgenden anhand von Zeichnungen detailliert beschrieben.
    Figur 1
    zeigt in einem schematischen Diagramm sechs Spannungspegel V1 bis V6 und eine für handelsübliche Flüssigkristallanzeigevorrichtungen typische Spannungsform einer Spalte.
    Figur 2
    zeigt schematisch ein Schaltbild eines Teils der erfindungsgemäßen Schaltungsanordnung.
    Figur 3
    zeigt eine schematische Draufsicht auf einen Layout-Teil der erfindungsgemäßen Schaltungsanordnung.
    Figur 4
    zeigt ein Flussdiagramm des erfindungsgemäßen Kalibrierverfahrens.
    Ein schematisches Schaltbild eines Teils der erfindungsgemäßen Schaltungsanordnung, nämlich des Spannungsteilers 1, ist in Figur 2 dargestellt. Der Spannungsteiler 1 beinhaltet eine Kette von bspw. fünf in Serie geschalteten Widerständen R1-R5. An einem ersten Ende 11 der Widerstandskette ist eine Spannung V1 angelegt, an einem zweiten Ende 12 eine Spannung V6, wobei das zweite Ende vorzugsweise an Masse Gnd (ground) angelegt (d. h. geerdet, V6 = 0) ist und V1 gleich Vlcd, der Betriebsspannung der Hüssigkristallanzeigevorrichtung, ist. Zwischen den Widerständen R1-R5 sind Spannungsabgriffe 22-25 zum Abgreifen unterschiedicher Spannungspegel V2-V5 angeordnet. So wird ein Spannungspegel V2 < V1 an einem Spannungsabgriff 22 zwischen den Widerständen R1 und R2 abgegriffen, ein Spannungspegel V3 < V2 an einem Spannungsabgriff 23 zwischen den Widerständen R2 und R3, usw. Ein einziger Spannungsabgriff 25 der Spannungsabgriffe 22-25 ist derart gestaltet, dass der dort abgegriffene Spannungspegel, im vorliegenden Beispiel V5, fein einstellbar ist.
    Mittel 3 zur Feineinstellung des einen Spannungspegels V5 können bspw. als Mehrzahl von Abgriffkontakten auf einer widerstandsbehafteten Bahn ausgebildet sein. Figur 3 zeigt in einer beispielhaften Ausführungsform acht äquidistante Abgriffkontakte 31-38 auf einer widerstandsbehafteten Bahn 45. Die Lage dieser Gruppe 3 von acht Abgriffkontakten 31-38 auf der Bahn 45 kann unterschiedlich sein, je nachdem, welches Spannungspegelsystem gewählt wird. Ein Spannungspegelsystem wird durch das Verhältnis V5/V1 charakterisiert, welches typischerweise die Werte 1/4, 1/5,..., 1/11 annehmen kann. Auf der Bahn 45 könnten auch mehrere Gruppen von Abgriffkontakten vorgesehen sein, wobei jede Gruppe einem Spannungspegelsystem zugeordnet ist, so dass durch die Wahl einer bestimmten Gruppe ein bestimmtes Spannungspegelsystem ausgewählt werden kann.
    Sämtliche Elemente der Schaltungsanordnung sind vorzugsweise auf einem gemeinsamen Substrat untergebracht, so dass es sich um eine integrierte Schaltung handelt. Die Widerstände R1-R5 können dabei z. B. mittels streifenförmiger Implantationen 41-45 von Halbleitermaterial eines ersten Leitungstyps, bspw. p+, in einem Halbleitermaterial eines zweiten Leitungstyps, bspw. n, realisiert sein; andere Beispiele sind n+ oder n- in p- oder Poly-Si. Dabei ist zu beachten, dass ein Widerstand nicht notwendigerweise genau einem Streifen entspricht; vielmehr ist ein Widerstand im hier verwendeten Sinn definiert durch die beiden Abgriffe, die ihn begrenzen. So ist der variable Widerstand R5 im Beispiel von Figur 3 begrenzt durch einen der Abgriffkontakte 31-38 einerseits und den Erdungskontakt 12 andererseits, so dass er einen Teil des Streifens 45 und den gesamten Streifen 46 umfasst.
    Im Folgenden wird anhand eines Beispiels erläutert, wie die Anzahl und der Abstand der Abgriffkontakte 31-38 gewählt werden kann. Es wird eine Flüssigkristallanzeige Vorrichtung betrachtet, deren Flüssigkristall einen Übergangsbereich mit einer Breite von 200 mV hat. Zur Vereinfachung wird angenommen, die Kennlinie verlaufe im ganzen Übergangsbereich linear, d. h. ihre Flanke habe eine konstante Steigung von -1/(200 mV). Bekanntlich werden Lichtdurchlässigkeitsunterschiede zweier Bildpunkte von mehr als ca. 2 % von Auge wahrgenommen. Folglich sollten sich die reellen Lichtdurchlässigkeiten zweier Bildpunkte mit derselben nominellen Lichtdurchlässigkeit um höchstens 2 % unterscheiden, was einer Spannungsdifferenz von höchstens 4 mV (2 % von 200 mV) bzw. einem Qualitätsintervall (-DQ, +DQ) mit DQ = 4 mV entspricht. Um zu erreichen, dass der Qualitätsparameter D innerhalb des Qualitätsintervalls (-DQ, +DQ) zu liegen kommt, sind also die Abstände der Abgriffkontakte 31-38 derart zu wählen, dass zwischen zwei Abgriffkontakten die Spannungsdifferenz ?V = 2DQ = 8 mV anliegt. Bei acht Abgriffkontakten 31-38 kann somit der Qualitätsparameter D innerhalb eines Bereichs von 7?V= 56 mV variiert werden, was für die meisten Anwendungen genügt In diesem Ausführungsbeispiel mit acht Abgriffkontakten31-38 sind 3 bit nötig, um die optimale Feineinstellung zu speichern. Selbstverständlich sind andere Konfigurationen möglich, bspw. eine 4-bit-Kalibration mit 16 Abgriffkontakten, zwischen denen jeweils eine Spannungsdifferenz ?V = 4 mV liegt.
    Wie in der rechten Hälfte von Figur 2 symbolisch dargestellt, ist jeder Abgriffkontakt 31-38 mit jeweils einem Eingang 51-58 eines statischen analogen Multiplexers 5 verbunden, der z. B. aus einer Reihe von N-Kanal-MOS-Schaltern besteht und daher besonders einfach ist. Der Multiplexer 5 wird vorzugsweise durch einen einmal oder mehrmals programmierbaren Festspeicher (wie z. B. one-time programmable read-only memory, OTP; programmable read-only memory, PROM; erasable programmable read-only memory, EPROM; electrically erasable programmable read-only memory, E2PROM; etc.) kontrolliert. Dieser hat die Aufgabe, eine einmal gefundene optimale Feineinstellung des Spannungspegels V5 zu speichern, d. h. den jeweils optimalen Abgriffkontakt mit dem Ausgang 25' des Spannungsabgriffs 25 für V5 zu verbinden.
    Figur 4 zeigt ein Flussdiagramm des erfindungsgemäßen Kalibrierverfahrens. Zu Beginn werden ein geeignetes Spannungspegelsystem 91 (vgl. Erläuterungen zu Fig. 3) und eine geeignete Betriebsspannung V1, 92, bspw. V1 = 9 V, ausgewählt. Ein Kalibrationsparameter P wird auf einen Anfangswert P(0) gesetzt 93. Der Kalibrationsparameter P charakterisiert die aktuelle Feineinstellung des variablen Spannungspegels V5. Im Ausführungsbeispiel von Figur 3 kann P also eine Zahl zwischen 0 und 7 sein, die angibt, welcher der acht Abgriffkontakte 31-38 gerade mit dem Ausgang 25' des Spannungsabgriffs 25 für V5 verbunden ist, wobei diese Zahl vorzugsweise in binärer oder hexadezimaler Darstellung gespeichert wird. Als Anfangswert P(0) wird vorzugsweise derjenige gewählt, bei dem im Idealfall die Äquidistanzbedingung (2) erfüllt wäre. Eine (bloss intern für die nachfolgende Schleife 95-98 verwendete) Laufvariable n (n = 0, 1, 2,...) wird zunächst auf Null gesetzt 94.
    Nun wird ein- oder mehrmals eine Iterationsschleife 95-98 durchlaufen, in welcher anhand des Qualitätsparameters D der Kalibrationsparameter P rekursiv optimiert wird. Dazu wird zunächst der aktuelle Wert D(n) des Qualitätsparameters D bestimmt 95, indem die aktuellen Spannungen V1 - V6 gemessen und in die D-Formel (3) eingesetzt werden. Der aktuelle Wert D(n) wird daraufhin untersucht 96, ob er in einem vorgegebenen Qualitätsintervall (-DQ, +DQ), wobei bpsw. DQ = 2 mV gewählt werden kann, liegt. Ist dies der Fall, so wird der aktuelle Kalibrationsparameter P(n) in ein Kalibrationsregister geschrieben 99, bspw. in einem OTP ROM gespeichert. Liegt D(n) nicht im Qualitätsintervall, so wird rekursiv ein neuer Kalibrationsparameter P(n+1) aus dem alten Kalibrationsparameter P(n) berechnet 97. Dies kann z. B. nach der Formel P(n+1):=P(n)-rnd[D(n)·V1nom/(ΔV·V1)] geschehen, wobei ?V eine Spannungsschrittweite bei einer Nominal-Betriebsspannung V1nom ist, z. B. ?V = 4 mV bei V1nom = 9 V, und der Operator rnd[X] eine Rundung des Operanden X auf die nächste ganze Zahl bewirkt. Der Operand X in der eckigen Klammer in Gleichung (4) gibt im Wesentlichen die Anzahl Abgriffkontakte an, um welche die Feineinstellung bei einem Iterationsschritt verändert werden muss. Er setzt sich zusammen aus den Faktoren D(n)/?V und V1nom/V1, wobei der letztere Faktor eine Korrektur ist, mit welcher berücksichtigt wird, dass die Spannungsschrittweite ?V mit V1 skaliert wird. Nach Berechnung 97 des neuen Kalibrationsparameters P(n+1) wird die Laufvariable n um eins erhöht 98, und die Iterationsschleife 95-98 wird erneut durchlaufen. Dies wird so oft wiederholt, bis der aktuelle Qualitätsparameterwert D(n) im vorgegebenen Qualitätsintervall (-DQ, +DQ) liegt.
    Die oben beschriebene Kalibration wird individuell für jedes Schaltungsexemplar einmal durchgeführt, und zwar von der Schaltungsherstellerin oder von der Herstellerin der Flüssigkristallanzeigevorrichtung. Im letzteren Fall könnte eine spezielle Sonde zum Kontaktieren der Elektroden auf den Glasplatten verwendet werden, oder die verschiedenen Spannungspegel V1-V6 könnten nacheinander auf einen bestimmten Ausgangskontakt geschaltet werden. Alle für die Kalibration benötigten Spannungsmessungen sollten über einem möglichst hohen Lastwiderstand gemessen werden, um die Messwerte nicht zu verfälschen.
    Die erfindungsgemäße Schaltungsanordnung und das erfindungsgemäße Kalibrierverfahren reduzieren das Übersprechen von Bildpunkten auf ein akzeptables Mass. Diese Vorteile kommen bei Anzeigevorrichtungen mit Graustufenanzeige oder Farbanzeigevorrichtungen besonders zur Geltung. Die Schaltungsanordnung ist einfach aufgebaut, platz- und stromsparend.

    Claims (14)

    1. Schaltungsanordnung zur Spannungsversorgung der Zeilen- und Spaltentreiber einer Hüssigkristallanzeigevorrichtung, beinhaltend einen Spannungsteiler (1) mit einer Vielzahl von in Serie geschalteten Widerständen (R1-R5) und mit zwischen den Widerständen (R1-R5) angeordneten Spannungsabgriffen (22-25) zum Abgreifen unterschiedlicher Spannungspegel (V2-V5), wobei ein einziger (25) der Spannungsabgriffe (22-25) mit Mitteln (3) zur Feineinstellung des dort abgegriffenen Spannungspegels (V5) ausgestattet ist.
    2. Schaltungsanordnung nach Anspruch 1, wobei die Feineinstellmittel (3) eine Vielzahl von Abgriffkontakten (31-38) und Mittel (5) zum Auswählen eines Abgriffkontaktes beinhalten.
    3. Schaltungsanordnung nach Anspruch 2, wobei die Auswahlmittel (5) als analoger Multiplexer ausgebildet sind, dessen Eingänge (51-58) mit den Abgriffkontakten (31-38) verbunden sind.
    4. Schaltungsanordnung nach Anspruch 3, wobei die Schaltungsanordnung einen einmal oder mehrmals programmierbaren Festspeicher zur Kontrolle des Multiplexers (5) beinhaltet.
    5. Schaltungsanordnung nach einem der vorangehenden Ansprüche, wobei der mit den Feineinstellmitteln (3) ausgestattete Spannungsabgriff (25) einer der beiden Spannungsabgriffe (22, 25) ist, die den beiden Enden (11, 12) des Spannungsteilers (1) am nächsten liegen.
    6. Schaltungsanordnung nach einem der vorangehenden Ansprüche, wobei der Spannungsteiler (1) genau vier Spannungsabgriffe (22-25) aufweist.
    7. Schaltungsanordnung nach einem der vorangehenden Ansprüche, wobei sämtliche Elemente der Schaltungsanordnung auf einem gemeinsamen Substrat untergebracht sind.
    8. Schaltungsanordnung nach Anspruch 7, wobei die Widerstände (R1-R5) mittels streifenförmiger Implantationen (41-46) von Halbleitermaterial eines ersten Leitungstyps (p+) in einem Halbleitermaterial eines zweiten Leitungstyps (n) realisiert sind.
    9. Hüssigkristallanzeigevorrichtung, beinhaltend eine Flüssigkristallschicht, Zeilen- und Spaltentreiber und eine Schaltungsanordnung zur Spannungsversorgung der Zeilen- und Spaltentreiber, wobei die Schaltungsanordnung eine Schaltungsanordnung nach einem der vorangehenden Ansprüche ist.
    10. Verfahren zur Kalibrierung einer Schaltungsanordnung nach einem der Ansprüche 1-8, beinhaltend die folgenden Schritte:
      (a) Auswahl (93) einer Anfangs-Feineinstellung;
      (b) Messung (95) des Wertes (D(n)) eines die Gesamtheit der Spannungspegel (V1-V6) charakterisierenden Qualitätsparameters (D);
      (c) Feststellung (96), ob der gemessene Qualitätsparameterwert (D(n)) in einem vorgegebenen Qualitätsintervall (-DQ, +DQ) liegt;
      (d) falls die Feststellung (96) in Schritt (c) negativ ist: rekursive Bestimmung (97) einer neuen Feineinstellung (P(n+1)) und Wiederholung der Schritte (b) und (c);
      (e) falls die Feststellung (96) in Schritt (c) positiv ist: Speichern (99) der aktuellen Feineinstellung (P(n)).
    11. Verfahren nach Anspruch 10, wobei an einem Ende (11) des Spannungsteilers (1) eine erste Betriebsspannung V1 und am anderen Ende (12) des Spannungsteilers (2) eine zweite Betriebsspannung V6 angelegt wird, der Spannungsteiler (1) vier Spannungsabgriffe (22-25) zum Abgreifen von vier Spannungspegeln (V2, V3, V4, V5) aufweist und der Qualitätsparameter (D) in Schritt (b) definiert ist durch D = V1-2V2+V3-V4+2V5-V62 .
    12. Verfahren nach Anspruch 11, wobei die Feineinstellung den Spannungspegel V2 oder V5 betrifft.
    13. Verfahren nach einem der Ansprüche 10-12, wobei das Qualitätsintervall (-DQ, +DQ) in Schritt (c) derart gewählt wird, dass sich für in diesem Qualitätsintervall (-DQ, +DQ) liegende Qualitätsparameterwerte (D(n)) die reellen Lichtdurchlässigkeiten zweier Bildpunkte mit derselben nominellen Lichtdurchlässigkeit um höchstens 2 % unterscheiden.
    14. Verfahren nach einem der Ansprüche 10-13, wobei das Speichern (99) der aktuellen Feineinstellung (P(n)) in einem einmal oder mehrmals programmierbaren Festspeicher erfolgt.
    EP02102806A 2001-12-20 2002-12-18 Schaltungsanordnung zur Spannungsversorgung einer Flüssigkristallanzeigevorrichtung Withdrawn EP1324307A3 (de)

    Applications Claiming Priority (2)

    Application Number Priority Date Filing Date Title
    DE10162766 2001-12-20
    DE10162766A DE10162766A1 (de) 2001-12-20 2001-12-20 Schaltungsanordnung zur Spannungsversorgung einer Flüssigkristallanzeigevorrichtung

    Publications (2)

    Publication Number Publication Date
    EP1324307A2 true EP1324307A2 (de) 2003-07-02
    EP1324307A3 EP1324307A3 (de) 2007-02-21

    Family

    ID=7710046

    Family Applications (1)

    Application Number Title Priority Date Filing Date
    EP02102806A Withdrawn EP1324307A3 (de) 2001-12-20 2002-12-18 Schaltungsanordnung zur Spannungsversorgung einer Flüssigkristallanzeigevorrichtung

    Country Status (6)

    Country Link
    US (1) US7038646B2 (de)
    EP (1) EP1324307A3 (de)
    JP (1) JP2003263138A (de)
    KR (1) KR100946812B1 (de)
    CN (1) CN100347737C (de)
    DE (1) DE10162766A1 (de)

    Families Citing this family (7)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    JP4062256B2 (ja) 2004-01-05 2008-03-19 セイコーエプソン株式会社 表示ドライバ及び表示ドライバを含む電子機器
    US7436401B2 (en) * 2004-02-12 2008-10-14 Leslie Louis Szepesi Calibration of a voltage driven array
    US20080062111A1 (en) * 2006-09-13 2008-03-13 Himax Technologies Limited Apparatus for Driving a Display
    US7773104B2 (en) * 2006-09-13 2010-08-10 Himax Technologies Limited Apparatus for driving a display and gamma voltage generation circuit thereof
    US8094109B2 (en) * 2006-11-02 2012-01-10 Renesas Electronics Corporation Data driver with multilevel voltage generating circuit, and liquid crystal display apparatus including layout pattern of resistor string of the multilevel generating circuit
    US8994757B2 (en) * 2007-03-15 2015-03-31 Scalable Display Technologies, Inc. System and method for providing improved display quality by display adjustment and image processing using optical feedback
    CN107705746A (zh) * 2017-10-24 2018-02-16 惠科股份有限公司 一种显示装置的驱动装置和驱动方法

    Citations (6)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    US4258310A (en) * 1977-04-26 1981-03-24 Kabushiki Kaisha Suwa Seikosha Selectively adjustable voltage detection integrated circuit
    US4570115A (en) * 1979-12-19 1986-02-11 Kabushiki Kaisha Suwa Seikosha Voltage regulator for liquid crystal display
    EP0298574A1 (de) * 1987-07-10 1989-01-11 Koninklijke Philips Electronics N.V. Integrierter Linearwiderstand
    JPS6468961A (en) * 1987-09-09 1989-03-15 Ricoh Kk Resistance element for semiconductor integrated circuit device
    EP0514033A2 (de) 1991-05-15 1992-11-19 International Business Machines Corporation Flüssigkristallanzeigegerät
    EP0762376A2 (de) 1995-08-09 1997-03-12 Sanyo Electric Co. Ltd Treiberschaltung für ein Flüssigkristallanzeigegerät

    Family Cites Families (18)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    NL7406729A (nl) * 1974-05-20 1975-11-24 Philips Nv Inrichting voor het aansturen of bekrachtigen van een weergeefinrichting.
    US5179371A (en) * 1987-08-13 1993-01-12 Seiko Epson Corporation Liquid crystal display device for reducing unevenness of display
    JPH02201423A (ja) * 1989-01-31 1990-08-09 Seiko Epson Corp 液晶表示装置
    EP0384229B1 (de) * 1989-02-23 1995-05-10 Seiko Epson Corporation Flüssigkristallanzeigeeinheit
    JP2951352B2 (ja) * 1990-03-08 1999-09-20 株式会社日立製作所 多階調液晶表示装置
    US5828354A (en) * 1990-07-13 1998-10-27 Citizen Watch Co., Ltd. Electrooptical display device
    US5610627A (en) * 1990-08-10 1997-03-11 Sharp Kabushiki Kaisha Clocking method and apparatus for display device with calculation operation
    JPH0583660A (ja) * 1991-09-24 1993-04-02 Toshiba Corp 電子機器の自動調整回路
    JPH0756538A (ja) * 1993-08-20 1995-03-03 Hitachi Ltd マトリックス型表示装置の駆動方法
    JP3106078B2 (ja) * 1994-12-28 2000-11-06 シャープ株式会社 液晶駆動用電源
    JPH08263019A (ja) * 1995-03-20 1996-10-11 Casio Comput Co Ltd カラー液晶表示装置
    JPH0950003A (ja) * 1995-08-09 1997-02-18 Sanyo Electric Co Ltd 液晶表示装置
    JP3554135B2 (ja) * 1997-04-24 2004-08-18 ローム株式会社 Ｌｃｄドライバ
    JPH11175027A (ja) * 1997-12-08 1999-07-02 Hitachi Ltd 液晶駆動回路および液晶表示装置
    JP3687359B2 (ja) * 1998-09-07 2005-08-24 セイコーエプソン株式会社 駆動制御装置及び電気光学装置
    KR100385028B1 (ko) * 1999-01-08 2003-05-23 세이코 엡슨 가부시키가이샤 액정 구동용 전원 장치 및 이를 사용한 액정 장치 및전자기기
    JP2001274676A (ja) * 2000-01-19 2001-10-05 Sharp Corp レベルシフト回路および画像表示装置
    JP2002175060A (ja) * 2000-09-28 2002-06-21 Sharp Corp 液晶駆動装置およびそれを備えた液晶表示装置

    Patent Citations (6)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    US4258310A (en) * 1977-04-26 1981-03-24 Kabushiki Kaisha Suwa Seikosha Selectively adjustable voltage detection integrated circuit
    US4570115A (en) * 1979-12-19 1986-02-11 Kabushiki Kaisha Suwa Seikosha Voltage regulator for liquid crystal display
    EP0298574A1 (de) * 1987-07-10 1989-01-11 Koninklijke Philips Electronics N.V. Integrierter Linearwiderstand
    JPS6468961A (en) * 1987-09-09 1989-03-15 Ricoh Kk Resistance element for semiconductor integrated circuit device
    EP0514033A2 (de) 1991-05-15 1992-11-19 International Business Machines Corporation Flüssigkristallanzeigegerät
    EP0762376A2 (de) 1995-08-09 1997-03-12 Sanyo Electric Co. Ltd Treiberschaltung für ein Flüssigkristallanzeigegerät

    Also Published As

    Publication number Publication date
    EP1324307A3 (de) 2007-02-21
    JP2003263138A (ja) 2003-09-19
    KR20030053012A (ko) 2003-06-27
    CN100347737C (zh) 2007-11-07
    US20030122760A1 (en) 2003-07-03
    US7038646B2 (en) 2006-05-02
    DE10162766A1 (de) 2003-07-03
    KR100946812B1 (ko) 2010-03-09
    CN1427389A (zh) 2003-07-02

    Similar Documents

    Publication Publication Date Title
    DE102017205654B4 (de) Array-Substrat, Anzeigetafel und Steuerungsverfahren
    DE69321064T2 (de) Adaptive Steuerungswellenformen zur Verringerung des Übersprechens in elektrooptischer Adressierungsstruktur
    DE69221684T2 (de) Verfahren zum Untersuchen eines Substrates mit aktiver Matrix
    DE69322308T2 (de) Flüssigkristallanzeigegerät
    DE3788093T2 (de) Anzeigevorrichtungen mit aktiver Matrix.
    EP0523594B1 (de) Verfahren zur Korpuskularstrahl-Prüfung von Substraten für Flüssigkeitskristallanzeigen (LCD)
    DE69216656T2 (de) Flüssigkristallanzeigesystem
    DE102016209228B4 (de) Gatetreiberschaltung, Kaskadengatetreiberschaltung und Verfahren zum Treiben einer Kaskadengatetreiberschaltung
    DE60102651T2 (de) Spannungsmessgerät
    EP0447514B1 (de) Temperaturmessschaltung
    DE69011713T2 (de) Schaltung und Verfahren zur Feststellung eines elektrischen Stromflusses in einem MOS-Transistor.
    DE69423132T2 (de) Lichtventilvorrichtung mit Fehlererkennungsschaltung
    DE102016106375A1 (de) Arraysubstrat, Anzeigefeld, Anzeigevorrichtung und Verfahren zur Ansteuerung des Arraysubstrats
    EP1225559A2 (de) Treiberschaltung für Anzeigevorrichtung
    DE3533869C2 (de) Dateneingabe- und Anzeigevorrichtung
    DE19840930A1 (de) Digital/Analog-Wandler, Treiberschaltkreis für Flüssigkristallanzeigen und Verfahren zur Umwandlung eines digitalen Signals in ein analoges Signal
    DE102014118421B4 (de) Bildschirm und Erfassungsschaltung für einen Bildschirm
    DE69828158T2 (de) Vorrichtung zur steuerung einer matrixanzeigestelle
    DE69428163T2 (de) Flache Anzeigevorrichtung und Verfahren zu ihrer Inspektion
    DE4344807C2 (de) Aktive Matrix für Flüssigkristallanzeigen
    DE69712815T2 (de) Bildsignalsteuerschaltung für Flüssigkristallanzeige mit Mehrfach-Helligkeitsabstufung mit Digital-Analog-Wandler und Steuerverfahren dafür
    DE102015215684A1 (de) Berührungsbedienfeld und anzeigevorrichtung
    DE19801263A1 (de) Niederleistung-Gate-Ansteuerschaltung für Dünnfilmtransistor-Flüssigkristallanzeige unter Verwendung einer elektrischen Ladungs-Recyclingtechnik
    DE69511149T2 (de) Verbesserung zur Energiesparung in einer Anzeigevorrichtung mit aktiver Matrix mit Grauwerten
    EP1497703B1 (de) Schaltungsanordnung zur spannungsregelung mittels eines spannungsteilers

    Legal Events

    Date Code Title Description
    PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

    Free format text: ORIGINAL CODE: 0009012

    AK Designated contracting states

    Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LI LU MC NL PT SE SI SK TR

    AX Request for extension of the european patent

    Extension state: AL LT LV MK RO

    PUAL Search report despatched

    Free format text: ORIGINAL CODE: 0009013

    AK Designated contracting states

    Kind code of ref document: A3

    Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LI LU MC NL PT SE SI SK TR

    AX Request for extension of the european patent

    Extension state: AL LT LV MK RO

    RAP1 Party data changed (applicant data changed or rights of an application transferred)

    Owner name: NXP B.V.

    17P Request for examination filed

    Effective date: 20070821

    AKX Designation fees paid

    Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LI LU MC NL PT SE SI SK TR

    17Q First examination report despatched

    Effective date: 20080519

    STAA Information on the status of an ep patent application or granted ep patent

    Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

    18D Application deemed to be withdrawn

    Effective date: 20110701