DE102017205654B4

DE102017205654B4 - Array-Substrat, Anzeigetafel und Steuerungsverfahren

Info

Publication number: DE102017205654B4
Application number: DE102017205654.1A
Authority: DE
Inventors: Xingyao ZHOU; Qijun Yao
Original assignee: Tianma Microelectronics Co Ltd; Shanghai Tianma Microelectronics Co Ltd
Current assignee: Tianma Microelectronics Co Ltd; Shanghai Tianma Microelectronics Co Ltd
Priority date: 2016-10-26
Filing date: 2017-04-03
Publication date: 2021-12-23
Anticipated expiration: 2037-04-04
Also published as: US20170192562A1; CN106353943B; CN106353943A; DE102017205654A1; US10514812B2

Abstract

Ein Array-Substrat, umfassend:ein Substrat (11) umfassend einen Anzeigebereich (111) und einen Randbereich (112), der den Anzeigebereich (111) umgibt;eine Vielzahl von Pixeleinheiten (12), die in dem Anzeigebereich (111) in einem Array angeordnet sind;eine Datenleitungsmetallschicht (15), die in dem Anzeigebereich (111) angeordnet ist, wobei die Datenleitungsmetallschicht (15) eine Vielzahl von Verdrahtungseinheiten umfasst, die in einem Array angeordnet sind, wobei, in einer Richtung parallel zu dem Substrat (11), jede der Vielzahl von Verdrahtungseinheiten einer Untervielzahl aus der Vielzahl der Pixeleinheiten (12) entspricht undeine Untervielzahl aus der Vielzahl der Pixeleinheiten (12), die einer gleichen Verdrahtungseinheit entsprechen, jeweils elektrisch über einen Transistor mit der Verdrahtungseinheit verbunden sind;eine Vielzahl erster Gateleitungen (13), die parallel angeordnet sind und sich entlang einer Zeilenrichtung (X) erstrecken; undeine Vielzahl von zweiten Gateleitungen (14), die parallel angeordnet sind und sich entlang einer Spaltenrichtung (Y) erstrecken,wobei die Vielzahl erster Gateleitungen (13) und die Vielzahl zweiter Gateleitungen (14) angeordnet sind, um Leitungszustände der Transistoren zu steuern, undwobei die Verdrahtungseinheit angeordnet ist, um Druckberührungen zu erfassen, wobei in einer Druckerfassungsphase die Vielzahl erster Gateleitungen (13) unddie Vielzahl zweiter Gateleitungen (14) die Transistoren steuern, um diese auszuschalten, wobei die Vielzahl von Verdrahtungseinheiten angeordnet sind, um Gleichstromspannungssignale einzubringen, wobei eine Druckerfassung auf der Grundlage von elektrischen Signalen, die von den Verdrahtungseinheiten ausgegeben werden, durchgeführt wird.

Description

TECHNISCHES GEBIET
Die vorliegende Erfindung bezieht sich auf das technische Gebiet einer Anzeigevorrichtung und insbesondere auf ein Array-Substrat, eine Anzeigetafel und ein Steuerungsverfahren.
HINTERGRUND
Mit der kontinuierlichen Weiterentwicklung der Wissenschaftstechnologien werden immer mehr elektronische Vorrichtungen, die eine Anzeigetafel enthalten, im alltäglichen Leben und der Arbeit der Menschen verwendet und bringen den Menschen großen Komfort im Alltag und auf der Arbeit und sind zu einem unverzichtbaren Werkzeug für das Leben der Menschen geworden.
In einer herkömmlichen Anzeigetafel sind die meisten Datenleitungen numerische streifenförmige Datenleitungen und können keine Blocksteuerungsanzeige in Verbindung mit einem LED-Licht ausführen. Zudem hat die herkömmliche Anzeigetafel nur eine Berührungspositionserfassungsfunktion und keine Druckerfassungsfunktion. Um die Druckerfassungsfunktion umzusetzen sind ein Druckerfassungssensor oder zwei Schichten von Druckerfassungselektroden normalerweise in der Anzeigetafel der herkömmlichen Technologie angeordnet und Druck wird, basierend auf einer Kapazitätsänderung aufgrund von Druck in der Druckerfassungselektrode, erkannt.
Es ist zu erkennen, dass die herkömmliche Anzeigetafel keine Blockanzeige ausführen kann und der Druckerfassungssensor oder die Druckerfassungselektrode sind, um die Druckerfassung umzusetzen, zusätzlich in der Anzeigetafel angeordnet, was die Dicke der Anzeigetafel und die Herstellungskosten erhöht.
Weiterer Stand der Technik ist in den Patentdokumenten CN 104 795 043 A , US 2004 / 0 239 658 A1 und US 2016 / 0 267 862 A1 offenbart.
ZUSAMMENFASSUNG
Um die oben genannten Probleme zu lösen, stellt die vorliegende Erfindung ein Array-Substrat, eine Anzeigetafel und ein Steuerungsverfahren bereit, um eine Blockanzeige ohne zusätzlichen Energieverbrauch auszuführen und zur Wiederverwendung einer Datenleitungsmetallschicht, um eine Druckerfassung umzusetzen, ohne den Drucksensor oder die Druckerfassungselektrode vorzusehen, wodurch die Dicke der Anzeigetafel und die Herstellungskosten verringert werden.
Um die oben beschriebene Aufgabe zu lösen, stellt die vorliegende Offenbarung technische Lösungen wie folgt bereit.
Es wird ein Array-Substrat bereitgestellt, das ein Substrat mit einem Anzeigebereich und einem Randbereich, der den Anzeigebereich umgibt, umfasst. Das Array-Substrat umfasst zudem mehrere Pixeleinheiten, die in dem Anzeigebereich in einer Anordnung angeordnet sind und eine Datenleitungsmetallschicht, die in dem Anzeigebereich angeordnet ist. Die Datenleitungsmetallschicht umfasst mehrere in einer Anordnung angeordnete Verdrahtungseinheiten. In einer Richtung parallel zum Substrat entspricht jede Verdrahtungseinheit mehreren der Pixeleinheiten und mehrere Pixeleinheiten, die einer gleichen Verdrahtungseinheit entsprechen, sind jeweils über Transistoren elektrisch mit der Verdrahtungseinheit verbunden. Das Array-Substrat umfasst zudem mehrere erste Gateleitungen, die parallel angeordnet sind und sich in einer Zeilenrichtung erstrecken und mehrere zweite Gateleitungen, die parallel angeordnet sind und sich in einer Spaltenrichtung erstrecken. Die ersten Gateleitungen und die zweiten Gateleitungen sind angeordnet, um Leitungszustände der Transistoren zu steuern.
Zudem wird in der vorliegenden Offenbarung eine Anzeigetafel bereitgestellt, die das oben beschriebene Array-Substrat umfasst.
Zudem wird in der vorliegenden Offenbarung ein Steuerungsverfahren, das auf das oben beschriebene Array-Substrat angewendet wird, bereitgestellt. Das Steuerungsverfahren umfasst in einer Anzeigephase das Steuern eines voreingestellten Transistors, derart, dass dieser durch die erste Gateleitung und die zweite Gateleitung eingeschaltet wird, das Eingeben eines Datensignals an die Verdrahtungseinheit und das Laden einer Pixeleinheit, die elektrisch mit dem voreingestellten Transistor verbunden ist.
Mit dem Array-Substrat, der Anzeigetafel und dem Steuerungsverfahren, die durch die technischen Lösungen der vorliegenden Offenbarung bereitgestellt werden, sind die erste Gateleitung und die zweite Gateleitung angeordnet, um den Leitungszustand des Transistors zu steuern. In einem Fall, in dem der mit der Verdrahtungseinheit verbundene Transistor eingeschaltet ist, ist die Verdrahtungseinheit angeordnet, ein Datensignal an die mit der Verdrahtungseinheit verbundene Pixeleinheit, zur Umsetzung einer Bildanzeige, bereitzustellen. Zusätzlich ist die Verdrahtungseinheit zudem angeordnet, um eine Druckerfassung durchzuführen und in einem Fall, dass der mit der Verdrahtungseinheit verbundene Transistor ausgeschaltet ist, ist die Verdrahtungseinheit angeordnet, ein Gleichstromspannungssignal einzubringen und ein elektrisches Signal auszugeben, um eine Druckerfassung umzusetzen. Aus den technischen Lösungen der vorliegenden Offenbarung ist ersichtlich, dass der Leitungszustand des Transistors durch die erste Gateleitung und die zweite Gateleitung gesteuert wird, wodurch eine Blockanzeige erzielt wird und eine Datenleitung in einer voreingestellten Form wiederverwendet wird, um eine Druckerfassung durchzuführen, ohne zusätzlich den Drucksensor oder die Druckerfassungselektrode vorzusehen, wodurch die Dicke der Anzeigetafel und die Herstellungskosten verringert werden.
Figurenliste
Um die technische Lösung in den Ausführungsformen der vorliegenden Offenbarung oder in der herkömmlichen Technik deutlicher zu veranschaulichen, werden im Folgenden Zeichnungen, die bei der Beschreibung der Ausführungsform oder der herkömmlichen Technologie erforderlich sind, lediglich eingeführt. Offensichtlich sind die Zeichnungen in der folgenden Beschreibung einige Ausführungsformen der Offenbarung. Fachleute können auch andere Zeichnungen gemäß den Zeichnungen, ohne kreatives Hinzutun, erstellen.

1 ist ein schematisches Strukturdiagramm eines Array-Substrats gemäß einer Ausführungsform der vorliegenden Offenbarung;
2 ist ein schematisches Diagramm einer Elektrodenstruktur einer Verdrahtungseinheit in dem in 1 gezeigten Array-Substrat;
3 ist eine Ersatzschaltbild einer Verdrahtungseinheit, wie in 2 gezeigt;
4 ist ein schematisches Diagramm einer Verbindungsstruktur zwischen einer Subbrückenelektrode und einer Pixeleinheit gemäß einer Ausführungsform der vorliegenden Offenbarung;
5 ist ein schematisches Diagramm einer Verbindungsstruktur zwischen einer Subbrückenelektrode und einer Pixeleinheit gemäß einer Ausführungsform der vorliegenden Offenbarung;
6 ist ein schematisches Diagramm einer Verbindungsstruktur zwischen einer Subbrückenelektrode und einer Pixeleinheit gemäß einer Ausführungsform der vorliegenden Offenbarung;
7 ist ein schematisches Diagramm einer Verbindungsstruktur zwischen einer Subbrückenelektrode und einer Pixeleinheit gemäß einer Ausführungsform der vorliegenden Offenbarung;
8 ist ein schematisches Strukturdiagramm eines Array-Substrats gemäß einer Ausführungsform der vorliegenden Offenbarung;
9 ist ein schematisches Strukturdiagramm eines Array-Substrats gemäß einer Ausführungsform der vorliegenden Offenbarung;
10 ist ein schematisches Diagramm einer Schaltungsverbindungsbeziehung einer Pixeleinheit, einer Gateleitung, einer Datenleitung und eines Transistors gemäß einer Ausführungsform der vorliegenden Offenbarung;
11 ist ein schematisches Diagramm einer Schaltungsverbindungsbeziehung einer Pixeleinheit, einer Gateleitung, einer Datenleitung und eines Transistors gemäß einer Ausführungsform der vorliegenden Offenbarung;
12 ist ein schematisches Diagramm einer Positionsbeziehung zwischen einer ersten Gateleitung und einer zweiten Gateleitung gemäß einer Ausführungsform der vorliegenden Offenbarung;
13 ist ein schematisches Diagramm einer Positionsbeziehung zwischen einer ersten Gateleitung und einer zweiten Gateleitung gemäß einer Ausführungsform der vorliegenden Offenbarung;
14 ist ein schematisches Diagramm einer Positionsbeziehung zwischen einer ersten Gateleitung und einer zweiten Gateleitung gemäß einer Ausführungsform der vorliegenden Offenbarung;
15 ist ein schematisches Diagramm einer Positionsbeziehung zwischen einer ersten Gateleitung und einer zweiten Gateleitung gemäß einer Ausführungsform der vorliegenden Offenbarung;
16 ist ein schematisches Strukturdiagramm einer Anzeigetafel gemäß einer Ausführungsform der vorliegenden Offenbarung;
17 ist ein schematisches Strukturdiagramm eines Array-Substrats gemäß einer Ausführungsform der vorliegenden Offenbarung;
18 ist ein Wellenformdiagramm einer Abtastzeitsequenz in einer Anzeigephase gemäß einer Ausführungsform der vorliegenden Offenbarung;
19 ist ein Wellenformdiagramm einer Abtastzeitsequenz in einer Anzeigephase gemäß einer Ausführungsform der vorliegenden Offenbarung.
20 ist ein schematisches Strukturdiagramm eines Array-Substrats gemäß einer Ausführungsform der vorliegenden Offenbarung;
21 ist ein Wellenformdiagramm einer Abtastzeitsequenz in einer Anzeigephase gemäß einer Ausführungsform der vorliegenden Offenbarung;
22 ist ein Wellenformdiagramm einer Abtastzeitsequenz in einer Anzeigephase gemäß einer Ausführungsform der vorliegenden Offenbarung.

DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
Nachfolgend werden die technischen Lösungen in den Ausführungsformen der vorliegenden Offenbarung deutlich und vollständig in Verbindung mit den Zeichnungen in den Ausführungsformen der vorliegenden Offenbarung beschrieben. Offensichtlich sind die beschriebenen Ausführungsformen nicht alle Ausführungsformen, sondern lediglich ein Teil der Ausführungsformen der vorliegenden Offenbarung. Alle anderen Aufführungsformen, die von Fachleuten auf der Grundlage der Ausführungsformen der vorliegenden Offenbarung ohne kreatives Hinzutun erstellt werden, fallen in den Schutzbereich der vorliegenden Offenbarung.
Wie im Hintergrundteil beschrieben, ist der Druckerfassungssensor oder die Druckerfassungselektrode zusätzlich in der herkömmlichen Anzeigetafel vorgesehen, um eine Druckerfassung umzusetzen, was die Dicke und die Herstellungskosten der Anzeigetafel erhöht.
Um die oben beschriebenen Probleme zu lösen, wird ein Array-Substrat gemäß einer Aufführungsform der vorliegenden Offenbarung bereitgestellt. Das Array-Substrat wird auf eine Anzeigetafel angewendet und das Array-Substrat umfasst ein Substrat mit einem Anzeigebereich und einem den Anzeigebereich umgebenden Randbereich. Das Array-Substrat umfasst zudem mehrere Pixeleinheiten, die in den Anzeigebereich in einem Array angeordnet sind und eine Datenleitungsmetallschicht, die in dem Anzeigebereich angeordnet ist. Die Datenleitungsmetallschicht umfasst mehrere in einem Array angeordnete Verdrahtungseinheiten. Jede Verdrahtungseinheit entspricht einem Vielfachen der Einheiten in einer Richtung senkrecht zu dem Substrat und mehrere Pixeleinheiten, die einer gleichen Verdrahtungseinheiten entsprechen, sind jeweils über Transistoren elektrisch mit der Verdrahtungseinheit verbunden. Das Array-Substrat umfasst zudem mehrere erste Gateleitungen, die parallel angeordnet sind und sich in einer Zeilenrichtung erstrecken und mehrere zweite Gateleitungen, die parallel angeordnet sind und sich in einer Spaltenrichtung erstrecken. Die erste Gateleitung und die zweite Gateleitung sind angeordnet, um einen Leitungszustand des Transistors zu steuern.
Bei dem Array-Substrat gemäß der Ausführungsform der vorliegenden Offenbarung sind die erste Gateleitung und die zweite Gateleitung senkrecht zueinander angeordnet, um einen Leitungszustand des Transistors zu steuern. In einem Fall, dass der mit der Verdrahtungseinheit verbundene Transistor eingeschaltet ist, ist die Verdrahtungseinheiten angeordnet, ein Datensignal an die mit der Verdrahtungseinheit verbundene Pixeleinheiten, zur Umsetzung einer Bildanzeige, bereitzustellen. Die Verdrahtungseinheit ist zudem angeordnet, um eine Druckerfassung durchzuführen. In einem Fall, dass der mit der Verdrahtungseinheit verbundene Transistor ausgeschaltet ist, ist die Verdrahtungseinheit angeordnet, ein Gleichstromspannungssignal einzubringen und ein elektrisches Signal zur Umsetzung einer Druckerfassung auszugeben. Der Leitungszustand des Transistors wird durch die erste Gateleitung und die zweite Gateleitung in dem Array-Substrat gesteuert, eine Datenleitung in einer voreingestellten Form wird wiederverwendet, um eine Druckerfassung durchzuführen, ohne zusätzlich den Drucksensor oder die Druckerfassungselektrode vorzusehen, wodurch die Dicke der Anzeigetafel und die Herstellungskosten verringert werden. Zusätzlich wird eine Blockierung auf der Datenleitungsmetallschicht durchgeführt, um eine Blockanzeigefunktion umzusetzen.
Um die technischen Lösungen gemäß den Ausführungsformen der vorliegenden Offenbarung deutlicher zu machen, werden die oben beschriebenen technischen Lösungen im Folgenden in Verbindung mit den Zeichnungen im Einzelnen beschrieben.
Unter Bezugnahme auf 1, die ein schematisches Strukturdiagramm eines Array-Substrats gemäß einer Ausführungsform der vorliegenden Offenbarung ist, umfasst das Array-Substrat ein Substrat 11 mit einem Anzeigebereich 111 und einem den Anzeigebereich 111 umgebenden Randbereich 112. Das Array-Substrat umfasst zudem mehrere Pixeleinheiten 12, die in einem Array in einem Anzeigebereich 111 angeordnet sind. Das Array-Substrat umfasst zudem eine in dem Anzeigebereich 111 angeordnete Datenleitungsmetallschicht 15. Die Datenleitungsmetallschicht 15 umfasst mehrere Verdrahtungseinheiten, die in einem Array angeordnet sind. Das Array-Substrat umfasst zudem mehrere erste Gateleitungen 13, die parallel angeordnet sind und sich in einer Zeilenrichtung X erstrecken und mehrere zweite Gateleitungen 14, die parallel angeordnet sind und sich in einer Spaltenrichtung Y erstrecken. Jede Verdrahtungseinheit entspricht mehreren Pixeleinheiten 12 in einer Richtung senkrecht zum Substrat 11 und mehrere Pixeleinheiten 12, die einer gleichen Verdrahtungseinheit entsprechen, sind jeweils über Transistoren elektrisch mit der Verdrahtungseinheit verbunden.
Insbesondere sind die erste Gateleitungen 13 und die zweite Gateleitung 14 angeordnet, um einen Leitungszustand des Transistors zu steuern.
In einem Fall, dass der mit der Verdrahtungseinheit verbundene Transistor eingeschaltet ist, ist die Verdrahtungseinheit angeordnet, ein Datensignal an die mit der Verdrahtungseinheit verbundene Pixeleinheit, zur Umsetzung einer Bildanzeige, bereitzustellen. Es ist zu beachten, dass die Verdrahtungseinheit zusätzlich zur Anzeige für Druckberührung verwendet werden kann. In einem Fall, dass der mit der Verdrahtungseinheit verbundene Transistor abgeschaltet ist, d.h., die Verdrahtungseinheit das Datensignal nicht an die mit der Verdrahtungseinheit verbundene Pixeleinheit liefert, ist die Verdrahtungseinheit angeordnet, ein Gleichstromspannungssignal einzubringen und ein elektrisches Signal auszugeben, um eine Druckerfassung umzusetzen.
Es ist zu beachten, dass der Transistor nicht in 1 gezeigt ist. Zur Vereinfachung der Darstellung ist in der in 1 gezeigten Ausführungsform nur eine Verdrahtungseinheit gezeigt. Die Anzahl an Verdrahtungseinheiten in dem Array-Substrat kann basierend auf der Anzahl an Pixeleinheiten 12 in dem Array-Substrat eingestellt werden, was hier nicht beschränkt ist. In dem Array-Substrat schneiden die ersten Gateleitungen 13 mit den zweiten Gateleitungen 14 in einer isolierenden Weise.
In einer Anzeigephase empfangen die erste Gateleitung 13 und die zweite Gateleitungen 14 Abtastsignale, um den Transistor derart zu steuern, dass dieser eingeschaltet wird, und die Verdrahtungseinheit ist angeordnet, um ein Datensignal einzubringen, um die mit dem Transistor elektrisch verbundene Pixeleinheit zu laden, um eine Bildanzeige umzusetzen.
Zusätzlich kann die Verdrahtungseinheit zudem eine Druckerfassungsphase zum Erfassen von Druck umfassen.
In der Druckerfassungsphase steuern die erste Gateleitungen 13 und die zweite Gateleitungen 14 den Transistor derart, dass er ausgeschaltet wird, die Verdrahtungseinheit ist angeordnet, um ein Gleichstromspannungssignal einzubringen und die Druckerfassung erfolgt auf der Grundlage eines elektrischen Signals, dass von der Verdrahtungseinheit ausgegeben wird.
Die Verdrahtungseinheit wird nun in Verbindung mit 1 und 2 dargestellt. Die Verdrahtungseinheit umfasst erste Datenleitungen r11 die sich in einer Zeilenrichtung X erstrecken und zweite Datenleitungen r12, die sich in einer Spaltenrichtung erstrecken und die erste Datenleitung r11 und die zweite Datenleitung r12 sind abwechselnd elektrisch verbunden. Die oben beschriebenen Verdrahtungseinheiten sind in einer Schlangenform angeordnet, wodurch eine Blockanzeige ausgeführt wird.
In dem Array-Substrat, wie in 1 gezeigt, kann die Verdrahtungseinheit auch zur Druckberührung wiederverwendet werden. Eine Elektrodenstruktur der Verdrahtungseinheit ist in 2 gezeigt, die ein schematisches Diagramm einer Elektrodenstruktur der Verdrahtungseinheit in dem Array-Substrat, wie in 1 gezeigt, ist. Eine äquivalente Schaltung der Verdrahtungseinheit ist in 3 gezeigt, die ein Ersatzschaltbild der in 2 gezeigten Verdrahtungseinheit ist.
Die Verdrahtungseinheit umfasst eine Brückenelektrode, einen Stromversorgungsanschluss und einen Erfassungsanschluss. Das Array-Substrat umfasst zudem eine Stromversorgungsleitung, die elektrisch mit dem Stromversorgungsanschluss verbunden ist, und eine Erfassungsleitung, die elektrisch mit dem Erfassungsanschluss verbunden ist. Mehrere Pixeleinheiten, die jeder Verdrahtungseinheit entsprechen, sind über Transistoren elektrisch mit der Brückenelektrode verbunden.
In 2 zeigt jeder Strichlinienblock eine Subbrückenelektrode. Insbesondere umfasst die Brückenelektrode eine erste Subbrückenelektrode R1, eine zweite Subbrückenelektrode R2, eine dritte Subbrückenelektrode R3 und eine vierte Subbrückenelektrode R4.
Die Verdrahtungseinheit umfasst zwei Stromversorgungsanschlüsse und zwei Erfassungsanschlüsse. Jeder der Stromversorgungsanschlüsse ist mit einer jeweiligen Stromversorgungsleitung verbunden. Und jeder der Erfassungsanschlüsse ist mit einer entsprechenden Erfassungsleitung verbunden.
Wie in 2 und 3 gezeigt, umfasst die Stromversorgungsleitung eine erste Stromversorgungsleitung 21 und eine zweite Stromversorgungsleitung 22. Die Erfassungsleitung umfasst eine erste Erfassungsleitung 25 und eine zweite Erfassungsleitung 24. Die erste Subbrückenelektrode R1 und die in Reihe geschaltete zweite Subbrückenelektrode R2 sind zwischen der ersten Stromversorgungsleitung 21 und der zweiten Stromversorgungsleitung 22 elektrisch verbunden. Die dritte Subbrückenelektrode R3 und die in Reihe geschaltete vierte Subbrückenelektrode R4 sind zwischen der ersten Stromversorgungsleitung 21 und der zweiten Stromversorgungsleitung 22 elektrisch verbunden.
Die erste Erfassungsleitung 25 ist zwischen der dritten Subbrückenelektrode R3 und der vierten Subbrückenelektrode R4 elektrisch verbunden. Die zweite Erfassungsleitung 24 ist zwischen der ersten Subbrückenelektrode R1 und der zweiten Subbrückenelektrode R2 elektrisch verbunden.
Jede der ersten Subbrückenelektrode R1, der zweiten Subbrückenelektrode R2, der dritten Subbrückenelektrode R3 und der vierten Subbrückenelektrode R4 umfasst mehrere erste Datenleitungen, die sich in der Zeilenrichtung X erstrecken und mehrere zweite Datenleitungen die sich in der Spaltenrichtung Y erstrecken. In der gleichen Subbrückenelektrode sind die ersten Datenleitungen und die zweiten Datenleitungen abwechselnd elektrisch verbunden.
Die vier Subbrückenelektroden in einer gleichen Brückenelektrode sind in einem Array von 2 x 2 angeordnet. In einer gleichen Subbrückenelektrode sind alle zweiten Datenleitungen einer von zwei benachbarten Subbrückenelektrode parallel sequenziell in der Zeilenrichtung X angeordnet, wobei jede der ersten Datenleitungen derart angeordnet ist, dass diese zwei benachbarte zweite Datenleitungen in der Zeilenrichtung X elektrisch verbindet und alle ersten Datenleitungen der anderen der beiden benachbarten Subbrückenelektroden sind parallel sequenziell in der Spaltenrichtung Y angeordnet, wobei jede der zweiten Datenleitungen derart angeordnet ist, dass diese zwei benachbarte erste Datenleitungen in der Spaltenrichtung Y verbindet, so dass die Druckerfassungsrichtungen von zwei benachbarten Subbrückenelektroden voneinander verschieden sind.
Beispielsweise sind für die erste Subbrückenelektrode R1 und die zweite Subbrückenelektrode R2 alle zweiten Datenleitungen r12 der ersten Subbrückenelektrode R1 parallel sequenziell in der Zeilenrichtung X angeordnet, wobei jede Datenleitungen r11 der ersten Subbrückenelektrode R1 angeordnet ist, zwei benachbarte zweite Datenleitungen r12 in der Zeilenrichtung X miteinander zu verbinden und alle ersten Datenleitungen r21 der zweiten Subbrückenelektrode R2 sind parallel sequenziell in der Spaltenrichtung Y angeordnet, wobei jede zweite Datenleitungen r22 der zweiten Subbrückenelektrode R2 angeordnet ist, zwei benachbarte erste Datenleitungen r21 in der Spaltenrichtung Y miteinander zu verbinden, so dass die Druckerfassungsrichtung der ersten Subbrückenelektrode R1 und der zweiten Subbrückenelektrode R2 voneinander verschieden sind.
In einer Druckerfassungsphase ist die erste Stromversorgungsleitung 21 angeordnet, eine Gleichstromspannung V_DC bereitzustellen und die zweite Stromversorgungsleitung 22 wird als Masseanschluss GND verwendet. In diesem Fall wird ein vorhandenes Gleichstromspannungssignal in die Verdrahtungseinheit eingegeben, so dass elektrische Signale von der ersten Erfassungsleitung 25 und der zweiten Erfassungsleitung 24 ausgegeben werden, um eine Druckerfassung durchzuführen.
In einem Fall, in dem das Array-Substrat gemäß der Ausführungsform unter Druck steht ist, wie in 3 gezeigt, ist ein Ersatzschaltbild der Verdrahtungseinheit eine Wheatstone'sche Brücke. Vier Subbrückenelektroden werden durch den Druck verformt, wodurch sich die Widerstandswerte der vier Subbrückenelektrode ändern. Elektrische Signale werden von der ersten Erfassungsleitung 25 und der zweiten Erfassungsleitung 24 ausgegeben. Eine Spannung V1+ der ersten Erfassungsleitung 25 und eine Spannung V1- der zweiten Erfassungsleitung ändern sich im Vergleich zu einer Spannung der ersten Erfassungsleitung 25 und einer Spannung der zweiten Erfassungsleitung unter keinem Druck. Je größer der Druck ist, desto größer ist die Verformung jeder Subbrückenelektrode und desto größer ist die Änderungen des Widerstandswertes, so dass es eine Funktionsbeziehung zwischen einer Änderung des elektrischen Signals und der Größe des Drucks gibt. Daher kann ein Druckwert auf dem Array-Substrat durch Messen des elektrischen Signals gemessen werden. Beispielsweise können mehrere elektrische Signale, die von der ersten Erfassungsleitung 25 und der zweiten Erfassungsleitung 24 ausgegeben werden, in einem Fall von verschiedenen bekannten Druckwerten gemessen werden, eine Kurve der Funktionsbeziehung kann wie eine lineare Anpassung bestimmt werden und der Druckwert, der dem elektrischen Signal entspricht, kann auf der Grundlage der Kurve erhalten werden, wodurch eine Druckerfassung umgesetzt wird.
In einem Array von Pixeleinheiten, die einer gleichen Subbrückenelektrode entsprechen, ist mindestens eine Reihe von Pixeleinheiten zwischen zwei benachbarten ersten Datenleitungen in der Spaltenrichtung angeordnet, in einem Fall, dass alle ersten Datenleitungen parallel sequenziell in der Spaltenrichtung angeordnet sind, wie in 4 und 5 gezeigt.
Wie in 4 gezeigt ist, die ein schematisches Diagramm einer Verbindungstruktur zwischen der Subbrückenelektrode und der Pixeleinheit gemäß einer Ausführungsform der vorliegenden Offenbarung ist, ist in einem Array von Pixeleinheiten, die einer gleichen Subbrückenelektrode entsprechen, eine Reihe von Pixeleinheiten 12 zwischen zwei benachbarten ersten Datenleitungen r21 in der Spaltenrichtung Y angeordnet, in dem Fall, dass alle ersten Datenleitungen r21 parallel sequenziell in der Spaltenrichtung Y angeordnet sind. Die erste Datenleitung r21 ist über Transistoren (nicht dargestellt) mit den Pixeleinheiten elektrisch verbunden. 4 zeigt eine Möglichkeit, jede erste Datenleitungen r21 mit einer vorherigen Reihe von Pixeleinheiten über Transistoren (nicht dargestellt) elektrisch zu verbinden. In einer anderen Ausführungsform der vorliegenden Offenbarung kann jede erste Datenleitungen r21 auch über Transistoren (nicht dargestellt) mit einer nächsten Reihe von Pixeleinheiten elektrisch verbunden sein.
Wie in 5 gezeigt, die ein schematisches Diagramm einer anderen Verbindungstruktur zwischen der Subbrückenelektrode und der Pixeleinheiten gemäß einer Ausführungsform der vorliegenden Offenbarung ist, sind in einem Array von Pixeleinheiten, die einer gleichen Subbrückenelektrode entsprechen, zwei Zeilen von Pixeleinheiten 12 zwischen zwei benachbarten ersten Datenleitungen r21 in der Spaltenrichtung Y angeordnet in einem Fall, dass alle ersten Datenleitungen r21 parallel sequenziell in der Spaltenrichtung Y angeordnet sind. Die erste Datenleitung r21 ist über Transistoren (nicht dargestellt) mit den Pixeleinheiten elektrisch verbunden. Die erste Datenleitung r21 ist jeweils mit einer vorherigen Reihe von Pixeleinheiten und einer nächsten Reihe von Pixeleinheiten über Transistoren (nicht dargestellt) elektrisch verbunden.
In einem Array von Pixeleinheiten, die einer gleichen Subbrückenelektrode entsprechen, ist mindestens eine Spalte von Pixeleinheiten zwischen zwei benachbarten zweiten Datenleitungen in Zeilenrichtung angeordnet, in dem Fall, dass alle zweiten Datenleitungen parallel sequenziell in der Zeilenrichtung angeordnet sind, wie in 6 und 7 gezeigt.
Wie in 6 gezeigt ist, die ein schematisches Diagramm einer anderen Verbindungsstruktur zwischen der Subbrückenelektrode und der Pixeleinheit gemäß einer Ausführungsform der vorliegenden Offenbarung ist, ist in einer gleichen Subbrückenelektrode eine Spalte von Pixeleinheiten 12 in dem Array von Pixeleinheiten zwischen zwei benachbarten zweiten Datenleitungen r12 in der Zeilenrichtung X angeordnet, in einem Fall, dass alle zweiten Datenleitungen r12 parallel sequenziell in der Zeilenrichtung X angeordnet sind. Die zweite Datenleitung r22 ist über Transistoren (nicht dargestellt) mit den Pixeleinheiten elektrisch verbunden. 6 zeigt eine Möglichkeit, jede zweite Datenleitung r22 mit einer vorherigen Spalte von Pixeleinheiten (auf der linken Seite) über Transistoren (nicht dargestellt) elektrisch zu verbinden. In einer anderen Ausführungsform der vorliegenden Offenbarung kann jede zweite Datenleitung r22 auch über Transistoren (nicht dargestellt) mit einer nächsten Spalte von Pixeleinheiten (auf der rechten Seite) verbunden sein.
Wie in 7 gezeigt, die ein schwarzes Diagramm einer anderen Verbindungsstruktur der Subbrückenelektrode und der Pixeleinheit gemäß einer Ausführungsform der vorliegenden Offenbarung ist, sind in einer gleichen Subbrückenelektrode zwei Spalten von Pixeleinheiten 12 in dem Array von Pixeleinheiten zwischen zwei benachbarten zweiten Datenleitungen r12 in der Zeilenrichtung X angeordnet, in einem Fall, dass alle zweiten Datenleitungen r12 parallel sequenziell in der Zeilenrichtung X angeordnet sind. Die zweite Datenleitung r22 ist elektrisch über Transistoren (nicht dargestellt) mit den Pixeleinheiten verbunden. Die zweite Datenleitung r22 ist jeweils mit einer vorherigen Spalte von Pixeleinheiten (auf der linken Seite) und einer nächsten Spalte von Pixeleinheiten (auf der rechten Seite) über Transistoren (nicht gezeigt) elektrisch verbunden.
In einer Anzeigephase steuern die erste Gateleitung und die zweite Gateleitung den Transistor der Verdrahtungseinheit derart, dass dieser eingeschaltet wird, das Potential der ersten Stromversorgungsleitung 21 und das Potential der zweiten Stromversorgungsleitung 22 sind schwebend und die erste Erfassungsleitung 25 und /oder die zweite Erfassungsleitung 24 werden verwendet, um ein Datensignal an die Pixeleinheit bereitzustellen, um eine Bildanzeige umzusetzen.
Unter Bezugnahme auf 8, die ein schematisches Strukturdiagramm eines anderen Array-Substrats gemäß einer Ausführungsform der vorliegenden Offenbarung ist, ist in dem Array-Substrat jede der ersten Stromversorgungsleitung 21, der zweiten Stromversorgungsleitung 22, der ersten Erfassungsleitung 25 und der zweiten Erfassungsleitung 24 in der Datenleitungsmetallschicht angeordnet. D.h., die erste Stromversorgungsleitung 21, die zweite Stromversorgungsleitung 22, die erste Erfassungsleitung 25 und die zweite Erfassungsleitung 24 sind in der gleichen Schicht wie die Elektrodenleitung 31 auf der Brückenelektrode angeordnet. Es sollte beachtet werden, dass zur leichteren Darstellung nur das Substrat und ein Elektrodenmuster, die in der Datenleitungsmetallschicht angeordnet sind, in 8 gezeigt sind.
In einer anderen Ausführungsform kann auch eine Verdrahtungsmetallschicht vorgesehen sein. In der Verdrahtungsmetallschicht ist mindestens eine der ersten Stromversorgungsleitung, der zweiten Stromversorgungsleitung, der ersten Erfassungsleitung und der zweiten Erfassungsleitung angeordnet und über ein Durchgangsloch mit der Verdrahtungseinheit elektrisch verbunden.
Wie in 9 gezeigt, die ein schematisches Strukturdiagramm eines anderen Array-Substrats gemäß einer Ausführungsform der vorliegenden Offenbarung ist, können die erste Stromversorgungsleitung 21, die zweite Stromversorgungsleitung 21, die erste Erfassungsleitung 25 und die zweite Erfassungsleitung 24 in einer Verdrahtungsmetallschicht auf einer der Datenleitungsmetallschicht abgewandten Seite des Substrats 11 angeordnet sein. In der Ausführungsform wird ein Öffnungsverhältnis verbessert, um die Anordnung für die Stromversorgungsleitung und die Erfassungsleitung jeder Verdrahtungseinheit zu erleichtern.
In der in 9 gezeigten Ausführungsform ist die Verdrahtungsmetallschicht auf einer von der Pixeleinheit abgewandten Oberfläche des Substrats 11 angeordnet und das Substrat 11 wird als Isolierschicht wiederverwendet, um zu verhindern, dass die Verdrahtungsmetallschicht und die andere Metallschicht des Array-Substrats kurzgeschlossen werden. Es sollte beachtet werden, dass in 9, zur Vereinfachung der Darstellung, nur das Substrat 11, ein Elektrodenmuster in der Datenleitungsmetallschicht und die Verdrahtungsmetallschicht gezeigt sind. Die Erfassungsleitung oder die Stromversorgungsleitung in der Verdrahtungsmetallschicht ist über ein Durchgangsloch durch das Substrat 11 elektrisch mit der Verdrahtungseinheit verbunden. Da eine Verbindungsbeziehung zwischen dem Durchgangsloch und der Erfassungsleitung oder der Stromversorgungsleitung in 9 nicht gezeigt werden kann, ist das Durchgangsloch in 9 nicht gezeigt.
Wie oben beschrieben, können mehr als eine Verdrahtungseinheit in dem Array-Substrat angeordnet sein. Je größer die Größe der Anzeigetafel, desto mehr sind die Pixeleinheiten und viele Verdrahtungseinheiten sollten angeordnet sein. In einem Fall, dass mehrere Verdrahtungseinheiten angeordnet sind, sind Stromversorgungsleitung aller Verdrahtungseinheiten elektrisch miteinander verbunden. Auf diese Weise kann das Array-Substrat, das mehrere Verdrahtungseinheiten umfasst, eine Druckerfassung durch eine Gleichstromspannung V_DC und einen Masseanschluss GND umsetzen, wenn eine Druckerfassung durchgeführt wird. Jede Verdrahtungseinheit führt unabhängig eine Druckerfassung durch und daher sind die Erfassungsabschnitte der Verdrahtungseinheit unabhängig.
In einer Ausführungsform der vorliegenden Offenbarung ist jede erste Gateleitung elektrisch mit Pixeleinheiten in der gleichen Zeile entsprechend verbunden und jede zweite Gateleitung ist entsprechend mit Pixeleinheiten in einer gleichen Spalte elektrisch verbunden.
Wie in 10 gezeigt, die ein schematisches Diagramm einer Schaltungsverbindungsbeziehung der Pixeleinheit, der Gateleitung, der Datenleitung und des Transistors gemäß einer Ausführungsform der vorliegenden Offenbarung ist, umfasst der Transistor, der mit jeder Pixeleinheit 12 verbunden ist, einen ersten Transistor Q1 und einen zweiten Transistor Q2. Jeder des ersten Transistors Q1 und des zweiten Transistors Q2 ist ein MOS Transistor (Metalloxid-Halbleiter-Feldeffekttransistor) und weist eine erste Elektrode, eine zweite Elektrode und ein Gate auf.
Die erste Elektrode des ersten Transistors Q1 ist elektrisch mit der ersten Elektrode des zweiten Transistors Q2 verbunden. Die zweite Elektrode des ersten Transistors Q1 ist mit der Pixeleinheit 12 elektrisch verbunden. Die zweite Elektrode des zweiten Transistors Q2 ist mit der Brückenelektrode verbunden, d.h. die zweite Elektrode des zweiten Transistors Q2 ist elektrisch mit der Elektrodenleitung 31 der Brückenelektrode verbunden. Insbesondere ist die erste Gateleitung 13 elektrisch mit dem Gate des ersten Transistors Q1 verbunden und die zweite Gateleitung 14 ist elektrisch mit dem Gate des zweiten Transistors Q2 verbunden.
10 zeigt ein schematisches Diagramm, das eine Verbindungsbeziehung zwischen der Pixeleinheit 12 und der Elektrodenleitung 31 der Brückenelektrode über den ersten Transistor Q1 und den zweiten Transistor Q2 ist, in einem Fall, dass die Elektrodenleitung 31 der Brückenelektrode parallel zu der Spaltenrichtung Y ist.
Unter Bezugnahme auf 11, die ein schematisches Diagramm einer Schaltungsverbindungsbeziehung der Pixeleinheit, der Gateleitung und des Transistors gemäß einer Ausführungsform der vorliegenden Offenbarung ist, ist eine Verbindungsbeziehung zwischen der Pixeleinheit 12 und der Elektrodenleitung 31 der Brückenelektrode über den ersten Transistor Q1 und den zweiten Transistor Q2 gezeigt, in einem Fall, dass die Elektrodenleitung 31 der Brückenelektrode parallel zu der Zeilenrichtung X ist.
In einer Ausführungsform der vorliegenden Offenbarung ist die erste Gateleitung von der zweiten Gateleitung in einer Schnittposition durch eine Spannbrückenstruktur isoliert. In diesem Fall kann eine Positionsbeziehung zwischen der ersten Gateleitung und der zweiten Gateleitung, wie in 12 und 13 gezeigt, sein.
Es wird auf 12 Bezug genommen, die ein schematisches Diagramm einer Positionsbeziehung zwischen der ersten Gateleitung und der zweiten Gateleitung gemäß einer Ausführungsform der vorliegenden Offenbarung ist. 12 ist eine Schnittdarstellung, bei der ein Schnitt senkrecht zur zweiten Gateleitung 14 und parallel zu der ersten Gateleitung 13 ist. Die zweite Gateleitung 14 ist in der Gateleitungsmetallschicht angeordnet. Die erste Gateleitung 13 umfasst eine erste Spannbrücke 132, die in einer Position angeordnet ist, in der die erste Gateleitung 13 mit der zweiten Gateleitung 14 und der ersten Zuleitungen 131 auf zwei Seiten der zweiten Gateleitung 14 in der Zeilenrichtung X schneidet.
Insbesondere ist die erste Zuleitung 131 in der Gateleitungsmetallschicht angeordnet und die erste Spannbrücke 132 ist angeordnet, um die ersten Zuleitungen 131 auf zwei Seiten der zweiten Gateleitung 14 miteinander zu verbinden. Die erste Spannbrücke 132 ist in der Datenleitungsmetallschicht angeordnet und die erste Spannbrücke 132 wird hergestellt, ohne die Metallschicht vorzusehen.
Es wird auf 13 Bezug genommen, die ein schematisches Diagramm einer anderen Positionsbeziehung zwischen der ersten Gateleitung und der zweiten Gateleitung gemäß einer Ausführungsform der vorliegenden Offenbarung ist. 13 ist eine Schnittdarstellung, bei der ein Schnitt senkrecht zur ersten Gateleitung 13 und parallel zur zweiten Gateleitung 14 ist. Die erste Gateleitung 13 ist in der Gateleitungsmetallschicht angeordnet. Die zweite Gateleitung 14 umfasst eine zweite Spannbrücke 142, die in einer Position angeordnet ist, in der die erste Gateleitung 13 mit der zweiten Gateleitung 14 und zweiten Zuleitungen 141, die auf zwei Seiten der ersten Gateleitung 13 in Spaltenrichtung Y angeordnet sind, schneidet.
Insbesondere ist die zweite Zuleitung 141 in der Gateleitungsmetallschicht angeordnet und die zweite Spannbrücke 142 ist angeordnet, um die zweiten Zuleitungen 141 auf zwei Seiten der gleichen ersten Gateleitung 13 miteinander zu verbinden. Die zweite Spannbrücke 142 ist in der Datenleitungsmetallschicht angeordnet und die zweite Spannbrücke wird hergestellt, ohne die Metallschicht vorzusehen.
Es ist zu beachten, dass zur Vereinfachung der Darstellung, nur das Substrat 11, die erste Gateleitung 13, die zweite Gateleitung 14 und eine isolierende Schicht unterhalb der Spannbrückenstruktur in 12 und 13 gezeigt sind und keine andere Struktur in 12 und 13 gezeigt ist.
In einer Ausführungsform der vorliegenden Offenbarung kann eine Metallschicht vorgesehen sein, um die erste Gateleitung von der zweiten Gateleitung in einer Position zu isolieren, in der die erste Gateleitung mit der zweiten Gateleitung schneidet. In diesem Fall kann eine Positionsbeziehung zwischen der ersten Gateleitung und der zweiten Gateleitung, wie in 14 und 15 gezeigt, sein.
Es wird auf 14 Bezug genommen, die ein schematisches Diagramm einer anderen Positionsbeziehung zwischen der ersten Gateleitung und der zweiten Gateleitung gemäß einer Ausführungsform der vorliegenden Offenbarung ist. 14 ist ein Schnittdiagramm, bei der ein Schnitt senkrecht zur zweiten Gateleitung 14 ist und parallel zur ersten Gateleitung 13 ist. In diesem Fall ist die erste Gateleitung 13 in der Gateleitungsmetallschicht angeordnet und eine erste Metallschicht ist vorgesehen. Die zweite Gateleitung 14 ist in der ersten Metallschicht angeordnet und die erste Metallschicht ist von der Gateleitungsmetallschicht und der Datenleitungsmetallschicht isoliert.
Es wird auf 15 Bezug genommen, die ein schematisches Diagramm einer anderen Positionsbeziehung zwischen der ersten Gateleitung und der zweiten Gateleitung gemäß einer Ausführungsform der vorliegenden Offenbarung ist. 15 ist ein Schnittdiagramm, bei dem ein Schnitt senkrecht zu der ersten Gateleitung 13 und parallel zu der zweiten Gateleitung 14 ist. In diesem Fall ist die zweite Gateleitung 14 in der Gateleitungsmetallschicht angeordnet und eine erste Metallschicht ist vorgesehen. Die erste Gateleitung 13 ist in der ersten Metallschicht angeordnet, die zweite Gateleitung 14 ist in der Gateleitungsmetallschicht angeordnet und die erste Metallschicht ist von der Gateleitungsmetallschicht und der Datenleitungsmetallschicht isoliert.
Aus dem obigen kann bekannt sein, dass in dem Array-Substrat gemäß der Ausführungsform der vorliegenden Offenbarung die erste Gateleitung und die zweite Gateleitung senkrecht zueinander angeordnet sind, um einen Leitungszustand des Transistors zu steuern. In einem Fall, in dem der mit der Verdrahtungseinheit verbundene Transistor eingeschaltet ist, ist die Verdrahtungseinheit angeordnet, ein Datensignal an die mit der Verdrahtungseinheit verbundene Pixeleinheit zur Umsetzung einer Bildanzeige bereitzustellen. In einem Fall, in dem der mit der Verdrahtungseinheit verbundene Transistor abgeschaltet ist, ist die Verdrahtungseinheit angeordnet, ein Gleichstromspannungssignal einzugeben und ein elektrisches Signal zur Umsetzung einer Druckerfassung auszugeben. Der Leitungszustand des Transistors wird durch die erste Gateleitung und die zweite Gateleitung in dem Array-Substrat gesteuert, eine Datenleitung in einer vorgegebenen Form wird wiederverwendet, um eine Druckerfassung durchzuführen, ohne zusätzlich den Drucksensor oder die Druckerfassungselektrode vorzusehen, wodurch die Dicke der Anzeigetafel und die Herstellungskosten verringert werden.
Basierend auf der Ausführungsform des oben beschriebenen Array-Substrats ist zudem eine Anzeigetafel gemäß einer weiteren Ausführungsform der vorliegenden Offenbarung vorgesehen. Die Anzeigetafel ist in 16 gezeigt, die ein schematisches Strukturdiagramm einer Anzeigetafel gemäß einer Ausführungsform der vorliegenden Offenbarung ist. Die Anzeigetafel umfasst das Array-Substrat 92 gemäß der oben beschriebenen Ausführungsform. Die Anzeigetafel ist eine Flüssigkristallanzeigetafel und umfasst ein Farbfilmsubstrat 91, das gegenüberliegend in Bezug auf das Array-Substrat 92 angeordnet ist, und eine Flüssigkristallschicht, die zwischen dem Array-Substrat 92 und dem Farbfilmsubstrat 91 angeordnet ist.
Das oben beschriebene Array-Substrat wird in der Anzeigetafel angewendet, und somit kann die Anzeigetafel eine Druckerfassung durchführen, ohne den Drucksensor oder die Druckerfassungselektrode vorzusehen, wodurch die Dicke der Anzeigetafel und die Herstellungskosten verringert werden.
Basierend auf der oben beschriebenen Ausführungsform des Array-Substrats wird zudem ein Steuerungsverfahren gemäß einer weiteren Ausführungsform der vorliegenden Offenbarung bereitgestellt. Das Steuerungsverfahren wird auf die Anzeigetafel und das oben beschriebene Array-Substrat angewendet. Das Steuerungsverfahren umfasst, in einer Druckerfassungsphase, das Steuern der Transistoren, die von den ersten Gateleitungen und den zweiten Gateleitungen abgeschaltet werden sollen, das Eingeben eines Gleichstromspannungssignals an die Verdrahtungseinheit und das Durchführen einer Druckerfassung auf der Grundlage eines elektrischen Signals, das von der Verdrahtungseinheit ausgegeben wird.
Insbesondere wird in der Druckerfassungsphase ein erstes Spannungssignal an die erste Gateleitung und alle zweiten Gateleitungen bereitgestellt, so dass alle Transistoren abgeschaltet werden, ein Gleichstromspannungssignal wird an die Verdrahtungseinheit zugeführt und eine Druckerfassung auf der Grundlage eines elektrischen Signals, das von der Verdrahtungseinheit ausgegeben wird, wird durchgeführt.
In einer Anzeigephase wird ein vorgegebener Transistor gesteuert, um von der ersten Gateleitung und der zweiten Gateleitung eingeschaltet zu werden, um ein Datensignal an die Verdrahtungseinheit einzugeben und eine mit dem vorgegebenen Transistor elektrisch verbundene Pixeleinheit aufzuladen.
Insbesondere werden in der Anzeigephase alle ersten Gateleitungen gemäß einer vorgegebenen Abtastsequenz abgetastet. In einer Zeitsequenzperiode zum Abtasten einer der ersten Gateleitungen werden alle zweiten Gateleitungen gemäß einer vorgegebenen Abtastsequenz abgetastet.
Alternativ werden in der Anzeigephase alle zweiten Gateleitungen gemäß einer vorgegebenen Abtastsequenz abgetastet. In einer Zeitsequenzperiode zum Abtasten einer der zweiten Gateleitungen werden alle ersten Gateleitungen gemäß einer vorgegebenen Abtastsequenz abgetastet.
Um das Steuerungsverfahren umzusetzen, kann die Treiberschaltung, wie in 17 gezeigt, ausgebildet sein, die ein schematisches Strukturdiagramm eines anderen Array-Substrats gemäß einer Ausführungsform der vorliegenden Offenbarung ist. Das Array-Substrat umfasst eine Abtastschaltung S11 und eine Abtastschaltung S12, die in dem Randbereich 112 des Substrats 11 angeordnet ist. Die Abtastschaltung S11 ist mit der ersten Gateleitung 13 verbunden und die Abtastschaltung S12 ist mit der zweiten Gateleitung 14 verbunden. Die Abtastschaltung S11 und die Abtastschaltung S12 sind in dem Randbereich 112 an den beiden benachbarten Seiten des Anzeigebereichs 111 angeordnet.
In einer Druckerfassungsphase liefert die Abtastschaltung S11 an alle ersten Gateleitungen 13 Spannungssignale zur Steuerung der auszuschaltenden Transistoren und die Abtastschaltung S12 liefert für alle zweiten Gateleitungen 14 Spannungssignale zur Steuerung der auszuschaltenden Transistoren. In diesem Fall werden Transistoren, die allen Pixeleinheiten in dem Anzeigebereich 111 entsprechen, abgeschaltet, und jede der Pixeleinheiten ist von der Verdrahtungseinheit isoliert. In diesem Fall wird ein Gleichstromspannungssignal in die Verdrahtungseinheit eingegeben, und die Druckerfassung wird auf der Grundlage eines elektrischen Signals durchgeführt, das von der Verdrahtungseinheit ausgegeben wird. Bei den Ausführungsformen der in 10 und 11 gezeigten Schaltungsverbindungsstruktur ist die Steuerungsweise in der Druckerfassungsphase nicht auf die hier beschriebene Weise beschränkt. Um eine Druckerfassung umzusetzen, werden die Elektrodenleitung 31 der Brückenelektrode und die Pixeleinheit 12 getrennt, solange einer des ersten Transistors Q1 und des zweiten Transistors Q2 ausgeschaltet ist. Daher wird in einer anderen Ausführungsform für jede Pixeleinheit 12 einer des ersten Transistors Q1 und des zweiten Transistors Q2 gesteuert, um durch ein Abtastsignal der ersten Gateleitung 13 und der zweiten Gateleitung 14 abgeschaltet zu werden.
Es wird angenommen, dass das Array-Substrat N erste Gateleitungen 13 und M zweite Gateleitungen 14 umfasst, wobei sowohl M als auch N eine positive ganze Zahl größer als 1 ist.
In der Anzeigephase werden zuerst die ersten Gateleitungen 13 durch die Abtastschaltung S11 abgetastet und die zweiten Gateleitungen 14 werden von der Abtastschaltung S12 auf der Grundlage von Abtastzuständen der ersten Gateleitungen 13 abgetastet, wodurch die Pixeleinheit geladen wird.
Es wird angenommen, dass die N ersten Gateleitungen 13 eine Gateleitung X1 zu einer Gateleitung XN in einer Richtung entgegengesetzt zu der Spaltenrichtung Y umfassen und die M zweiten Gateleitungen 14 eine Gateleitung Y1 zu einer Gateleitung YM in einer Zeilenrichtung X umfassen. In diesem Fall ist ein Wellenformdiagramm der Abtastzeitsequenz des Steuerungsverfahrens in der Anzeigephase wie in 18 gezeigt, die ein Wellenformdiagramm der Abtastzeitfolge in einer Anzeigephase gemäß der Ausführungsform der vorliegenden Offenbarung ist.
In dem Wellenformdiagramm der in 18 gezeigten Zeitsequenz ist eine Abtastsequenz für die ersten Gateleitungen von der Gateleitung X1 zu der Gateleitung XN in der Spaltenrichtung nacheinander abzutasten. Ein Abtastsignal G_X1 ist vorgesehen, um die Gateleitung X1 abzutasten, und ein Abtastsignal G_X2 ist vorgesehen, um die Gateleitung X2 abzutasten, und so weiter und ein Abtastsignal G_XN ist vorgesehen, um die Gateleitung XN abzutasten. In einem Fall, in dem jedes Abtastsignal auf einem hohen Level ist, befindet sich die erste Gateleitung, die entsprechend mit dem Abtastsignal verbunden ist, in einem Abtastzustand, und eine Zeitsequenzperiode des Hochlevelsignals ist eine Abtastdauer.
Mit Bezug auf jede erste Gateleitung in einem Abtastzustand werden alle zweiten Gateleitungen innerhalb einer Zeitsequenzperiode zum Abtasten der ersten Gateleitung abgetastet. In dem Wellenformdiagramm der in 18 gezeigten Zeitsequenz ist es eine Abtastfolge für die zweiten Gateleitungen, von der Gateleitung Y1 zu der Gateleitung YM in der Zeilenrichtung nacheinander abzutasten. Ein Abtastsignal G_Y1 ist vorgesehen, um die Gateleitung Y1 abzutasten, ein Abtastsignal G_Y2 ist vorgesehen, um die Gateleitung Y2 abzutasten, und so weiter, ein Abtastsignal G_YM ist vorgesehen, um die Gateleitung YM abzutasten. Wenn die zweiten Gateleitungen abgetastet werden, befindet sich, in einem Fall, in dem jedes Abtastsignal auf hohem Level ist, die zweite Gateleitung, die entsprechend mit dem Abtastsignal verbunden ist, in einem Abtastzustand.
In einer Ausführungsform der vorliegenden Offenbarung wird ein NMOS-Transistor als Beispiel für den Transistor genommen, der NMOS-Transistor wird auf hohem Level eingeschaltet und wird auf niedrigem Level abgeschaltet. Ein Transistor, der einer Pixeleinheit entspricht, die zwischen einer ersten Gateleitung und einer zweiten Gateleitung verbunden ist, wird nur in einem Fall eingeschaltet, in dem jedes der Abtastsignale der ersten Gateleitung und der zweiten Gateleitung auf hohem Level ist, so dass die Pixeleinheit mit der Druckerfassungselektrode elektrisch verbunden ist, um die Pixeleinheit durch die Verdrahtungseinheit zu laden. Der Transistor in der Ausführungsform der vorliegenden Offenbarung kann auch ein PMOS sein. In diesem Fall wird das PMOS auf niedrigem Level eingeschaltet und wird auf hohem Level abgeschaltet. Ein Level-Signal für einen dem PMOS entsprechenden Steuerungsprozess ist in Bezug auf das Level-Signal für den dem NMOS entsprechenden Steuerungsprozess level-umgekehrt und das Steuerungsprinzip für den PMOS ist ähnlich dem für den NMOS, der hier nicht beschrieben wird.
In einer Anzeigephase können die zweiten Gateleitungen 14 zunächst durch die Abtastschaltung S12 abgetastet werden und die ersten Gateleitungen 13 werden von der Abtastschaltung S11 auf der Grundlage von Abtastzuständen der zweiten Gateleitungen 14 abgetastet, um die Pixeleinheit zu laden. In diesem Fall ist ein Wellenformdiagramm der Abtastzeitsequenz des Steuerungsverfahrens in der Anzeigephase, wie in 19 gezeigt, was ein weiteres Wellenformdiagramm der Abtastzeitsequenz in der Anzeigephase gemäß einer Ausführungsform der vorliegenden Offenbarung ist.
Ein Unterschied zwischen der Wellenform der Zeitsequenz in 19 und der Wellenform der Zeitsequenz in 18 ist, dass eine Abtastsequenz für die ersten Gateleitungen und die zweiten Gateleitungen verschieden ist. Ein Ladeprinzip für die Pixeleinheit auf der Grundlage der in 19 gezeigten Wellenform der Zeitsequenz kann sich auf die in 18 gezeigte Ausführungsform beziehen, die hier nicht beschrieben ist.
Bei dem Steuerungsverfahren gemäß einer Ausführungsform der vorliegenden Offenbarung kann in der Anzeigephase eingestellt werden, gleichzeitig zwei erste Gateleitungen abzutasten. In der Anzeigephase kann eingestellt werden, gleichzeitig zwei zweite Gateleitungen abzutasten, um eine Reaktionsgeschwindigkeit zu erhöhen. In diesem Fall ist das Steuerungsverfahren, um das Steuerungsverfahren umzusetzen, wie in 20 gezeigt, die ein schematisches Strukturdiagramm eines anderen Array-Substrats gemäß einer Ausführungsform der vorliegenden Offenbarung ist. Das Array-Substrat umfasst eine Abtastschaltung S1, eine Abtastschaltung S2, eine Abtastschaltung S3 und eine Abtastschaltung S4, die in dem Randbereich 112 des Substrats 11 angeordnet ist. Die ersten Gateleitungen 13 werden durch zwei Abtastschaltungen abgetastet und die zweiten Gateleitungen 14 werden durch zwei Abtastschaltungen abgetastet, wodurch die Reaktionsgeschwindigkeit wirksam erhöht wird.
Die Abtastschaltung S1 ist mit einigen der ersten Gateleitungen 13 verbunden, und die Abtastschaltung S2 ist mit den anderen der ersten Gateleitungen 13 verbunden. Die Abtastschaltung S3 ist mit einigen der zweiten Gateleitungen 14 verbunden und die Abtastschaltung S4 ist mit den anderen der zweiten Gateleitungen 14 verbunden.
In einer Druckerfassungsphase stellen die Abtastschaltung S1 und die Abtastschaltung S2 allen ersten Gateleitungen 13 Spannungssignale zur Steuerung der auszuschaltenden Transistoren bereit und die Abtastschaltung S3 und die Abtastschaltung S4 stellen an alle der zweiten Gateleitungen 14 Spannungssignale zur Steuerung der auszuschaltenden Transistoren bereit. Auf diese Weise werden Transistoren, die allen Pixeleinheiten in dem Anzeigebereich 111 entsprechen, abgeschaltet, und jede der Pixeleinheiten ist von der Verdrahtungseinheit isoliert. In diesem Fall wird ein Gleichstromspannungssignal in die Verdrahtungseinheit eingegeben, und die Druckerfassung wird auf der Grundlage eines elektrischen Signals durchgeführt, das von der Verdrahtungseinheit ausgegeben wird.
Es wird angenommen, dass jedes M und N eine gerade Zahl ist, N = 2n und M = 2m, wobei m und n positive ganze Zahlen sind. Es wird angenommen, dass in einer Richtung entgegengesetzt zu der Spaltenrichtung Y die ersten n ersten Gateleitungen 13 eine Gateleitung X1 zu einer Gateleitung Xn umfassen und die letzten n ersten Gateleitungen 13 eine Gateleitung Xn + 1 zu einer Gateleitung X2n umfassen. In der Zeilenrichtung X umfassen die ersten m zweiten Gateleitungen 14 eine Gateleitung Y1 zu einer Gateleitung Ym und die letzten m ersten Gateleitungen 14 umfassen eine Gateleitung Ym + 1 zu einer Gateleitung Y2m.
In der Anzeigephase werden zuerst die ersten Gateleitungen 13 durch die Abtastschaltung S1 und die Abtastschaltung S2 abgetastet und die zweiten Gateleitungen 14 werden durch die Abtastschaltung S3 und die Abtastschaltung S4 auf der Grundlage von Abtastzuständen der ersten Gateleitungen 13 abgetastet, um die Pixeleinheit zu laden. In diesem Fall ist ein Wellenformdiagramm der Abtastzeitsequenz des Steuerungsverfahrens in der Anzeigephase in 21 gezeigt, die ein Wellenformdiagramm der Abtastzeitsequenz in der Anzeigephase gemäß einer Ausführungsform der vorliegenden Offenbarung ist.
In dem in 21 gezeigten Wellenformdiagramm der Zeitsequenz ist eine Abtastsequenz für die ersten Gateleitungen jedes Mal gleichzeitig zwei erste Gateleitungen abzutasten. Die Abtastschaltung S1 tastet die ersten n ersten Gateleitungen von der Gateleitung X1 zu der Gateleitung Xn in der Spaltenrichtung nacheinander ab, und die Abtastschaltung S2 tastet die letzten n ersten Gateleitungen von der Gateleitung Xn + 1 zu der Gate-Leitung X2n in der Spaltenrichtung nacheinander ab. Ein Abtastsignal G_X1 ist vorgesehen, um die Gateleitung X1 abzutasten, und ein Abtastsignal G_Xn+1 ist vorgesehen, um die Abtastzeile Xn + 1 abzutasten, wobei eine Abtastzeitsequenz für die Gateleitung X1 die gleiche ist, wie die Abtastzeitsequenz für die Gateleitung Xn + 1.Ein Abtastsignal G_X2 ist vorgesehen, um die Gateleitung X2 abzutasten, und ein Abtastsignal G_Xn+2 ist vorgesehen, um die Gateleitung Xn + 2 abzutasten, wobei eine Abtastzeitsequenz für die Gateleitung X2 die gleiche ist, wie die Abtastzeitsequenz für die Gateleitung Xn + 2. Auf diese Weise ist ein Abtastsignal G_Xn vorgesehen, um die Gateleitung Xn abzutasten, und ein Abtastsignal G_X2n ist vorgesehen, um die Gateleitung X2n abzutasten, wobei eine Abtastzeitsequenz für die Gateleitung Xn die gleiche ist, wie die für die Gateleitung X2n.
In einer Zeitsequenzperiode zum gleichzeitigen Abtasten von zwei ersten Gateleitungen werden alle zweiten Gateleitungen abgetastet. In einem Wellenformdiagramm der in 21 gezeigten Zeitsequenz ist eine Abtastsequenz für die zweiten Gateleitungen jedes Mal gleichzeitig zwei zweite Gateleitungen abzutasten. Die Abtastschaltung S3 tastet die ersten m zweiten Gateleitungen von der Gateleitung 1 zu der Gateleitung Ym in der Zeilenrichtung nacheinander ab, und die Abtastschaltung S4 tastet die letzten m zweiten Gateleitungen von der Gateleitung Ym + 1 zu der Gateleitung Y2m nacheinander ab.
Ein Abtastsignal G_Y1 ist vorgesehen, um die Gateleitung Y1 abzutasten, ein Abtastsignal G_Y2 ist angeordnet, um die Gateleitung Y2 abzutasten, und so weiter wird, ein Abtastsignal G_YM ist zum Abtasten der Gateleitung YM vorgesehen. Wenn die zweiten Gateleitungen abgetastet werden, befindet sich in einem Fall, dass irgendein Abtastsignal auf hohem Level ist, eine zweite Gateleitung, die mit dem Abtastsignal verbunden ist, in einem Abtastzustand. Ein Abtastsignal G_Y1 ist vorgesehen, um die Gateleitung Y1 abzutasten, und ein Abtastsignal G_Ym+1 ist vorgesehen, um die Gateleitung Ym + 1 abzutasten, wobei eine Abtastzeitsequenz für die Gateleitung Y1 die gleiche ist wie die für die Gateleitung Ym + 1. Ein Abtastsignal G_Y2 ist vorgesehen, um die Gateleitung Y2 abzutasten, und ein Abtastsignal G_Ym+2 ist vorgesehen, um die Gateleitung Ym + 2 abzutasten, wobei eine Abtastzeitsequenz für die Gateleitung Y2 die gleiche ist wie die Gateleitung Ym + 2. Auf diese Weise ist ein Abtastsignal G_Ym vorgesehen, um die Gateleitung Ym abzutasten, ein Abtastsignal G_Y2m ist vorgesehen, um die Gateleitung Y2m abzutasten, wobei eine Abtastzeitsequenz für den Gateleitung Ym gleich der für die Gateleitung Y2m ist.
In ähnlicher Weise wird ein Transistor, der einer Pixeleinheit zwischen einer ersten Gateleitung und einer zweiten Gateleitung entspricht, nur in einem Fall eingeschaltet, in dem jedes der Abtastsignale der ersten Gateleitung und der zweiten Gateleitung auf einem hohen Level ist, so dass die Pixeleinheit mit der Druckerfassungselektrode geleitet wird, um die Pixeleinheit durch die Verdrahtungseinheit zu laden.
In der Anzeigephase werden zuerst die zweiten Gateleitungen 14 durch die Abtastschaltung S3 und die Abtastschaltung S4 abgetastet und die ersten Gateleitungen 13 werden von der Abtastschaltung S1 und der Abtastschaltung S2 auf der Grundlage von Abtastzuständen der zweiten Gateleitungen 14 abgetastet, um die Pixeleinheit zu laden. In diesem Fall ist ein Wellenformdiagramm der Abtastzeitsequenz des Steuerungsverfahrens in der Anzeigephase wie in 22 gezeigt, was ein weiteres Wellenformdiagramm der Abtastzeitsequenz in der Anzeigephase gemäß einer Ausführungsform der vorliegenden Offenbarung ist.
Ein Unterschied zwischen der Wellenform der Zeitsequenz in 22 und der Wellenform der Zeitsequenz in 21 ist, dass eine Abtastsequenz für die ersten Gateleitungen und die zweiten Gateleitungen verschieden ist. Ein Ladeprinzip für die Pixeleinheit auf der Grundlage der in 22 gezeigten Wellenform der Zeitsequenz kann sich auf die in 21 gezeigte Ausführungsform beziehen, die hier nicht beschrieben ist.
Aus dem obigen ist ersichtlich, dass das Steuerungsverfahren gemäß der Ausführungsform der vorliegenden Offenbarung eine Anzeigesteuerung und Druckerfassungssteuerung für das Array-Substrat und die Anzeigetafel umsetzen kann und die Anzeigetafel und die Bildanzeige und die Druckerfassung können durch die Verdrahtungseinheit umgesetzt werden, ohne zusätzlich einen Drucksensor vorzusehen, wodurch die Herstellungskosten und die Dicke der Tafel verringert werden.
Verschiedene Teile der Beschreibung werden progressiv beschrieben, und jeder Teil legt den Schwerpunkt auf Unterschiede der anderen Teile. Für gleiche oder ähnliche Teile verschiedener Teile kann man sich auf die Beschreibung der anderen Teile beziehen. Das Steuerungsverfahren gemäß den Ausführungsformen der vorliegenden Offenbarung entspricht dem Array-Substrat gemäß den Ausführungsformen der vorliegenden Offenbarung, und somit ist eine Beschreibung für das Steuerungsverfahren einfach, da sich verwandte Teile auf das Array-Substrat gemäß den Ausführungsformen beziehen.
Gemäß der obigen Beschreibung der offenbarten Ausführungsformen können Fachleute die vorliegende Offenbarung umsetzen oder durchführen. Für den Fachmann sind viele Änderungen an diesen Ausführungsformen offensichtlich, und allgemeine Grundsätze, die hierin definiert sind, können in anderen Ausführungsformen umgesetzt werden, ohne vom Umfang der vorliegenden Offenbarung abzuweichen. Daher ist die vorliegende Offenbarung nicht auf die hierin offenbarten Ausführungsformen beschränkt, sondern entspricht in Übereinstimmung mit den Prinzipien und neuartigen Merkmalen, die hierin offenbart sind, dem breitesten Umfang.
Diese Anmeldung beansprucht die Priorität der chinesischen Patentanmeldung Nr. 201610948410.8 mit dem Titel „ARRAY SUBSTRATE, DISPLAY PANEL AND DRIVING METHODE“, eingereicht beim Chinesischen Büro für geistiges Eigentum am 26. Oktober 2016, die hierin durch Bezugnahme in ihrer Gesamtheit aufgenommen wird.
Bezugszeichenliste

1: Gateleitung
11: Substrat
12: Pixeleinheiten
13: erste Gateleitungen
14: zweite Gateleitungen
15: Datenleitungsmetallschicht
21: erste Stromversorgungsleitung
22: zweite Stromversorgungsleitung
24: zweite Erfassungsleitung
25: erste Erfassungsleitung
31: Elektrodenleitung der Brückenelektrode
91: Farbfilmsubstrat
92: Array-Substrat
111: Anzeigebereich
112: Randbereich
131: erste Zuleitung
132: erste Spannbrücke
141: zweite Zuleitung
142: zweite Spannbrücke
Q1: erster Transistor
Q2: zweiter Transitor
r11: erste Datenleitungen der ersten Subbrückenelektrode
r12: zweite Datenleitungen der ersten Subbrückenelektrode
r21: erste Datenleitungen der zweiten Subbrückenelektrode
r22: zweite Datenleitung der zweiten Subbrückenelektrode
R1: erste Subbrückenelektrode
R2: zweite Subbrückenelektrode
R3: dritte Subbrückenelektrode
R4: vierte Subbrückenelektrode
S11: eine Abtastschaltung
S12: weitere Abtastschaltung
X: Zeilenrichtung
X1, X2, XN, X2n: Gateleitungen
Y: Spaltenrichtung
Y1, Y2, YM, Y2m: Gateleitungen
GY1, GY2, GYM: Abtastsignale

Claims

Ein Array-Substrat, umfassend: ein Substrat (11) umfassend einen Anzeigebereich (111) und einen Randbereich (112), der den Anzeigebereich (111) umgibt; eine Vielzahl von Pixeleinheiten (12), die in dem Anzeigebereich (111) in einem Array angeordnet sind; eine Datenleitungsmetallschicht (15), die in dem Anzeigebereich (111) angeordnet ist, wobei die Datenleitungsmetallschicht (15) eine Vielzahl von Verdrahtungseinheiten umfasst, die in einem Array angeordnet sind, wobei, in einer Richtung parallel zu dem Substrat (11), jede der Vielzahl von Verdrahtungseinheiten einer Untervielzahl aus der Vielzahl der Pixeleinheiten (12) entspricht und eine Untervielzahl aus der Vielzahl der Pixeleinheiten (12), die einer gleichen Verdrahtungseinheit entsprechen, jeweils elektrisch über einen Transistor mit der Verdrahtungseinheit verbunden sind; eine Vielzahl erster Gateleitungen (13), die parallel angeordnet sind und sich entlang einer Zeilenrichtung (X) erstrecken; und eine Vielzahl von zweiten Gateleitungen (14), die parallel angeordnet sind und sich entlang einer Spaltenrichtung (Y) erstrecken, wobei die Vielzahl erster Gateleitungen (13) und die Vielzahl zweiter Gateleitungen (14) angeordnet sind, um Leitungszustände der Transistoren zu steuern, und wobei die Verdrahtungseinheit angeordnet ist, um Druckberührungen zu erfassen, wobei in einer Druckerfassungsphase die Vielzahl erster Gateleitungen (13) und die Vielzahl zweiter Gateleitungen (14) die Transistoren steuern, um diese auszuschalten, wobei die Vielzahl von Verdrahtungseinheiten angeordnet sind, um Gleichstromspannungssignale einzubringen, wobei eine Druckerfassung auf der Grundlage von elektrischen Signalen, die von den Verdrahtungseinheiten ausgegeben werden, durchgeführt wird.
Array-Substrat gemäß dem Patentanspruch 1, dadurch gekennzeichnet, dass die ersten Gateleitungen (13) die zweiten Gateleitungen (14) in einer isolierenden Weise schneiden.
Array-Substrat gemäß dem Patentanspruch 1, dadurch gekennzeichnet, dass die Vielzahl der Verdrahtungseinheiten erste Datenleitungen (r11, r21), die sich in der Zeilenrichtung (X) erstrecken und zweite Datenleitungen (r12, r22), die sich entlang der Spaltenrichtung (Y) erstrecken, umfassen, wobei die ersten Datenleitungen (r11, r21) und die zweiten Datenleitungen (r12, r22) abwechselnd elektrisch verbunden sind.
Array-Substrat gemäß dem Patentanspruch 1, dadurch gekennzeichnet, dass in einer Anzeigephase die Vielzahl erster Gateleitungen (13) und die Vielzahl zweiter Gateleitungen (14) Abtastsignale empfangen, um die Transistoren zu steuern, damit diese eingeschaltet werden, und die Vielzahl der Verdrahtungseinheiten angeordnet sind, um Datensignale einzubringen, um die Pixeleinheiten (12), die elektrisch mit den Transistoren verbunden sind, zu laden.
Array-Substrat gemäß dem Patentanspruch 1, dadurch gekennzeichnet, dass jede der Vielzahl von Verdrahtungseinheiten eine Brückenelektrode, einen Stromversorgungsanschluss und einen Erfassungsanschluss umfasst und das Array-Substrat zudem eine Stromversorgungsleitung umfasst, die elektrisch mit dem Stromversorgungsanschluss verbunden ist, wobei das Array-Substrat eine Erfassungsleitung umfasst, die elektrisch mit dem Erfassungsanschluss verbunden ist, wobei die Vielzahl von Pixeleinheiten (12) jeder der Vielzahl von Verdrahtungseinheiten entspricht, die jeweils elektrisch mit der Brückenelektrode über die Transistoren verbunden sind.
Array-Substrat gemäß dem Patentanspruch 5, dadurch kennzeichnen, dass die Brückenelektrode eine erste Subbrückenelektrode (R1), eine zweite Subbrückenelektrode (R2), eine dritte Subbrückenelektrode (R3) und eine vierte Subbrückenelektrode (R4) umfasst; die Stromversorgungsleitung eine erste Stromversorgungsleitung (21) und eine zweite Stromversorgungsleitung (22) umfasst; und die Erfassungsleitung eine erste Erfassungsleitung (25) und eine zweite Erfassungsleitung (24) umfasst, wobei die erste Subbrückenelektrode (R1) und die in Reihe geschaltete zweite Subbrückenelektrode (R2) zwischen der ersten Stromversorgungsleitung (21) und der zweiten Stromversorgungsleitung (22) verbunden sind, wobei die dritte Subbrückenelektrode (R3) und die in Reihe geschaltete vierte Subbrückenelektrode (R4) zwischen der ersten Stromversorgungsleitung (21) und der zweiten Stromversorgungsleitung (22) verbunden sind, wobei die erste Erfassungsleitung (25) zwischen der dritten Subbrückenelektrode (R3) und der vierten Subbrückenelektrode (R4) verbunden ist, und wobei die zweite Erfassungsleitung (24) zwischen der ersten Subbrückenelektrode (R1) und der zweiten Subbrückenelektrode (R2) verbunden ist.
Array-Substrat gemäß dem Patentanspruch 6, dadurch gekennzeichnet, dass jede der ersten Stromversorgungsleitung (21), der zweiten Stromversorgungsleitung (22), der ersten Erfassungsleitung (25) und der zweiten Erfassungsleitung (24) in der Datenleitungsmetallschicht (15) angeordnet ist.
Array-Substrat gemäß dem Patentanspruch 6, dadurch gekennzeichnet, dass das Array-Substrat zudem eine Verdrahtungsmetallschicht umfasst und wenigstens eine der ersten Stromversorgungsleitung (21), der zweiten Stromversorgungsleitung (22), der ersten Erfassungsleitung (25) und der zweiten Erfassungsleitung (24) in der Verdrahtungsmetallschicht angeordnet ist und über ein Durchgangsloch elektrisch mit einer Vielzahl von Verdrahtungseinheiten verbunden ist.
Array-Substrat gemäß dem Patentanspruch 8, dadurch gekennzeichnet, dass die Verdrahtungsmetallschicht auf einer Oberfläche des Substrats (11), die von den Pixeleinheiten (12) abgewandt ist, angeordnet ist.
Array-Substrat gemäß dem Patentanspruch 6, dadurch gekennzeichnet, dass jede der ersten Subbrückenelektrode (R1), der zweiten Subbrückenelektrode (R2), der dritten Subbrückenelektrode (R3) und der vierten Subbrückenelektrode (R4) eine Vielzahl erster Datenleitungen (r11, r21), die sich entlang der Zeilenrichtung (X) erstrecken und eine Vielzahl zweiter Datenleitungen (r12, r22), die sich entlang der Spaltenrichtung (Y) erstrecken, umfasst; und in einer gleichen Subbrückenelektrode die ersten Datenleitungen (r11, r21) und die zweiten Datenleitungen (r12, r22) abwechselnd elektrisch verbunden sind.
Array-Substrat gemäß dem Patentanspruch 10, dadurch gekennzeichnet, dass die vier Subbrückenelektroden in einer gleichen Brückenelektrode in einer Anordnung von 2 x 2 angeordnet sind; in einer gleichen Brückenelektrode alle zweiten Datenleitungen (r12, r22) von einer von zwei benachbarten Subbrückenelektroden parallel sequenziell in der Zeilenrichtung (X) angeordnet sind, wobei jede der ersten Datenleitungen (r11, r21) angeordnet ist, um zwei benachbarte zweite Datenleitungen (r12, r22) in der Zeilenrichtung (X) zu verbinden, wobei alle ersten Datenleitungen (r11, r21) der anderen der beiden zwei benachbarten Subbrückenelektroden parallel sequenziell in der Spaltenrichtung (Y) angeordnet sind, wobei jede der zweiten Datenleitungen (r12, r22) angeordnet ist, um zwei benachbarte erste Datenleitungen (r11, r21) in der Spaltenrichtung (Y) miteinander zu verbinden, wodurch Druckerfassungsrichtungen zweier benachbarter Subbrückenelektroden unterschiedlich zueinander sind.
Array-Substrat gemäß dem Patentanspruch 11, dadurch gekennzeichnet, dass in einer Anordnung von Pixeleinheiten (12) der Vielzahl von Pixeleinheiten (12) entsprechend einer gleichen Subbrückenelektrode, ein oder zwei Zeilen von Pixeleinheiten (12) zwischen zwei benachbarten ersten Datenleitungen (r11, r21) in der Spaltenrichtung (Y) angeordnet sind, in einem Fall, dass alle ersten Datenleitungen (r11, r21) parallel sequenziell in der Spaltenrichtung (Y) angeordnet sind.
Array-Substrat gemäß dem Patentanspruch 12, dadurch gekennzeichnet, dass in einer gleichen Subbrückenelektrode ein oder zwei Zeilen von Pixeleinheiten (12) in der Anordnung von Pixeleinheiten (12) zwischen zwei benachbarten ersten Datenleitungen (r11, r21) in der Zeilenrichtung (x) angeordnet sind, in dem Fall, dass alle ersten Datenleitungen (r11, r21) parallel sequenziell in der Zeilenrichtung (X) angeordnet sind.
Array-Substrat gemäß dem Patentanspruch 11, dadurch gekennzeichnet, dass in einer Anordnung von Pixeleinheiten (12) der Vielzahl von Pixeleinheiten (12), die einer gleichen Subbrückenelektrode entsprechen, wenigstens eine Spalte von Pixeleinheiten (12) zwischen zwei benachbarten zweiten Datenleitungen (r12, r22) in der Zeilenrichtung (X) angeordnet sind, in einem Fall, dass alle zweiten Datenleitungen (r12, r22) parallel sequenziell in der Zeilenrichtung (X) angeordnet sind.
Array-Substrat gemäß dem Patentanspruch 14, dadurch gekennzeichnet, dass in einer gleichen Subbrückenelektrode ein oder zwei Spalten von Pixeleinheiten (12) in der Anordnung von Pixeleinheiten (12) zwischen zwei benachbarten zweiten Datenleitungen (r12, r22) in der Zeilenrichtung (X) angeordnet sind, in einem Fall, dass alle zweiten Datenleitungen (r12, r22) parallel sequenziell in der Zeilenrichtung (X) angeordnet sind.
Array-Substrat gemäß dem Patentanspruch 5, dadurch gekennzeichnet, dass Stromversorgungsleitungen von allen Verdrahtungseinheiten elektrisch miteinander verbunden sind.
Array-Substrat gemäß dem Patentanspruch 5, dadurch gekennzeichnet, dass jede der ersten Gateleitungen (13) elektrisch mit den Pixeleinheiten (12) in einer gleichen Zeile verbunden ist und jede der zweiten Gateleitungen (14) elektrisch mit Pixeleinheiten (12) in einer gleichen Spalte verbunden ist; der Transistor einen ersten Transistor (Q1) und einen zweiten Transistor (Q2) umfasst, wobei eine erste Elektrode des ersten Transistors (Q1) elektrisch mit einer ersten Elektrode des zweiten Transistors (Q2) verbunden ist, eine zweite Elektrode des ersten Transistors (Q1) elektrisch mit der Pixeleinheit (12) verbunden ist und eine zweite Elektrode des zweiten Transistors (Q2) elektrisch mit der Brückenelektrode verbunden ist, wobei die erste Gateleitung (13) elektrisch mit einem Gate des ersten Transistors (Q1) verbunden ist und die zweite Gateleitung (14) elektrisch mit einem Gate des zweiten Transistors (Q2) verbunden ist.
Array-Substrat gemäß dem Patentanspruch 1, dadurch gekennzeichnet, dass die zweite Gateleitung (14) in einer Gateleitungsmetallschicht angeordnet ist; die erste Gateleitung (13) eine erste Spannbrücke (132) umfasst, die in einer Position angeordnet ist, in der die erste Gateleitung (13) die zweite Gateleitung (14) schneidet, wobei erste Zuleitungen (131) auf zwei Seiten der zweiten Gateleitung (14) angeordnet sind, wobei die ersten Zuleitungen (131) in der Gateleitungsmetallschicht angeordnet sind, wobei die erste Spannbrücke (132) angeordnet ist, um die ersten Zuleitungen (131) auf zwei Seiten der gleichen zweiten Gateleitung (14) miteinander zu verbinden, und wobei die erste Spannbrücke (132) in der Datenleitungsmetallschicht (15) angeordnet ist.
Array-Substrat gemäß dem Patentanspruch 1, dadurch gekennzeichnet, dass die erste Gateleitung (13) in einer Gateleitungsmetallschicht angeordnet ist, wobei die zweite Gateleitung (14) eine zweite Spannbrücke (142) umfasst, die in einer Position angeordnet ist, in der die erste Gateleitung (13) die zweite Gateleitung (14) schneidet, wobei zweite Zuleitungen (141) auf zwei Seiten der ersten Gateleitung (13) angeordnet sind, wobei die zweiten Zuleitungen (141) in der Gateleitungsmetallschicht angeordnet sind, wobei die zweite Spannbrücke (142) angeordnet ist, um die zweiten Zuleitungen (141) auf zwei Seiten einer gleichen ersten Gateleitung (13) miteinander zu verbinden, und wobei die zweite Spannbrücke (142) in der Datenleitungsmetallschicht (15) angeordnet ist.
Array-Substrat gemäß dem Patentanspruch 1, dadurch gekennzeichnet, dass die erste Gateleitung (13) in einer Gateleitungsmetallschicht angeordnet ist, die zweite Gateleitung (14) in einer ersten Metallschicht angeordnet ist und die erste Metallschicht isoliert von der Gateleitungsmetallschicht und der Datenleitungsmetallschicht (15) ist.
Array-Substrat gemäß dem Patentanspruch 1, dadurch gekennzeichnet, dass die zweite Gateleitung (14) in einer Gateleitungsmetallschicht angeordnet ist, die erste Gateleitung (13) in einer ersten Metallschicht angeordnet ist und die erste Metallschicht isoliert von der Gateleitungsmetallschicht und der Datenleitungsmetallschicht (15) ist.
Eine Anzeigetafel, umfassend das Array-Substrat (92) gemäß einem der Patentansprüche 1 bis 21.
Ein Steuerungsverfahren, welches mit dem Array-Substrat gemäß Patentanspruch 1 ausgeführt wird und folgendes umfasst: Während einer Anzeigephase, Steuern eines vorgegebenen Transistors derart, dass dieser durch die erste Gateleitung (13) und die zweite Gateleitung (14) eingeschaltet wird, Eingeben eines Datensignals an die Verdrahtungseinheit und Laden der Pixeleinheit (12), die elektrisch mit dem vorgegebenen Transistor verbunden ist, des Weiteren umfassend eine Druckerfassungsphase, in der die Verdrahtungseinheit für eine Druckerfassung wiederverwendet wird, wobei in der Druckerfassungsphase das Verfahren umfasst, die Steuerung aller Transistoren derart, dass sie durch die erste Gateleitung (13) und die zweite Gateleitung (14) ausgeschaltet werden, das Einbringen eines Gleichstromspannungssignals an die Verdrahtungseinheit und das Durchführen einer Druckerfassung auf der Grundlage eines elektrischen Signals, das von der Verdrahtungseinheit ausgegeben wird.
Steuerungsverfahren gemäß dem Patentanspruch 23, wobei in der Druckerfassungsphase ein erstes Spannungssignal an die erste Gateleitung (13) und alle zweiten Gateleitungen (14) bereitgestellt wird, so dass alle Transistoren abgeschaltet werden, ein Gleichstromspannungssignal an die Verdrahtungseinheit eingegeben wird und die Druckerfassung auf Grundlage eines elektrischen Signals, das von der Verdrahtungseinheit ausgegeben wird, erfolgt.
Steuerungsverfahren gemäß dem Patentanspruch 23, wobei alle zweiten Gateleitungen (14) nach einer vorgegebenen Abtastsequenz in der Anzeigephase abgetastet werden und alle ersten Gateleitungen (13) nach einer vorgegebenen Abtastsequenz in einer Zeitsequenzperiode zum Abtasten einer der ersten Gateleitungen (13) abgetastet werden.
Steuerungsverfahren gemäß dem Patentanspruch 23, wobei alle ersten Gateleitungen (13) nach einer vorgegebenen Abtastsequenz in der Anzeigephase abgetastet werden und alle zweiten Gateleitungen (14) nach einer vorgegebenen Abtastsequenz in einer Zeitsequenzperiode zum Abtasten einer der ersten Gateleitungen (13) abgetastet werden.
Steuerungsverfahren gemäß dem Patentanspruch 23, wobei zwei der ersten Gateleitungen (13) gleichzeitig in der Anzeigephase abgetastet werden.
Steuerungsverfahren gemäß dem Patentanspruch 23, wobei zwei der zweiten Gateleitungen (14) gleichzeitig in der Anzeigephase abgetastet werden.