DE7132332U - Halbleiteranordnung - Google Patents

Halbleiteranordnung

Info

Publication number
DE7132332U
DE7132332U DE19717132332U DE7132332U DE7132332U DE 7132332 U DE7132332 U DE 7132332U DE 19717132332 U DE19717132332 U DE 19717132332U DE 7132332 U DE7132332 U DE 7132332U DE 7132332 U DE7132332 U DE 7132332U
Authority
DE
Germany
Prior art keywords
areas
diffusion
island
semiconductor
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19717132332U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of DE7132332U publication Critical patent/DE7132332U/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/031—Diffusion at an edge
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/036—Diffusion, nonselective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Description

PATENTANWÄLTE
DIPL.-ING. LEO FLEUCHAUS
DR.-ING. HANS LEYH
Manchen 71, 24. August 1971 Melchlorstr. 42
Unser Zeichen: M226G-617
Motorola, Inc.
94-01 Wo<st Grand Avenue
Franklin Park. Illinois V.St.A.
Halb1eiteranordnung
Die Erfindung betrifft eine Halbleiteranordnung mit einer Vielzahl von in einem Halbleiterträger angeordneten, durch eine isolierende Schicht voneinander getrennten Inselbereichen einer gegebenen Leitfähigkeit, zwischen denen ein polykristalliner Kanalbereich verläuft.
Fs/wi Die
132332 7:5.11.71
M226P/G-616/7
Di· Entwicklung in der integrierten Schaltkreistechnik ist beständig auf die Verkleinerung von innerhalb integrierter filialviriisi snsscrdsstsr EslblsitsrelÄSsnts ^richtet, vas. einerseits eine größere Bauteildic^te und .andererseits kleinere Integriert« Schaltkreise su schaffen. Eic dabei sich stellendes Problem ergibt sich aus der Notwendigkeit der exakten Ausrichtung von mehreren für nacheinander erfolgende Diffusionen benötigten Diffusionsmasken b3w. entsprechende Masken für andere Verfahrensschritte· Es ist offensichtlich, d*A die durch die einseinen VerTa_hrenssohritte zu schaffenden Leitfähigkiitsübergänge richtig zueinander angeordnet sein müssen, um eine optimale Funktion der Halbleiterelemente su gewahrleisten.
Dieae Grenzen werden erreicht, wenn für die photomechanisohen
vjüöj7
sietoranordnungen anf eine qoadratrische Fläche zusammenge-
_ ρ
dringt werden, die eine Kantenlänge von 6,3 χ 10 mm hat. Entsprechendes gilt für sonstige Flächenformen mit einem Flächeninhalt Ton etwa 4- ζ 10~5mm .
Das genannte Problem erfährt durch das seitliche Piffusionsrerhaltea von Dotierungsmaterial beim Eindringen in einen Halbleiterträger eine weitere Erschwerung. TTm eine bestimmte Diffusionstiefe su erreichen, muß eine entsprechende proportionale seitliche Diffusion in Sauf genommen werden. Diese seitliehe Diffusion trägt zu den ilächenanforderungen bei, sich für integrierte Schaltkreise ergeben.
Zusätzlich zu diesen aus der Geometrie sich ergebenden Schwierigkeiten treten weitere Schwierigkeiten auf, wenn etrahlungsfeste Halbleiteranordnungen geschaffen werden sollen. Un diese Strahlungsfestigkeit su schaffen, nuß ein tieigreifender H^-Bing durch Diffusion vor der Basis- und Emitterdiffusion gebildet werden, der zumindest teilweise den Bereich
- 2 - umgibt
713233225.11.71
M226P/G-616/7 umgibt, in welchen die Basis eindiffundiert wird. Damit wird
3-i« Aiisbreifi-ung d*r MinorltKtatrH^er beccrenzt und der Sätti- i
gungswiderstand verbessert. Diese tiefgreifende rr"~Dif fusion a
soll jedoch nicht bis in die Verarmungsbreite der Basis vor- I
dringen, da 6onst die Durchbruchs ρ annung verringert wird. jj
Bei Halbleiteranordnungen für hohe Spannung (2 Ohm cm bei j
150 V) hat diese Verarmungszone eine Breite in der G-rössen-
-2
Ordnung von etwa 1,2 χ IO mm. Einschliesslich der fotomecha- j
nischen Toleranzen werden zwischen der Basis und diesem Schutzring mindestens etwa 1,9 x 10 mm benötigt. Bei Ealbleiteran- { Ordnungen für niedrigere Spannungen sind die Anforderungen für di6se Abstände geringer, Jedoch gelten im wesentlichen dieselben fotomechanischen Toleranzen.
Der Erfindung lisgt die Aufgabe zugrunde, eine Halbleiteranordnung zu schaffen, die mit kleineren Dimensionen als bisher üblich herstellbar ist. Dabei soll ein Verfahren geschaffen werden, mit dem es möglich ist, Halbleiteranordnungen derart aufzubauen, dass die Elektrodenbereiche der einzelnen Leitfähigkeitsbereiche sich nicht vollständig umgeben und die Vielzahl der Elektroden in einer gemeinsamen Oberfläche enden. Hit Hilfe des speziellen Herstellungsverfahrens sollen Halbleiteranordnungen mit sehr geringem Flächenbedarf und einem verbesserten Strahlungswiderstand hergestellt werden. Dabei soll das Ausrichten der Diffusionsmasken möglichst unkritisch sein und eine Diffusion über mehrere Inselbereiche gleichseitig durchführbar sein.
Diese Aufgabe wird erfindungsgemäss dadurch gelöst, dass eine Vielzahl von in wesentlichen flachen PN-Übergängen einerseits die isolierende Schicht in einem von der Oberfläche entfernt gelegenen Bereich durchschneiden und andererseits alt- einer Kante an der Oberfläche austreten, wodurch sich separate Bereiche (Basis- und Saittsrbersich) innerhalb der Insel"btreiefc,· ausbilden, dass die separaten Bereiche Bit Kontaktansehlüseen versehen sind, und dass eine passivierende Schicht die an der Oberfläche austretenden ftü-Übergänge bedeckt.
713233225.11.71
M226P/G-616/7
Ein derartiger Halbleiteraufbau bietet den Vorteil, daß die eigentliche Halbleiteranordnung flächenmäßig stark verklei- aert aüägw'uildöt wördöü kaüü U£d trotädas äsiüe Scix^ierigkeiten beim Ausrichten der Diffusionsmasken auftreten. Ferner lassen sich mithilfe dieses Halbleiteraufbaus die Eigenschaften bezüglich einer Strahlungsbeständigkeit weiter verbessern.
Weitere Merkmale der Erfindung sind Gegenstand von weiteren Unteransprüchen.
Weitere Merkmale und Vorteile der Erfindung gehen aus der nachfolgenden Beschreibung - eines Ausführungsbeispiels in Verbindung mit den Ansprüchen und der Zeichnung hervor. Es zeigen:
Fig.1 bis 3 Verfahrensschritte für die Herstellung von HaIbleiteranordnungen nach der Lehre der Erfindung5
Pig.A- eine Vielzahl von isolierten Inselbereichen innerhalb welcher Elektrodenbereiche vorgesehen sind;
Jig.5 die Halbleiteranordnung während dem Diffundieren der Elektrodenbereiche;
Fig.6 Eine Ausführungsform der Erfindung mit einer tiefgreifenden !^-Seitenwand sur Verringerung des Sättigungswiderstandes;
M226P/G-616/7
Pig.7 eine Draufsicht auf eine Vielzahl von gemäß der Lehre der Erfindung hergestellten Halbleiteranoid-
Gemäß Fig.1 wird die planarβ Oberfläche mit einer 100-Kristallorientieruftgjsenkrecht zur Oberfläche einer monokristallinen Siliciumscheibe 10 mit einer passivierenden Oxydschicht 12 versehen und derart einer Maskier- und selektiven Ätzung unterzogen, daß eine Vielzahl von Offnungen 14·, 16 und 18 entstehen. Hithilfe eines anisotropischen Itζverfahrens werden in dem monokristallinen Silicium eine Vielzahl von Rillen 24, 26 und 28 vorgesehen, die in der Siliciumscheibe 10 bis zv. einer gleichen !Tiefe verlaufen. Anschließend wird die Oxidschicht 12 entfernt und eine Silieiumdioxydschicht 54 oder eine Schicht aus einen anderen geeigneten Material mit isolierenden Eigenschaften gleichförmig aufgewachsen, niedergeschlagen oder in einer sonstigen Weise aufgebracht.
Ober der Siliciumdioxydschicht 54 wird eine polykristalline Siliciumschicht 56 angebracht, die die Rillen 24, 26 und ausfüllt und überdies darüber noch ausreichend dink ist, um eine mechanische Tragfunktion für die fertiggestellte Halbleiteranordnung auszuüben.
Anschließend wird bis auf die in Tig.3 mit der Linie 56 gestrichelt angedeutete Ebene die Siliciumscheibe 10 durch Läppen und Folieren abgetragen, so daß sich eine Vielzahl von Inselbereichen 40, 42, 44 und 46 gemäß Fig.4 ausbildet, die voneinander getrennt und gegeneinander durch die doppelte Dicke der ursprünglichen Siliciumdioxydschicht 54 isoliert sind. Die Trennung der Inselbereiche gegeneinander erfolgt durch die Kanalbereiche, die anfänglich durch das Auffüllen der Rillen 24, 26 und 28 mit polykristallinen Silicium bei der Ausbildung der Schicht 56 aufgebaut werden. In Fig.4 sind drei solche Eanalbersiche 48, 50 und 52 dargestellt.
- 5 - Di·
7y" *% Λ ^ λ π
H226P/G-616/7 |
Si· durch «inen Doppelpfeil 56 angedeutete obere Breite des § Kaaalbereiches beträgt etwa 6,3 χ 10°*». Sie ait dem Doppel- 1
pfeil 58 «gedeutete liefe des Kanalbereiehes betragt etva 1 1,2? ζ 1C~ mm. Die Zentren der Inselbereiohe bsv. der oberen Kanalbereiche liegen,wie mit dem Doppelpfeil 60 angedeutet,
etva 3 »17 x 10" mm auseinander. 5
über den in Pig.4 dargestellten Aufbau wird eine passiv!erende ' Schiebt 62 ausgebildet. Dieser Aufbau der pa&sivierenden Schiebt und/oder des bereichsweisen Ein&tsens von Öffnungen ist in den der Erläuterung der Erfindung dienenden Figuren 4-, 5 und 6 nicht im einseinen dargestellt, da dies mithilfe herkömmlicher Technik durchfuhrbar ist.
Die Inaelbereiche sind aus einem Material einer gegebenen Leitfähigkeit, wobei für das Ausführungsbeispiel angenommen wird, ■ daß si« V-leitend sind. In der Passivierungsschicht 62 sind Öffnungen vorgesehen, durch welche eins S&sisdiffusion s«B* . mit Bor in der Oberfläche 63 der Halbleiterscheibe 10 vorge- \ nommen wird. Die Öffnung für die Basisdiffusion ist größer als ein Inselbereich und ist derart angeordnet, daß sich ein \ PH-Übergang in einer Tielsahl von benachbarten Inselbereichen ausbildet. Hit dieser Diffusion wird eine Vielsahl von Inselbereiohen erfafit, wobei eine Bejrensunr; der Diffusionebereiche dureh die nahesu vertikal verlaufenden Teile der Siliciumdioxydschioht 34 b.B. des Teiles 34b ergibt. Vie aus Tig.7 erkennbar, wird die Basisdiffusion und ebenso die nachfolgenden Diffusionen in Form langer über die Siliciumsoheibe verlaufender Streifen ausgeführt. Die Linien, längs der die übergänge verlaufen, erstrecken sich auch über die Kanalbereich« 48, 50 und 52. Diese Mehrfachdiffusion in die polykristallinen Kanalbereiche hat keinen Einfluß, solange su diesen Kanalbereichen keine Kontaktverbindung besteht. Die Siliciumoxydschichten 34a bis 34d isolieren die eineelnen Inselbereiche 40, 42, 44 und 46 gegeneinander. Keine der Diffusionen durchdringt die SiIi-
- 6 - ciumojcydsohichten
M226P/G-616/7
ciuaoxydsohichten 54a "bis 34d, Die Siliciumoxydechicht 34b besteht beispielsweise aus einem im wesentlichen parallel zur Oberfläche 65 verlaufenden Teil 65, sowie Seitenwänden 66, die bis zur Oberfläche 63 verlaufen und somit einen monokristallinen Halbleiterkörper einschließen.
Wenn die öffnung für die Basisdiffusion in der passivierenden Schicht größer als die Gesamtabmessung eines Inselber*iches ausgeführt» wird, oder im speziellen einen Inselbereich bzw. •in* 71*1sah! von Insslbereichen freilegt, ergibt sich die GrSSe des diffundierten Basisbereiches aus den Abmessungen der Inselbereiche· Sie Seitenwände 66 jeder die Inselbereiche umfassenden Siliciraoxydschicht begrenzen die diffusion in die Siliciumscheibe 10. Sie Herstellung eines Kollektorkontaktes kann mithilfe verschiedener Techniken erfolgen, z.B. durch eine nachfolgende Tiefendiffusion das N+-Materials, um damit einen Kontakt mit dem Kollektorbereich herzustellen.
Sie Emitterdiffusion erfolgt durch eine Maskieröffnung, die ebenfalls benachbarte Teile einer Vielzahl von Inselbereichen freilegt, so daß eine Vielzahl von Emittern durch diese Öffnung diffundiert werden kann. Bei dem in Fig.5 dargestellten Aufbau kann das Η-leitende Material mit Phosphor dotiert sein, so daß sich ein PN-Basis-Emitterübergang ergibt, der entsprechend der gestrichelten Linie 67 verläuft. Sie Inselbereiche und die verschiedenen in diese eindlffundierten PN-Übergänge werden dadurch charakterisiert, daß eine Vielzahl von PN-Obergangen die seitlichen Wände 66 der die Inserbereiche umgebenden Oxydschicht durchschneiden. Aufgrund dieser vorausgehend beschriebenen Geometrie tritt ein PN-Übergang jeweils nur an einer Stelle in dem jeweiligen Inselbereich an die Oberfläche des Halbleiterkörpers, wogegen die andere Seite des PN-Übergangs innerhalb des Inselbereiches vergraben liegt und auf die Seitenwände 66 der- die Inselbersiche umschließenden Teile 34a bis 34d der Siliciumoxydsohicht stößt.
- 7 - Eine
M226P/O-616/7
Eine Anreicherungsdiffusion in das N+-leitende Material für den Kollektroanschluß erfaßt jeweils zwei benachbarte Inselbereiche, und zwar gegenüberliegend zu denjenigen Bereichen in welche die Basis-und Emitterdiffusion ausgeführt wurde. Der if^N-Übergang wird von der Linie 68 angedeutet und verläuft durch den polykristallinen Kanalbereich des Trägers 36, wobei die Seitenwände 66 der Teile 34-a und 34b sowie 34-c und 34d der die Inselbereiche umschließenden Siliciumdioxydschicht gemäß Fig.5 durchschnitten werden.
Die in Fig.6 dargestellte Ausführungsform der Erfindung zeigt eine größere Anzahl von in die Inselbereiche durchgeführte Diffusionen. In dieser Darstellung sind mit den vorausstehend beschriebenen Figuren gleiche Teile mit gleichen Bezugszeichen versehen.
Innerhalb des Inselbereichs ist eine tiefgreifende Schicht mit N+-LeItUiIg vorgesehen. Diese Schicht besteht aus dem ursprünglichen Material, aus dom der Inselbereich gebildet iste Da der Halbleiteraufbau gemäß der Erfindung durch überlappende Diffusionen gebildet wird, ergibt sich für diese tiefliegende Schicht 70 ein L-förmiger Querschnitt. Diese Form stellt sich ein aufgrund der streifenförmig über die Halbleiterscheibe 10 ausgeführten Diffusionen. Eine spätere Diffusion zur Modifizierung der N+-Leitung der tiefgreifenden Schicht 70 wird gemäß der Erfindung durchgeführt, um damit einen Kollektorbereich 72 zu schaffen.
Diese Diffusion wird streifenförmig über benachbarte Reihen von Inselbereichen ausgeführt, wobei im wesentlichen das gesamte N*-leitende Material der Schicht 70 in IT-leitendes Material umgewandelt wird. Bei der in Fig.6 dargestellten Ausführungsform verläuft ein seitlicher Abschnitt 73 der tiefgreifenden Schicht 70 zur Oberfläche 63 der Siliciumscheibe. Das Material mit N+-Leitung begrenzt die Ausbreitung der Minoritätsträger und verbessert den Sättigungswiderstand der Halbleiteranordnung*
- 8 - Mit
f I O /. O vj f.. Γ). M. ' ι
H226P/G-616/7
Wit dem Bezugszeiehtn 74 ist ein Zollektoranreinhersbereieh gekennzeichnet, während das Bezugszeiehen 64 den Sollektor-Basisübergang und das Bezugszeichen 66 den Basis-Esdtterübergang andeutet. Die Smitteranreicherungszone ist mit dem Bezugszeichen 75 gekennzeichnet.
In Pig. 7 ist die Draufsicht auf eine gemäß der Erfindung her· gestellte Halbleiteranordnung gezeigt, aus der eine Vielzahl von in der Halbleiterscheibe angeordneten Transistoren erkennbar sind. Die Vielzahl der Inselbereiche ist mit *O und 42 gemäß der Identifizierung in Pig.4 gekennzeichnet. Zusätzliche Ibserbereiche sind mit 80 und 82 bezeichnet. Die Inselbereiche 40 und 42 sind gegenüber dem polykristallinen. Silicium 36 des Halbleiterträgers durch Siliciumdioxydsohichten 34a und 34b isoliert, wogegen die Inselbereiche 80 und 82 gegenüber dom polykristallinen Silicitsaträger durch Silieiumoxydschichten 84 und 86 entsprechend isoliert sind. Tür die praktische Durchführung der Erfindung können auf einer Halbleiterscheibe eine Vielzahl von Inseibereichen in Reihen und Spalten nebeneinander angeordnet sein, so daß die vorausgehend und nachfolgend beschriebenen Diffusionssohritte in ?orm langer Streifen ausgeführt werden.
Die Basisdiffusion ist durch eine Schraffur 88 angedeutet und erstreckt sich über in oiner Richtung nebeneinander angeordnete Inselbereiche, so daß die Baeisdiffusion benachbart· Inselbereiche zweier Spalten erfaßt. Die Emitterdiffusion ist durch die Schraffur 90 angedeutet und liegt innerhalb des Basisbereiches, jedoch erstreckt sie sich über benachbarte Spalten der Inselbereiche. Dabei ist unter Bezugnahme ami Pig.5 zu beachten, daß die Basisdiffusion zunächst die volle Breite der schraffierten Teile 88 und Ύ) erfaßt und durch die Emitterdiffusion eine Änderung der Leitfähigkeit in dea von der Schraffur 90 erfaßten Teil der Oberfläche das Halbleiterkörpers erfährt. Die EoIlektoranreichrungszone wird mit der Schraffur 92a und 92b angedeutet und überlappt die äusseren
- 9 - Bereiche
7132332i5.ii.7i
M226P/G-616/7
Bereiche der von der Basis- und Emitterdiffusion überzogenen Inaelbereiche sowie die Jeweils benachbart liegenden ausseren Berexohe der jwwvixo daxivü*xiü.i.ägäuu.0u Spälv« der- υöüaöhuarten Inselbereiche.
Wenn in die letzte Oxydschicht öffnungen für die Diffusion der : Kontaktanechlüsse vorgesehen werden, wird dafür gesorgt, dass die polykristallinen Kanalbereiohe 48 und 52 nicht freigelegt werden. Die Kontaktmetallisation wird ebenfalls streifenförmig ausgeführt, jedoch nur innerhalb jedes einzelnen Inselbereiches, so dass sie nicht über die die Inselbereiche einschlies-8ende Siliciumdioxydeohicht und die polykristallinen Kanalbereiohe verläuft.
Toraus SvOuSXLd «iurds dis Her stellung einer Halbleiteranordnung draeh überlappte Diffusion beschrieben, wobei in einem Halbleiterkörper duroh anisotropische Itzung Billen geschaffen werden, die nach dem Anbringen einer isolierenden Schicht mit einem Halbleitermaterial als Trägermaterial aufgefüllt werden. Nach einem Abtragen des Ausgangsmaterials bis au einer Ebene, in der die unteren Teile der Rille abgeschnitten werden, bilden sich isolierte Inselbereiche aus. Die Ineelbereiche werden mit Diffusionsmasken derart überzogen, dass jeweils öffnungen benachbarte Inselbereiche sowie den dazwischenliegenden Kanalbereich freilegen, duroh welche eine Basis- und Emit^erdiffusion erfolgt. Durch entsprechende benachbarte Inaetoereicht überlappende Anreicherungsdiffusionen lassen sich in vorteilhafter Weise Kontaktanschlüsse zu den Halbleiteranordnungen herstellen. Durch das Erfassen jeweils benachbarter Inselbereioh« mit einer Diffusion ist es möglich, die Abmessungen aktiver Halbleiteranordnungen extrem zu verkleinern.
- 10 - Schutzansprüche
713233225.11.71

Claims (1)

  1. M226P/G-616/7
    Schutzanspruche
    Halbleiteranordnung mit einer Vielzahl von in einem Halbleiterträger angeordneten, durch eine isolierende Schicht voneinander getrennten Inselbereichen einer gegebenen Leitfähigkeit, zwischen denen ein polykristalliner K&nalbereich verläuft, dadurch g e k e η η ζ e i c hn e t, dass eine Vielzahl von im wesentlichen flachen PH-übergangen einerseits die isolierende Schicht (34*, 34b, 34c, 34d) in einem von der Oberfläche entfernt gelegenen Bereich durchschneiden und andererseits mit einer Kante an der Oberfläche austreten, wodurch sich separate Bereiche (Basis- und £imitterbereich) innerhalb der Inselbereiche ausbilden, dass die separaten Bereiche mit Kontaktanschlussen versehen sind, und dass eine passivierende Schicht die an der Oberfläche austretenden PN-Übergangβ bedeckt.
DE19717132332U 1970-08-24 1971-08-24 Halbleiteranordnung Expired DE7132332U (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US6616370A 1970-08-24 1970-08-24

Publications (1)

Publication Number Publication Date
DE7132332U true DE7132332U (de) 1971-11-25

Family

ID=22067651

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19717132332U Expired DE7132332U (de) 1970-08-24 1971-08-24 Halbleiteranordnung
DE2142391A Expired DE2142391C2 (de) 1970-08-24 1971-08-24 Verfahren zum Herstellen einer Halbleiteranordnung

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE2142391A Expired DE2142391C2 (de) 1970-08-24 1971-08-24 Verfahren zum Herstellen einer Halbleiteranordnung

Country Status (3)

Country Link
US (1) US3716425A (de)
DE (2) DE7132332U (de)
NL (1) NL7111532A (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4120744A (en) * 1971-06-25 1978-10-17 Texas Instruments Incorporated Method of fabricating a thermal display device
US3818289A (en) * 1972-04-10 1974-06-18 Raytheon Co Semiconductor integrated circuit structures
US3865649A (en) * 1972-10-16 1975-02-11 Harris Intertype Corp Fabrication of MOS devices and complementary bipolar transistor devices in a monolithic substrate
US3902936A (en) * 1973-04-04 1975-09-02 Motorola Inc Germanium bonded silicon substrate and method of manufacture
US3956034A (en) * 1973-07-19 1976-05-11 Harris Corporation Isolated photodiode array
NL7313572A (nl) * 1973-10-03 1975-04-07 Philips Nv Werkwijze voor het etsen van silicium- of ger- mplakken en halfgeleiderinrichtingen ver- igd met toepassing van deze werkwijze.
CA1090006A (en) * 1976-12-27 1980-11-18 Wolfgang M. Feist Semiconductor structures and methods for manufacturing such structures

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3411051A (en) * 1964-12-29 1968-11-12 Texas Instruments Inc Transistor with an isolated region having a p-n junction extending from the isolation wall to a surface
US3411200A (en) * 1965-04-14 1968-11-19 Westinghouse Electric Corp Fabrication of semiconductor integrated circuits
CH428946A (fr) * 1966-01-27 1967-01-31 Centre Electron Horloger Circuit intégré
FR1535205A (fr) * 1966-08-26 1968-08-02 Trw Inc Procédé de fabrication de transistors très minces et d'autres composants à l'état solide et semi-conducteurs ainsi obtenus
US3575646A (en) * 1966-09-23 1971-04-20 Westinghouse Electric Corp Integrated circuit structures including controlled rectifiers
US3432919A (en) * 1966-10-31 1969-03-18 Raytheon Co Method of making semiconductor diodes
US3534234A (en) * 1966-12-15 1970-10-13 Texas Instruments Inc Modified planar process for making semiconductor devices having ultrafine mesa type geometry
US3575741A (en) * 1968-02-05 1971-04-20 Bell Telephone Labor Inc Method for producing semiconductor integrated circuit device and product produced thereby
US3566219A (en) * 1969-01-16 1971-02-23 Signetics Corp Pinched resistor semiconductor structure

Also Published As

Publication number Publication date
DE2142391C2 (de) 1982-12-30
NL7111532A (de) 1972-02-28
US3716425A (en) 1973-02-13
DE2142391A1 (de) 1972-04-13

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2238450C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2242026A1 (de) Mis-feldeffekttransistor
DE10296970B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE1964979C3 (de) Halbleiterbauelement mit wenigstens einem lateralen Transistor und Verfahren zu seiner Herstellung
DE1808928C2 (de) Halbleiterbauelement mit polykristallinen Bereichen und Verfahren zum Herstellen
DE1944793B2 (de) Verfahren zur herstellung einer integrierten halbleiteranordnung
DE1764155B2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE3020609C2 (de) Verfahren zum Herstellen einer integrierten Schaltung mit wenigstens einem I&amp;uarr;2&amp;uarr;L-Element
DE2109352C2 (de) Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements
DE2556668B2 (de) Halbleiter-Speichervorrichtung
DE2133979B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2500235C2 (de) Ein-PN-Übergang-Planartransistor
DE7132332U (de) Halbleiteranordnung
DE2142402A1 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE1297762B (de) Sperrschicht-Feldeffekttransistor
DE2059506C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1514656A1 (de) Verfahren zum Herstellen von Halbleiterkoerpern
DE3790800C2 (de) Verfahren zum Herstellen selbstausgerichteter Halbleiterelemente
DE2216642C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1589696C3 (de) Halbleiterbauelement, insbesondere Flächentransistor
DE1489031C (de) Transistor mit einem scheibenförmigen Halbleiterkörper und Verfahren zu seiner Herstellung
DE2133981C3 (de) Halbleiterbauelement mit einem Halbleiterkörper mit einem Transistor und Verfahren zu seiner Herstellung
DE2324384C3 (de) Integrierte Halbleiterschaltung