DE3790800C2 - Verfahren zum Herstellen selbstausgerichteter Halbleiterelemente - Google Patents

Verfahren zum Herstellen selbstausgerichteter Halbleiterelemente

Info

Publication number
DE3790800C2
DE3790800C2 DE3790800A DE3790800A DE3790800C2 DE 3790800 C2 DE3790800 C2 DE 3790800C2 DE 3790800 A DE3790800 A DE 3790800A DE 3790800 A DE3790800 A DE 3790800A DE 3790800 C2 DE3790800 C2 DE 3790800C2
Authority
DE
Germany
Prior art keywords
protective layer
window
substrate
aligned
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3790800A
Other languages
English (en)
Other versions
DE3790800T1 (de
Inventor
Peter Vance Gray
Bantval Jayant Baliga
Mike Fu Shing Chang
George Charles Pifer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Application granted granted Critical
Publication of DE3790800C2 publication Critical patent/DE3790800C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712Vertical DMOS transistors, i.e. VDMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66325Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333Vertical insulated gate bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363Thyristors
    • H01L29/66371Thyristors structurally associated with another device, e.g. built-in diode
    • H01L29/66378Thyristors structurally associated with another device, e.g. built-in diode the other device being a controlling field-effect device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

Hintergrund der Erfindung
Es ist anerkannt, daß ein wirksames Verfahren zum Herstellen von Halbleiterelementen das Ausführen von zwei oder mehr aufeinan­ derfolgenden Dotierungen in eine Halbleiterschicht einschließt, um dadurch, z. B., einen Bereich eines Leitfähigkeitstyps inner­ halb eines zweiten Bereiches eines entgegengesetzten Leitfähig­ keitstyps einzurichten, der seinerseits in einer Schicht des einen Leitfähigkeitstyps angeordnet ist. Es ist erwünscht, die verschiedenen Bereiche in einer erwünschten Beziehung zueinander auszurichten, um das richtige Funktionieren des hergestellten Elementes zu gestatten. Praktisch ist es jedoch schwierig, zwei Bereiche mit verfügbaren Halbleitertechniken genau auszurichten, so daß das hergestellte Element nicht so arbeiten mag wie es könnte. Ein Beispiel eines solchen Elementes schließt einen Transistor mit isolierter Steuerelektrode (Oberflächentransistor) ein, bei dem ein erster Bereich entgegengesetzten Leitfähigkeits­ typs mit einem zweiten Bereich eines Leitfähigkeitstyps ange­ ordnet ist, der innerhalb einer Schicht entgegengesetzten Leit­ fähigkeitstyps angeordnet ist. Eine isolierte Steuerelektrode ist auf der Schicht angeordnet und erstreckt sich auch über einen Teil des zweiten Bereiches, um für die Leitung des einen Typs Träger zwischen der Schicht und dem ersten Bereich zu schaffen.
Diese Oberflächentransistoren neigen jedoch zu einem Betrieb in einer nicht bevorzugten Weise, wobei ein parasitischer bipolarer Transistor, der innerhalb des Elementes angeordnet ist, in einer unerwünschten Weise anschalten kann, wenn, z. B., der Kurzschluß zwischen der Source und der Basis nicht angemessen ist oder wenn der Filmwiderstand der Basis zu gering ist. Es ist vorgeschlagen worden, den Filmwiderstand der Basis des Elementes durch Anwen­ dung einer zweiten tiefen P+-Diffusion in einer parasitischen NPN-Struktur zu verbessern, um den Filmwiderstand der P-Basis­ schicht zu vermindern und gleichzeitig einen guten Kontakt zwi­ schen einer Source-Elektrode und dem leicht dotierten P-Basis­ bereich zu schaffen. Diese tiefe P+-Diffusion in Kombination mit der leichten flachen Basis-Diffusion bestimmt die Kanaleigen­ schaften des Elementes.
Es war eine Beschränkung der bekannten Oberflächentransistoren, daß die tiefen P+-Diffusionen nicht leicht ausgeführt werden konnten, da eine sorgfältige Ausrichtung des Source-Bereiches mit dem Basisbereich erforderlich ist, um eine tiefe P+-Basis in einem Element vorteilhaft anzuwenden und ein Element zu schaf­ fen, das eine kommerziell annehmbare Stromdichte aufweist. Da eine einzelne Maske bisher dazu benutzt worden ist, um nur zwei separate Bereiche zu begrenzen, war es nicht möglich, zwei sepa­ rate Bereiche genau auszurichten. Fehlausrichtungen treten auf und die Elemente mußten eine solche Konfiguration erhalten, mit der eine Anpassung an die Fehlausrichtungen erfolgte. Im beson­ deren führt eine Fehlausrichtung des Source-Bereiches mit dem Basisbereich innerhalb eines Oberflächentransistors zu einem längeren Strompfad längs des Überganges zwischen Source- und Basisbereich und erhöht so den Spannungsabfall längs dieses Über­ ganges und trägt zu einem potentiellen Durchbruch über diesen Übergang bei. Tritt ein Durchbruch über diesen Übergang auf, dann schaltet der parasitische Transistor an und die Steuerelek­ trodenkontrolle des Elementes geht verloren. Es ist daher er­ wünscht, die Länge des Überganges und die Größe der Elementbe­ reiche möglichst gering zu halten, um einen unerwünschten mög­ lichen Durchbruch zu vermeiden, indem man die Bereiche des Ele­ mentes genau ausrichtet.
Aufgabe der Erfindung
Es ist Aufgabe der vorliegenden Erfindung, ein Ver­ fahren zum Herstellen eines selbstausgerichteten Halbleiterelementes zu schaffen, bei dem eine einzelne photolithographische Maskierung die Schutz­ schicht des Elementes in drei separate Abschnitte teilt, die genau miteinander ausgerichtet sind und die unterschiedlich verarbei­ tet werden können, um drei genau ausgerichtete Bereiche zu er­ halten. Die vorliegende Erfindung muß daher keine genaue Ausrich­ tung zwischen photolithographischen Masken, die nacheinander auf die Oberfläche des Elementsubstrates aufgebracht werden, vor­ nehmen.
Zusammenfassung der Erfindung
Diese Aufgabe wird durch das Verfahren gemäß Anspruch 1 gelöst. Dieses umfaßt das Schaffen eines Halbleitersubstrates und Bilden einer ersten Schutzschicht auf dem Substrat. Ein erstes Fenster wird durch einen ersten Abschnitt der ersten Schutzschicht geöffnet, um einen ersten Abschnitt der Oberfläche des Substrates freizulegen. Das erste Fenster begrenzt auf seinem Umfang einen zweiten Abschnitt der ersten Schutzschicht und einen zweiten nicht freiliegenden Ab­ schnitt der Oberfläche des Substrates darunter. Ein dritter Ab­ schnitt der ersten Schutzschicht umgibt den ersten und zweiten Abschnitt der ersten Schutzschicht. Ein oder mehrere dotierte Bereiche können durch das erste Fenster hindurch innerhalb des ersten Ab­ schnittes des Substrates in genau ausgerichteter Beziehung ge­ bildet werden. Der dritte Abschnitt der ersten Schutzschicht wird mit einem ätzbeständigen Material überzogen und ein zwei­ tes Fenster durch den zweiten Abschnitt der ersten Schutzschicht geöffnet. Ein oder mehrere dotierte Bereiche können im zweiten Abschnitt des Substrates in genau ausgerichteter Beziehung zueinander und den durch das erste Fenster gebildeten Bereichen hergestellt werden.
Eine praktische Ausführung bei einem bevorzugten Verfahren zum Her­ stellen eines selbstausgerichteten Halbleiterelementes, wie eines Halbleiterelementes mit isolierter Steuerelektrode erfolgt, indem man ein Halbleitersubstrat schafft, wie ein Siliziumsubstrat mit einem spezifischen Widerstand von etwa 5 Ohm/cm. Das Substrat wird dann mit einer ersten Schutzschicht abgedeckt, die, z. B., auf der Oxidschicht abgeschieden werden kann. Bei einer anderen bevorzugten Ausführungsform umfaßt die Stufe der Herstellung der ersten Schutzschicht die Stufen der Schaffung einer ersten iso­ lierenden Schicht, wie eines natürlichen Oxides, des Abscheidens darauf einer Schicht von Steuerelektrodenmaterial, wie eine Polysiliziumschicht, des Einhüllens der Steuerelektrodenschicht in einer zweiten isolierenden Schicht, wie einer zweiten Oxid­ schicht und des Aufbringens einer Nitridschicht auf der zweiten isolierenden Schicht. Ein erstes Fenster wird durch die erste Schutzschicht mit, zum Beispiel einer reaktiven Ionenätzung ge­ öffnet, um einen ersten Abschnitt des Substrates freizulegen. Das erste Fenster begrenzt mit seinem Umfang einen zweiten zen­ tralen Abschnitt des Substrates darunter. Eine erste Dotierung des Substrates erfolgt durch das erste Fenster, um einen ersten dotierten Bereich durch, zum Beispiel, Diffusions- oder Implantationsdo­ tieren zu bilden. Eine zweite Schutzschicht wird in dem ersten Fenster auf dem freigelegten Abschnitt des Substrates durch, zum Beispiel, Aufwachsen eines natürlichen Oxides in dem ersten Fenster gebildet. Es ist wichtig, daß die erste Schutzschicht durch eine Ätztechnik entfernbar ist, die die zweite Schutz­ schicht nicht entfernt. Allgemein erfordert dieses Kriterium, daß die erste und die zweite Schutzschicht aus verschiedenen Materialien, wie Nitrid- oder Oxidmaterialien, bestehen. Ein zweites Fenster wird photolithographisch durch den zweiten Ab­ schnitt der ersten Schutzschicht geöffnet, um dadurch den zwei­ ten zentralen Abschnitt des Substrates durch, zum Beispiel, uzen mit einem Ätzmittel freizulegen, das spezifisch ist für die Materialien, die im zweiten Abschnitt der ersten Schutz­ schicht, der über dem zweiten Abschnitt des Substrates liegt, enthalten sind, das jedoch nicht wirksam ist gegenüber den Schutzmaterialien, die die zweite Schutzschicht bilden. Eine zweite Dotierung des Substrates erfolgt durch das zweite Fen­ ster durch, zum Beispiel, Implantation oder Diffusion, um einen zweiten dotierten Bereich zu bilden. Auf diese Weise sind der erste und zweite dotierte Bereich in einer vorspezifizierten oder ausgerichteten Beziehung zueinander gebildet, die, in einer bevorzugten Aus­ führungsform, eine symmetrische Beziehung ist.
Wie im folgenden detaillierter erläutert werden wird, benutzt man ein erstes photolithographisches Maskieren, um die Grenzen für das erste und das zweite Fenster festzulegen und unterteilt so die erste Schutzschicht in drei separate Abschnitte und das Substrat in drei separate Zonen: eine innere Zone des zweiten Fensters, eine mittlere Zone des ersten Fensters und eine äußere Zone außerhalb des ersten Fensters und dieses umgebend. Durch Bilden eines ersten Fensters durch einen ersten Abschnitt der Schutzschicht, das mit seinem Umfang einen nicht freigelegten zweiten Abschnitt des Substrates begrenzt, können ein erster und zweiter dotierter Bereich der gleichen oder verschiedener Leitfähigkeitsart innerhalb des Substrates gebildet werden durch Maskieren des ersten dotierten Bereiches mit einem zweiten Schutzmaterial, das gegenüber dem benutzten Ätzmittel beständig ist, während es das Schutzmaterial der ersten Schutz­ schicht, das über dem zweiten Abschnitt liegt, durchdringt und entfernt.
Dieses Verfahren kann weiter dadurch gefördert werden, daß man, zum Beispiel, eine dritte Schutzschicht im zweiten Fenster bil­ det, die zweite Schutzschicht entfernt und ein drittes Dotieren des Substrates ausführt, um einen ausgerichteten dritten dotierten Bereich zu bilden. Alternativ kann die zweite Schutzschicht entfernt und ein drittes Dotieren über den ersten und zweiten dotierten Bereich hinweg vorgenommen werden. Bei einer bevorzugten Ausführungsform kann der erste dotierte Bereich gebildet werden durch eine starke Konzentra­ tion eines langsam diffundierenden Materials entgegengesetzten Leitfähigkeitstyps in ein Substrat entgegengesetzten Leitfähig­ keitstyps, während ein zweites Dotieren mit einem rasch diffun­ dierenden Material des einen Leitfähigkeitstyps und das dritte Do­ tieren durch leichtes Dotieren mit einem rasch diffundierenden Material des einen Typs erfolgen kann. Eine Metallisierungsschicht kann auf die Oberfläche des Substrates aufgebracht werden und auf einem Abschnitt des ersten und zweiten dotierten Bereiches und in ohmschem Kontakt damit liegen, um einen elektrischen Kurzschluß dazwischen zu bilden. In einer bevorzugten Ausführungsform ist das dritte Fenster von gleicher Ausdehnung wie das erste Fenster, und bei einer weiteren bevorzugten Ausführungsform ist das dritte Fenster von gleicher Ausdehnung wie das erste und zweite Fenster.
Die vorliegende Erfindung schafft so ein verbessertes Verfahren zum Herstellen selbstausgerichteter Halbleiterelemente. Im be­ sonderen kann das verbesserte Verfahren zum Herstellen von Halb­ leiterelementen nach der vorliegenden Erfindung dazu benutzt werden, irgend eines einer Vielfalt von Halbleiterelementen mit isolierter Steuerelektrode, wie Transistoren mit isolierter Steuerelektrode, gesteuerte MOS-Thyristoren und MOSFETs herzu­ stellen. Das verbesserte Herstellungsverfahren gestattet die Herstellung von Elementen, bei denen die verschiedenen Bereiche genau ausgerichtet sind, um zu vermeiden, daß Toleranzzonen in­ nerhalb der Bereiche eingerichtet werden müssen und zu vermeiden, Bereiche größerer Abmessungen herzustellen, als notwendig wäre, um eine Toleranz für Fehlausrichtung zwischen aufeinanderfolgen­ den Masken zu erhalten. Die vorliegende Erfindung gestattet das Herstellen von Elementen mit engen Toleranzgrenzen. Außerdem ge­ stattet das Verfahren zum Herstellen von Halbleitern mit isolier­ ter Steuerelektrode nach der vorliegenden Erfindung die voll­ ständige Ausnutzung des verfügbaren Halbleitermaterials und so­ mit eine maximale Leistungsfähigkeit der in den verschiedenen Chips gebildeten Elemente.
Kurze Beschreibung der Zeichnung
Die Erfin­ dung kann, sowohl hinsichtlich ihrer Organisation als auch eines Betriebsverfahrens zusammen mit weiteren Merkmalen, Aufgaben und Vorteilen des verbesserten Verfahrens zum Herstellen selbstausgerichteter Halbleiterelemente mit isolierter Steuer­ elektrode am besten verstanden werden durch Bezugnahme auf die folgende detaillierte Beschreibung in Verbindung mit der Zeichnung, in der:
Fig. 1a bis 1f Darstellungen aufeinanderfolgender Stufen einer ersten bevorzugten Ausführungsform eines Verfahrens zum Herstellen eines selbst­ ausgerichteten Halbleiterelementes mit iso­ lierter Steuerelektrode gemäß der vorliegen­ den Erfindung sind;
Fig. 2a bis 2g Darstellungen aufeinanderfolgender Stufen einer zweiten bevorzugten Ausführungsform eines Verfahrens zum Herstellen eines selbst­ ausgerichteten Halbleiterelementes mit iso­ lierter Steuerelektrode gemäß der vorliegen­ den Erfindung sind;
Fig. 3a bis 3e Darstellungen aufeinanderfolgender Stufen einer dritten bevorzugten Ausführungsform eines Verfahrens zum Herstellen eines selbst­ ausgerichteten Halbleiterelementes mit iso­ lierter Steuerelektrode gemäß der vorliegen­ den Erfindung sind und
Fig. 4a bis 4c Darstellungen aufeinanderfolgender Stufen einer anderen bevorzugten Ausführungsform eines Verfahrens zum Herstellen eines selbst­ ausgerichteten Halbleiterelementes mit iso­ lierter Steuerelektrode gemäß der vorliegen­ den Erfindung sind.
Detaillierte Beschreibung der bevorzugten Ausführungsformen
Das bevorzugte Verfahren zum Herstellen des selbstausgerichteten Halbleiterelementes mit isolierter Steuerelektrode nach der vor­ liegenden Erfindung ist anwendbar auf einen weiten Bereich von Halbleiterelementen, die aus einer Vielfalt von Halbleitermate­ rialien hergestellt werden können. Die folgende Beschreibung offenbart mehrere bevorzugte Ausführungsformen des verbesserten Verfahrens zum Herstellen selbstausgerichteter Halbleiterelemen­ te der vorliegenden Erfindung, wie sie in einem Siliziumsubstrat verwirklicht sind, weil Siliziumelemente oder in Siliziumsub­ straten hergestellte Elemente die überwältigende Mehrheit der derzeit erhältlichen Halbleiterelemente ausmachen. Die häufig­ sten Anwendungen der vorliegenden Erfindung schließen daher Siliziumsubstrate ein. Trotzdem ist es beabsichtigt, daß die hierin offenbarte Erfindung auch in anderen Halbleitermateria­ lien angewendet werden kann, wie Germanium oder Galliumarsenid, und das Verfahren nach der vorliegenden Erfindung ist gleicher­ maßen anwendbar auf diese anderen Halbleitertechnologien. Die Anwendung der vorliegenden Erfindung sollte daher nicht auf in Siliziumsubstraten hergestellte Elemente und die offenbarten Techniken beschränkt werden, sondern auch solche Elemente um­ fassen, die in irgendeinem Halbleitermaterial und mittels äqui­ valenter Techniken hergestellt worden sind.
Während die vorliegende Beschreibung eine Anzahl bevorzugter Aus­ führungsformen erläutert, die auf Halbleiterelemente mit drei Bereichen und isolierter Steuerelektrode gerichtet sind, sollen diese Offenbarungen jedoch als veranschaulichende Beispiele der bevorzugten Ausführungsformen der vorliegenden Erfindung und nicht als Beschränkungen des Rahmens oder der Anwendbarkeit der vorliegenden Erfindung betrachtet werden. Während außerdem die dargestellten Beispiele das verbesserte Verfahren zum Herstellen eines selbstausgerichteten Halbleiterelementes mit isolierter Steuerelektrode im Zusammenhang mit einem Transistor mit iso­ lierter Steuerelektrode oder IGT erläutert, ist doch erkannt worden, daß die vorliegende Erfindung Anwendbarkeit aufweist auf andere Halbleiterelemente mit isolierter Steuerelektrode, ein­ schließend Oberflächen-Feldeffekt-Transistoren (MOSFETs) und gesteuerte MOS-Thyristoren (MCTs), aber nicht beschränkt auf diese. Während die vorliegende Erfindung für die präzise Aus­ richtung verschiedener Bereiche der Elemente sorgt, um, zum Beispiel, die Einrastschwelle eines bestimmten Elementes zu er­ höhen, ist auch erkannt worden, daß das Verfahren nach der vor­ liegenden Erfindung für weiteren Nutzen sorgt, der die genaue Ausrichtung der dotierten Bereiche des Elementes begleitet, einschließ­ lich einer verminderten Zellgröße und einer verminderten Zell­ wiederholungsdistanz, die ebenfalls zu einer verbesserten Zell­ dichte und einer verbesserten Stromdichte führen kann.
In Anbetracht der Beziehungen der in den Fig. 1 bis 4 veran­ schaulichten Elemente wurden entsprechende Bereiche, Schichten und Teile mit der gleichen Bezugsziffer versehen, um das Ver­ stehen der Beschreibung der vorliegenden Erfindung zu unter­ stützen. Verschiedene Abschnitte der Halbleiterelemente wurden nicht maßstabgetreu gezeichnet. Gewisse Abmessungen wurden mit Bezug auf andere Abmessungen vergrößert, um eine klarere Dar­ stellung und ein besseres Verstehen der vorliegenden Erfindung zu gewährleisten. Obwohl für die Zwecke der Darstellung der be­ vorzugten Ausführungsform des verbesserten Verfahrens zum Her­ stellen eines selbstausgerichteten Halbleiterelementes mit iso­ lierter Steuerelektrode gemäß der vorliegenden Erfindung jede besondere Ausführungsform mit spezifischen P- und N-Bereichen gezeigt worden ist, sollte dem Fachmann klar sein, daß die vor­ liegende Lehre gleichermaßen anwendbar ist auf Halbleiterelemen­ te mit isolierter Steuerelektrode, bei denen die Leitfähigkeiten der verschiedenen dotierten Bereiche umgekehrt worden sind, um, zum Bei­ spiel, das Gegenstück des Elementes zu schaffen. Obwohl die dar­ gestellten Ausführungsformen in zweidimensionalen Querschnitts­ ansichten gezeigt sind, sollte klar sein, daß diese Bereiche nur Darstellungen eines Abschnittes einer einzelnen Zelle eines Ele­ mentes sind, das zusammengesetzt ist aus einer Vielzahl von Zel­ len, die in einer dreidimensionalen Struktur angeordnet sind. Wenn diese Bereiche daher in tatsächlichen Elementen hergestellt werden, dann umfassen sie eine Vielzahl von Bereichen mit drei Abmessungen umfassend Länge, Breite und Tiefe, die durch Rotieren des dargestellten zweidimensionalen Elementes um eine vertikale Achse durch das Zentrum des zweiten Abschnittes 30 der ersten Schutzschicht 14, die weiter unten erläutert wird, dargestellt werden können.
In Fig. 1 ist eine bevorzugte Ausführungsform des Verfahrens zum Herstellen eines selbstausgerichteten Halbleiterelementes gemäß der vorliegenden Erfindung in aufeinanderfolgenden Stufen in den Fig. 1a bis 1g veranschaulicht. Zuerst wird eine erste Halbleiterschicht oder ein Substrat 10 bereitgestellt, das eine Siliziumscheibe mit einer Dicke von etwa 0,5 mm, einem spezifi­ schen Widerstand von etwa 5 Ohm/cm und eine Dotierung bis zu einer Konzentration von etwa 1015 Trägern/cm3 eines entgegenge­ setzten Leitfähigkeitstyps, der als N-Leitfähigkeit dargestellt ist, umfaßt. Das Substrat 10 kann alternativ eine teilweise be­ arbeitete Halbleiterscheibe sein, die mehrere Schichten des einen oder anderen Leitfähigkeitstyps umfaßt. Eine erste Schutzschicht 14 wird auf dem Substrat 10 angebracht, wie in Fig. 1a gezeigt. Gemäß einer Ausführungsform kann die erste Schutzschicht 14 eine erste isolierende Schicht 16, die zum Beispiel ein natürliches Oxid umfassen kann, eine Steuerelektrodenschicht 18, wie Poly­ silizium, die auf die erste isolierende Schicht 16 aufgebracht ist und eine zweite isolierende Schicht 20 umfassen, die die Steuerelektrode 18 in einer Umhüllung einschließt, die die erste und die zweite Isolierschicht 16 und 20 umfaßt. Die zweite iso­ lierende Schicht 20 kann ein natürliches Oxid des Polysilizium- Steuerelektroden-Materials sein. Eine Nitridschicht 22 kann auch auf der zweiten isolierenden Schicht 20 vorgesehen sein. Ein erstes Fenster 25, das zum Beispiel ringförmig sein kann, wird durch einen ersten Abschnitt der ersten Schutzschicht 14 hin­ durch geöffnet, die entfernt worden ist, um einen ersten Ab­ schnitt 27 der Oberfläche des Substrates 10 freizulegen und einen zweiten zentralen Abschnitt 30 der ersten Schutzschicht 14 und einen nicht freigelegten Abschnitt 31 der Oberfläche des Substrates 10 darunter zu begrenzen. Das erste Fenster 25 be­ grenzt auch einen dritten Abschnitt 32 der ersten Schutzschicht 14 und einen dritten Abschnitt 32a der Oberfläche des Substrates 10 darunter, die außerhalb des ersten Fensters 25 liegen. Das erste Fenster 25 unterteilt so die erste Schutzschicht 14 in drei separate Abschnitte und das Substrat 10 darunter in drei separate Zonen.
Photolithographische Techniken können in Kombination mit Abbil­ dungsmaterialien, wie äußeren Masken, benutzt werden, um photo­ lithographisch eine Maske auf der oberen Oberfläche 15 der ersten Schutzschicht 14 zu begrenzen, die entwickelt werden kann, um den Abschnitt der ersten Schicht 14 zu definieren, durch den das erste Fenster 25 geöffnet wird. Danach kann man ein Ätzmit­ tel, wie ein reaktives Ionenätzmittel benutzen, um durch die Nitrid-, Metall- und Oxidschichten 22, 20, 18 und 16 hindurch zu ätzen, die die erste Schutzschicht 14 bilden, wobei man die in Fig. 1a gezeigte Struktur erhält.
Nachdem das erste Fenster 25 geöffnet und ein erster Abschnitt 27 des Substrates 10 freigelegt worden ist, kann ein erstes Do­ tieren des Substrates 10 durch das erste Fenster 25 hindurch er­ folgen, um einen ersten dotierten Bereich 35 zu bilden. Bei der Herstel­ lung eines MOSFET-Elementes benutzt man vorzugsweise eine starke Konzentration eines langsam diffundierenden Materials eines ent­ gegengesetzten Leitfähigkeitstyps, wie Arsen, in Kombination mit üblichen Implantations- oder Diffusionstechniken, um den ersten stark dotierten Bereich 35 entgegengesetzten Leitfähig­ keitstyps zu bilden, der als N-leitender Bereich gezeigt ist.
Danach wird, wie in Fig. 1b gezeigt, eine zweite Schutzschicht 36 im ersten Fenster 25 auf dem ersten Bereich 35 auf dem ersten freigelegten Oberflächenabschnitt 27 des Halbleitersubstrates 10 gebildet. Die zweite Schutzschicht 36 kann zum Beispiel ein na­ türliches Oxid, wie Siliziumdioxid, im Falle eines Siliziumsub­ strates sein. Es ist besonders bevorzugt, daß sich das Material der zweiten Schutzschicht 36 von den Materialien der ersten Schutzschicht 14 oder mindestens dem Material, das die freige­ legten Oberflächen davon bildet, unterscheidet. In dem darge­ stellten Beispiel umfaßt die obere Oberfläche 15 eine Nitrid­ schicht 22.
Dieses Kriterium muß erfüllt werden, um zu gestatten, daß das Material entweder der ersten Schutzschicht 14 oder der zweiten Schutzschicht 36 entfernt werden kann, ohne daß das andere ent­ fernt wird. Die erste Schutzschicht 14 kann man somit als selektiv ätzbar mit bezug auf die zweite Schicht 36 oder umge­ kehrt bezeichnen.
In Fig. 1c kann man zum Öffnen eines zweiten Fensters ohne Ent­ fernen des dritten Abschnittes 32 der ersten Schutzschicht 14, der außerhalb des ersten Fensters 25 vorhanden ist, eine Photo­ lackschicht 33 auf die Oberfläche des Elementes aufbringen, die die erste und die zweite Schutzschicht abdeckt. Danach kann man eine nicht dargestellte lose passende Maske benutzen, um den Teil der Photolackschicht 33 zu entfernen, der über dem zweiten zentralen Abschnitt 30 der ersten Schutzschicht 14 und einem Abschnitt der zweiten Schutzschicht 36 liegt.
Dann wird, wie in Fig. 1d gezeigt, ein zweites Fenster 37 durch den zweiten Abschnitt 30 der ersten Schutzschicht 14 geöffnet, um den zuvor nicht freigelegten zweiten Abschnitt 31 des Sub­ strates 10 freizulegen, indem man zum Beispiel selektive Ätzmit­ tel benutzt, die mit dem Material der ersten Schuhschicht 14 reagieren und dieses entfernen, nicht aber das gesamte Material der zweiten Schutzschicht 36. Im dargestellten Beispiel umfaßt die zweite Schutzschicht 36 Siliziumdioxid, während die erste Schutzschicht 14 eine Siliziumnitridschicht 22 auf einer Oxid­ schicht 20 umfaßt, die sich auf einer Polysilizium-Steuerelek­ trodenschicht 18 befindet, die wiederum auf einer Siliziumoxid­ schicht 16 liegt. Der zweite Abschnitt 30 der ersten Isolier­ schicht 14 kann dann entfernt werden, indem man Ätzmittel der reaktiven Ionenart benutzt, um ein zweites Fenster 37 zu öffnen, wobei man nur den zweiten Abschnitt 30 der ersten Schutzschicht 14 entfernt.
Danach erfolgt ein zweites Dotieren durch das zweite Fenster 37 in den zweiten Abschnitt 31 der Oberfläche des Substrates 10, um einen zweiten dotierten Bereich 38 des einen Leitfähigkeitstyps zu bilden, der als P+-Bereich dargestellt ist. Bei einer bevor­ zugten Ausführungsform erfolgt das zweite Dotieren durch Anwen­ den einer starken Konzentration eines rasch diffundierenden Materials des einen Leitfähigkeitstyps, wie Bor, in Kombination mit üblichen Implantations- oder Diffusionstechniken.
Danach wird, wie in Fig. 1e dargestellt, die Photolackschicht 33 abgezogen, woraufhin die zweite Schutzschicht 36 entfernt werden kann, zum Beispiel mittels einer Ätzlösung aus gepuffer­ ter Chlorwasserstoffsäure, um den ersten und zweiten Abschnitt 27 und 31 der Oberfläche des Substrates 10 und den darin ge­ bildeten ersten und zweiten Bereich 35 und 38 freizulegen. Dann kann man ein drittes Dotieren ausführen mit einer geringen Kon­ zentration eines rasch diffundierenden Dotierungsmittels des einen Leitfähigkeitstyps, wie Bor, um einen dritten dotierten Bereich 40 des einen Leitfähigkeitstyps zu bilden. Eine Kontaktelektrode 60, wie sie in Fig. 1f gezeigt ist, kann in üblicherweise in ohmschem Kontakt mit dem ersten und zweiten dotierten Bereich 35 und 38 des Elementes aufgebracht werden, um den Übergang zwischen dem zweiten und ersten dotierten Bereich kurzzuschließen und zu verhindern, daß dieser Übergang in Durchlaßrichtung vorgespannt wird.
Bei der Ausführungsform der vorliegenden Erfindung mit isolier­ ter Steuerelektrode, wie sie in Fig. 1f dargestellt ist, wird der leicht dotierte dritte Bereich 40 derart gebildet, daß sich ein Abschnitt 41 des dritten Bereiches 40 unter die erste Schutzschicht 14 erstreckt. Der Abschnitt 41 des dritten Berei­ ches, der sich unter die erste Schutzschicht 14 erstreckt, kann als Kanalabschnitt 41 bezeichnet werden, da die Steuerelektrode 18 bei Anlegen eines geeignet vorgespannten Potentials einen Kanal innerhalb des Kanalabschnittes 41 des dritten dotierten Bereiches 40 bildet, um den Fluß von Trägern gegengesetzten Leitfähig­ keitstyps zwischen dem ersten dotierten Bereich 35 und dem Substrat 10 zu erleichtern. Der Kanalbereich 41 kann unter der ersten Schutz­ schicht 14 gebildet werden durch Dotieren des zweiten Bereiches 38 mit einem Material, das seitlich unter die erste Schutz­ schicht 14 sowie vertikal nach unten in das Substrat 10 diffun­ diert. Es ist bevorzugt, daß die erste Schutzschicht 14 den Kanalbereich 41 überlappt und an diesen anstößt. Weiter ist es bevorzugt, daß die erste Schutzschicht 14 den gesamten Umfang des Kanalbereiches 41 überlappt.
Es ist auch bevorzugt, daß das erste Fenster 25 sowie der erste, zweite und dritte dotierte Bereich des Elementes einen kreisförmigen ho­ rizontalen Querschnitt aufweisen.
Es ist darauf hinzuweisen, daß mit dem erfindungsgemäßen Verfah­ ren der selbstausgerichteten Herstellung eines Halbleiterelemen­ tes mit isolierter Steuerelektrode der erste Source-Bereich 35 in einer genauen und vorbestimmten Beziehung mit bezug auf den zweiten und dritten dotierten Bereich 38 und 40, die im folgenden auch als Basisbereich 38 bzw. Basisanhangbereich 40 bezeichnet werden, angeordnet worden ist. Der erste dotierte Bereich 35 in Kombination mit dem Substrat 10 bestimmt einen Kanalbereich 41 im dritten dotierten Bereich 40, der unter der ersten Schutzschicht 14 angeordnet ist, die auch als isolierte Steuerelektrode ausgebildet ist. Die Trennung zwischen dem ersten dotierten Bereich 35 und dem Substrat 10, oder alter­ nativ die Breite des dritten dotierten Bereiches 40 nahe der Substratober­ fläche begrenzt die Kanallänge. Entsprechend ist die genaue Aus­ richtung zwischen dem ersten, zweiten und dritten dotierten Bereich 35, 38 und 40 erwünscht.
Außerdem wurde der stark dotierte zweite Bereich 38 geschaffen, um den Spannungsabfall längs des PN-Überganges zwischen dem ersten Bereich 35 und dem zweiten bzw. dritten Bereich 38 bzw. 40 zu minimieren und außerdem die Möglichkeit zu minimieren, daß ein Spannungsabfall von mehr als 0,7 Volt längs des Übergan­ ges von Ladungsträgern des einen Leitfähigkeitstyps, die im zwei­ ten bzw. dritten Bereich 38 bzw. 40 zu einer kurzschließenden Elektrode 60 fließen, entwickelt werden kann. Ein Spannungsab­ fall von mehr als etwa 0,7 Volt längs dieses Überganges würde den inhärenten und parasitären NPN-Transisistor aktivieren, der durch den ersten dotieren Bereich 35, den zweiten/dritten dotieren Bereich 38/40 und das Substrat gebildet ist. Die unerwünschte Aktivierung dieses parasitären Transistors ist weniger wahrscheinlich ge­ macht worden durch Bilden verschiedener Elementflächen in ge­ nauer Beziehung zueinander. Diese präzise Ausrichtung wurde möglich durch die Anwendung einer einzigen ringförmigen Maske, die mittels photolithographischer Techniken auf der ersten Schutzschicht 14 gebildet wurde. Die relative Größe, Tiefe und Beziehung des ersten, zweiten und dritten dotierten Bereiches 35, 38 und 40 ist jedoch nicht nur von der Konfiguration der Maske abhän­ gig, sondern auch von der Auswahl geeigneter Dotierungsmateria­ lien und den Verfahrensbedingungen, unter denen diese Dotie­ rungsmaterialien angewendet werden. Viele der Herstellungspara­ meter ändern sich in Abhängigkeit von der Art und Leitfähigkeit des Elementes, das man herzustellen wünscht. Die Wirkung die­ ser verschiedenen Verfahrensparameter bei der Bildung verschie­ dener Bereiche des Elementes sind in dem größten Teil der der­ zeitigen Literatur erläutert und gut bekannte Texte schließen z. B. ein "The Physics and Technology of Semiconductor Devices" von A. S. Grove, John Viley & Son, 1957 sowie "Quick Reference Manual for Silicon Integrated Circuit Technology" von Beadle et al., John Wiley & Sons, 1985. Bei einer bevorzugten Ausfüh­ rungsform der vorliegenden Erfindung können jedoch die folgenden etwaigen Verfahrensparameter benutzt werden:
Bereich des Elementes
Parameter
Erste Oxidschicht 16 (Dicke) 100 nm
Steuerelektrode 18 (Dicke) 1 µm
Zweite Isolation 20 400 nm
Nitridschicht 100 nm
Erster Bereich 1017 Atome/cm3 Dotierungsmittel
Zweiter Bereich 1017 Atome/cm3 Dotierungsmittel
Dritter Bereich 1015 Atome/cm3 Dotierungsmittel
Zweite Schutzschicht 400 nm.
In den Fig. 2a bis 2f ist eine andere bevorzugte Ausführungs­ form des selbstausgerichteten Verfahrens zum Herstellen eines Halbleiterelementes gemäß der vorliegenden Erfindung mit isolier­ ter Steuerelektrode dargestellt. Bei dieser anderen Ausführungs­ form wird zuerst ein erstes Fenster 25 geöffnet, wobei ein erster Abschnitt der ersten Schutzschicht 14 umfangsmäßig einen zweiten Abschnitt 30 der ersten Schutzschicht 14 und einen zentralen, nicht freigelegten Abschnitt 31 der Oberfläche des Substrates 10 darunter begrenzt. Das erste Fenster begrenzt auch einen dritten Abschnitt der ersten Schutzschicht, der sich außerhalb des ersten Fensters 25 befindet. Eine zweite Schutzschicht 36 wird anfäng­ lich in dem ersten Fenster 25 gebildet. Der zweite Abschnitt 30 der ersten Schutzschicht 14 wird entfernt, so daß der tiefe P+-Basisbereich 38 und nachfolgend der P--Basisanhangbereich 40 und schließlich der erste N+-Source-Bereich 35 gebildet werden kann. Dieses alternative bevorzugte Verfahren der selbstausge­ richteten Herstellung eines isolierten Halbleiterelementes hat gegenüber den vorher im Zusammenhang mit den Fig. 1a bis 1f beschriebenen Stufen die Stufen, mit der der Basis- und Source- Bereich des Elementes gebildet werden, umgeordnet.
Mehr im besonderen umfaßt dieses andere bevorzugte Verfahren der selbstausgerichteten Herstellung von Halbleiterelementen, wie es in Fig. 2a veranschaulicht ist, die Stufen des Bereitstellens eines Halbleitersubstrates 10 und des Überziehens einer Oberflä­ che des Substrates mit einer ersten Schutzschicht 14. Ein erstes Fenster 25 wird durch die erste Schutzschicht 14 hindurch geöff­ net, um einen ersten Abschnitt 27 der Oberfläche des Substrates 10 freizulegen und umfangsmäßig einen zweiten Abschnitt 30 der ersten Schutzschicht 14 zu begrenzen. Das erste Fenster 25 be­ grenzt auch einen dritten Abschnitt 32 der ersten Schutzschicht 14, der außerhalb des ersten Fensters liegt.
Nachfolgend wird, wie in Fig. 2b gezeigt, eine zweite Schutz­ schicht 36 aus einem Material innerhalb des ersten Fensters 25 geschaffen, das sich von dem Material der ersten Schutzschicht 14 unterscheidet, wie ein natürliches Oxid. Eine Photolack­ schicht 33 kann dann auf dem dritten Abschnitt 32 der ersten Schutzschicht 14 und einem Abschnitt der zweiten Schutzschicht 36 unter Verwendung einer lose passenden Maske aufgebracht wer­ den. Ein differentielles Ätzmittel wird dann benutzt, um ein zweites Fenster 37, wie in Fig. 2c gezeigt, durch den gesamten zweiten Abschnitt 30 der ersten Schutzschicht 14 hindurch zu öffnen, um den zweiten Abschnitt 31 der Oberfläche des Substra­ tes 10 freizulegen. Ein erstes Dotieren des Substrates 10 er­ folgt mit Trägern des einen Leitfähigkeitstyps, um den Basis­ bereich 38 zu bilden, der als tiefer P+-Bereich dargestellt ist. Danach bildet man, wie in Fig. 2d gezeigt, eine dritte Schutz­ schicht 45 im zweiten Fenster 37, zum Beispiel durch Aufwachsen eines natürlichen Nitrids, wie Siliziumnitrid Si3N4, darin.
Danach wird das in Fig. 2e gezeigte dritte Fenster durch den Bereich des ersten Fensters 25 hindurch geöffnet, indem man, zum Beispiel, mit einem geeigneten selektiven Ätzmittel die vorher gebildete zweite Schutzschicht 36 entfernt, um den ersten Abschnitt 27 der Oberfläche des Substrates 10 einschließ­ lich der Oberflächenabschnitte des Basisbereiches 38 und des undotierten Substrates 10 freizulegen. Dann erfolgt ein zweites Dotieren durch das dritte Fenster, um einen wenig dotierten Basisanhangbereich 40 des einen Leitfähigkeitstyps zu bilden, der in Fig. 2e als wenig dotierte P--Basisverlängerung darge­ stellt ist. Danach kann ein drittes Dotieren mit einem Material entgegengesetzten Leitfähigkeitstyps durch das gleiche dritte Fenster erfolgen, um den Source-Bereich 35 zu bilden, der als stark dotierter N+-Leitfähigkeit aufweisender Bereich gezeigt ist.
Eine vierte Schutzschicht 50, die in Fig. 2f gezeigt ist und vorteilhafterweise ein natürliches Oxid umfaßt, wie Silizium­ dioxid, kann im dritten Fenster aufgewachsen werden.
Nachfolgend kann ein viertes Fenster 55 durch die dritte Schutz­ schicht 45, die innerhalb des zweiten Fensters 37 angeordnet ist, zum Beispiel durch Anwenden eines selektiven Ätzmittels geöffnet werden, um die dritte Schutzschicht 45 zu entfernen und einen Abschnitt von Basis-, Basisanhang- und Source-Bereich 38, 40 und 35 zu entfernen, wie in Fig. 2f gezeigt. Bei einer bevorzugten Ausführungsform wird eine nicht gezeigte Metallisie­ rungsschicht innerhalb des vierten Fensters 55 aufgebracht, um den Source-Bereich 35 mit dem Basisbereich 38/40 des Elementes kurzzuschließen und dabei die Wahrscheinlichkeit zu verringern, daß der parasitäre Transistor anschaltet und das Element in anderer Weise arbeiten läßt als in einer bevorzugten Weise.
Bei einer anderen bevorzugten Ausführungsform des Verfahrens, das in Fig. 2 veranschaulicht ist, wird die Basisdiffusion wie in Fig. 2c gezeigt durchgeführt, um den P+-Basisbereich 38 zu bilden, wobei man mit einer besonders starken Oberflächenkon­ zentration arbeitet. Die dritte Schutzschicht 45 der Fig. 2d ist nicht vorgesehen. Stattdessen wird die zweite Schutzschicht 36 entfernt, um den ersten und zweiten Abschnitt 27 und 31 der Oberfläche des Substrates 10 freizulegen. Ein erstes Dotieren erfolgt mit einer geringen Konzentration eines rasch diffundie­ renden Materials des einen Leitfähigkeitstyps, wie Bor, um den Basis­ anhangbereich 40 zu bilden. Ein anderes Dotieren erfolgt mit einer starken Konzentration eines langsam diffundierenden Mate­ rials entgegengesetzten Leitfähigkeitstyps, um den N+-Source- Bereich 35 zu bilden. Das Dotieren des N+-Source-Bereiches er­ folgt vorzugsweise durch Implantation, um eine geringe Ober­ flächenkonzentration entgegengesetzter Leitfähigkeit zu erhal­ ten, um ein unangemessenes Vermindern der Fähigkeit der ohmschen Verbindung des zentralen P+-Bereiches 38 zu vermeiden. Die Struktur der Fig. 2g würde mit Ausnahme der vierten Schutz­ schicht 50 erhalten werden, die nicht vorhanden zu sein braucht.
Wie bereits erwähnt, stehen die Parameter der verschiedenen Do­ tierungskonzentrationen und Temperaturen beim Herstellen der Elemente in enger Beziehung zur Art des Elementes, das man schließlich erhalten möchte, und es ist daher schwierig, eine einzige Ausführungsform oder einen Bereich von Elementen anzu­ geben, die eine bevorzugte Ausführungsform der vorliegenden Er­ findung bilden. Es wurde jedoch erkannt, daß befriedigende Halbleiterelemente mit isolierter Steuerelektrode hergestellt werden können, indem man die folgenden etwaigen Parameter bei der Herstellung dieser Elemente anwendet:
Element
Parameter
Erste Oxidschicht 16 100 nm
Steuerelektrode 18 1 µm
Zweite Isolation 20 400 nm
Nitridschicht 22 100 nm
Erster Bereich 1017 Atome/cm3 Dotierungsmittel
Zweiter Bereich 1015 Atome/cm3 Dotierungsmittel
Dritter Bereich 1017 Atome/cm3 Dotierungsmittel
Zweite Schutzschicht 400 nm
Dritte Schutzschicht 100 nm.
In Fig. 3 ist eine andere bevorzugte Ausführungsform der vor­ liegenden Erfindung dargestellt, bei der mit einem anderen Ver­ fahren ein erstes Fenster 25 gebildet wird, wo sich ein erster Abschnitt der ersten Schutzschicht 14 befand, um einen ersten Abschnitt 27 der Oberfläche des Halbleitersubstrates 10 freizu­ legen und umfangsmäßig einen zweiten Abschnitt 30 der Schutz­ schicht 14 und einen nicht freigelegten Abschnitt 31 der Ober­ fläche des Substrates darunter zu begrenzen. Anfänglich werden leicht dotierte Basisbereichanhänger 40, danach der stark do­ tierte tiefe Basisbereich 38 und schließlich der stark dotierte Source-Bereich 35 gebildet.
Bei dieser anderen bevorzugten Ausführungsform des Verfahrens zum Herstellen eines Halbleiterelementes mit isolierter Steuer­ elektrode gemäß der vorliegenden Erfindung wird ein Halbleiter­ substrat 10 bereitgestellt mit einem spezifischen Widerstand von etwa 5 Ohm/cm. Eine erste Schutzschicht 14, wie eine Nitrid­ schicht, wird auf dem Substrat 10 gebildet und ein erstes Fen­ ster 25 durch einen ersten Abschnitt der ersten Schutzschicht 14 geöffnet, um den ersten Abschnitt 27 der Oberfläche des Sub­ strates 10 freizulegen und umfangsmäßig einen zweiten Abschnitt 30 der ersten Schuhschicht 14 und einen zweiten zentralen, nicht freigelegten Abschnitt 31 in der Oberfläche des Substrates 10 zu begrenzen. Das erste Fenster 25 begrenzt auch einen dritten Abschnitt 32 der ersten Schutzschicht 14, die außerhalb des ersten Fensters 25 liegt. Ein erstes Dotieren erfolgt durch das erste Fenster 25, indem man zum Beispiel eine geringe Konzentra­ tion eines rasch diffundierenden Materials des einen Leitfähigkeits­ typs, wie Bor, benutzt, um den Basisanhangbereich 40 des einen Leit­ fähigkeitstyps zu bilden. Es ist bevorzugt, daß sich der Basis­ anhangbereich 40 unter die erste Schutzschicht 14 erstreckt, um einen Kanalbereich des Elementes zu bilden. Dann wird eine zwei­ te Schutzschicht 36, wie eine selektiv ätzbare natürliche Oxidschicht, innerhalb des ersten Fensters 25 gebildet, und sie kann zum Beispiel während des Einbringens des Basisbereiches 40 aufgewachsen werden.
Danach kann, wie in Fig. 3b gezeigt, eine Photolack-Maskierungs­ schicht 33, wie sie oben erläutert wurde, über dem dritten Ab­ schnitt 32 der ersten Schutzschicht 14 und einem Abschnitt der zweiten Schutzschicht 36 gebildet werden, um zu gestatten, daß der zweite Abschnitt 30 der ersten Schutzschicht 14 ohne Ent­ fernen des dritten Abschnittes 32 entfernt wird. Danach werden selektive Ätztechniken angewendet, um ein zweites Fenster 37 durch den gesamten zweiten Abschnitt 30 der ersten Schutz­ schicht 14 zu öffnen, um den umfangsmäßig begrenzten zentralen, zuvor nicht freigelegten zweiten Abschnitt 31 der Oberfläche des Substrates 10 freizulegen. Ein zweites Dotieren erfolgt durch das zweite Fenster 37, um einen Basisbereich 38 zu bilden, indem man zum Beispiel übliche Implantations- oder Diffusions­ techniken unter Verwendung einer starken Konzentration eines rasch diffundierenden Materials des einen Leitfähigkeitstyps, wie Bor, benutzt. Sollte die Photolackschicht noch nicht ent­ fernt worden sein, kann sie entfernt werden.
Dann bringt man eine dritte Schutzschicht 45, wie in Fig. 3c gezeigt, die vorteilhafterweise eine selektiv ätzbare Ni­ tridschicht sein kann, im Bereich des zweiten Fensters 37 auf.
Danach wird, wie in Fig. 3d gezeigt, ein drittes Fenster 48 durch den Bereich des ersten Fensters 25 hindurch geöffnet, indem man zum Beispiel die zweite Schutzschicht 36 mit einem geeigneten Ätzmittel, wie einer gepufferten Fluorwasserstoff­ säure, entfernt, um einen Abschnitt des ersten Teiles 27 der Oberfläche des Substrates 10 wieder freizulegen. Das dritte Fenster 48 begrenzt umfangsmäßig die dritte Schutzschicht 45. Daraufhin wird, wie in Fig. 3d gezeigt, eine starke Konzentra­ tion eines Dotierungsmittels entgegengesetzten Leitfähigkeits­ typs, wie Phosphor, durch das dritte Fenster 48 eingeführt, um den Source-Bereich 35 als stark dotierten Bereich entgegenge­ setzten Leitfähigkeitstyps zu bilden, der als ein N+-Bereich dargestellt und in selbstausgerichteter Genauigkeit innerhalb des leicht dotierten P-Basisanhangbereiches 40 und des stark dotierten P-Basisbereiches 38 angeordnet ist. Die dritte Schutz­ schicht 45 wird dann mit einem geeigneten Ätzmittel entfernt und man erhält die in Fig. 3e dargestellte Struktur.
Es wurde festgestellt, daß ein befriedigendes Halbleiterelement mit isolierter Steuerelektrode, hergestellt gemäß dem Verfahren der selbstausgerichteten Herstellung nach der vorliegenden Er­ findung, unter Anwendung der folgenden etwaigen Verfahrenspara­ meter erhalten werden kann:
Element
Parameter
Erste Oxidschicht 16 100 nm
Steuerelektrode 18 1 µm
Abschlußisolation 20 400 nm
Nitridschicht 22 100 nm
Erster Bereich 1015 Atome/cm3 Dotierungsmittel
Zweiter Bereich 1017 Atome/cm3 Dotierungsmittel
Dritter Bereich 1017 Atome/cm3 Dotierungsmittel
Zweite Schutzschicht 400 nm
Dritte Schutzschicht 100 nm.
Eine weitere bevorzugte Ausführungsform des Verfahrens zum Her­ stellen eines selbstausgerichteten Halbleiterelementes gemäß der vorliegenden Erfindung ist in aufeinanderfolgenden Stufen in den Fig. 4a bis 4c dargestellt. Anfänglich wird ein Halbleiter­ substrat 10, das eine Siliziumscheibe mit einer Dicke von etwa 0,5 mm und einem spezifischen Widerstand von etwa 5 Ohm/cm auf­ weisen kann und bis zu einer Konzentration von etwa 1015 Trägern/­ cm3 entgegengesetzten Leitfähigkeitstyps dotiert ist, die als N-leitende Träger dargestellt sind, geschaffen, wie in Fig. 4a gezeigt. Eine erste Schutzschicht 14, wie eine Nitridschicht, wird auf das Substrat 10 aufgebracht. Bei einer bevorzugten Ausführungsform eines Halbleiterelementes der vorliegenden Er­ findung mit isolierter Steuerelektrode kann die erste Schutz­ schicht 14 eine erste isolierende Schicht 16 umfassen, die zum Beispiel ein natürliches Oxid ist, weiter eine Steuerelektrode 18, wie Polysilizium, das auf der ersten isolierenden Schicht 16 angeordnet ist und eine zweite isolierende Schicht 20 auf der Steuerelektrode 18. Die zweite isolierende Schicht kann ein natürliches Oxid des Polysilizium-Steuerelektroden-Materials sein. Eine passivierende Schicht, wie eine Nitridschicht 22, wird auf der zweiten isolierenden Schicht 20 angeordnet.
Ein erstes Fenster 25 wird durch einen ersten Abschnitt der ersten Schutzschicht 14 hindurch geöffnet, um einen ersten Ober­ flächenabschnitt 27 des Substrates 10 freizulegen und umfangs­ mäßig einen zweiten zentralen Abschnitt 30 der ersten Schutz­ schicht 14 und einen nicht freigelegten Oberflächenabschnitt 31 des Substrates 10 darunter zu begrenzen. Wie dargestellt, ist der nicht freigelegte Oberflächenabschnitt 31 des Substrates 10 mit dem zweiten Abschnitt 30 der ersten Schutzschicht 14 be­ deckt.
Nachdem das erste Fenster 25 geöffnet und ein erster Abschnitt des Substrates 10 freigelegt worden ist, kann ein erstes Dotie­ ren des Substrates 10 durch das erste Fenster 25 hindurch erfol­ gen, um einen Basisanhangbereich 40 zu bilden. Bei einer bevor­ zugten Ausführungsform, der Herstellung eines MOSFET-Elementes, kann eine geringe Konzentration eines rasch diffundierenden Materials des einen Leitfähigkeitstyps, wie Bor, in Kombination mit üblichen Implantations- oder Diffusionstechniken benutzt werden, um den ersten leicht dotierten Bereich 40 des einen Leitfähigkeitstyps zu bilden, der als P-leitender Bereich dar­ gestellt ist. Es ist bevorzugt, daß sich der Basisanhangbereich 40 unter die erste Schutzschicht 14 erstreckt, um den Kanalbe­ reich des Elementes zu bilden. Danach erfolgt ein zweites Dotie­ ren durch das gleiche Fenster 25 in den ersten Oberflächenab­ schnitt 27 des Substrates 10 mit, zum Beispiel, einem langsam diffundierenden Dotierungsmittel entgegengesetzten Leitfähig­ keitstyps, wie Arsen, um einen stark dotierten Source-Bereich 35 entgegengesetzten Leitfähigkeitstyps zu bilden, der als N- Bereich dargestellt ist.
Wie Fig. 4b zeigt, wird als nächstes eine zweite Schutzschicht 36 im ersten Fenster 25 auf dem ersten Bereich 35 auf der frei­ gelegten Oberfläche des ersten Abschnittes 27 des Halbleiter­ substrates 10 gebildet. Bei einer bevorzugten Ausführungsform ist die zweite Schutzschicht 36 selektiv ätzbar und sie kann zum Beispiel ein natürliches Oxid, wie Siliziumdioxid, im Falle eines Siliziumsubstrates umfassen.
Dann wird, wie in Fig. 4c gezeigt, eine Photolackschicht 33 über dem dritten Abschnitt 32 der ersten Schutzschicht 14 und einem Abschnitt der zweiten Schutzschicht 36 gebildet, indem man eine lose passende Maske benutzt. Danach und unter Anwendung eines selektiven Ätzmittels wird ein zweites Fenster 37 durch den gesamten zweiten Abschnitt 30 der ersten Schutzschicht 14 geöffnet, um auch den vorher nicht freigelegten zweiten Ab­ schnitt 31 der Oberfläche des Substrates 10 freizulegen, indem man zum Beispiel selektive Ätzmittel benutzt, die mit dem Ma­ terial der ersten Schutzschicht 14 nicht aber mit dem Material der zweiten Schutzschicht 36 reagieren. Der zweite Abschnitt 30 der ersten Isolierschicht 14 kann entfernt werden, indem man ein reaktives Ionenätzmittel benutzt, um ein zweites Fenster 37 zu öffnen.
Danach erfolgt ein drittes Dotieren durch das zweite Fenster 37 in den zweiten Oberflächenabschnitt 31 des Substrates 10, um einen Basisbereich 38 des einen Leitfähigkeitstyps im Substrat 10 zu bilden, der als P+-Bereich dargestellt ist. Ein zweites Dotieren erfolgt vorzugsweise durch Verwenden einer starken Kon­ zentration eines rasch diffundierenden Materials des einen Leit­ fähigkeitstyps, wie Bor, in Kombination mit üblichen Implanta­ tions- oder Diffusionstechniken. Danach können übliche Metalli­ sierungs- und Musterungsstufen ausgeführt werden, um das Element zu vervollständigen.
Obwohl die bevorzugten Ausführungsformen der vorliegenden Erfin­ dung hinsichtlich des selbstausgerichteten Verfahrens zum Her­ stellen eines Halbleiterelementes mit isolierter Steuerelektrode, wie eines Transistors mit isolierter Steuerelektrode, offenbart worden sind, können die selbstausgerichteten Techniken der vor­ liegenden Erfindung auch benutzt werden, um irgendeines von zahlreichen Halbleiterelementen herzustellen. Auch trägt das Ver­ fahren der selbstausgerichteten Herstellung gemäß der vorliegen­ den Erfindung merklich zu einem verbesserten Halbleiterelement bei, indem genau ausgerichtete Bereiche geschaffen werden, die geringere Toleranzen zwischen den Bereichen erfordern und so die Nutzung der verfügbaren Chip-Substratfläche maximieren, um die Zelldichte zu verbessern und die Zellgröße und die Zellwie­ derholungsdistanz zu vermindern.
Während die bevorzugten Ausführungsformen der vorliegenden Er­ findung veranschaulicht und beschrieben wurden, ist klar, daß die Erfindung darauf nicht beschränkt ist. Zahlreiche Modifika­ tionen und Änderungen, Variationen und Ersetzungen sowie äquiva­ lente sind dem Fachmann bekannt, ohne vom Umfang der vorliegen­ den Erfindung abzuweichen. Die Erfindung soll daher nur durch den Umfang der folgenden Ansprüche beschränkt sein.

Claims (5)

1. Verfahren zum Herstellen eines selbstausgerichteten Halbleiterelements, umfassend die Stufen:
  • a) Schaffen eines Halbleitersubstrates mit einer Haupt­ oberfläche;
  • b) Bilden einer Schutzschicht auf dieser Hauptoberfläche;
  • c) Öffnen eines Fensters durch einen ersten Abschnitt der Schutzschicht, wobei das Fenster einen inneren Umfang und einen äußeren Umfang hat,
    einen zweiten Abschnitt der Schutzschicht umgibt und von einem dritten Abschnitt der Schutzschicht umfaßt wird,
    wodurch das Fenster dadurch einen ersten, zweiten und dritten Abschnitt der Hauptoberfläche begrenzt,
    wobei der erste Abschnitt der Oberfläche der Abschnitt ist, in dem die Oberfläche innerhalb des Fensters frei­ gelegt ist,
    der zweite Abschnitt der Oberfläche der Abschnitt ist, der durch den zweiten Abschnitt der Schutzschicht geschützt bleibt und der dritte Abschnitt der Oberfläche der Abschnitt ist, der durch den dritten Abschnitt der Schutzschicht ge­ schützt bleibt;
  • d) Bilden eines ersten dotierten Bereiches innerhalb des Substrates unterhalb des ersten Abschnittes der Ober­ fläche, wobei der erste dotierte Bereich mit Bezug auf das Fenster selbstausgerichtet ist und
  • e) Bilden eines zweiten dotierten Bereiches innerhalb des Substrates unterhalb des zweiten Oberflächenabschnitts, wobei der zweite dotierte Bereich einen Abstand vom dritten Oberflächenabschnitt hat und mit Bezug auf den inneren Umfang des Fensters selbstausgerichtet ist.
2. Selbstausgerichtetes Verfahren zum Herstellen eines Halbleiterelements nach Anspruch 1, worin sich der erste dotierte Bereich über den äußeren Umfang des Fensters hinaus und unter einen Teil des dritten Abschnitts der Schutzschicht erstreckt.
3. Verfahren zum Herstellen eines selbstausgerichteten Halbleiterelements, umfassend die Stufen:
  • a) Schaffen eines Halbleitersubstrates mit einer Haupt­ oberfläche;
  • b) Bilden einer Schutzschicht auf der Hauptoberfläche;
  • c) Öffnen eines Fensters durch einen ersten Abschnitt der Schutzschicht, wobei das Fenster einen inneren Um­ fang und einen äußeren Umfang hat und
    einen zweiten Abschnitt der Schutzschicht umgibt,
    wodurch das Fenster dadurch einen ersten und zweiten Abschnitt der Hauptoberfläche begrenzt,
    wobei der erste Abschnitt der Oberfläche der Abschnitt ist, in dem die Oberfläche innerhalb des Fensters frei­ gelegt ist, und
    der zweite Abschnitt der Oberfläche der Abschnitt ist, der durch den zweiten Abschnitt der Schutzschicht ge­ schützt bleibt;
  • d) Bilden erster und zweiter dotierter Bereiche inner­ halb des Substrats unterhalb des ersten Oberflächen­ abschnitts, wobei der erste und zweite dotierte Bereich jeweils mit Bezug auf das Fenster selbstausgerichtet sind, und
  • e) Bilden eines dritten dotierten Bereiches innerhalb des Substrates unterhalb des zweiten Abschnitts der Ober­ fläche, wobei der dritte dotierte Bereich mit Bezug auf den inneren Umfang des Fensters selbstausgerichtet ist.
4. Verfahren zum Herstellen eines Halbleiterelements nach Anspruch 3, worin das Fenster das Substrat in drei separate Zonen unterteilt, eine erste Zone, die unterhalb des ersten Fensters liegt, eine zweite Zone, die unter dem zweiten Abschnitt der Schutzschicht liegt und eine dritte Zone, die unter einem Abschnitt der Schutzschicht außerhalb des äußeren Umfangs des Fensters liegt.
5. Verfahren nach Anspruch 4, worin der dritte dotierte Bereich einen Abstand von der dritten Zone des Substrates hat.
DE3790800A 1986-12-05 1987-12-03 Verfahren zum Herstellen selbstausgerichteter Halbleiterelemente Expired - Fee Related DE3790800C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US93869386A 1986-12-05 1986-12-05
PCT/US1987/003106 WO1988004472A1 (en) 1986-12-05 1987-12-03 Method of fabricating self aligned semiconductor devices

Publications (1)

Publication Number Publication Date
DE3790800C2 true DE3790800C2 (de) 1999-08-12

Family

ID=25471812

Family Applications (2)

Application Number Title Priority Date Filing Date
DE3790800A Expired - Fee Related DE3790800C2 (de) 1986-12-05 1987-12-03 Verfahren zum Herstellen selbstausgerichteter Halbleiterelemente
DE19873790800 Pending DE3790800T1 (de) 1986-12-05 1987-12-03

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE19873790800 Pending DE3790800T1 (de) 1986-12-05 1987-12-03

Country Status (3)

Country Link
JP (1) JPH0783124B2 (de)
DE (2) DE3790800C2 (de)
WO (1) WO1988004472A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0277135A (ja) * 1988-09-13 1990-03-16 Nec Corp 半導体装置の製造方法
EP0769811A1 (de) * 1995-10-19 1997-04-23 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Verfahren zur Herstellung selbstausrichtender DMOS-Vorrichtungen
WO2010024237A1 (ja) * 2008-08-26 2010-03-04 本田技研工業株式会社 接合型半導体装置およびその製造方法
CN111999632B (zh) * 2019-05-27 2023-02-03 合肥晶合集成电路股份有限公司 Pn结样品的获取方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4443931A (en) * 1982-06-28 1984-04-24 General Electric Company Method of fabricating a semiconductor device with a base region having a deep portion
US4417385A (en) * 1982-08-09 1983-11-29 General Electric Company Processes for manufacturing insulated-gate semiconductor devices with integral shorts
US4466176A (en) * 1982-08-09 1984-08-21 General Electric Company Process for manufacturing insulated-gate semiconductor devices with integral shorts

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
Electronic Design 10, 1986, pp. 45-48 *
Halbleitertechnologie, I. Ruge, Springer Verlag, 1975, S. 298-299 *
IEEE El. Dev. Lett., EDL-6, 1985, pp. 413-415 *
IEEE Elektron Device Letters, Vol. EDL-5, No. 11, November 1984 *
Solid State Techn. 1985, pp. 121-128 *

Also Published As

Publication number Publication date
JPH0783124B2 (ja) 1995-09-06
DE3790800T1 (de) 1989-01-19
WO1988004472A1 (en) 1988-06-16
JPS63503027A (ja) 1988-11-02

Similar Documents

Publication Publication Date Title
EP0036634B1 (de) Verfahren zur Herstellung einer bipolaren Transistorstruktur
DE2745857C2 (de)
DE69628633T2 (de) Halbleiteranordnung mit isoliertem Gate und Verfahren zur Herstellung
DE2814973C2 (de) Verfahren zur Herstellung eines Speicher-Feldeffekttransistors
DE19501556C2 (de) Halbleitervorrichtung mit einer Grabenstruktur, Verwendung einer Halbleitervorrichtung mit einer Grabenstruktur und Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Grabenstruktur
DE3816667C2 (de) Gate-gesteuertes monolithisch integriertes Halbleiterelement mit bidirektionaler Leitfähigkeit und Verfahren zu dessen Betrieb
DE3823270C2 (de) Transistor, insbesondere Isoliergate-Bipolartransistor, und Verfahren zu seiner Herstellung
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE3043913A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
EP0020998B1 (de) Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone
DE10161129A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
EP0032550A1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
EP0033003B1 (de) Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE19642538A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE2734694A1 (de) Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung
EP0001586A1 (de) Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2824419A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE2926334C2 (de)
DE2922016A1 (de) Vlsi-schaltungen
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
EP0000545B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Selbstjustierung
DE2128884A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE19540665C2 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE3790800C2 (de) Verfahren zum Herstellen selbstausgerichteter Halbleiterelemente

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 29/78

8128 New person/name/address of the agent

Representative=s name: SIEB, R., DIPL.-CHEM. DR. RER. NAT., PAT.-ANW., 69

8125 Change of the main classification

Ipc: H01L 21/336

8607 Notification of search results after publication
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee