DE69835101T2

DE69835101T2 - Digitaler Demodulator

Info

Publication number: DE69835101T2
Application number: DE69835101T
Authority: DE
Inventors: NHK Hososenta Hisakazu KATOH; NHK Hosogijutsukenkyusyo Akinori HASHIMOTO; NHK Hosogijutsukenkyusyo Tomohiro SAITO; NHK Hosogijutsukenkyusyo Fumiaki MINEMATSU; Kenichi Yokohama-shi SHIRAISHI; Akihiro Zama-shi HORII; Shoji Machida-shi MATSUDA; Soichi Machida-shi SHINJO
Original assignee: Kenwood KK
Current assignee: Kenwood KK
Priority date: 1997-12-26
Filing date: 1998-12-25
Publication date: 2006-11-02
Anticipated expiration: 2018-12-26
Also published as: EP1039711A4; CA2314879C; EP1039711B1; DE1039711T1; JP3363768B2; WO1999034570A1; EP1039711A1; CN1110933C; CA2314879A1; JPH11196148A; CN1283353A; DE69835101D1; US6639951B1

Description

GEBIET DER ERFINDUNG
Die vorliegende Erfindung bezieht sich auf einen digitalen Demodulator zur Verwendung in digitalen BS-Rundfunkempfängern zum Empfangen digitaler Rundfunkprogramme, und im Besonderen auf einen digitalen Demodulator zur Verwendung in digitalen Rundfunkempfängern zum Empfangen von Zeitmultiplex-Wellen, die von einer Vielzahl an Modulationsverfahren digital moduliert wurden und über verschiedene notwendige C/N-Werte (Carrier/Noise – Träger-Rausch-Verhältnis) verfügen.
STAND DER TECHNIK
Ein digitales BS-Rundfunkübertragungsverfahren, ein hierarchisches Übertragungsverfahren, in dem die digitalen Zeitmultiplex-Hauptsignale, die von einer Vielzahl an Modulationsverfahren moduliert wurden und verschiedene notwendige C/N-Werte besitzen, frameweise mehrfach übertragen werden wie 8PSK-modulierte Wellen, QPSK-modulierte Wellen und BPSK-modulierte Wellen, zusätzlich zu den Burst-Symbolsignalen, die in die Hauptsignale eingespeist wurden und bei niedrigem C/N-Wert empfangen werden können. Das Burst-Symbolsignal ist ein Signal, das von einem bekannten PN-Code BPSK-moduliert wurde.
Bei einem derartigen hierarchischen Übertragungsverfahren haben ein Frame-Synchronmuster und ein Superframeidentifikationssignal vorgegebene BPSK-modulierte Muster. Der digitale Demodulator eines digitalen Rundfunkempfängers führt die absolute Phaseneinstellung aus, wodurch die Empfangsphase mit der Übertragungsphase in Übereinstimmung gebracht wird, um das demodulierte Basisbandsignal von einem Decoder zu entschlüsseln oder andere Verfahren auszuführen. Im hierarchischen Übertragungsverfahren sind das Frame-Synchronsignal, das TMCC-Signal zur Übertragung und die Multiplexkonfigurationssteuerung, die später noch beschrieben wird, sowie das Burst-Symbolsignal BPSK-moduliert und die absolute Phaseneinstellung wird in Übereinstimmung mit der Empfangsphase des empfangenen Frame-Synchronmusters (absoluter Phasenempfang, umgekehrter Phasenempfang) ausgeführt. Das Dokument HASHIMOTO A ET AL: "DEVELOPMENT OF A TRANSMISSION SYSTEM AND AN INTEGRATED RECEIVER FOR SATELLITE ISDB" IEEE TRANSACTIONS ON BROADCAST AND TV RECEIVERS, IEEE, NEW YORK, NY, US (HASHIMOTO A ET AL: „DIE ENTWICKLUNG EINES ÜBERTRAGUNGSVERFAHRENS UND EINES INTEGRIERTEN SATELLITENEMPFÄNGERS ISDB " IEEE ABHANDLUNGEN ÜBER RUNDFUNK-UND TV-EMPFÄNGER, IEEE, NEW YORK, NY, US), Juni 1997 (1997-06), Seiten 337-343, XP002926083 ISSN:0098-3063, beschreibt einen hierarchischen Übertragungsempfänger unter Verwendung einer Framestruktur mit BPSK-modulierter Framesynchronisation, TMCC und Superframemustern. Der Empfänger umfasst eine digitale Trägerreproduktionsschleife mit einem Trägerphasenfehlerdetektor und einem Trägerschleifenfilter.
Jedoch vergrößert sich der notwendige Schaltungsbereich des integrierten digitalen Demodulators dadurch, dass eine absolute Phasenschaltung erforderlich ist.
Ziel dieser Erfindung ist es, einen digitalen Demodulator zur Verfügung zu stellen, der keine absolute Phasenschaltung erfordert.
DARSTELLUNG DER ERFINDUNG
Die Erfindung stellt einen digitalen Demodulator für digitale Rundfunkempfänger zum Empfangen digital modulierter Wellen zur Verfügung, die in der Zeitachse von einer Vielzahl an Modulationsverfahren gebündelt wurden, umfassend:
einen Inverter für das punktuelle Umkehren demodulierter Basisband-Signale in Übereinstimmung mit dem BPSK-Signal mit bekannten Muster; und
einen Trägerreproduktionsphasenfehlerdetektor mit einer Phasenfehlertabelle, die einen Phasenkonvergenzpunkt als absolute Phase hat, wobei der Trägerreproduktionsphasenfehlerdetektor das Phasenfehlersignal ausgibt, entsprechend dem Phasenunterschied zwischen der Phase, die der Inverter von einem Signalpunkt der demodulierten Basisbandsignale ausgibt und der Phase des Phasenkonvergenzpunktes,
wobei die Trägerreproduktion ausgeführt wird, indem die Frequenz des Reproduktionsträgers so gesteuert wird, dass die Phase des Signalpunktes mit der Phase des Konvergenzpunktes in Übereinstimmung gebracht wird.
Gemäß dem digitalen Demodulator dieser Erfindung werden die ausgewählten demodulierten Basisbandsignale in Übereinstimmung mit der Phase des BPSK-Signals mit dem vorbereiteten bekannten Muster punktuell umgekehrt. Hierfür nimmt der Richtwert der ausgewählten umgekehrten demodulierten Basisbandsignale eine absolute Phase an. Der Richtwert der nicht umgekehrten demodulierten Basisbandsignale nimmt ebenfalls eine absolute Phase an. Der Trägerreproduktionsphasenfehlerdetektor greift auf die Phasenfehlertabelle zu und gibt ein Phasenfehlersignal aus, entsprechend dem Phasenunterschied zwischen der Phase, die von einem Signalpunkt der punktuell umgekehrten demodulierten Basisbandsignale erhalten wurde und der Phase des Phasenkonvergenzpunktes der absoluten Phase. Die Trägerreproduktion wird ausgeführt, indem die Frequenz des Reproduktionsträgers so gesteuert wird, dass die Phase des Signalpunktes mit der Phase des Konvergenzpunktes in Übereinstimmung gebracht wird. Der Phasenpunkt des Empfangssignals nähert sich somit der absoluten Phase und das Empfangssignal unterliegt der absoluten Phaseneinstellung. Eine absolute Phasenschaltung ist somit unnötig.
Der digitale Demodulator dieser Erfindung umfasst außerdem einen Tiefpassfilter als Trägerfilter, wobei der Trägerfilter mit dem Phasenfehlersignal vom Trägerreproduktionsphasenfehlerdetektor gespeist wird und im TMCC-Abschnitt, BPSK-Signalabschnitt, QPSK-Signalabschnitt und 8PSK-Signalabschnitt der Hauptsignale den Filtervorgang unterbricht und die Trägerreproduktion in Übereinstimmung mit der Ausgabe des genannten Filterträgers ausgeführt wird.
Der digitale Demodulator dieser Erfindung verfügt über einen Trägerfilter der Tiefpassart, dessen Filtervorgang im TMCC-Abschnitt, BPSK-Signalabschnitt, QPSK-Signalabschnitt und 8PSK-Signalabschnitt der Hauptsignale unterbricht. Obwohl die Phasen der demodulierten Basisbandsignale mit der absoluten Phase verglichen werden, unterbricht der Filtervorgang des Trägerfilters in diesen Signalabschnitten, es treten keinerlei praktische Probleme auf.
KURZBESCHREIBUNG DER ABBILDUNGEN
1 ist ein Blockdiagramm, das die Struktur eines digitalen Demodulators gemäß der Ausführungsform dieser Erfindung darstellt.
2A–2G verdeutlichen die Struktur eines Frames, der vom digitalen Demodulator der Ausführungsform verwendet wird und zeigen die Wellenform der Signale RS, A1, A10, As, Bs und SF.
3 zeigt die Struktur einer arithmetischen Schaltung sowie des numerischen Steuerungsoszillators des digitalen Demodulators der Ausführungsform.
4A und 4B illustrieren ein Superframeidentifikationsmuster in einem Frame des Signals, das in den digitalen Demodulator der Ausführungsform eingespeist wurde.
5A und 5B zeigen die Phasenfehlertabelle, die vom digitalen Demodulator dieser Ausführungsform verwendet wird.
AUSFÜHRUNGSFORM DER ERFINDUNG
Im Folgenden soll die Ausführungsform des digitalen Demodulators dieser Erfindung beschrieben werden.
1 ist ein Blockdiagramm, das die Struktur eines digitalen Demodulators gemäß der Ausführungsform dieser Erfindung darstellt.
Bevor der digitale Demodulator gemäß der Ausführungsform der Erfindung beschrieben wird, soll die Struktur des vom hierarchischen Übertragungsverfahren verwendeten Frames beschrieben werden. 2A zeigt ein Beispiel der vom hierarchischen Übertragungsverfahren verwendeten Framestruktur. Ein Frame besteht aus einem Header aus 192 Symbolen und einer Vielzahl von Paaren aus 203 Symbolen und 4 Symbolen, die sich auf insgesamt 39936 Symbole belaufen.
Im Speziellen besteht ein Frame aus: einem Framesynchronmuster (BPSK) aus 32 Symbolen (aus 32 Symbolen, die ersten 20 Symbole werden verwendet); einem Muster (BPSK) zur Übertragungs- und Multiplexkonfigurationssteuerung (TMCC) aus 128 Symbolen für die Übertragungsmultiplexkonfigurationsidentifikation; einem Superframeidentifikationsinformationsmuster aus 32 Symbolen (aus 32 Symbolen, die ersten 20 Symbole werden verwendet); einem Hauptsignal (TC8PSK) aus 203 Symbolen und einem Burst-Symbolsignal aus 4 Symbolen (in 2A als BS angegeben), das pro Frameperiode durch ein pseudozufälliges Signalset BPSK-moduliert wird; einem Hauptsignal (TC8PSK) aus 203 Symbolen und einem Burst-Symbolsignal aus 4 Symbolen;,,,; einem Hauptsignal (QPSK) aus 203 Symbolen und einem Burst-Symbolsignal aus 4 Symbolen, und zwar in dieser Reihenfolge. 8 Frames werden als Superframe bezeichnet und das Superframeidentifikationsinformationsmuster wird zur Identifikation des Superframes verwendet.
In 1 wird der digitale Demodulator gemäß der Ausführungsform dieser Erfindung beschrieben. Der digitale Demodulator der Ausführungsform besitzt eine numerische Schaltung 1, einen numerischen Steuerungsoszillator 2, einen aus einem digitalen Filter mit gesteigerten Kosinuseigenschaften bestehenden Roll-Off-Filter 3, eine Framesynchronzeitgeberschaltung 4, eine den Übertragungsmodus einschätzende Schaltung 5, eine Inversionsbefehlssignalgeneratorschaltung 6, die in Übereinstimmung mit dem BPSK-Signal mit bekanntem Muster ein Inversionsbefehlssignal von „0" oder „1" generiert; eine Inverterschaltung 7 für das notfalls gleichzeitige Umkehren der demodulierten Basisbandsignale ID und QD, als Reaktion auf die Inversionsbefehlssignalausgabe aus der Inversionsbefehlssignalgeneratorschaltung 6; eine Trägerreproduktionsphasenfehlerdetektorschaltung 8 mit einer Trägerreproduktionsphasenfehlertabelle und einem Phasenkonvergenzpunkt als absolute Phase; einen Tiefpassdigitalfilter als Trägerfilter 9, eine AFC-Schaltung 10 und eine UND-Schaltung 11 zur Steuerung des Trägerfilters 9.
Wie in 3 dargestellt, verfügt der numerische Steuerungsoszillator 2 über eine Sinustabelle 23 zur Ausgabe der Sinusdaten 23a und 23b mit gegensätzlicher Polarität und eine Kosinustabelle 24 zur Ausgabe der Kosinusdaten 24a und 24b. In Übereinstimmung mit der Ausgabe der AFC-Schaltung 10 gibt der numerische Steuerungsoszillator 2 die Sinusdaten 23a und 23b sowie die Kosinusdaten 24a und 24b mit gegensätzlicher Polarität aus, um die Sinus- und Kosinussignale mit gegensätzlichen Polaritäten auszugeben, die im Wesentlichen in Verbindung mit der AFC-Schaltung die Reproduktionsträger 10 bilden.
Die arithmetische Schaltung 1 verfügt, wie in 3 dargestellt, über: einen Multiplikator 1a, um ein auf der I-Achse demoduliertes Quasi-Synchron-Basisbandsignal i mit den Sinusdaten 23a zu vervielfachen; einen Multiplikator 1b, um das Basisbandsignal i mit den Kosinusdaten 24a zu vervielfachen; einen Multiplikator 1d, um ein auf der Q-Achse demoduliertes Quasi-Synchron-Basisbandsignal q mit den gegensätzlich polarisierten Sinusdaten 23b zu vervielfältigen; einen Multiplikator 1e, um das Basisbandsignal q mit den Kosinusdaten 24b zu vervielfachen; einen Addierer 1c, um die Ausgabe der Multiplikatoren 1b und 1d zu addieren und das Ergebnis als Basisbandsignal I auszugeben; und einen Addierer 1f, um die Ausgabe der Multiplikatoren 1a und 1e zu addieren und das Ergebnis als Basisbandsignal Q auszugeben. Die arithmetische Schaltung 1 gleicht nun die Frequenzen der Basisbandsignale i und q ab und gibt die frequenzabgestimmten Basisbandsignale I und Q an den Roll-Off-Filter 3 aus.
Nachdem der Roll-Off Filter 3 die Basisbandsignale ID und QD ausgegeben hat, gibt die Framesynchronzeitgeberschaltung 4 ein TMCC-Muster an die den Übertragungsmodus einschätzende Schaltung 5 weiter. In Übereinstimmung mit dem demodulierten Ergebnis des TMCC-Musters beliefert die den Übertragungsmodus einschätzende Schaltung 5 die Framesynchronzeitgeberschaltung 4 mit einem 2-Bit-Übertragungsmodussignal, das ein starkhierarchisches 8PSK-Signal (aus dem 8PSK-modulierten Signal demoduliert); ein schwachhierarchisches QPSK-Signal (aus dem QPSK-modulierten Signal demoduliert); und ein schwach-hierarchisches BPSK-Signal (aus dem BPSK-modulierten Signal demoduliert) repräsentiert.
Die Framesynchronzeitgeberschaltung 4 empfängt die Basisbandsignale ID und QD, um ein Synchronmuster zu demodulieren und das Framesynchronsignal FSYNC and die AFC-Schaltung 10 auszugeben, die für jeden Frame einen AFC-Arbeitsvorgang ausführt und ebenfalls das Übertragungsmodussignal von der den Übertragungsmodus einschätzende Schaltung 5 empfängt, um Folgendes auszugeben: das Rs-Signal in 2B, das mit dem Start des Framesynchronmusters übereinstimmt; das A1-Signal in 2C, das im BPSK- Signalabschnitt ein hohes Niveau einnimmt; das A0-Signal in 2D, das im Abschnitt des Framesynchronmusters, im Abschnitt des Superframeidentifikationsmusters, im Abschnitt des Burst-Symbolsignals und im Abschnitt des QPSK-Signals ein hohes Niveau einnimmt; das As-Signal in 2E, das das hohe Niveau im Abschnitt Framesynchronmuster einnimmt; das Bs-Signal in 2F, das das hohe Niveau im Abschnitt Burst-Symbolsignal einnimmt und das SF-Signal in 2G, das das hohe Niveau im Abschnitt Superframeidentifikationsmuster einnimmt.
Im Folgenden soll das Superframeidentifikationsmuster beschrieben werden. Das Diagramm in 4A zeigt das Superframeidentifikationsmuster. W₁ stellt das Framesynchronmuster dar und hat in allen Frames dasselbe Muster. Die Muster W₂ und W₃ in 4A und 4B stellen die Superframeidentifikationsmuster einschließlich der aus jedem Frame extrahierten Framesynchronmuster und Superframeidentifikationmuster dar. Das W₂-Muster wird als Superframeidenktifikationsmuster des ersten Frames verwendet, das W₃-Muster als Superframeidentifikationsmuster für die sieben weiteren Frames vom zweiten bis zum achten Frame. Das W₃-Muster ist das Gegenmuster des W₂-Musters.
Die Framesynchronzeitgeberschaltung 4 gibt ein Superframeidentifikationsmusteridentifikationssignal aus, das das Superframeidentifikationsmuster identifiziert, in dem es im Abschnitt des Superframeidentifikationsmusters W₂ des in 4B dargestellten Startframes ein niedriges Niveau annimmt und im Abschnitt des Superframeidentifikationsmusters W₃ der folgenden sieben Frame ein hohes Niveau annimmt.
Die Inversionsbefehlssignalgeneratorschaltung 6 verfügt über eine Framesynchronmustergeneratorschaltung 61, eine Superframeidentifikationsmustergeneratorschaltung 62, eine Burst-Symbolsignalmustergeneratorschaltung 63, eine ENTWEDER-ODER-Schaltung 64 und eine ODER-Torschaltung 65, die das Inversionsbefehlssignal ausgibt.
Die Framesynchronmustergeneratorschaltung 61 wird durch das Rs-Signal zurückgesetzt und empfängt das As-Signal als Freigabe-Signal, d. h. Signalausgabe im Abschnitt des Framesynchronmusters. Die Framesynchronmustergeneratorschaltung 61 gibt synchron zum Bittaktsignal sequentiell über die ODER-Torschaltung 65 das Signal aus, das das Framesynchronmuster zum Inversionsbefehlssignal werden lasst. Zum Beispiel nimmt das Inversionsbefehlssignal das Bit „1" an, um den Inversionsbefehl auszulösen.
Die Superframeidentifikationsmustergeneratorschaltung 62 wird durch das Rs-Signal zurückgesetzt und empfängt das SF-Signal als Freigabe-Signal, d. h. Signalausgabe im Abschnitt des Superframeidentifikationsmusters. Synchron zum Bittaktsignal gibt die Superframeidentifikationsmustergeneratorschaltung 62 sequentiell das Superframeidentifikationsmuster W₂ aus, das den Startframe der ENTWEDER-ODER-Schaltung 64 bildet. Das W₂-Muster unterliegt dem ENTWEDER-ODER-Vorgang mit der Superframeidentifikationsmusteridentifikationssignalausgabe der Framesynchronzeitgeberschaltung 4 und das Ergebnis wird an die ODER-Torschaltung 65 weitergeleitet. In Übereinstimmung mit dem Superframeidentifikationsmusteridentifikationssignal gibt die ENTWEDER-ODER-Schaltung 64 das Superframeidentifikationsmuster W₂ für den Startframe aus, und das aus dem W₂-Muster umgekehrte W₃-Muster für die weiteren sieben Frames. Deshalb gibt die ENTWEDER-ODER-Schaltung 64 die in 4A dargestellten Superframeidentifikationsmustersignale W₂, W₃, W₃, W₃, W₃, W₃, W₃ und W₃ als Inversionsbefehlssignale für die Frames vom Startframe bis zum achten Frame über die ODER-Torschaltung 65 aus. Zum Beispiel nimmt das Inversionsbefehlssignal das Bit „1" an, um den Inversionsbefehl auszulösen.
Die Burst-Symbolsignalmustergeneratorschaltung 63 wird vom Rs-Signal zurückgesetzt und empfängt das Bs-Signal als Freigabe-Signal, d. h. Signalausgabe im Abschnitt des Burst-Symbolsignals. Synchron zum Bittaktsignal gibt die Burst-Symbolsignalmustergeneratorschaltung 63 sequentiell über die ODER-Torschaltung 65 das Burst-Symbolsignal als Inversionsbefehlsignal aus. Somit gibt die Burst-Symbolsignalmustergeneratorschaltung 63 das Burst-Symbolsignal als Inversionsbefehlssignal aus. Zum Beispiel nimmt das Inversionbefehlssignal das Bit „1" an, um den Inversionsbefehl auszulösen.
Daher gibt die Inversionsbefehlssignalgeneratorschaltung 6 im Abschnitt des Framesynchronmusters das Framesynchronmustersignal als Inversionsbefehlssignal „1" aus und als Inversionsbefehlssignal das in 4A dargestellte Signal „1" entsprechend jedes Frames im Abschnitt des Superframeidentifikationsmusters und gibt im Abschnitt des Burst-Symbolsignalmusters das Burst-Symbolsignal „1" als Inversionsbefehlssignal aus.
Gleichzeitig kehrt die Inverterschaltung 7 in Übereinstimmung mit der Inversionsbefehlssignalausgabe der Inversionsbefehlssignalgeneratorschaltung 6 die vom Roll-Off-Filter 3 ausgegebenen Basisbandsignale ID und QD falls nötig um. Genaugenommen werden die Basisbandsignale ID und QD, wenn das Inversionsbefehlssignal ein tiefes Niveau annimmt, direkt an die Trägerreproduktionsphasenfehlerdetektorschaltung 8 gesendet, wohingegen die Basisbandsignale ID und QD zeitgleich umgekehrt und an die Trägerreproduktionsphasenfehlerdetektorschaltung 8 gesendet werden, wenn das Inversionsbefehlssignal ein hohes Niveau annimmt.
Wenn die Basisbandsignale ID und QD über die Inverterschaltung 7 empfangen werden, entdeckt die Trägerreproduktionsphasenfehlerdetektorschaltung 8 einen Phasenfehler zwischen der vom Signalpunkt der Basisbandsignale ID und QD und der absoluten Phase berechneten Phase, um dadurch eine dem Phasenfehler entsprechende Phasenfehlerspannung auszugeben.
Genaugenommen verfügt die Trägerreproduktionsphasenfehlerdetektorschaltung 8 über eine in 5A dargestellte Trägerreproduktionsphasenfehlertabelle mit dem Phasenkonvergenzpunkt (0 (2π) Radiant) der absoluten Phase. Die Phase entsteht am Signalpunkt der aus der Inverterschaltung 7 gelieferten Basisbandsignale ID und QD und die der Phase entsprechenden Phasenfehlerspannung entsteht aus der Trägerreproduktionsphasenfehlertabelle und wird an den Trägerfilter 9 geliefert.
Der Richtwert der Phase des Signalpunktes der vom Roll-Off Filter ausgegebenen Basisbandsignale ID und QD ist entweder ein 0 (2π) Radiant oder ein π Radiant. Wenn jedoch die Signalausgabe der Inversionsbefehlssignalgeneratorschaltung 6 als Inversionsbefehlssignal im Abschnitt Framesynchronmuster, im Abschnitt Superframeidentifikationsmuster oder im Abschnitt Burst-Symbolsiganal ein hohes Niveau annimmt, dann werden die vom Roll-Off Filter ausgegebenen Basisbandsignale ID und QD zeitgleich umgekehrt und der Richtwert der Phase des Signalpunktes der umgekehrten Basisbandsignale ID und QD ist ein 0 (2π) Radiant. Wenn im umgekehrten Fall die Signalausgabe der Inversionsbefehlssignalgeneratorschaltung 6 als Inversionsbefehlssignal im Abschnitt Framesynchronmuster, im Abschnitt Superframeidentifikationsmuster oder im Abschnitt Burst-Symbolsiganal ein tiefes Niveau annimmt, werden die vom Roll-Off Filter ausgegebenen Basisbandsignale ID und QD nicht umgekehrt, sondern direkt von der Inverterschaltung 7 ausgegeben und der Richtwert der Phase des Signalpunktes der umgekehrten Basisbandsignale ID und QD beträgt 0 (2π) Radiant.
Daher liegt der Richtwert der Phase, die an dem Signalpunkt entsteht, an dem die Basisbandsignale ID und QD in die Trägerreproduktionsphasenfehlerdetektorschaltung eingespeist werden bei 0 (2π) Radiant, so dass der Phasenfehler aus der in 5A und 5B dargestellten Trägerreproduktionsphasenfehlertabelle entnommen werden kann.
Wenn die Phase, die an dem Signalpunkt erreicht wird, an dem die Basisbandsignale ID und QD von der Inverterschaltung 7 eingespeist werden, über eine Phase verfügt, die von π oder höher auf 0 (2π) Radiant ansteigt, wird eine in 5A und 5B dargestellte negative Phasenfehlerspannung ausgegeben, wohingegegen eine positive in 5A und 5B dargestellte Phasenfehlerspannung ausgegeben wird, wenn die Phase über eine Phase verfügt, die von π oder kleiner auf 0 (2π) Radiant absinkt. Diese Phasenfehlerspannung wird an die AFC-Schaltung 10 weitergeleitet. In der AFC-Schaltung 10 wird die am Signalpunkt erreichte Phase, wie in 5B dargestellt, auf 0 (2π) konvergiert. In diesem Fall nimmt die Phasenfehlerspannung an der Phase π Radiant einen maximalen Wert in positiver Richtung oder einen maximalen Wert in negativer Richtung an.
Die Phasenfehlerspannung der Phase, die am Signalpunkt der Basisbandsignale ID und QD entsteht und von der Trägerreproduktionsphasenfehlerdetektorschaltung 8 ausgegeben wird, wird an den Trägerfilter 9 des digitalen Tiefpassfilters geliefert und ausgeglichen. Im Falle der Minusrichtung wird das Signal, das in der UND-Schaltung 11 durch die logische UND-Verbindung der Signale A1 und A0 entsteht, als Trägerfiltersteuerungssignal (CRFLGP) weitergeleitet und der Trägerfilter 9 führt den Filtervorgang nur im Abschnitt des Framesynchronmusters, im Abschnitt Superframeidentifikationsmusters und im Abschnitt Burst-Symbolsignal aus. Im BPSK-Signalabschnitt, QPSK-Signalabschnitt und 8PSK-Signalabschnitt der Hauptsignale wird das tiefe Signal von der UND-Schaltung 11 ausgegeben, um den Filtervorgang des Trägerfilters 9 zu unterbrechen. Deshalb wird die Ausgabe des Trägerfilters 9 am Ausgang sofort aufrechterhalten, bevor der Filtervorgang unterbrochen wird. Die Ausgabe des Trägerfilters 9 wird als Abstimmspannung an die AFC-Schaltung 10 weitergeleitet.
Da die Basisbandsignale der Hauptsignale im BPSK-Signalabschnitt, QPSK-Signalabschnitt und 8PSK-Signalabschnitt an die Trägerreproduktionsphasenfehlerdetektorschaltung 8 weitergeleitet werden, wird die Phasenfehlerspannung in der Trägerreproduktionsphasenfehlertabelle (siehe 5A und 5B) mit dem Richtwert von 0 (2π) Radiant entdeckt. Jedoch ist in diesem Fall der Trägerfilter 9 gesperrt, so dass keine Probleme auftreten.
Nun soll die Arbeitsweise des digitalen Demodulators gemäß der Ausführungsform dieser Erfindung beschrieben werden. In einem digitalen BS-Rundfunkempfänger wird im Allgemeinen das gewünschte Signal in einem festgelegten Kanal von der AFC-Schaltung 10 abgetastet, um den Träger zu digitalisieren. In dem digitalen Demodulator gemäß der Ausführungsform dieser Erfindung werden nach Empfang des gewünschten Signals die im Quasi-Demodulationsverfahren orthogonal demodulierten Basisbandsignale i und q an die arithmetische Schaltung 1 weitergeleitet, in der unter Verwendung der Ausgabedaten des numerischen Steuerungsoszillators 2 die Basisbandsignale I und Q berechnet und die Signale i und q in die Basisbandsignale I und Q umgeformt werden.
Die Basisbandsignale I und Q werden an den Roll-Off Filter 3 weitergeleitet, der die Basisbandsignale ID und QD ausgibt. Die Basisbandsignale ID und QD werden über die Inverterschaltung 7 an die Trägerreproduktionsphasenfehlerdetektorschaltung 8 weitergeleitet, in der die Trägerreproduktionsphasenfehlerspannung in Übereinstimmung mit der Phase entsteht, die dem Signalpunkt der über die Inverterschaltung 7 weitergeleiteten Basisbandsignale ID und QD entspricht. Die Phasenfehlerspannung wird durch den Trägerfilter 9 ausgeglichen und als Abstimmspannung an die AFC-Schaltung 10 weitergeleitet. Die Ausgabe der AFC-Schaltung 10 wird an den numerischen Steuerungsoszillator 2 weitergeleitet, um den Träger zu reproduzieren, indem die Trägerfrequenz so gesteuert wird, dass die Phasenfehlerspannung gegen 0 geht.
Die Basisbandsignale ID und QD werden ebenfalls an die Framesynchronzeitgeberschaltung 4 geleitet, die das Framesynchronmuster entdeckt, um die Framesynchronisation zu digitalisieren und die Frameeinstellung einzurichten. Dadurch wird die zeitliche Abfolge des Framesynchronmusters, TMCC-Musters, Superframeidentifikationsmusters und Burst-Symbolsignals bestimmt. Das TMCC-Muster wird an die den Übertragungsmodus einschätzende Schaltung 5 weitergeleitet und entschlüsselt. Nach Empfang des Ausgangssignals von der den Übertragungsmodus einschätzenden Schaltung 5 gibt die Framesynchronzeitgeberschaltung 4 die Signale Rs, A1, A0, Bs und SF aus.
Nach Empfang der Signale Rs, As, Bs und SF und des von der Framesynchronzeitgeberschaltung 4 gesendeten Superframeidentifikationsmusteridentifikationssignals bestimmt die Inversionsbefehlssignalgeneratorschaltung 6 die Empfangsphasenpunkte an den jeweiligen Zeiteinstellungen der Phasen und der Zeiteinstellungen des Framesynchronmustersignals, Superframeidentifikationsmustersignals und des Burst-Symbolsignals und gibt die Inversionsbefehlssignale mit dem vom Empfangsphasenpunkt bestimmten hohen oder tiefen Niveau an die Inverterschaltung 7 weiter.
Nach dem Empfang des Inversionsbefehlssignals liefert die Inversionsschaltung 7 die Basisbandsignale ID und QD an die Trägerreproduktionsphasenfehlerdetektorschaltung 8, ohne sie umzukehren, wenn das Inversionsbefehlssignal ein tiefes Niveau hat, wohingegen die Basisbandsignale ID und QD umgekehrt an die Trägerreproduktionsphasenfehlerdetektorschaltung 8 weitergeleitet werden, wenn das Inversionsbefehlssignal ein hohes Niveau hat. Auf diese Weise wird die Referenzphase der Phase, die am Signalpunkt der Basisbandsignale ID und QD entsteht und von der Inverterschaltung 7 ausgegeben wird, auf 0 (2π) Radiant festgelegt und die Basisbandsignale ID und QD werden anschließend an die Trägerreproduktionsphasenfehlerdetektorschaltung 8 weitergeleitet.
In der Trägerreproduktionsphasenfehlerdetektorschaltung 8 mit den Basisbandsignalen ID und QD aus der Inverterschaltung 7 entstehen die Phasenfehlerspannung der Phase, die am Signalpunkt der Basisbandsignale ID und QD entsteht und der Konvergenzpunkt von 0 (2π) der Phasenfehlertabelle aus 5A und 5B und werden an den Trägerfilter 9 weitergeleitet.
In diesem Fall wird die logische UND-Ausgabe der Signale A1 und A0 als Trägerfiltersteuerungssignal (CRFLGP) ausgegeben, was bedeutet, dass das Signal in den Abschnitten Framesynchronmuster, Superframeidentifikationsmuster und Burst-Symbolsignal ein hohes Niveau hat. In dem Zeitraum, in dem das Trägerfiltersteuerungssignal (CRFLGP) ein hohes Niveau hat, wird die Phasenfehlerspannung vom Trägerfilter 9 ausgeglichen und an die AFC-Schaltung 10 weitergeleitet. Die AFC-Schaltung 10 steuert die Trägerfrequenz in Übereinstimmung mit der Ausgabe des Trägerfilters 9, um damit die Trägerreproduktion durch den Empfang eines Burst-Signals durchzuführen.
In den Abschnitten des BPSK-Signals, QPSK-Signals und 8PSK-Signals der Hauptsignale hat das Trägerfiltersteuerungssignal (CRFLGP) ein tiefes Niveau.
In dem Zeitraum, in dem das Trägerfiltersteuerungssignal (CRFLGP) ein tiefes Niveau hat, wird der Filtervorgang unterbrochen und die Ausgabe des Trägerfilters 9 am Ausgang sofort aufrechterhalten, bevor der Filtervorgang unterbrochen wird, um anschließend die Trägerreproduktion auszuführen.
Wie zuvor beschrieben, wird im digitalen Demodulator der Ausführungsform die Trägerreproduktion in Übereinstimmung mit der Phasenfehlerspannung ausgeführt, die der Phasenfehlertabelle mit dem Konvergenzpunkt entnommenen wurde. Deshalb wird der Phasenpunkt des Empfangssignals in einen Phasenpunkt umgeformt und das Empfangssignal unterliegt der absoluten Phaseneinstellung. Somit ist keine absolute Phasenschaltung erforderlich. Der notwendige Bereich für den integrierten digitalen Demodulator kann reduziert werden.
Da die Basisbandsignale der Hauptsignale im BPSK-Signalabschnitt, QPSK-Signalabschnitt und 8PSK-Signalabschnitt an die Trägerreproduktionsphasenfehlerdetektorschaltung 8 weitergeleitet werden, wird die Phasenfehlerspannung in der Trägerreproduktionsphasenfehlertabelle (siehe 5A und 5B) mit dem Richtwert von 0 (2π) Radiant entdeckt. Jedoch ist in diesem Fall der Trägerfilter 9 gesperrt, so dass, wie bereits beschrieben, keine Probleme auftreten. Die Daten können als Teil des Burst-Signals ausgegeben werden. In diesem Fall wird der Bereich verwendet, der keine Daten ausgibt.
In der Ausführungsform werden die demodulierten Basisbandsignale ID und QD falls nötig gleichzeitig von der Inverterschaltung 7 in Übereinstimmung mit dem Inversionsbefehlssignal umgekehrt. Stattdessen kann die Trägerreproduktionsphasenfehlerdetektorschaltung auch mit der in 5A und 5B dargestellten Phasenfehlertabelle oder einer Phasenfehlertabelle mit einem Phasenkonvergenzpunkt von π-Radiant versehen werden. In diesem Fall kann die Inverterschaltung 7 ausgelassen werden, in dem ensprechend dem Inversionsbefehlssignal „0" oder „1" entweder die in 5A und 5B dargestellte Phasenfehlertabelle oder die Phasenfehlertabelle mit dem Phasenkonvergenzpunkt von π-Radiant ausgewählt wird.
INDUSTRIELLE ANWENDBARKEIT
Wie zuvor beschrieben, wird gemäß des digitalen Demodulators dieser Erfindung die Trägerreproduktion in Übereinstimmung mit dem Phasenfehler ausgeführt, der der Phase des Empfangssignals entspricht, das unter Verwendung der mit einem Konvergenzpunkt versehenen Phasenfehlertabelle demoduliert wurde, als das Signal mit bekanntem Muster empfangen wurde. Deshalb kann das Empfangssignal der absoluten Phaseneinstellung unterliegen, eine absolute Phasenschaltung ist nicht erforderlich und der notwendige Bereich für den integrierten digitalen Demodulator kann reduziert werden.

Claims

Ein digitaler Demodulator für digitale Rundfunkempfänger zum Empfangen digital modulierter Wellen, die in der Zeitachse von einer Vielzahl an Modulationsverfahren gebündelt wurden und aus mindestens einem BPSK-Signal mit vorbereitetem bekannten Muster sowie aus Hauptsignalen bestehen, der digitale Demodulator umfasst: einen Inverter (7) für das punktuelle Umkehren demodulierter Basisband-Signale in Übereinstimmung mit dem genannten BPSK-Signal mit bekannten Muster; und einen Trägerreproduktionsphasenfehlerdetektor (8) mit einer Phasenfehlertabelle, die einen Phasenkonvergenzpunkt als absolute Phase hat, der besagte Trägerreproduktionsphasenfehlerdetektor (8) wurde eingerichtet, um das Phasenfehlersignal auszugeben, entsprechend dem Phasenunterschied zwischen der Phase, die der Inverter (7) von einem Signalpunkt der demodulierten Basisbandsignale ausgibt und der Phase des Phasenkonvergenzpunktes, eine Einrichtung zur Ausführung der Trägerreproduktion (2), in der die Frequenz des Reproduktionsträgers so gesteuert wird, dass die Phase des Signalpunktes mit der Phase des Konvergenzpunktes in Übereinstimmung gebracht wird.
Ein digitaler Demodulator nach Anspruch 1, weiterhin bestehend aus einem Tiefpassfilter als Trägerfilter (9), der besagte Filter wird mit dem Phasenfehlersignal aus dem Trägerreproduktionsphasenfehlerdetektor (8) gespeist und ist geeignet, den Filtervorgang in einem BPSK-Signalabschnitt, einem QPSK-Signalabschnitt und einem 8PSK-Signalabschnitt der genannten Hauptsignale zu beenden und die Trägerreproduktion wird entsprechend der Ausgabe des Trägerfilters ausgeführt.