DE69735919T2 - Ein verfahren zur herstellung einer monolithischen mikrowellenschaltung mit dicken leitern - Google Patents

Ein verfahren zur herstellung einer monolithischen mikrowellenschaltung mit dicken leitern Download PDF

Info

Publication number
DE69735919T2
DE69735919T2 DE69735919T DE69735919T DE69735919T2 DE 69735919 T2 DE69735919 T2 DE 69735919T2 DE 69735919 T DE69735919 T DE 69735919T DE 69735919 T DE69735919 T DE 69735919T DE 69735919 T2 DE69735919 T2 DE 69735919T2
Authority
DE
Germany
Prior art keywords
layer
conductive
lto
etch stop
thick
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69735919T
Other languages
English (en)
Other versions
DE69735919D1 (de
Inventor
J. Manjin KIM
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Application granted granted Critical
Publication of DE69735919D1 publication Critical patent/DE69735919D1/de
Publication of DE69735919T2 publication Critical patent/DE69735919T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/97—Specified etch stop material

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung einer monolithischen, integrierten Mikrowellenschaltung (MMIC) mit leitenden Elementen für integrierte, passive Bauelemente.
  • 2. Beschreibung des verwandten Standes der Technik
  • Die Herstellung einer Halbleiterschaltung ist ein kompliziertes Verfahren. Dieses wird sogar noch komplizierter, wenn eine monolithische Mikrowellenschaltung mit einem oder mehreren passiven Bauelementen in eine MMIC zu integrieren ist. Jeder Kondensator macht zum Beispiel Mehrebenenleiterplatten, jeder Widerstand eine Schicht aus Material mit einer vorgegebenen Leitfähigkeit sowie mit vorgegebenen Dimensionen und jeder Induktor einen Metallleiter von hoher Qualität erforderlich. Der Begriff „leitend", wie hier verwendet, ist so zu interpretieren, dass er sowohl Materialien mit höherer Leitfähigkeit, wie zum Beispiel Metalle, als auch Materialien mit geringerer Leitfähigkeit, wie zum Beispiel dotierte Halbleiter, umfasst.
  • Des Weiteren sollten zur Minimierung von elektrischen Verlusten auf Mikrowellenfrequenzen dicke Metallleiter zur Herstellung elektrischer Verbindungen mit den passiven Bauelementen sowie für die Induktorwicklungen verwendet werden. Der Begriff „dick", wie hier für eine Metallleiterschicht verwendet, ist so zu interpretieren, dass hiermit eine Schichtdicke von mindestens zweimal der Skintiefe des Metallleiters auf der höchsten Mikrowellenbetriebsfrequenz von, von dem Leiter geführten Signalen gemeint ist.
  • Bekannte Verfahren zur Ausbildung leitender Elemente in integrierten Schaltkreisen sind übermäßig kompliziert, oder es können mit diesen keine integrierten Schaltkreise hergestellt werden, welche zum Betrieb auf Mikrowellenfrequenzen gänzlich geeignet sind. Zum Beispiel offenbart US 4 789 648 ein offensichtlich einfaches Verfahren zur Herstellung von Mehrebenen-Metall/Isolatorschichten auf einem Substrat und zur Ausbildung von strukturierten, Strom leitenden Leitungen gleichzeitig mit Leitungen, bei denen ein Verbindungsstift verwendet wird (connecting stud lines). Jedoch ist es mit Schwierigkeiten verbunden, eine, in dem Verfahren verwendete Metall-Ätzstoppschicht nach Ausführen des Ätzschrittes vollständig zu entfernen. Dadurch wird die Verwendung der Metall-Ätzstoppschicht in Bereichen, in denen später aufgebrachte, leitende Schichten nicht elektrisch zu verbinden sind, effektiv verhindert.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Der Erfindung liegt als Aufgabe zugrunde, eine Kombination aus Schritten und Materialien vorzusehen, welche zur effektiven Herstellung einer MMIC mit dicken, metallischen Leitern zur Ausbildung eines oder mehrerer passiver Bauelemente und/oder zur Herstellung elektrischer Verbindungen mit solchen Bauelementen vorteilhaft sind.
  • Weiterhin liegt der Erfindung als Aufgabe zugrunde, ein Verfahren vorzusehen, mit welchem eine, solche dicken, metallischen Leiter aufweisende Mehrebenenstruktur leicht hergestellt werden kann, während die Leistung der MMIC durch Verhinderung einer RF-Wechselwirkung mit einem Substrat, auf dem die Struktur vorgesehen wird, verbessert wird.
  • Gemäß der vorliegenden Erfindung wird eine solche MMIC unter Anwendung eines Verfahrens vorgesehen, wonach:
    • – mindestens eine Isolationsschicht auf einem isolierenden Siliciumsubstrat ausgebildet wird;
    • – auf die mindestens eine Isolationsschicht eine vorgegebene Struktur aus einem leitenden Ätzstoppmaterial, welches in ein Isoliermaterial umwandelbar ist, aufgebracht wird. Diese Struktur weist mindestens eine Fläche, welche leitend bleiben muss und mindestens eine Fläche, welche in Isoliermaterial umzuwandeln ist, auf;
    • – auf die Struktur aus Ätzstoppmaterial und auf freiliegende Flächen der mindestens einen Isolationsschicht eine erste Schicht aus LTO-Material mit einer Dicke, welche der Dicke der dicken, metallischen Leiter entspricht, aufgebracht wird;
    • – durch die erste Schicht aus LTO-Material in einer ersten Teilstruktur entsprechend der mindestens einen Fläche, welche in Isoliermaterial umzuwandeln ist, geätzt wird. Hierdurch wird mindestens ein Hohlraum ausgebildet, welcher der mindestens einen Fläche entspricht und diese freilegt;
    • – die freiliegende, mindestens eine Fläche aus dem leitenden Ätzstoppmaterial in ein Isoliermaterial umgewandelt wird;
    • – durch die erste Schicht aus LTO-Material in einer zweiten Teilstruktur entsprechend dem mindestens einen Teil der mindestens einen Fläche aus dem leitenden Ätzstoppmaterial, welche leitend bleiben muss, geätzt wird. Hierdurch wird mindestens ein Hohlraum ausgebildet, welcher dem mindestens einen Teil entspricht und diesen freilegt;
    • – die Hohlräume entsprechend der mindestens einen Fläche und dem mindestens einen Teil mit einem Metallleitermaterial gefüllt werden, um jeweilige, dicke Leiter auszubilden.
  • Vorzugsweise weist das Siliciumsubstrat einen spezifischen Widerstand auf, welcher größer als 100 Ohm-cm ist, und die mindestens eine Isolationsschicht weist eine RF-Isolationsschicht aus einem Oxidmaterial mit einer größeren Dicke als 2,0 μm auf, um eine RF-Wechselwirkung mit dem Substrat dauerhaft zu verhindern.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im Folgenden näher beschrieben. Es zeigen:
  • 1 – einen Überblick über die Bauelemente einer ersten Anordnung von, gemäß der vorliegenden Erfindung hergestellten MMIC-Komponenten;
  • 2A bis 2E – sukzessive Querrisse entlang der Linie II-II in 1 in verschiedenen Stufen der Herstellung;
  • 3A bis 3E – sukzessive Querrisse entlang Linie III-III in 1 in verschiedenen Stufen der Herstellung;
  • 4A bis 4E – sukzessive Querrisse in verschiedenen, erfindungsgemäßen Herstellungsstufen einer zweiten Anordnung der gleichen MMIC-Komponenten wie in 1 dargestellt.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
  • 1 zeigt in Draufsicht die Bauelemente von drei passiven Mikrowellenkomponenten, welche in Mehrfachschichten, die auf einem Substrat S aufgebracht wurden, eingebettet sind. Die Komponenten umfassen einen Widerstand R, einen Induktor L und einen Kondensator C, welche, um die Anordnung und Zusammenschaltung der Komponenten deutlich darstellen zu können, so wiedergegeben sind, als seien alle anderen Schichten der MMIC transparent. Bei dieser exemplarischen Anordnung von Schaltungselementen, welche gemäß der vorliegenden Erfindung vorgesehen werden kann, sind der Widerstand, der Induktor und der Kondensator durch streifenförmige Übertragungsleitungen T elektrisch in Reihe geschaltet.
  • Die 2, 3 und 4 zeigen sukzessive Stadien, in welchen die Mikrowellenschaltungselemente von 1 gemäß einem exemplarischen Ausführungsbeispiel der vorliegenden Erfindung ausgebildet und untereinander verbunden werden. Genauer gesagt:
  • 2A–2E zeigen sukzessive Querrisse entlang Linie II-II von 1, welche u.a. die Ausbildung von Teilen des Widerstands R und des Induktors L zeigen;
  • 3A–3E zeigen sukzessive Querrisse entlang Linie III-III von 1, welche u.a. die Ausbildung von Teilen des Kondensators C zeigen; und
  • 4A–4E zeigen sukzessive Querrisse eines Kondensators C', eines Widerstands R' und eines Induktors L', welche in gleicher Weise wie diese von 1 ausgebildet werden, jedoch nebeneinander angeordnet sind.
  • Bei Beschreiben der bevorzugten Verfahrensschritte gemäß der vorliegenden Erfindung werden die 2, 3 und 4 zusammen betrachtet, da diese zusammengefasst eine umfangreichere Darstellung der Verfahrensschritte als eine einzelne Betrachtung dieser Figuren bieten.
  • Die 2A, 3A und 4A zeigen ein erstes Stadium der Ausbildung der Mikrowellenschaltungselemente, welches erreicht wird, nachdem die folgenden Verfahrenschritte ausgeführt wurden:
    • – Ausbildung eines Silicium-auf-Isolator-(SOI)-Substrats durch ein Bond-und-Rückätzverfahren unter Verwendung von zwei verschiedenen einkristallinen Siliciumscheiben. Eine der Scheiben weist eine dünne Epitaxialschicht mit einer anderen Dotierung als das angrenzende Substratmaterial auf. Die Oberflächen der beiden Scheiben werden dann oxidiert und diese Siliciumdioxidoberflächen durch Erhitzen, z.B. in einem Ofen, thermisch miteinander verbunden.
    • – Unter Anwendung eines chemisch-mechanischen Polierverfahrens wird die Scheibe mit der Epitaxialschicht fast bis auf die Epitaxialschicht abgeschliffen. Der Rest dieser Scheibe wird dann bis zu der Epitaxialschicht chemisch selektiv geätzt, woraufhin ein Siliciumsubstrat S, eine Siliciumdioxid-Isolationsschicht 10 und eine Siliciumschicht 12 verbleiben. Vorzugsweise weist das Substrat S einen größeren spezifischen Widerstand als 100 Ohm-cm auf, um elektrische Verluste zu minimieren. Die Oxidisolationsschicht 10 dient u.a. als RF-Isolationsschicht and sollte eine größere Dicke als 2,0 μm auf weisen. Die Siliciumschicht 12 weist vorzugsweise eine Dicke im Bereich von etwa 0,2–1,5 μm für Mikrowellenanwendungen auf.
    • – Ausbildung einer vorgegebenen Struktur aus leitendem Ätzstoppmaterial auf der Isolationsschicht 10, welche auf dieser Schichtebene als leitende Elemente der Mikrowellenschaltungselemente dient. In diesem Beispiel erfolgt dieses durch Implantieren einer Dotierungssubstanz in Bereiche 14 der Siliciumschicht 12, in welchen Elektroden der Kondensatoren C oder C' ausgebildet werden sollen. Die verbleibenden Bereiche 13 der Siliciumschicht 12 werden, zum Beispiel durch thermische Oxidation, in eine isolierende Oxidschicht umgewandelt. Alternativ kann die Struktur aus Ätzstoppmaterial durch Eliminieren von Schicht 12 und Aufbringen von Metallschichtelektroden unmittelbar auf die Isolationsschicht 10 ausgebildet werden. Die Siliciumschicht 12 kann jedoch bei aktiven Bauelementen, welche irgendwo auf dem Substrat ausgebildet werden können, verwendet werden.
    • – Aufbringen einer Isolationsschicht 16, z.B. einer Schicht aus Siliciumdioxid mit einer Dicke von etwa 0,05 μm, auf die Siliciumschicht 12, einschließlich der Bereiche 14. Dieses kann zum Beispiel durch ein thermisches Oxidationsverfahren erfolgen. Alternativ kann, wenn Metallschichtelektroden für Kondensatorelektroden an Stelle der dotierten Siliciumbereiche 14 verwendet werden, eine dielektrische Schicht auf den Metallelektroden, zum Beispiel durch chemisches Aufdampfen eines Oxids, wie z.B. Siliciumdioxid, aufgebracht werden.
    • – Aufbringen einer vorgegebenen Struktur aus einem leitenden Ätzstoppmaterial, wie z.B. einer dotierten Schicht aus polykristallinem Silicium mit einer Dicke von etwa 0,5 μm, auf die Isolationsschicht 16, was zum Beispiel durch chemisches Aufdampfen erfolgen kann. Diese Struktur wird durch geformte Flächen 18 des polykristallinen Siliciums dort gebildet, wo Ätzstopps, Widerstände und/oder Elektroden, z.B. für Kondensatoren, erforderlich sind. Aus den 1 und 3 ist ersichtlich, dass in dem bevorzugten Ausführungsbeispiel die Kondensatorelektroden 18 und 14 ineinander greifen, wobei die Elektroden 18 gemeinsam eine erste kapazitive Platte und die Elektroden 14 gemeinsam eine zweite kapazitive Platte bilden. Dieses ermöglicht die Zusammenschaltung der Elektroden in jeder Platte durch Metallleiter, um die ,geringer-als-Metall'-Leitfähigkeiten der dotierten Siliciumelektroden auszugleichen.
    • – Aufbringen, z.B. durch chemisches Aufdampfen, einer dicken Niedertemperaturoxid-(LTO)-Schicht 20, z.B. einer Schicht aus Siliciumoxid mit einer größeren Di cke als 3 μm, z.B. 5 μm, auf die dotierten Bereiche 18 aus polykristallinem Silicium und auf die freiliegende Isolationsschicht 16 oder 10. Als geeignet wird ein LTO-Material angesehen, welches eine Bearbeitung bei Temperaturen unterhalb etwa 450°C zulässt.
    • – Selektive Ätzung durch die LTO-Schicht 20 in einer ersten Teilstruktur entsprechend bestimmten Flächen 18 aus dem dotierten, polykristallinem Silicium, welche nicht leitend bleiben müssen. In den in den 1 bis 4 dargestellten Beispiele sind als solche Flächen all diese anzusehen, auf welchen weder ein Widerstandselement noch eine kapazitive Platte auszubilden ist. Vorzugsweise wird die Ätzung durch ein Verfahren, wie z.B. anisotropes, reaktives Ionenätzen, vorgenommen. Dieser Ätzschritt wird fortgesetzt, bis die ausgewählten Flächen 18 freigelegt sind, wodurch sich Hohlräume in der LTO-Schicht entsprechend den ausgewählten Flächen 18 bilden.
  • Die 2B, 3B, und 4B zeigen ein zweites Stadium der Ausbildung der Mikrowellenschaltungselemente, welches nach Ausführen des folgenden, zusätzlichen Verfahrensschritts eintritt:
    • – Oxidieren, z.B. durch thermische Oxidation, der freiliegenden Flächen 18 aus Ätzstoppmaterial, um diese in Isolierflächen 18' umzuwandeln. Es sei erwähnt, dass dieser Schritt ausgeführt wird, um sicherzustellen, dass eng beabstandete Flächen 18, die nicht leitend bleiben müssen, nicht zusammen elektrisch kurzgeschlossen werden. Wenn es zum Beispiel dazu gekommen ist, dass Flächen 18, welche sich unter dem Induktor L befinden, miteinander in Kontakt kommen, verhindert die Umwandlung dieser Flächen in ein Isoliermaterial 18' ein Kurzschließen von benachbarten Wicklungen aus dem dicken, leitenden Material, welche den Leiter bilden. Sind keine solchen eng beabstandeten Flächen vorhanden, kann dieser Oxidationsschritt eliminiert werden, und die Ätzschritte G und I können als Einzelschritt ausgeführt werden.
  • Die 2c, 3c und 4c zeigen eine dritte Stufe der Herstellung der Mikrowellenschaltungselemente, welche nach Ausführen der folgenden, zusätzlichen Verfahrenschritte eintritt:
    • – Selektive Ätzung durch die LTO-Schicht 20 und die Isolationsschicht 16 in einer zweiten Teilstruktur entsprechend Teilen der verbleibenden Flächen 18 sowie der Flächen 14, mit welchen elektrische Verbindungen über dicke Metallleiter herzustellen sind. Auch in diesem Fall erfolgt die Ätzung vorzugsweise durch ein Verfahren wie z.B. anisotropes, reaktives Ionenätzen. Dieser Ätzschritt wird fortgesetzt, bis die verbleibenden Flächen 18 und 14 freigelegt sind, wodurch Hohlräume in der LTO-Schicht entsprechend Positionierungen, welche für die Ausbildung der dicken Metallleiter vorgesehen sind, gebildet werden.
    • – Aufbringen einer dünnen Haftschicht 22, wie z.B. einer etwa 100 nm dicken Schicht aus Titan. Diese Schicht sieht eine Haftfläche für den aufzubringenden, dicken Metallleiter vor und wirkt als Barriere gegen Diffusion des Metallleiters, z.B. Kupfer, in benachbarte Oxidmaterialien. In den 2C und 3C wird die Schicht 22 durch ein Verfahren, wie z.B. Sputtern, auf alle freiliegenden Oberflächen der LTO-Schicht sowie auf die freiliegenden Oberflächen 14, 18 und 18' aufgebracht. 4C zeigt einen alternativen Schritt, in welchem die dünne Titanhaftschicht durch ein Verfahren, wie z.B. Sputtern in Kombination mit Ionenätzen, auf die Hohlraumwände und auf die freiliegenden Oberflächen 14, 18 und 18' selektiv aufgebracht wird.
    • – Aufbringen, z.B. durch chemische Aufdampfung, einer dicken Metallschicht 24, wie z.B. Kupfer, auf die Haftschicht 22. Dieser Beschichtungsschritt wird fortgesetzt, bis die dicke Metallschicht die Hohlräume der LTO-Schicht füllt. Ein konformes, chemisches Aufdampfen, wie in den 2C und 3C dargestellt, wird auf Grund seiner Einfachheit vorgezogen. Bei Anwenden dieser Verfahrensart wird die Metallbeschichtung einfach fortgesetzt, bis die Hohlräume in der LTO-Schicht gefüllt sind und deren Oberfläche über der Haftschicht 22 bedeckt ist. Alternativ kann, wie in 4C dargestellt, eine selektive, chemische Aufdampfung angewandt werden. In diesem Verfahren wird das metallische Material selektiv in die Hohlräume abgeschieden und auf das Haftmaterial 22 in den Hohlräumen aufgebracht.
  • Die 2D, 3D und 4D zeigen eine vierte Stufe der Ausbildung der Mikrowellenschaltungselemente, welche nach Ausführen der folgenden, zusätzlichen Verfahrensschritte eintritt.
    • – Entfernen von metallischem Material 24, welches auf der Oberseite der LTO-Schicht 20 aufgebracht wurde. Wie in 4C dargestellt, sollte kein solches Material vorhanden sein, wenn eine selektive, chemische Aufdampfung angewandt wurde. Wenn jedoch, wie in den 2C und 3C, die konforme, chemische Aufdampfung angewandt wurde, kann die Metallbeschichtung auf der Oberseite der LTO-Schicht durch ein Verfahren, wie z.B. chemisch-mechanisches Polieren, abgetragen werden. Solche Polierverfahren werden zum Beispiel von S.P. Murarka et al. in Inlaid Copper Multilevel Interconnections Using Planarization by Chemical-Mechanical Polishing, Material Research Society Bulletin, Juni 1993, sowie von J.M. Steigerwald et al. in Electrochemical Effects on Chemical Mechanical Polishing and Corrosion Rate of Copper Films, Material Research Society Bulletin, Juni 1993, beschrieben.
    • – Selektives Aufbringen einer Passivierungsschicht 26 auf die freiliegenden Oberflächen der dicken Metallschicht 24. Dieses kann zum Beispiel durch Herstellen einer selektiven Reaktion der Metallschicht 24 mit einer Siliciumverbindung, wie z.B. SiH4, erfolgen.
  • Die 2E, 3E und 4E zeigen eine fünfte Stufe der Herstellung der Mikrowellenschaltungselemente, welche nach Ausführen der folgenden, zusätzlichen Verfahrensschritte eintritt:
    • – Aufbringen einer zweiten LTO-Schicht 28 mit einer Dicke von etwa 0,3 μm auf die Flächen der ersten LTO-Schicht 20 und Passivierungsschicht 26.
    • – Selektive Ätzung durch die LTO-Schicht 28, z.B. durch ein konventionelles, photolithographisches Belichtungs- und Ätzverfahren, in einer Struktur entsprechend Flächen, in welchen ein elektrischer Kontakt mit der dicken Metallschicht 24 herzustellen ist.
    • – Aufbringen einer Metallschicht 30 in einer Struktur entsprechend Leiterbahnen, wie z.B. die streifenförmigen Übertragungsleitungen T von 1, welche in elektrischen Kontakt mit freiliegenden Flächen der dicken Metallschicht 24 kommen müssen. Dieses erfolgt durch ein konventionelles, photolithographisches Belichtungs- und Ätzverfahren, wie z.B. Sputtern, photographische Belichtung sowie reaktives Ionenätzen. Vorzugsweise enthält die Metallschicht 30 ein Material wie z.B. Aluminium und weist eine Dicke auf, welche im Vergleich zu der Schicht 24 relativ gering ist, z.B. 1,5 bis 5,0. Es können ebenfalls Aluminiumlegierungen, wie z.B. Al-Cu und Al-Cu-Si, verwendet werden, insbesondere dann, wenn Elektromigration oder Aluminium-Spiking zu Problemen wird.

Claims (10)

  1. Verfahren zur Herstellung einer integrierten, monolithischen Mikrowellenschaltung mit dicken Metallleitern, wonach a) eine Silicium-auf-Isolator-Schichtstruktur auf einem Siliciumsubstrat ausgebildet wird, b) die Siliciumschicht in mindestens einem vorgegebenen Bereich dotiert wird, um eine Schicht aus einem leitenden Material vorzusehen, c) eine Isolationsschicht zumindest auf dem leitenden Material aufgebracht wird, d) eine Schicht aus einem leitenden Ätzstoppmaterial, welches in ein Isoliermaterialumgewandelt werden kann, auf die Isolationsschicht in einer vorgegebenen Struktur aus Flächen aufgebracht wird, wobei die Struktur mindestens eine Fläche, welche leitend bleiben muss und mindestens eine Fläche, welche in Isoliermaterial umzuwandeln ist, aufweist, e) auf die Schicht aus leitendem Ätzstoppmaterial und auf die freiliegenden Flächen der Isolationsschicht eine erste Schicht aus LTO-Material mit einer Dicke entsprechend dieser der dicken Metallleiter aufgebracht wird, f) durch die erste Schicht aus LTO-Material in einer ersten Teilstruktur entsprechend der mindestens einen Fläche aus dem leitenden Ätzstoppmaterial, welches in das Isoliermaterial umzuwandeln ist, geätzt wird, um die mindestens eine Fläche freizulegen und mindestens einen Hohlraum in dem LTO-Material entsprechend der mindestens einen Fläche auszubilden, g) die freiliegende, mindestens eine Fläche aus dem leitenden Ätzstoppmaterial in ein Isoliermaterial umgewandelt wird, h) durch die erste Schicht aus LTO-Material in einer zweiten Teilstruktur entsprechend mindestens einem Teil der mindestens einen Fläche aus dem leitenden Ätzstoppmaterial, welche leitend bleiben muss, geätzt wird, um diesen Teil freizulegen und mindestens einen Hohlraum in dem LTO-Material entsprechend diesem Teil auszubilden, i) eine Haftschicht auf Wände, welche die in der Schicht aus LTO-Material gebildeten Hohlräume definieren, und auf den freiliegenden, mindestens einen Teil aufgebracht wird, j) die Hohlräume entsprechend der mindestens einen Fläche und dem mindestens einen Teil mit einem metallischen Leitermaterial gefüllt werden, um an der dünnen Haftschicht zu haften und jeweilige, dicke Leiter auszubilden.
  2. Verfahren nach Anspruch 1, wonach: a) eine leitende Passivierungsschicht auf freiliegende Teile der dicken Leiter selektiv aufgebracht wird, b) eine zweite Schicht aus LTO-Material auf die Passivierungsschicht und auf freiliegende Flächen der ersten Schicht aus LTO-Material aufgebracht wird, c) durch die zweite Schicht aus LTO-Material selektiv geätzt wird, um mindestens eine Fläche der Passivierungsschicht freizulegen, über welche ein elektrischer Kontakt mit einem jeweiligen dicken Leiter herzustellen ist, d) eine leitende Schicht auf die freiliegende, mindestens eine Fläche der Passivierungsschicht selektiv aufgebracht wird, um den elektrischen Kontakt herzustellen.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Siliciumsubstrat einen größeren spezifischen Widerstand als 100 Ohm-cm aufweist.
  4. Verfahren nach Anspruch 1 oder 2, wobei das leitende Ätzstoppmaterial dotiertes, polykristallines Silicium enthält.
  5. Verfahren nach Anspruch 4, wobei das leitende Ätzstoppmaterial durch Oxidation in ein Isoliermaterial umgewandelt wird.
  6. Verfahren nach Anspruch 1, wobei mindestens eine Fläche aus dem Ätzstoppmaterial, welche leitend bleiben muss, eine Elektrode aufweist.
  7. Verfahren nach Anspruch 6, wobei die Elektrode ein Element eines Kondensators aufweist.
  8. Verfahren nach Anspruch 1, wobei mindestens eine Fläche aus dem Ätzstoppmaterial, welche leitend bleiben muss, einen Widerstand aufweist.
  9. Verfahren nach Anspruch 1, wobei mindestens einer der dicken Leiter einen Induktor aufweist.
  10. Verfahren nach Anspruch 9, wobei der mindestens eine dicke Leiter eine Wicklung eines Induktors bildet.
DE69735919T 1996-05-09 1997-04-30 Ein verfahren zur herstellung einer monolithischen mikrowellenschaltung mit dicken leitern Expired - Fee Related DE69735919T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US647386 1991-01-29
US08/647,386 US5652173A (en) 1996-05-09 1996-05-09 Monolithic microwave circuit with thick conductors
PCT/IB1997/000464 WO1997042654A2 (en) 1996-05-09 1997-04-30 A method of making a monolithic microwave circuit with thick conductors

Publications (2)

Publication Number Publication Date
DE69735919D1 DE69735919D1 (de) 2006-06-29
DE69735919T2 true DE69735919T2 (de) 2007-03-01

Family

ID=24596794

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69735919T Expired - Fee Related DE69735919T2 (de) 1996-05-09 1997-04-30 Ein verfahren zur herstellung einer monolithischen mikrowellenschaltung mit dicken leitern

Country Status (6)

Country Link
US (1) US5652173A (de)
EP (1) EP0838090B1 (de)
JP (1) JP4145354B2 (de)
KR (1) KR100435137B1 (de)
DE (1) DE69735919T2 (de)
WO (1) WO1997042654A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10269702B2 (en) 2016-01-29 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Info coil structure and methods of manufacturing same

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150197A (en) * 1997-04-25 2000-11-21 The Whitaker Corp. Method of fabricating heterolithic microwave integrated circuits
KR100331226B1 (ko) * 2000-02-23 2002-04-26 이상헌 다공성 산화 실리콘 기둥을 이용하여 형성한 초고주파용 소자
US6309922B1 (en) * 2000-07-28 2001-10-30 Conexant Systems, Inc. Method for fabrication of on-chip inductors and related structure
TW531806B (en) * 2000-10-04 2003-05-11 Infineon Technologies Ag Method for fabricating a micorelectronic circuit having at least one monolithically integrated coil and micorelectonic circuit having at least one monolithically integrated coil
US6534374B2 (en) 2001-06-07 2003-03-18 Institute Of Microelectronics Single damascene method for RF IC passive component integration in copper interconnect process
US6444517B1 (en) 2002-01-23 2002-09-03 Taiwan Semiconductor Manufacturing Company High Q inductor with Cu damascene via/trench etching simultaneous module
US7535100B2 (en) * 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
FR2929758B1 (fr) * 2008-04-07 2011-02-11 Commissariat Energie Atomique Procede de transfert a l'aide d'un substrat ferroelectrique

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4418470A (en) * 1981-10-21 1983-12-06 General Electric Company Method for fabricating silicon-on-sapphire monolithic microwave integrated circuits
US4789648A (en) * 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
US4767724A (en) * 1986-03-27 1988-08-30 General Electric Company Unframed via interconnection with dielectric etch stop
US5162258A (en) * 1988-10-17 1992-11-10 Lemnios Zachary J Three metal personalization of application specific monolithic microwave integrated circuit
US5219787A (en) * 1990-07-23 1993-06-15 Microelectronics And Computer Technology Corporation Trenching techniques for forming channels, vias and components in substrates
NL9100094A (nl) * 1991-01-21 1992-08-17 Koninkl Philips Electronics Nv Halfgeleiderinrichting en werkwijze ter vervaardiging van een dergelijke halfgeleiderinrichting.
US5384281A (en) * 1992-12-29 1995-01-24 International Business Machines Corporation Non-conformal and oxidizable etch stops for submicron features
US5376574A (en) * 1993-07-30 1994-12-27 Texas Instruments Incorporated Capped modular microwave integrated circuit and method of making same
US5757077A (en) * 1995-02-03 1998-05-26 National Semiconductor Corporation Integrated circuits with borderless vias

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10269702B2 (en) 2016-01-29 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Info coil structure and methods of manufacturing same

Also Published As

Publication number Publication date
EP0838090A2 (de) 1998-04-29
EP0838090B1 (de) 2006-05-24
JPH11509691A (ja) 1999-08-24
KR19990028850A (ko) 1999-04-15
US5652173A (en) 1997-07-29
WO1997042654A2 (en) 1997-11-13
WO1997042654A3 (en) 1998-02-05
JP4145354B2 (ja) 2008-09-03
DE69735919D1 (de) 2006-06-29
KR100435137B1 (ko) 2004-07-16

Similar Documents

Publication Publication Date Title
DE2217538C3 (de) Verfahren zur Herstellung von Zwischenverbindungen in einer Halbleiteranordnung
DE4125221C2 (de)
DE3922456C2 (de)
DE10218155B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE3339957C2 (de)
DE19727232C2 (de) Analoges integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung
DE4214391C2 (de) Integrierte Halbleiterschaltkreisstruktur und Verfahren zu ihrer Herstellung
DE10256346A1 (de) Halbleiterbauelement mit MIM-Kondensator und Herstellungsverfahren
DE1903961A1 (de) Integrierte Halbleiteranordnung
DE10351875A1 (de) Integriertes Schaltkreisbauelement und Halbleiterbauelement mit MIM-Kondensator
DE4342047A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1614872A1 (de) Vielschichtiges Leitungssystem mit ohmischen Kontakten fuer integrierte Schaltkreise
DE3810494C2 (de) Integrierte Halbleiterschaltungseinrichtung mit supraleitender Schicht
DE4010618A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE6606541U (de) Halbleiteranordnung
DE2033532C3 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE69735919T2 (de) Ein verfahren zur herstellung einer monolithischen mikrowellenschaltung mit dicken leitern
DE3038773C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren
WO2012031845A1 (de) Verfahren zur herstellung eines halbleiterbauelementes mit einer durchkontaktierung und halbleiterbauelement mit durchkontaktierung
DE10348902A1 (de) MIM-Kondensatorstruktur und Herstellungsverfahren
DE3109074C2 (de)
EP1661168B1 (de) Herstellungsverfahren für eine Integrierte Schaltungsanordnung mit Kondensator
DE10039710B4 (de) Verfahren zur Herstellung passiver Bauelemente auf einem Halbleitersubstrat
DE102011100779B4 (de) Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung
DE3705152C2 (de)

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: EISENFUEHR, SPEISER & PARTNER, 10178 BERLIN

8327 Change in the person/name/address of the patent owner

Owner name: NXP B.V., EINDHOVEN, NL

8339 Ceased/non-payment of the annual fee