-
HINTERGRUND DER ERFINDUNG
-
1. Gebiet der Erfindung
-
Die vorliegende Erfindung betrifft
Verfahren und Anordnungen zur Realisierung spektraler Eingrenzung
von Funkübertragungen,
so dass sie keine Nachbarkanalinterferenz verursachen und insbesondere
zur Realisierung von spektraler Eingrenzung von Digitalübertragungen
hoher Bit-Rate wie zum Beispiel TDMA- oder CDMA-Zellulartelefonsignale.
-
2. Diskussion
des Standes der Technik
-
Technologische Fortschritte haben
kontinuierliche Verbesserungen beim Reduzieren der Größe und Kosten
von tragbaren Zellulartelefonen zugelassen während des Zunehmens der Batterielebensdauer.
Dies hat Zellulartelefone immer mehr populär gemacht. Als ein Ergebnis
müssen
Zellulartelefonsysteme erweitert werden, um Dienste immer größeren Anzahlen
von Teilnehmern bereitzustellen.
-
Der Druck auf Frequenzkanalverfügbarkeit hat
zur Entwicklung von Digitalzellulartechnologien wie zum Beispiel
dem europäischen
GSM-TDMA-System, dem amerikanischen IS-54-Digital-TDMA-Zellularstandard und dem
amerikanischen IS-95-CDMA-Standard
geführt.
Alle obigen Systeme sind gekennzeichnet durch erste Umsetzung von Sprache
in eine komprimierte Digitalform, die dann codiert wird durch mehr
oder weniger redundanten Code und darauffolgend unter Verwendung
eines oder mehrerer Zeitschlitze in einer sich wiederholenden Rahmenperiode
gesendet werden.
-
Beispielsweise codiert das GSM-TDMA-System
Sprache unter Verwendung von Faltungscodierung und sendet die codierte
Sprache unter Verwendung eines oder zweier von 16 Zeitschlitzen,
abhängig
davon, ob ein Halbraten- oder ein Vollratenkanal zugeteilt worden
ist. Ein IS-54-System wendet auch eine Faltungscodierung auf Sprache
an und sendet sie dann unter Verwendung eines oder zweier von sechs
Zeitschlitzen. Ein IS-95-System verwendet Faltungscodierung plus
Wiederholung und sendet die Sprache unter Verwendung von 2, 4, 8
oder 16 von 16 Zeitschlitzen abhängig
davon, ob der Sprachklang ein Stimmen-Klang oder ein Nicht-Stimmen-Klang
ist oder Stille/Hintergrundrauschen. In allen Fällen wird daher die Bit-Rate
von Sprache erhöht unter
Verwendung intelligenter Codierung zum Erhalten eines höheren Bit-Ratenstroms zum Senden,
der toleranter ist bezüglich
Interferenz.
-
Ein Sender für solche digital-codierten
Signale umfasst vorzugsweise einen symmetrischen (balanced) Quadraturmodulator. 1 zeigt eine Anordnung des
Standes der Technik eines Quadraturmodulators zur Synthesezierung
eines beliebig modulierten Signals. Ein Digitalsignalprozessor (DSP) 30 berechnet
zeitbeabstandete Abtastwerte des Real- und Imaginärteils einer
gewünschten
komplexen Modulation. Der Realteil ist gegeben durch die gewünschte Amplitude
mal dem Kosinus des gewünschten
Phasenwinkels während
der Imaginärteil gegeben
ist durch die Amplitude mal dem Sinus des Phasenwinkels. Aus diese
Weise können
sowohl amplitudenmodulierte (AM) Signale als auch phasenmodulierte
(PM) Signale generiert werden oder Signale, die beides umfassen,
deren Ergebnis allgemein bekannt ist als komplexmodulierte Signale.
Die numerischen Abtastwerte, die von dem DSP 30 berechnet wurden,
werden zu zwei Digitalanalogumsetzern 31 übertragen,
die jedes der numerischen Abtastpaare in ein Paar von Analogspannungen
wandeln, die als I- und Q-Signale (in Phase bzw. Quadratursignale) bekannt
sind. Eine Folge solcher numerischer Abtastwerte generiert I- und
Q-Wellenformen, aber in einer stufenweisen Weise.
-
Die Stufen in den Wellenformen veranlassen unerwünschte Spektralkomponenten,
die mit Nachbarfunkkanälen
interferieren würden,
sofern sie nicht unterdrückt
werden. Einige Techniken zur Digital-Analog-Umwandlung stellen Interpolation
zwischen Abtastwerten bereit, die geneigte Wellenformen zwischen
benachbarten Abtastwerten abgeben, welche die unerwünschten
Komponenten reduzieren, aber nicht zufriedenstellend eliminieren.
Folglich sind I- und Q-Glättungsfilter 32 notwendig.
Es gibt Tiefpassfilter, die alle Modulationsspektralkomponenten
von Interesse durchlassen, aber die höher frequenten Komponenten
des Spektrums, die den stufenweisen oder stückweisen linearen I- und Q-Wellenformen
von den D-A-Umsetzern 31 zugehören, unterdrücken.
-
Die geglätteten I- und Q-Wellenformen
werden an zwei symmetrische Modulatoren 33 angelegt gemeinsam
mit Kosinus- und
Sinusträgerfrequenzsignalen,
welche Anordnung bekannt ist als ein Quadraturmodulator. Die soweit
beschriebene und in 1 dargestellte
Anordnung gehört
zu dem wohlbekannten Stand der Technik.
-
Zusammengefasst produziert der DSP 30 numerische
I- und Q-Wellenformen,
die repräsentativ sind
bezüglich
der gewünschten
Digital- oder Analogmodulation und dann setzen die D-A-Umsetzer 31 die
numerischen I- und Q-Wiedergaben in analoge I- bzw. Q-Modulationswellenformen
um. Filter 32 entfernen Unstetigkeiten, die bedingt sind
durch die Abtastung in begrenzter Zeit und die Quantisierung der numerischen
I- bzw. Q-Signale zum Produzieren stetiger I- bzw. Q-Wellenformen, hierdurch das
spektrale Plätschern
in benachbarte Funkkanäle
vermeidend. Die geglätteten
I- und Q-Wellenformen
werden auf Sinus- und Kosinusfunkfrequenzträger angewendet unter Verwendung
des Quadraturmodulators 33.
-
Es ist wichtig für eine genaue Signalgenerierung,
dass
-
- (1) die beiden symmetrischen Modulatoren exakt aufeinander
abgestimmt sind,
- (2) die Pegel der I- und Q-Signale in Bezug zueinander exakt
gesteuert sind, und
- (3) die symmetrischen Modulatoren geringe Streuung oder Spannungsablage
(offset) haben, d. h., das Ausgangssignal eines symmetrischen Modulators
sollte Null sein, wenn sein jeweiliges I- oder Q-Modulationssignal
Null ist.
-
Da die I- und Q-Signale von positiv
zu negativ variieren, kann, wenn eine Schaltung nur von einer einzelnen
positiven Versorgung betrieben wird, der Nullpunkt einer I- und
Q-Wellenformen nicht
zu Null Volt definiert werden, sondern muss definiert werden als
irgend eine positive Referenzspannung wie die halbe Versorgungsspannung.
Wenn eine I- oder Q-Wellenform sich unterhalb dieser Referenzspannung
einpendelt, wird sie als negativ interpretiert und als positiv,
wenn sie sich oberhalb einpendelt.
-
Unglücklicherweise ist es schwierig,
eine Referenzspannung von dem DSP 30 zu generieren, die exakt
gleich der Spannung der Digital-zu-Analog-Umsetzerversorgung ist
mit einem numerischen Eingangswert von Null. Dieses Problem wird
gelöst unter
Verwendung der symmetrischen Konfiguration, die in 2 gezeigt ist und in der US Patent Nummer 5,530,722
offenbart, welche spezielle Digital-zu-Analog-Umsetztechniken verwendet
zum Generieren von I- und Q-Signalen, sowie deren Komplementen I und Q.
-
In 2 werden
statt der Verwendung des D-A-Umsetzers 31 der 1 die numerischen I- und Q-Signale
vom DSP 30 zu einem Deltal-Sigma-Umsetzer (Δ-Σ-Umsetzer) 41 übertragen.
Diese Einrichtung ist gemäß dem bekannten
Stand der Technik zum Generieren eines Stromes hoher Bit-Rate mit
binären
Einsen und Nullen mit einem Kurzzeitmittelwert proportional dem
numerischen Eingangswert zu generieren. Mit einem maximal möglichen
numerischen Eingangswert würde
der produzierte Bit-Strom 11111
... (die Spannung einer "1"-Bedingung ist gleich der ausgewählten Versorgungsspannung),
während der
minimale numerische Eingangswert das Bit-Muster 00000... generieren
wird. Eine halbskalierte numerische Eingangsgröße wird das Bit-Muster 1010101010
... mit einer mittleren Spannung gleich der halben Versorgungsspannung
produzieren. Gemäß einem
Aspekt der in dem US Patent 5,530,722 offenbarten Erfindung sind
zusätzliche
Invertier-Gatter 42 vorgesehen am Ausgang jedes Delta-Sigma-Umsetzers 41 zum
zusätzlichen
Generieren der komplementären
Bit-Ströme.
Das bedeutet, wenn der Delta-Sigma-Umsetzer 41 einen
Bit-Strom 100100100100 ... mit einem Mittelwert von 1/3 der Versorgungsspannung
produziert, wird der komplementäre
Bit-Strom 011011011011 ... mit einem Mittelwert von 2/3 der Versorgungsspannung
sein. Die Differenz zwischen diesen beiden ist 1/3 – 2/3 = –1/3 der Versorgungsspannung.
Wenn der Umsetzer 111011101110 ... mit einem Mittelwert von +3/4
der Versorgungsspannung produziert, dann wird das komplementäre Signal
000100010001 ... den Mittelwert von 1/4 der Versorgungsspannung
haben, so dass die Differenz 3/4 – 1/4 = +1/2 der Versorgungsspannung
ist. Folglich kann durch Verwenden der Differenz zwischen dem Umsetzerausgangssignal
und seinem Komplement zum Wiedergeben eines I- oder Q-Signals der
Wert positiv wiedergegeben werden oder negativ, selbst mit einer
einzigen positiven Versorgungsspannung und keine Referenzspannung braucht
generiert zu werden. Die symmetrischen Mischer 43 sind
daher mit symmetrischen Zweidrahteingängen versehen statt den Einzeleingängen, die ansprechen
auf die Differenz in den Signalen auf den beiden Drähten und
nicht ansprechen auf die absolute oder Gleichtakt-Spannung (Summe
der Spannungen) auf den beiden Drähten.
-
Sigma-Delta-Modolations-Bit-Ströme hoher Bit-Rate
werden einfach umgesetzt in die Analogspannung, die sie repräsentieren
durch Bilden der gleitenden Mittelwertsspannung über eine große Anzahl
von Bits. Dies kann unter Verwendung eines zeitkontinuierlichen
Tiefpassfilters durchgeführt
werden mit einer Bandbreite, die ein geringer Bruchteil der Bit-Rate
ist, aber noch ausreicht, um alle gewünschten Modulationskomponenten
durchzulassen, für
die in dieser Erfindung entwickelte symmetrische Signalkonfiguration
werden symmetrische Filter 44 zwischen die Ausgänge der
Delta-Sigma-Umsetzer und die symmetrischen I-, Q-Modulatoren 43 eingefügt.
-
Zusammengefasst setzen die Delta-Sigma-Umsetzer 41 die
numerischen Abtastwerte von dem DSP 30 in Ströme hoher
Bit-Rate um, wobei
momentane Wellenformwerte durch das Verhältnis der Einsen zu den Nullen
in dem Bit-Strom wiedergegeben werden, d. h. durch das mittlere
Impuls/Pausenverhältnis.
Die Invertierer 42 bilden komplementäre Bit-Ströme derart, dass die Differenz
in dem Impuls-zu-Pausenverhältnis
ein symmetrisches Signal bildet, das leichter sowohl die positiven
als auch die negativen momentanen Wellenformwerte wiedergeben kann.
Die Schwankungen hoher Bit-Rate werden durch symmetrische Filter 44 entfernt,
um kontinuierlich geglättete
I-, Q-Wellenformen zu erhalten, die an die symmetrischen Eingänge des
Quadraturmodulators 43 angelegt werden, wie in dem US Patent
Nummer 5,530,722 offenbart. Dieses Patent offenbart den Vorteil
der Verwendung symmetrischer I-, Q-Signale, die eine komplexe Modulationssignalwellenform
mit Hilfe von Sigma-Delta-Modulationsströmen hoher Bit-Rate
und deren Komplemente wiedergeben.
-
1 der
WO 93/14588 zeigt einen konventionellen Digital-zu-Analogwandler und Anti-Aliasing-Filter.
Sie offenbart nicht, dass ein Quadraturmodulator mit symmetrischen
Signalen Betrieben werden kann. Jurg Hiderling et al., "CDMA Mobile Station
Modem ASIC," 8107IEEE J. of Solid-State Circuits 28 (März 1993),
Nummer 3, Seiten 253–260 zeigt
einen Digital-zu-Analogwandler,
der mit einem Sendefilter verbunden ist und anzeigt, dass das Sendefilter
eine numerische Ausgangsgröße hat statt
einer Analysewellenform. Siehe zweite Spalte auf Seite 256. Akira
Yasuda et al., "A Small-Size Adder-Free Tr/4-Shift QPSK Signal Generator,"
IEEE 1995 Custom Integrated Circuit Conference, Januar 1995, Seiten
315–318
offenbart einen QPSK-Signalgenerator unter Verwendung eines Seriell-zu-Parallelwandlers unter
Verwendung einer Δ-Σ-Modulationstechnik zum
Reduzieren der Größe durch
Vermeiden der Verwendung digitaler Addierer.
-
RESÜME DER ERFINDUNG
-
Die vorliegende Anmeldung offenbart
die Verwendung des erfindungsgemäßen Schemas
für CDMA
Sendungen und offenbart ein vorteilhaftes symmetrisches Filter,
das in einer digitalen integrierten Schaltung aufgebaut sein kann.
-
Ein zu sendendes Signal wird anfangs
als ein Paar komplexer Basisbandsignale gebildet, die ein I-Signal
und ein Q-Signal umfassen. Die I- und Q-Signale können durch
Sigma-Delta-Modulationen
hoher Bit-Rate wiedergegeben werden, bei der jedes Bit entweder
eine Null oder eine Eins ist. Ein I-Strom, ein Q-Strom und ihre
Komplemente werden bevorzugt verwendet zum Bilden eines symmetrischen
I-Signals und eines symmetrischen Q-Signals, jedes auf einem Leitungspaar.
Ein CDMA Signal kann in entsprechender Weise wiedergegeben werden
durch einen Strom von I-Chips hoher Bit-Rate und einen Strom von
Q-Chips hoher Bit-Rate und deren Komplemente. Die CDMA-I- und Q-Signale können ferner abgetastet
werden bei einem Mehrfachen, z. B. viermal, der Chip-Rate, vier
Bits pro Chip von symmetrischen I- und symmetrischen Q-Signalen
ergebend.
-
Die symmetrischen I- und Q-Signale
werden in einer Kette von Schieberegisterstufen verzögert, die
zumindest mit der Bit- Rate
zum Produzieren verzögerter
symmetrischer I-, Q-Signale an jeweiligen q- und q-Ausgängen
jeder der Schieberegisterstufen getaktet werden.
-
Ein erstes Widerstandsnetzwerk, das
Widerstände
unterschiedlicher Werte entsprechend Transversalfiltergewichtungen
umfasst, ist mit den I-Ausgängen des
Schieberegisters verbunden, die q-Ausgänge werden für eine positive
Gewichtung verwendet und die q-Ausgänge für eine negative
Gewichtung. Jeder Schieberegisterausgang ist mit einem Ende eines
jeweiligen Gewichtungswiderstandes verbunden, während die anderen Widerstandsenden zusammengefasst
sind zum Bereitstellen einer ersten gefilterten Ausgangsgröße. Ein
zweites identisches Widerstandsnetz verbindet die q- und q-Ausgänge, die nicht durch das erste
Netz verwendet werden zum Bereitstellen einer komplementären Ausgangsgröße. Identische
erste und zweite Widerstandsnetze sind entsprechend verbunden mit
den q- und q-Ausgängen des
Q-Schieberegisters zum Bereitstellen komplementärer gefilterter Q-Ausgangsgrößen.
-
Die symmetrischen gefilterten I-
und Q-Ausgänge
können
ferner mit einem symmetrischen Widerstands-Kondensator-Filter verbunden
sein zum Entfernen unerwünschter
hochfrequenter Komponenten. Die RC-gefilterten symmetrischen Signale werden
dann an einen I-, Q-Modulator (Quadratur-Modulator) verbunden zum
Modulieren eines Funkfrequenzsignals derart, dass unerwünschte Abstrahlungen
in Nachbarkanälen
reduziert sind.
-
Das erfindungsgemäße symmetrische I-, Q-Transversalfilter
kann komplett auf einem Halbleitersubstrat als eine integrierte
Schaltung aufgebaut sein. Die gewünschte Filterfunktion wird
durch Widerstandsverhältnisse
und nicht durch Absolutwerte bestimmt, was es geeignet macht zur
Produktion in Prozessen, bei denen absolute Widerstandswerte nicht fest
gesteuert möglich
sind, aber Widerstandsverhältnisse
durch Geometrien bestimmt sind und demnach exakter steuerbar.
-
KURZBESCHREIBUNG
DER ZEICHNUNGEN
-
Die Erfindung wird nun unter Bezugnahme auf
die beispielhaften Ausführungsformen
beschrieben, die in den beiliegenden Zeichnungen gezeigt sind, in
denen zeigt:
-
1 ein
schematisches Diagramm einer konventionellen I-, Q-Modulatorschaltung;
-
2 ein
schematisches Diagramm einer erfindungsgemäßen I-, Q-Modulatorschaltung,
wie hier und in US Patent Nummer 5,530,722 offenbart;
-
3 ein
schematisches Diagramm einer I-, Q-Filterschaltung in Übereinstimmung mit der vorliegenden
Erfindung; und
-
4 ein
schematisches Diagramm einer I-, Q-Filterschaltung in Übereinstimmung mit der vorliegenden
Erfindung, wie auf CDMA-Übertragung
angewendet.
-
DETAILLIERTE
BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
DER VORLIEGENDEN ERFINDUNG
-
3 zeigt
eine erfindungsgemäße Alternative
zu der Kombination der Invertierer 42 und der symmetrischen
Filter 44 der 2 zum
Realisieren eines symmetrischen Filters.
-
Ein I-Bit-Strom oder ein Q-Bit-Strom
von Delta-Sigma-Umsetzern 41 wird
an ein Filter 44 der 2 angelegt,
das weitgehend gemäß der 3 aufgebaut ist, d.h. es
gibt ein Filter 44 für
jeden der I- und Q-Bit-Ströme.
Mit anderen Worten, eines der symmetrischen Transversalfilter der 3 wird verwendet für die I-Signale
und ein anderes für
die Q-Signale.
-
Der I- oder Q-Bit-Strom tritt in
ein Schieberegister 50, das in der Form einer Kette von
Schieberegisterstufen (501 , 502 ... 50N ) ist
von denen jede ein Flip-Flop (511 , 512 ... 51N )
umfasst mit komplementären
q- und q-Ausgängen. Ein
Widerstandsnetz 60, das aus einer Gruppe von Widerständen (601 , 602 ... 60N ) unterschiedlicher Werte R1, R2. .. RN besteht, ist mit den Flip-Flop-Ausgängen unter
Verwendung des q-Ausgangs zum Erhalten eines positiven Gewichtungsfaktors
oder des q-Ausgangs, wie bei
Schieberegisterstufe 503 gezeigt, wenn ein negativer Gewichtungswert
erwünscht
ist, verbunden. Wie die Gewichtungen bestimmt werden, wird nachstehend
erläutert.
Die anderen Enden der Widerstände
sind mit einem Addierer 70 verbunden, der eine einfache Summationsverbindung 71 sein
kann. Ein identischer Satz von Widerständen 80 ist mit den Flip-Flop-q-Ausgängen verbunden,
wohingegen das erste Netz mit den q-Ausgängen verbunden
ist und umgekehrt derart, dass die an dem Summierer 90 oder
der Summationsverbindung 91 des zweiten Widerstandsnetzes 80 produzierte
Wellenform komplementär
zur ersten Wellenform am Summierer 70 oder der Summationsverbindung 71 des
ersten Widerstandsnetzes 60 ist.
-
In einem dem momentanen GSM-Standard folgenden
System wird ein 13 MHz-Referenztakt als Referenz für alle Bit-Raten
und Frequenzen verwendet. Die übertragene
Bit-Rate ist 13 MHz/48. Unter Verwendung von 13 MHz als Delta-Sigma-Bit-Ratenausgang
von den Delta-Sigma-Umsetzern 41 bedeutet, dass 48 Delta-Sigma-Bit-Ausgangsgrößen auftreten
werden pro übertragener
Bit-Periode. Das Schieberegister 50 kann demnach passend
48 Bit lang sein und die Widerstände 601 –6048 ("N" ist in diesem Beispiel gleich
48) sind gewählt
zum Erhalten einer gewünschten
Impulsantwort mit einer Dauer einer Bit-Periode. Diese Impulsantwort
entspricht einer Frequenzantwortbandbreite der Größenordnung
der Bit-Rate oder einige Male die Bit-Rate. Diese Frequenzantwort
gibt nur das Filtern wieder, das benötigt wird zum Entfernen von
Delta- Sigma-Rauschen,
die Wellenform-Formgebung der übertragenen
Symbolübergänge werden
durch den DSP 30 zusammen mit dem Delta-Sigma-Umsetzer 41 bestimmt.
Beispielsweise kann der Delta-Sigma-Umsetzer 41 einen Nur-Lesespeicher
(ROM) umfassen, der 8 vorausberechnete 48-Bit-Muster von I- und
Q-Wellenformen enthält entsprechend
aller möglicher
Muster von drei aufeinanderfolgenden Informations-Bits.
-
Im allgemeinen können I-, Q-Wellenformen für Digitalübertragungen
mit Hilfe eines solchen ROM-Modulators kreiert werden, der sich
darauf stützt,
in der Lage zu sein, die Impulsantwort des Vormodulationsfilters
zurechtzustutzen auf eine angemessene Zahl von Bit-Perioden M, wobei
2M ein ROM einer angemessenen Größe ergibt.
Unter Verwendung der zurechtgestutzten Pulsantwort kann das Filter über jedes
Bit-Intervall eine
einer begrenzten Zahl, 2M, möglicher
Wellenformen produzieren. Durch Speichern jeder I-, Q-Wellenform bei einer
angemessenen Anzahl von Abtastwerten pro Bit in einem ROM werden
die Modulation und das Filtern einfach erreicht durch Zuführen des
Datenstroms durch ein M-Bit-Schieberegister
(nicht dargestellt), das das ROM adressiert zum Ausgeben von Wellenformen für dieses
Bit-Intervall. Jede
Wellenform hat dann eine Impulsantwortlänge, die bis zu drei Informations-Bit-Perioden
lang sein kann, verglichen mit der Ein-Bit-Periode des Filters der 3 mit 48 Stufen. Dies ist
aus folgenden Gründen
vorteilhaft. Die Schärfe
des Abschneidens einer Filterantwort im Frequenzbereich nimmt proportional
zur Länge
seiner Impulsantwort im Zeitbereich zu. Demnach ist eine lange Impulsantwort
wünschenswert
zum Erhalten einer scharfen Filterwirkung im Frequenzbereich. Wünschenswerte
Impulsantworten sind allgemein einige Informationssymbole lang,
z. B. 3 Symbolperioden. Die Schärfe
des Abschneidens bestimmt durch die Anzahl von Symbolen jeder in
dem ROM-Modulator
gespeicherten Wellenform hängt
davon ab, während
die Dämpfung
der Komponenten weiter entfernt von dem Abschneidepunkt abhängt von
dem Filtern, das auf diese Delta- Sigma-Wellenformen
angewendet wird nachdem sie aus dem ROM-Modulator herausgekommen sind.
-
Das Filter der 3 kann auch verwendet werden zum Generieren
eines gefilterten, CDMA-codierten Signals, wie in 4 gezeigt. Der DSP 30 führt faltungs-codierte
und verschachtelte Informations-Bits zu dem Umsetzern 41,
die nun CDMA-Code-Spreizer 95 sind, statt der Delta-Sigma-Umsetzer. Beispielsweise,
wenn die CDMA-Spreizung jedes codierte Bit vom DSP 30 um
den Faktor von 64 spreizt, wird die Ausgangs-Chip-Rate der Spreizer 95 das 64-fache
der codierten Informationsrate sein, was in dem Falle vom CDMA-Standard
IS-95 eine Chip-Rate
von 1,2288 Megabit pro Sekunde ergibt. Dieser Chip-Strom kann verwendet
werden als eine Eingangsgröße für das Filter
der 3. Der Chip-Strom kann
ferner abgetastet werden mit vier Abtastungen pro Chip zum Erhalten
einer Rate von 4,9152 Megabit pro Sekunde, die getaktet wird in
ein Schieberegister 50 von beispielsweise 48 Stufen. Die
gesamte Impulsantwortlänge
von 48 ¼-Chips
oder 12 Chips ist angemessen, um durch geeignete Auswahl von Gewichtungswiderständen 601 –60N eine gute spektrale Eindämmung der Übertragungen
zu erlauben.
-
Insbesondere zeigt 4 die Anwendung der vorliegenden Erfindung
auf ein CDMA-System, in dem der DSP 30 Analogsprache in
Digitalform codiert, oder Digitaldatensignale bereits in Digitalform annimmt
und Fehlerkorrekturcodierung anwendet. Die codierte Sprache und
die Daten werden dann umgesetzt in I-, Q-Signale, die die Vektorkomponenten
eines modulierten Signals repräsentieren,
die ferner spreizspektrumcodiert werden durch die Codespreizungseinheit 95 zum
Erhalten von I- und Q-Chip-Strömen hoher
Bit-Rate. Die I-, Q-Chip-Ströme
werden getaktet durch Schieberegisterstufen 50a, 50b bei
einem Vielfachen von (beispielsweise dem vierfachen) der Chip-Rate
und die invertierten q oder nichtinvertierten q-Ausgänge der
Schieberegister werden angelegt an Widerstandsnetze 60a, 60b, wobei
die inversen angelegt werden an andere Widerstandsnetze 80a, 80b.
Als ein Ergebnis generieren die ersten Widerstandsnetze 60a, 80a Gegenphasen-I-Signale
zum Bilden einer symmetrischen Signaleingangsgröße für ein erstes symmetrisches RC-Filter 32a und
zweite Widerstandsnetze 60b, 80b bilden symmetrische
Q-Signalsausgangsgrößen für ein zweites
symmetrisches RC-Filter 32b. Filter 32a, 32b müssen nur
unerwünschte
spektrale Komponenten oberhalb der Abtastfrequenz (von viermal der Chip-Rate)
entfernen und können
integrierte RC-Filter sein, die Hauptfilterfrequenzantwort in der
Nähe der
Chip-Rate, die exakt bestimmt worden ist durch die Widerstandsverhältnisse
innerhalb der Gewichtungsnetze 60a, 60b, 80a, 80b.
die gefilterten symmetrischen I-, Q-Treibersignale von Filtern 32a, 32b werden
dann an die symmetrischen Eingänge
des Quadraturmodulators 43 angelegt.
-
Demnach ist oben gezeigt worden,
wie der erfindungsgemäße symmetrische
Quadraturmodulator vorteilhaft verwendet werden kann zum Generieren
von CDMA-Signalen zum Senden, die exakt gefiltert worden sind durch
symmetrische Transversalfilter unter Verwendung von Widerstandsgewichtungen.
Es ist im Stand der Technik wohlbekannt, dass die Gewichtungswerte
eines Transversalfilters den Koeffizienten einer inversen Fourier-Transformierten der
gewünschten
Frequenzantwort folgen sollten. Entsprechend sollten die Widerstandswerte 601 , 602 ...
60N umgekehrt proportional zu der Fourier-Transformierten der
gewünschten
Frequenzantwort sein. Dies ist auch äquivalent zu dem Auswählen des
gewünschten
Widerstandswertes als umgekehrt proportional zu Abtastwerten der
gewünschten
Filterimpulsantwort. Da das Netz von endlicher Länge ist, kann verfügbare Kenntnis
innerhalb des Standes der Technik zu Rate gezogen werden, wie die
unendliche Impulsantwort eines idealen bandbegrenzten Filters zurechgestutzt
werden sollte zum Erhalten modifizierter Gewichtungswerte, die durch
das Zurechstutzen kompensieren während
des Fortsetzens des Bereitstellens einer erhöhten Bedämpfung von unerwünschten
Außerband-Spektralkomponenten
der I-, Q-Modulationswellenformen.
-
Die Erfindung der 3 und 4 kann
abgeändert
werden, um in Form eines Halbleiter-Chips, /z. B. Silizium-Chips)
integriert zu werden. Halbleiter-Chip-Prozesse haben verschiedenartige
Mittel zum Ausbilden von Widerständen.
Die Absolutwerte solcher Widerstände
können
schwerlich exakt gesteuert werden, aber ein Vorteil der Erfindung
ist, dass nur das Verhältnis
der Widerstände
von primärer
Wichtigkeit ist und die Absolutwerte von sekundärer Wichtigkeit, da sie nur
den Energieverbrauch der Schaltung beeinträchtigen statt der Filterfrequenzantwort.
Um den Energieverbrauch zu minimieren sollten die Widerstandswerte
hohe Werte haben, Widerstände
hoher Werte können
beispielsweise einem CMOS-Prozess
als lange N-Typ-Feldeffekttransistoren hergestellt werden, die vorgespannt
sind in die Einschaltbedingung durch Verbinden ihrer Gate-Anschlüsse mit
der positiven Versorgungsspannung. Widerstandswerte sind dann proportional
zur gesamten Gate-Länge.
-
Andere Prozessschritte wie zum Beispiel
Polysilizium- oder Diffusionsschritte können verwendet werden zum Herstellen
von Transversalfiltergewichtungswiderständen und andere Modulationen
als jede beschriebenen können
reduziert werden zum Bilden geeigneter I-, Q-Signale und gefiltert
und quadraturmoduliert entsprechend der Erfindung.