JP3758681B2

JP3758681B2 - 直交変調器用の平衡トランスバーサルｉ，ｑフィルタ

Info

Publication number: JP3758681B2
Application number: JP53352997A
Authority: JP
Inventors: デント，ポール，ダブリュ．
Original assignee: Ericsson Inc
Current assignee: Ericsson Inc
Priority date: 1996-03-20
Filing date: 1997-03-13
Publication date: 2006-03-22
Anticipated expiration: 2017-03-13
Also published as: CN1147098C; AU712678B2; EP0888681A1; CO4600652A1; ID16560A; DE69722390D1; DE69722390T2; EP0888681B1; TW317680B; KR20000064738A; AR006980A1; CN1219315A; WO1997035411A1; CA2250330C; AU2204697A; CA2250330A1; JP2000507410A; KR100462139B1

Description

発明の背景
１）発明の分野
本発明は、無線送信が隣接チャネルの妨害を生じないようにするために、無線送信のスペクトル封込めを実現する方法および装置に関し、特に、ＴＤＭＡまたはＣＤＭＡセルラ電話信号のような高ビットレートのディジタル送信のスペクトル封込めを実現する方法および装置に関する。
２）関連技術の論考
技術的な進歩は、セルラ・ポータブル電話の電池寿命を増加させつつ、大きさおよび経費の削減において連続的な改善を可能にした。このことは、セルラ電話を常にますます普及させてきた。その結果、セルラ電話システムは、常に増加していく加入者数にサービスを提供するために、拡大する必要がある。
周波数チャネルの使用可能度を高めなければならないという重圧は、欧州ＧＳＭＴＤＭＡシステム，米国ＩＳ−５４ディジタルＴＤＭＡセルラ規格および米国ＩＳ−９５ＣＤＭＡ規格のようなディジタル・セルラ技術の開発に導いた。以上のシステムは全て、まず音声を圧縮されたディジタル形式に変換し、次にそれを多少冗長なコーディングによりコード化し、その後、それを反復するフレーム周期内の１つまたはそれ以上のタイムスロットを用いて送信する。
例えば、ＧＳＭＴＤＭＡシステムは、畳込みコーディングを用いて音声をコード化し、ハーフレート・チャネルまたはフルレート・チャネルのいずれが割当てられるかにより１６タイムスロットのうちの１つまたは２つを用いてそのコード化音声を送信する。ＩＳ−５４システムもまた、音声を畳込みコーディングし、それを６タイムスロットのうちの１つまたは２つを用いて送信する。ＩＳ−９５システムは、畳込みコーディングとビット繰返しとを併せて用い、音声の音が有声音であるか無声音であるか無音／背景雑音であるかにより１６タイムスロットのうちの２つ，４つ，８つまたは１６を用いて送信する。したがって、全ての場合において、音声のビットレートはまず固有冗長性を除去するために圧縮され、次に、ビットレートは、より大きい妨害許容性を有する送信のためにより高いビットレート・ストリームを得るために、インテリジェント・コーディングを用いることにより増大せしめられる。
そのようなディジタル的にコーディングされた信号のための送信機は、好ましくは平衡直交変調器を含む。図１は、任意に変調された信号を合成するための直交変調器の従来技術の構成を示す。ディジタル信号プロセッサ（ＤＳＰ）３０は、所望の複素変調の実数部分および虚数部分の、時間間隔を有するサンプルを計算する。実数部分は、所望の振幅と所望の位相角の予言関数（コサイン）との積により与えられ、一方、虚数部分は、所望の振幅と前記位相角の正弦関数（サイン）との積により与えられる。このようにして振幅変調（ＡＭ）信号または位相変調（ＰＭ）信号の双方、あるいは、結果が複素変調信号として一般に公知であるこれら双方を含む信号を発生させることができる。ＤＳＰ３０により計算された数値サンプルは、一対のディジタル／アナログ（Ｄ／Ａ）変換器３１へ転送され、これらの変換器３１は、それぞれの数値サンプル対をＩ（同相）信号およびＱ（直交）信号として公知のアナログ電圧の対に変換する。そのような数値サンプルのシーケンスは、Ｉ波形およびＱ波形を階段状に発生する。
波形内のステップは、抑制しなければ隣接する無線チャネルを妨害する望ましくないスペクトル成分を生ぜしめる。Ｄ／Ａ変換のためのいくつかの技術は、隣接するサンプル値間の傾斜波形を与えるサンプル間の補間を提供し、それは望ましくない成分を減少させはするが、望ましくない成分を十分には消去しない。したがって、ＩおよびＱ平滑化フィルタ３２が必要となる。これらのフィルタは低域フィルタであり、重要な全ての変調スペクトル成分は通過させるが、Ｄ／Ａ変換器３１からの階段状または折れ線状のＩ，Ｑ波形に関連するスペクトルの高周波成分は抑制する。
平滑化されたＩ，Ｑ波形は、コサインおよびサインの搬送周波数信号といっしょに一対の平衡変調器３３へ印加され、この構成は直交変調器として公知である。以上に説明しかつ図１に示した構成は、公知の従来技術に属する。
要約すると、ＤＳＰ３０は所望のディジタルまたはアナログ変調を表す数値的なＩおよびＱ波形を発生し、次に、Ｄ／Ａ変換器３１がこれらの数値的なＩ，Ｑ表示をアナログＩ，Ｑ変調波形に変換する。フィルタ３２は、数値的なＩ，Ｑ信号の有限時間サンプリングおよび量子化による不連続性を除去して連続的なＩ，Ｑ波形を発生し、それにより、隣接無線チャネル内のスペクトル飛散を防止する。平滑化されたＩ，Ｑ波形は、直交変調器３３を用いてサインおよびコサインの無線周波搬送波に印加される。
正確な信号発生のためには、(１)２つの平衡変調器が正確に整合していること、（２）Ｉ信号およびＱ信号のレベルが互いに対して正確に制御されること、(３)平衡変調器の搬送波漏れまたはオフセットが小さいこと、すなわち、平衡変調器の出力信号はそのそれぞれのＩまたはＱ変調信号がゼロであるときにはゼロであるべきであることが、重要である。
Ｉ信号およびＱ信号は正から負へ変化するので、もし回路が単一の正電源のみにより動作することが必要であれば、Ｉ波形またはＱ波形のゼロ点は、ゼロ電圧であるようには定めえず、供給電圧の半分というようなある正の基準電圧であるように定めなければならない。その場合、Ｉ波形またはＱ波形がこの基準電圧の下へ振れたときは負として解釈し、上へ振れたときは正として解釈する。
あいにく、Ｄ／Ａ変換器がゼロの入力数値によって供給する電圧と正確に等しい基準電圧をＤＳＰ３０から発生することは困難である。この問題は、図２に示され米国特許第５，５３０，７２２号に開示されている平衡構成を用いることにより克服され、この平衡構成は特殊なＤ／Ａ変換技術を用いてＩ信号およびＱ信号ならびにそれらの補数ＩおよびＱを発生する。
図２においては、図１のＤ／Ａ変換器３１を用いる代わりに、ＤＳＰ３０からの数値的なＩ信号およびＱ信号がデルタ／シグマ（Δ／Σ）変換器４１へ転送される。この装置は、入力数値に比例した短期平均値を有する２進法の「１」および「０」の高ビットレート・ストリームを発生するように、公知の技術により構成されている。可能な最大の数値入力により発生せしめられるビットストリームは、１１１１１...となり（「１」の状態の電圧は、選択された供給電圧に等しい。）、一方、最小の数値入力は、ビットパターン０００００...を発生させる。中間の大きさの数値入力は、供給電圧の半分に等しい平均電圧を有するビットストリーム１０１０１０１０１０...を発生させる。米国特許第５，５３０，７２２号に開示されている発明の一態様によれば、特別インバータ・ゲート４２がそれぞれのデルタ／シグマ変換器４１の出力に備えられ、さらに補数ビットストリームを発生する。それは、デルタ／シグマ変換器４１が供給電圧の１／３の平均を有するビットストリーム１００１００１００１００...を発生するとき、補数ビットストリームは供給電圧の２／３の平均を有する０１１０１１０１１０１１...となることを意味する。これら２つの差は、供給電圧の１／３−２／３＝−１／３である。変換器が供給電圧の＋３／４の平均を有する１１１０１１１０１１１０...を発生すれば、補数信号０００１０００１０００１...は供給電圧の１／４の平均を有するので、差は供給電圧の３／４−１／４＝＋１／２となる。したがって、Ｉ信号またはＱ信号を表すために変換器の出力信号とその補数との間の差を用いることにより表された値は、単一の正の供給電圧によっても正または負であり得、基準電圧を発生させる必要がない。したがって、平衡ミクサ４３は、シングル・エンド形入力ではなく平衡２線式入力を備えており、それらは２線上の信号の差に応答し、２線上の絶対電圧または共通モード電圧（電圧の和）には応答しない。
高ビットレートのデルタ／シグマ変調ビットストリームは、それらが多数のビットにわたる移動平均電圧を形成することにより表すアナログ電圧へ簡単に変換される。これは、ビットレートの小部分をなす帯域幅ではあるがなお全ての所望の変調成分を通過させるのに十分な帯域幅を有する連続時間低域フィルタを用いて行われ得る。本発明において発展せしめられた平衡信号構成においては、平衡フィルタ４４は、デルタ／シグマ変換器の出力とＩ，Ｑ平衡変調器４３との間に介在せしめられる。
要約すると、デルタ／シグマ変換器４１はＤＳＰ３０からのサンプル数値を高ビットレートストリームに変換し、その場合の瞬時波形値は、ビットストリーム内の“１”と“０”との割合により、すなわち、平均マーク／スペース比により表される。インバータ４２は、マーク／スペース比の差が正および負双方の瞬時波形値を容易に表し得る平衡信号を形成するように、補数ビットストリームを形成する。これもまたここで参照して本願に取り込むこととする米国特許第５，５３０，７２２号に開示されているように、高ビットレートの変動は、直交変調器４３の平衡入力に印加される連続した平滑化Ｉ，Ｑ波形を得るために、平衡フィルタ４４により除去される。これらの親出願は、高ビットレートのシグマ／デルタ変調ストリームおよびそれらの補数により複素変調信号波形を表す平衡Ｉ，Ｑ信号を用いる利点を開示している。
ＷＯ９３／１４５８８の図１は、従来のＤ／Ａ変換器およびアンチ・エリアシング・フィルタを示している。それは、直交変調器が平衡信号により駆動され得ることは開示していない。８１０７ＩＥＥＥ固体回路ジャーナル２８（１９９３年３月），第３号，第２５３頁〜第２６０頁に所載のジャーグ・ヒンダリング他著「ＣＤＭＡ移動局モデムＡＳＩＣ」には、送信機フィルタに接続されたＤ／Ａ変換器が示され、送信フィルタが解析波形ではなく数値出力を有することが示されている。第２５６頁の第２欄を参照されたい。１９９５年１月のＩＥＥＥ１９９５カスタム集積回路協議，第３１５頁〜第３１８頁に所載のアキラ・ヤスダ他著「小形無加算器Ｔｒ／４シフトＱＰＳＫ信号発生器」には、ディジタル加算器の使用を避けることによりダイの寸法を縮減するために、Δ／Σ変調技術を用い直並列変換器を使用したＱＰＳＫ信号発生器が開示されている。
発明の要約
本願は、ＣＤＭＡ送信への本発明のスキームの使用を開示し、また、ディジタル集積回路上に構成され得る有利な平衡フィルタを開示する。
送信されるべき信号は、Ｉ信号およびＱ信号を含む一対の複素ベースバンド信号として最初に形成される。Ｉ信号およびＱ信号は、それぞれのビットが“０”または“１”である高ビットレートのシグマ／デルタ変調により表すことができる。ＩストリームとＱストリームとそれらの補数とは、それぞれが一対の線上にある平衡Ｉ信号および平衡Ｑ信号を形成するために用いられる。同様にして、ＣＤＭＡ信号は、高ビットレートＩチップのストリームと高ビットレートＱチップのストリームとそれらの補数とにより表され得る。ＣＤＭＡのＩ信号およびＱ信号は、さらに、例えば、平衡Ｉ信号および平衡Ｑ信号の４ビット／チップを与えるチップレートの４倍の倍数でサンプリングされ得る。
平衡Ｉ信号および平衡Ｑ信号は、少なくともビットレートでクロックされるシフトレジスタ段において遅延せしめられ、各シフトレジスタ段のｑ出力および

出力に遅延した平衡Ｉ信号および平衡Ｑ信号をそれぞれ発生する。
トランスバーサルフィルタの重みを表す異なる値の抵抗を含む第１の抵抗回路網がシフトレジスタのＩ出力に接続され、ｑ出力は正の重みのために用いられ、

出力は負の重みのために用いられる。各シフトレジスタの出力は各重み抵抗の一端に接続され、一方、他の抵抗端は第１のフィルタされた出力を与えるために合計される。第１の回路網により用いられないｑ出力および

出力に接続された第２の同じ抵抗回路網は、補数出力を供給する。同じ第１および第２の抵抗回路網は、Ｑシフトレジスタのｑ出力および

出力に同様に接続され、互いに補数であるフィルタされたＱ出力を供給する。
平衡Ｉフィルタされた出力および平衡Ｑフィルタされた出力は、望ましくない高周波成分を除去するために、平衡抵抗キャパシタ・フィルタにさらに接続され得る。ＲＣフィルタされた平衡信号は、次に、隣接チャネル内への望ましくない入射を減少させるように無線周波信号を変調するためのＩ，Ｑ変調器（直交変調器）に接続される。
本発明の平衡Ｉ，Ｑトランスバーサルフィルタは、全体を集積回路として半導体基板上に構成し得る。所望のフィルタ機能は抵抗の絶対値ではなく抵抗の比により決定されるので、抵抗の絶対値はしっかりと制御し得ないが抵抗の比は幾何学性により決定されるためにしっかりと制御し得る工程による生産に適している。
【図面の簡単な説明】
次に、本発明を、添付図面に示されている代表的な実施例に関して説明する。添付図面において、
図１は、従来技術のＩ，Ｑ変調器回路の概略図である。
図２は、ここで開示され、また米国特許第５，５３０，７２２号に開示されている、本発明のＩ，Ｑ変調器回路の概略図である。
図３は、本発明によるＩ，Ｑフィルタ回路の概略図である。
図４は、ＣＤＭＡ送信に適用された、本発明によるＩ，Ｑフィルタ回路の概略図である。
本発明の実施例の詳細な説明
図３は、平衡フィルタを実現するための図２のインバータ４２と平衡フィルタ４４との組合せに対しての本発明の別の装置を示す。
デルタ／シグマ変換器４１からのＩビットストリームまたはＱビットストリームは、図３に従って大体構成された図２のフィルタ４４に印加される。すなわち、ＩビットストリームおよびＱビットストリームのそれぞれのために１つのフィルタ４４が存在する。換言すれば、図３の平衡トランスバーサルフィルタの１つはＩ信号のために用いられ、もう１つはＱ信号のために用いられる。
ＩビットストリームまたはＱビットストリームは、それぞれがｑおよび

の相補的出力を有するフリップフロップ（５１₁，５１₂，...５１_N）を含むシフトレジスタ段（５０₁，５０₂，...５０_N）の形をとるシフトレジスタ５０へ入る。異なる値Ｒ₁，Ｒ₂，...Ｒ_Nの抵抗群（６０₁，６０₂，...６０_N）からなる抵抗回路網６０は、正の重み値を得るためにはｑ出力を用いてまたは負の重み値が所望されるならばシフトレジスタ段５０₃に示されているように

出力を用いてフリップフロップ出力に接続される。どのようにして重みが決定されるかは、以下に説明される。抵抗の他端は、単に加算ジャンクション７１であり得る加算器７０に接続されている。第２の抵抗回路網８０の加算器９０または加算器ジャンクション９１に発生する波形が第１の抵抗回路網６０の加算器７０または加算器ジャンクション７１における波形の補数であるように、抵抗の同じ組８０がフリップフロップの

出力に接続されており、逆もまた同様である。
現在のＧＳＭ規格に従うシステムにおいては、１３ＭＨｚの基準クロックが全てのビットレートおよび周波数用の基準として用いられる。送信されるビットレートは１３ＭＨｚ／４８である。デルタ／シグマ変換器４１からのデルタ／シグマ・ビットレート出力として１３ＭＨｚを用いることは、送信されるビット周期毎に４８デルタ／シグマ・ビット出力が生じることを意味する。したがって、シフトレジスタ５０の便宜な長さは４８ビットであり得、抵抗６０₁〜６０_N（この例においては、「Ｎ］は４８に等しい。）は、１ビット周期の持続時間を有する所望のインパルス応答を得るように選択される。このインパルス応答は、ビットレートまたはビットレートの数倍の程度の周波数応答帯域幅に対応する。この周波数応答はデルタ−シグマ雑音を除去するために必要なフィルタリングのみを表し、送信された記号遷移の波形整形はデルタ／シグマ変換器４１とＤＳＰ３０とにより決定される。例えば、デルタ／シグマ変換器４１は、３つの連続情報ビットの全ての可能なパターンに対応するＩおよびＱ波形の８つの前もって計算された４８ビットパターンを含むリード・オンリー・メモリ（ＲＯＭ）を含み得る。
一般に、Ｉ，Ｑ波形は、そのようなＲＯＭ変調器によりディジタル送信機用に生成することができ、それはプリ変調フィルタのインパルス応答をビット周期の適度な数Ｍで打ち切り得ることを頼りとしている。ただし、２^Mは適度なサイズのＲＯＭを与える。打ち切られたインパルス応答を用いて、フィルタは、有限数２^M個の可能な波形の１つを各ビッ間隔にわたって発生し得る。適切なサンプル数／ビットで各Ｉ，Ｑ波形をＲＯＭ内に記憶することにより、変調およびフィルタリングは、そのビット間隔の間波形を出力するようにＲＯＭをアドレス指定するＭビット・シフトレジスタ（図示せず）を経てデータストリームを単に送ることにより行われる。そのとき、４８段を有する図３のフィルタの１ビット周期と比較すると、各波形は３情報ビット周期までの長さを有し得るインパルス応答長を有する。これは以下の理由のために利点を与える。周波数領域におけるフィルタ応答のカットオフの鋭さは、時間領域におけるそのインパルス応答の長さに比例して増加する。したがって、周波数領域において鋭いフィルタリング効果を得るためには、長いインパルス応答が望ましい。望ましいインパルス応答は、一般に、いくつかの情報記号の長さのものであり、例えば、３記号周期のものである。カットオフの鋭さは、依存するＲＯＭ変調器内に記憶されている各波形の記号の数により決定され、一方、カットオフからさらに離れた成分の減衰は、デルタ−シグマ波形がＲＯＭ変調器から出た後に、これらのデルタ−シグマ波形に適用されるフィルタリングに依存する。
図４に示されているように、図３のフィルタは、フィルタされたＣＤＭＡコード化信号を発生するためにも用いられ得る。ＤＳＰ３０は、畳込みコーディングされインタリーブされた情報ビットを変換器４１へ供給する。変換器４１は、デルタ／シグマ変換器の代わりにＣＤＭＡコード・スプレッダ９５である。例えば、ＣＤＭＡスプレッディングがＤＳＰ３０からの各コード化ビットを因子６４により広げれば、スプレッダ９５からの出力チップレートはコード化情報レートの６４倍となり、ＣＤＭＡ規格ＩＳ−９５の場合には１．２２８８メガビット／秒のチップレートを与える。このチップストリームは、図３のフィルタ用の入力として用いられ得る。このチップストリームは、さらに４サンプル／チップでサンプリングされて、４．９１５２メガビット／秒のレートが得られ、これが、例えば４８段のシフトレジスタ５０へクロック入力される。重み抵抗６０₁〜６０_Nの適正な選択により送信の良好なスペクトル封込めを可能ならしめるためには、４８１／４チップまたは１２チップの合計インパルス応答長が適切である。
さらに詳述すると、図４は、本発明のＣＤＭＡシステムへの応用を示しており、この場合、ＤＳＰ３０は、アナログ音声をディジタル形式にコード化し、または、すでにディジタル形式であるディジタルデータ信号を受け入れ、エラー訂正コーディングを適用する。コード化された音声およびデータは、次に、変調信号のベクトル成分を表すＩ，Ｑ信号に変換され、それらはさらに、コードスプレッディング・ユニット９５によりスプレッドスペクトル・コーディングされ、高ビットレートのＩチップストリームおよびＱチップストリームが得られる。これらのＩ，Ｑチップストリームは、シフトレジスタ段５０ａ，５０ｂをチップレートの倍数（例えば、４倍）でクロック通過せしめられ、シフトレジスタの反転された

出力または非反転ｑ出力は抵抗回路網６０ａ，６０ｂへ印加され、逆は他の抵抗回路網８０ａ，８０ｂへ印加される。その結果、第１の抵抗回路網６０ａ，８０ａは、第１の平衡ＲＣフィルタ３２ａへの平衡信号入力を形成する逆位相Ｉ信号を発生し、第２の抵抗回路網６０ｂ，８０ｂは、第２の平衡ＲＣフィルタ３２ｂへの平衡Ｑ信号出力を形成する。フィルタ３２ａ，３２ｂは、（チップレートの４倍の）サンプリング周波数より高い望ましくないスペクトル成分を除去しさえすればよく、集積ＲＣフィルタであり得、チップレート付近におけるフィルタの主要周波数応答は、重み回路網６０ａ，６０ｂ，８０ａ，８０ｂにおける抵抗比により正確に決定されている。フィルタ３２ａ，３２ｂからのフィルタされた平衡Ｉ，Ｑ駆動信号は、次に、直交変調器４３の平衡入力へ印加される。
このようにして、以上においては、どのようにして本発明の平衡直交変調器が、抵抗の重みを用いた平衡トランスバーサルフィルタにより正確にフィルタされた、送信のためのＣＤＭＡ信号を発生させるために、有利に用いられ得るかを示した。従来技術においては、トランスバーサルフィルタの重みの値が、所望の周波数応答の逆フーリエ変換の係数に従うべきであることが公知である。したがって、抵抗値６０₁，６０₂，...６０_Nは、所望の周波数の応答のフーリエ変換に反比例すべきである。これはまた、重み抵抗を、所望のフィルタインパルス応答に関するサンプルに反比例するように選択することと等価である。回路網は有限の長さのものであるから、従来技術において使用可能な知識は、理想的な帯域制限フィルタの無限インパルス応答をどのようにして最良に打ち切って、該打ち切りを補償しつつ、Ｉ，Ｑ変調波形の帯域外の望ましくないスペクトル成分の減衰を増加させ続ける、変更された重み値を得るかに関して考慮され得る。
図３および図４の本発明の装置は、半導体（例えば、シリコン）チップの形式で集積され得る。半導体チップの工程は、抵抗を形成するためのさまざまな手段を有する。そのような抵抗の絶対値は正確に制御することが困難であるが、本発明の利点は、抵抗の比のみが最も重要であり、絶対値は２次的な重要性のものでフィルタの周波数応答ではなく回路の電力消費のみに影響することである。電力消費を最小化するためには、抵抗は高い値のものであるべきであり、高い値の抵抗はＣＭＯＳプロセスにより、例えば長いＮ形ＦＥＴとして製造され、それらは、それらのゲートを正電源に接続することによりオン状態にバイアスされる。その場合、抵抗値は総ゲート長に比例する。
ポリシリコン・ステップまたは拡散ステップのような他のプロセス・ステップをトランスバーサルフィルタの重み抵抗を製造するために用いることもでき、上述のものとは異なる他の変調も適切なＩ，Ｑ信号の形成に至らしめられ、かつ、本発明によりフィルタされまた直交変調され得る。

Claims

無線信号に対し所望の変調を行う直交変調器であって、該直交変調器が、所望の無線信号変調を表すＩ信号およびＱ信号を形成するディジタル信号処理手段（３０，９５）であって、前記Ｉ信号およびＱ信号のそれぞれが、サンプリングクロックの連続する間隔において単一の信号値またはその補数値のみをとる前記ディジタル信号処理手段（３０，９５）を含み、前記直交変調器が、
前記Ｉ信号およびＱ信号をそれぞれ前記サンプリングクロックを用いてレジスタ段へクロック入力させ、かつそれぞれの段から遅延したＩ出力またはＱ出力およびその論理的逆である補数出力を発生させるための第１（Ｉ）シフトレジスタ手段および第２（Ｑ）シフトレジスタ手段（５０ａ，５０ｂ）と、
前記第１（Ｉ）シフトレジスタの選択されたＩ出力またはそれらの補数出力に接続された第１重み手段（６０ａ）、および該第１重み手段により選択されなかった反対出力に接続された第２の同じ重み手段（８０ａ）であって、前記第１および第２重み手段が第１および第２重み付き出力信号を発生する、前記第１および第２重み手段と、
前記第１（Ｑ）シフトレジスタの選択されたＱ出力またはそれらの補数出力に接続された第３重み手段（６０ｂ）、および該第３重み手段により選択されなかった反対出力に接続された第４の同じ重み手段（８０ｂ）であって、前記第３および第４重み手段が第３および第４重み付き出力信号を発生する、前記第３および第４重み手段と、
無線周波搬送信号に対し前記所望の変調を行うための、前記第１ないし第４重み付き出力信号を受ける入力を有する直交変調手段（４３）と、
をさらに含むことを特徴とする、直交変調器。
前記第１および第２重み付き出力信号を平滑化して第１平滑化平衡信号出力を発生するための第１平滑化手段（３２ａ）と、
前記第３および第４重み付き出力信号を平滑化して第２平滑化平衡信号出力を発生するための第２平滑化手段（３２ｂ）であって、前記直交変調手段（４３）が、無線周波搬送信号に対し前記所望の変調を行うために、前記第１および第２平衡信号出力にそれぞれ接続された第１および第２平衡入力を有する、前記第２平滑化手段（３２ｂ）と、
をさらに含む、請求項１記載の直交変調器。
コード分割多元接続スプレッドスペクトル信号送信機であって、該送信機が、送信のための音声信号またはデータ信号をディジタル信号内へコーディングするためのディジタル信号処理手段（３０）を含み、前記送信機が、
前記ディジタル信号を、与えられたチップレートで「Ｉ］チップストリームおよび「Ｑ」チップストリームへ変換するためのスプレッドスペクトル・コーディング手段（４５）であって、前記チップストリームが信号値またはそれらの補数のシーケンスを含む、前記スプレッドスペクトル・コーディング手段（４５）と、
前記ＩおよびＱチップストリームをそれぞれ、前記チップレートまたはその倍数に等しいサンプリングクロックを用いてレジスタ段へクロック入力させ、かつそれぞれの段から遅延したＩ出力またはＱ出力およびその論理的逆である補数出力を発生させるための第１（Ｉ）シフトレジスタ手段および第２（Ｑ）シフトレジスタ手段（５０ａ，５０ｂ）と、
前記第１（Ｉ）シフトレジスタの選択されたＩ出力またはそれらの補数出力に接続された第１重み手段（６０ａ）、および該第１重み手段により選択されなかった反対出力に接続された第２の同じ重み手段（８０ａ）であって、前記第１および第２重み手段が第１および第２重み付き出力信号を発生する、前記第１および第２重み手段と、
前記第１（Ｑ）シフトレジスタの選択されたＱ出力またはそれらの補数出力に接続された第３重み手段（６０ｂ）、および該第３重み手段により選択されなかった反対出力に接続された第４の同じ重み手段（８０ｂ）であって、前記第３および第４重み手段が第３および第４重み付き出力信号を発生する、前記第３および第４重み手段と、
無線周波搬送信号に対し前記コード分割多元接続スプレッドスペクトル変調を行うための、前記第１ないし第４重み付き出力信号を受ける入力を有する直交変調手段（４３）と、
をさらに含むことを特徴とする、コード分割多元接続スプレッドスペクトル信号送信機。
前記第１および第２重み付き出力信号を平滑化して第１平滑化平衡信号出力を発生するための第１平滑化手段（３２ａ）と、
前記第３および第４重み付き出力信号を平滑化して第２平滑化平衡信号出力を発生するための第２平滑化手段（３２ｂ）であって、前記直交変調手段が、無線周波信号に対し前記コード分割多元接続スプレッドスペクトル変調を行うために、前記第１および第２平衡信号出力にそれぞれ接続された第１および第２平衡入力を有する、前記第２平滑化手段（３２ｂ）と、
をさらに含む、請求項３記載のコード分割多元接続スプレッドスペクトル信号送信機。
無線信号に対し所望の変調を行う直交変調の方法であって、該方法が、所望の無線信号変調を表すＩ信号およびＱ信号を形成するステップであって、前記Ｉ信号およびＱ信号のそれぞれが、サンプリングロックの連続する間隔において単一の信号値またはその補数値のみをとる前記形成するステップを含み、前記方法が、
前記Ｉ信号およびＱ信号をそれぞれ前記サンプリングクロックを用いてレジスタ段へクロック入力させ、かつそれぞれの段から遅延したＩ出力またはＱ出力およびその論理的逆である補数出力を発生させるステップと、
前記遅延したＩ出力およびその論理的逆である補数出力に重みを付け、第１重み付き出力信号および第２重み付き出力信号を発生させるステップと、
前記遅延したＱ出力およびその論理的逆である補数出力に重みを付け、第３重み付き出力信号および第４重み付き出力信号を発生させるステップと、
前記第１ないし第４重み付き出力信号に応答して、直交変調手段において無線周波搬送信号に対し前記所望の変調を行うステップと、
をさらに含むことを特徴とする、直交変調の方法。
前記第１および第２重み付き出力信号を平滑化して第１平滑化平衡信号出力を発生するステップと、
前記第３および第４重み付き出力信号を平滑化して第２平滑化平衡信号出力を発生するステップであって、前記直交変調手段が、無線周波搬送信号に対し前記所望の変調を行うために、前記第１および第２平衡信号出力にそれぞれ接続された第１および第２平衡入力を有する、前記ステップと、
をさらに含む、請求項５記載の直交変調の方法。
コード分割多元接続スプレッドスペクトル信号送信の方法であって、該方法が、送信のための音声信号またはデータ信号をディジタル信号内へコーディングするステップと、前記ディジタル信号を、与えられたチップレートで「Ｉ」チップストリームおよび「Ｑ」チップストリームへ変換するステップであって、前記チップストリームが信号値またはそれらの補数のシーケンスを含む、前記変換するステップと、を含み、前記方法が、
前記ＩおよびＱチップストリームをそれぞれ、前記チップレートまたはその倍数に等しいサンプリングクロックを用いてレジスタ段へクロック入力させ、かつそれぞれの段から遅延したＩ出力またはＱ出力およびその論理的逆である補数出力を発生させるステップと、
前記遅延したＩ出力およびその論理的逆である補数出力に重みを付け、第１重み付き出力信号および第２重み付き出力信号を発生させるステップと、
前記遅延したＱ出力およびその論理的逆である補数出力に重みを付け、第３重み付き出力信号および第４重み付き出力信号を発生させるステップと、
直交変調手段において無線周波信号に対し前記コード分割多元接続スプレッドスペクトル変調を行うステップと、
をさらに含むことを特徴とする、コード分割多元接続スプレッドスペクトル信号送信の方法。
前記第１および第２重み付き出力信号を平滑化して第１平滑化平衡信号出力を発生するステップと、
前記第３および第４重み付き出力信号を平滑化して第２平滑化平衡信号出力を発生するステップであって、前記直交変調手段が、無線周波信号に対し前記コード分割多元接続スプレッドスペクトル変調を行うために、前記第１および第２平衡信号出力にそれぞれ接続された第１および第２平衡入力を有する、前記ステップと、
をさらに含む、請求項７記載のコード分割多元接続スプレッドスペクトル信号送信の方法。