CN1219315A - 用于正交调制器的平衡横向i,q滤波器 - Google Patents

用于正交调制器的平衡横向i,q滤波器 Download PDF

Info

Publication number
CN1219315A
CN1219315A CN97194801A CN97194801A CN1219315A CN 1219315 A CN1219315 A CN 1219315A CN 97194801 A CN97194801 A CN 97194801A CN 97194801 A CN97194801 A CN 97194801A CN 1219315 A CN1219315 A CN 1219315A
Authority
CN
China
Prior art keywords
signal
output
weighting
produce
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97194801A
Other languages
English (en)
Other versions
CN1147098C (zh
Inventor
P·W·登特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Clastres LLC
WIRELESS PLANET LLC
Original Assignee
Ericsson Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Inc filed Critical Ericsson Inc
Publication of CN1219315A publication Critical patent/CN1219315A/zh
Application granted granted Critical
Publication of CN1147098C publication Critical patent/CN1147098C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7097—Interference-related aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
    • H04L25/03834—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using pulse shaping
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2003—Modulator circuits; Transmitter circuits for continuous phase modulation
    • H04L27/2007—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change within each symbol period is constrained
    • H04L27/2017—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change within each symbol period is constrained in which the phase changes are non-linear, e.g. generalized and Gaussian minimum shift keying, tamed frequency modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
    • H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
    • H04L27/206—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers
    • H04L27/2064—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers using microwave technology
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

在数字蜂窝无线发送系统中,例如遵循GSM TDMA、IS－54或IS－95标准的通信系统中,借助于用于在正交调制以前对信号进行I,Q滤波的方法和装置,无线发送在频谱上被抑制,以使得减小相邻信道干扰。滤波是通过在其互补输出端被连接到相同电阻网络的多级寄存器而完成的。电阻网络的输出被相加,以给出数字话音或数据传输的平滑的过渡的模拟代表物。模拟代表物在正交调制前可附加地被低通滤波,以便去除高频分量。因为避免了发射信号中的快速发送,所以减小了相邻信道干扰。

Description

用于正交调制器的平衡横向I,Q滤波器
发明背景
(1)发明领域
本发明涉及用于实现对射频发射的频谱约束以便不造成邻信道干扰的方法和设备，具体地，涉及用于实现对诸如TDMA或CDMA蜂窝电话信号的高比特率数字传输的频谱约束的方法和设备。
(2)相关技术讨论
技术的进步使得能够在提高蜂窝便携式电话的电池寿命的同时并减小尺寸和成本方面继续得到改进。这使得蜂窝电话更受欢迎。因此，蜂窝电话系统需要加以扩展，以便提供业务给更多数目的用户。
频道的可提供性方面的压力促使数字蜂窝技术的开发，例如，欧洲GSM TDMA系统，美国IS-54数字TDMA蜂窝标准，以及美国IS-95CDMA标准。所有以上的系统的特征都在于，首先把语音变换成压缩的数字形式，然后借助于或多或少的冗余编码法而被编码，并且随后通过使用在重复的帧周期内的一个或多个时隙加以发送。
例如，GSM TDMA系统通过使用卷积编码法来编码语音，并根据所分配的是半速率信道还是全速率信道来使用16个时隙中的一个或两个时隙来发送编码的语音。IS-54系统也卷积地编码语音，然后通过使用六个时隙中的一个或两个时隙来发送编码的语音。IS-95系统使用卷积编码加上比特重复，然后根据语音声音是话音声音、非话音声音或静寂、背景噪声来使用16个时隙中的2、4、8或16个时隙来发送语音。所以，在所有情形中，语音的比特速率首先被压缩，以便去除自然的冗余，然后比特速率通过使用智能编码而被提高，以得到用于发送的更能容忍干扰的更高比特速率的数据流。
用于这样的数字编码的信号的发射机优选地包括平衡正交调制器。图1显示了用于合成任意调制的信号的正交调制器的现有技术的装置。数字信号处理器(DSP)30计算想要的复数调制的实部和虚部的时间间隔的样本。实部由想要的幅度乘以想要的相位角的余弦而给出，而虚部由幅度乘以相位角的正弦而给出。这样，可以产生调幅(AM)信号和调相(PM)信号，或产生包括这二者的信号，其组合结果通常被称为复数调制信号。由DSP30计算的样本被传送到一对数字-模拟(D-A)变换器31，它把每个数字样本对变换成一对模拟电压，被称为I(同相)和Q(正交)信号。这样的数字样本序列产生具有阶跃形式的I和Q波形。
波形中的阶跃造成不想要的频谱分量，它会干扰相邻的射频信道，除非它被加以抑制。用于D-A变换的某些技术提供在样本之间的内插，给出在相邻样本值之间的成为斜坡的波形，这减小了但并未充分消除不想要的分量。因此，I和Q平滑滤波器32是必须的。这些是低通滤波器，它们让所有感兴趣的调制频谱分量通过而抑制与由DA变换器31造成的阶跃形或逐段线性的I、Q波形有关的较高频率分量。
平滑的I和Q波形连同余弦和正弦载频信号一起被加到一对平滑调制器对，这个装置被称为正交调制器。至此为止所描述的和在图1显示的装置属于熟知的现有技术。
概略地，DSP30产生代表想要的数字或模拟调制的数字I和Q波形，然后，D-A变换器31把数字的I和Q代表波形变换成模拟的I和Q调制波形。滤波器32去除由于有限的时间采样和量化数字的I和Q信号而造成的不连续性，以便产生连续的I和Q波形，这样避免了频谱扩散到相邻的射频信道。平滑的I,Q波形通过使用正交调制器33被加到正弦和余弦射频载波上。
对于精确信号的产生来说，重要的是，(1)该两个平衡调制器精确地一致，(2)I和Q信号的电平被相互精确地控制，以及(3)平衡调制器具有低的载波泄漏或偏置，也就是，当其各自的I或Q调制信号是零时，平衡调制器的输出信号应当是零。
由于I和Q信号从正改变到负，如果要求电路只用单个正电源运行，则I或Q波形的零点不能被规定为零伏，而必须被规定为某个正的参考电压，例如电源电压的一半。然后当I或Q波形在这个参考电压以下摆动时，可把它解释为负值，而当它在这个参考电压以上摆动时，它为正值。
不幸地，很难从DSP30产生一个精确地等于D-A变换器以等于零的输入数字值所提供的电压的参考电压。这个问题可通过使用图2所示的和在该母专利申请08/305,702中所揭示的平衡结构来克服，该专利在此引用，以供参考，它使用特别的D-A变换技术，以产生I和Q信号以及它们的互补信号 I和 Q。
在图2中，不使用图1的D-A变换器31，而是将来自DSP30的数字的I和Q信号传送到(Δ-∑)变换器41。这种装置按照已知技术来构建，以产生具有正比于数字的输入值的短期平均值的高比特率的二进制1和0的数据流。用最大可能的数字输入值，所产生的比特流会是11111..(“1”的情形的电压等于所选择的电源电压)，而最小数字输入值将产生比特图案00000..。一半尺度的数字的输入将产生具有等于电源电压的一半的平均电压的比特流1010101010..。按照在该母专利申请08/305,702中揭示的该发明的一个方面，在每个(Δ-∑)变换器41的输出端处提供额外的倒相器门42，以便附加地产生互补的比特流。这就是指，当(Δ-∑)变换器41产生具有1/3电源电压的平均值的比特流100100100100..时，其互补的比特流将是011011011011..，具有2/3的电源电压的平均值。这两个平均值之间的差值是1/3-2/3=-1/3的电源电压。如果变换器产生具有3/4电源电压的平均值的比特流111011101110..时，则其互补的信号000100010001..将具有1/4的电源电压的平均值，这样，差值是3/4-1/4=+1/2的电源电压。因此，通过使用在变换器输出信号和用来代表I或Q信号的它的互补信号之间的差值，所代表的数值可以是正的或负的，即使是在使用单个正电源的情况下，因而不需要产生参考信号。所以平衡混频器43配备有平滑的、两线的输入端，而不是单端输入端，它们响应于在两线上的信号的差值，而不响应于两线上的绝对值或共模电压(电压和)。
高比特率的Δ-Σ调制比特流仅仅被变换为模拟电压，它们通过在大量比特上形成移动的平均电压来表示。这可通过使用一个时间连续的低通滤波器来完成，它具有的带宽是该比特率的很小一部分，但仍足够通过所有想要的调制分量。对于在本发明中开发的平衡信号结构，平衡滤波器44被插入在(Δ-∑)变换器的输出端和I,Q平衡调制器43之间。
概略地，(Δ-∑)变换器41把来自DSP30的数字样本值变换成高比特率数据流，其中瞬时波形值由比特流中1的数目对0的数目的比例、即由平均的符号/空格的比值来表示。倒相器42形成互补的比特流，这样，符号空格比值上的差值形成平滑的信号，它可更容易表示正的和负的瞬时波形值。高比特率起伏可由平衡滤波器44来加以去除，以得到被加到正交调制器43去的平衡输入端的连续的、平滑的I,Q波形，如在美国专利申请NO.08/305,702中所揭示的，它是美国专利申请NO.07/967,027的部分继续申请，它也在此引用，以供参考。这些专利申请揭示了使用借助于高比特率(Δ-∑)调制数据流及其互补信号表示复数调制信号波形的平衡的I,Q信号的优点。
发明概要
本申请揭示了用于CDMA传输的发明方案的使用，以及揭示了一个可以以数字集成电路构成的有利的平衡滤波器。
要被发送的信号起始地被形成为一对包括I信号和Q信号的复数基带信号。I和Q信号可以用高比特率(Δ-∑)调制来代表，其中每个比特或者是0或者是1。 I数据流、Q数据流以及它们的互补信号优选地被用来构成平衡的I信号和平衡的Q信号，每个信号加在一对线上。CDMA信号同样可以用高比特率I-切普(Chip)的数据流和高比特率Q-切普的数据流以及它们的互补信号来代表。CDMA的I和Q信号还可以以切普速率的整倍数(例如，四倍的切普速率)被采样，该四倍的切普速率即是：平衡的I和平衡的Q信号的每个切普给出四比特。
平衡的I和Q信号在至少以该比特率为时钟信号而运行的移位寄存器级链中被延时，以便在每个移位寄存器级的各自的q和 q输出端处产生延时的平衡的I,Q信号。
包括代表横向滤波器加权的不同数值的电阻的第一电阻网络被连接到移位寄存器的I输出端，q输出端被用于正的加权及 q输出端被用于负的加权。每个移位寄存器输出端连接到各自的加权电阻的一端，而另一个电阻端被合起来提供第一滤波的输出。第二相同的电阻网络连接到未被第一网络使用的q和 q输出端，以提供互补的输出。相同的第一和第二电阻网络类似地连接到Q移位寄存器的q和 q输出端，以提供互补的滤波的Q输出。
平衡的I和Q滤波的输出还可被连接到平衡阻-容滤波器，以便去除不想要的高频分量。RC滤波的平衡信号然后被连接到I,Q调制器(正交调制器)，以便调制射频信号，以使得减小在相邻信道中的不想要的发射。
本发明的平衡的I,Q横向滤波器可以完全在半导体基片上作为集成电路而被构成。想要的滤波功能是由电阻比值而不是由绝对值确定，这使它适合于在这样的制造过程中获得：其中电阻绝对值不能被精确地控制，但是电阻比值由几何形状确定，因而，可被较精确地控制。
附图概述
现在将参照附图中所显示的示例性实施例描述本发明，其中：
图1是传统技术的I,Q调制器电路的示意图；
图2是在这里和在母专利申请序列号08/305,702中所揭示的发明的I,Q调制器电路的示意图；
图3是按照本发明的I,Q滤波电路的示意图；以及
图4是当应用到CDMA发送时的按照本发明的I,Q滤波电路的示意图。
本发明优选实施例的详细描述
图3显示了对于用于实现平衡滤波器的图2的倒相器42和平衡滤波器44的组合的本发明的替换例。
来自(Δ-∑)变换器41的I比特流或Q比特流被加到按照图3广泛地构建的滤波器30，即对于每个I和Q比特流有一个滤波器30。换句话说，图3的一个平衡横向滤波器被用于I信号，而另一个被用于Q信号。
I或Q比特流进入移位寄存器50，它具有移位寄存器(501,502,..50N)级链的形式，每个包括具有q和 q互补输出的端的触发器(511,512,..51N)。由一组不同电阻值R1,R2,..RN的电阻(601,602,..60N)组成的电阻网络被连接到触发器的输出端，使用q输出端以得到正的加权值，如果想要负的加权值，使用 q输出端，如在移位寄存器级503所显示的。下面解释如何确定加权值。电阻的另一端被连接到加法器70，它可以仅仅是一个相加结71。相同的电阻集合80连接到触发器q输出端，其中第一网络连接到 q输出端，以及反之亦然，这样，在加法器90或第二电阻网络80的的相加结91处产生的波形是和在加法器70或第一电阻网络60的的相加结71处产生的第一波形互补的。
在遵循当前的GSM标准的系统中，13MHz参考时钟被用作为所有比特率和频率的参考。发送的比特率是13MHz/48。使用13MHz作为来自(Δ-Σ)变换器41的(Δ-∑)比特率输出，是指在每个发送的比特周期内将发生48个(Δ-Σ)比特率输出。因而，移位寄存器50可方便地是48比特长，以及电阻601-6048(在本例中“N”等于48)被选择以便得到想要的具有一个比特周期的持续时间的冲击响应。这个冲击响应相应于该比特率或几倍比特率的量级的频率响应带宽。这个频率响应只代表为除去Δ-Σ噪声所需要的滤波，发送的符号过渡的波形成形由DSP30结合(Δ-∑)变换器41来确定。例如，(Δ-Σ)变换器31可包括一个只读存储器(ROM)，该只读存储器包含相应于三个接连的信息比特的所有可能的比特图案的I和Q波形的8个预计算的48比特的比特图案。
通常，用于数字发射机的I,Q波形可借助于一个这样的ROM调制器而被产生，它能够把预调制器的冲击响应截成合理的比特周期数M，其中2M给出合理大小的ROM。使用了截断的冲击响应后，滤波器可在每个比特间隔内产生有限个数(2M)的可能波形中的一个。通过在ROM中以每个比特的适当数目的样本来存储每个IQ波形，调制和滤波仅仅借助于馈送数据流通过一个M-比特移位寄存器(图上未示出)而可达到，该移位寄存器寻址ROM，以便输出用于该比特间隔的波形。然后每个波形具有可以是多达三个信息比特周期长的冲击响应长度，这和带有48级的图3的滤波器的一个比特周期形成对比。这是由于以下理由而提供了许多优点。在频域中滤波器响应的截止的陡度按正比于时域中其冲击响应的长度而增加。这样，长的冲击响应是所希望的，以便得到频域中的陡削的滤波效应。希望有的冲击响应通常是几个信息符号长，例如是三个符号周期。截止陡度由存储在ROM调制器中的每个波形的符号数确定，而远离截止点的分量的衰减取决于对于在Δ-Σ波形从ROM调制器送出以后对这些Δ-∑波形的滤波情况。
图3的滤波器也可被用来产生滤波的CDMA编码信号，如在图4中所显示的。DSP30给出卷积编码的和交织的信息比特给变换器41，后者现在是GDMA扩码器95，而不是Δ-Σ变换器。例如，如果CDMA扩频把来自DSP30的每个编码的比特按一个为64的因子进行扩展，则来自扩码器95的输出的切普速率将是64乘以编码的信息速率，在CDMA标准IS-95的情况下，这将给出1.2288Mbit/s的切普速率。这个切普流可被用作为图3的滤波器输入。切普流还可以按每个切普四个样本来进行采样，以得出4.9152Mbit/s的速率，它在时钟控制下被输入到例如48级的移位寄存器50。48个1/4-切普或12切普的总的冲击响应长度适合于通过正确地选择加权电阻601--60N而允许对发送进行良好的频谱抑制。
更具体地，图4显示了将本发明应用到这样一个CDMA系统，其中DSP30把模拟语音编码成数字形式或接收已经是数字形式的数字数据信号并实行纠错编码。编码的语音和数据然后被转换为代表调制信号的矢量分量的I,Q信号，它们被扩码单元95进一步扩频编码，以得出高比特率I,Q切普流。I,Q切普特流以切普速率的倍数(例如四倍)在时钟信号控制下输入通过移位寄存器50a,50b，移位寄存器的反相q或非反相q的输出被加到另外的电阻网络80a,80b。结果，第一电阻网络60a,80b产生反相I信号，形成输入到第一平衡的RC滤波器32a的平衡的信号输入，以及第二电阻网络60b,80b形成到第二平衡的RC滤波器32b的平衡的Q-信号输出。滤波器32a和32b只需要除去在采样频率(4乘以切普速率)以上的不想要的频谱分量，它们可以是集成的RC滤波器，在切普速率的邻近区中的主要的滤波器频率响应由在加权网络60a、60b、80a、80b内的电阻比值精确地确定。来自滤波器32a和32b的滤波的平衡的IQ驱动信号然后被加到正交调制器43的平衡输入端。
因而，从上面已经看到，本发明的平衡正交调制器可以如何地被有利地使用来产生用于发送的CDMA信号，该信号已被使用电阻加权的平衡的横向滤波器精确地滤波。横向滤波器的加权值应当遵从想要的频率响应的反富立叶变换的系数，这在技术上是熟知的。因此，电阻值601,602…60N应当反比于想要的频率响应的富立叶变换。这也等效于选择反比于在想要的滤波器响应上的样本值的加权电阻值。由于网络是有限长度，所以关于如何最好地截断理想带宽限制滤波器的无限冲击响应以得到修正的加权值、并同时继续提供对IQ调制波形的带外的不想要的频谱分量的增加的衰减，可参考在现有技术内可提供的知识。
图3和4的本发明电路可以修改为以半导体(例如硅)芯片形式来集成。半导体芯片工艺具有各种不同的形成电阻的方法。这种电阻的绝对值是难以精确地控制的，但本发明的优点在于，仅仅是电阻的比值才是最重要的，而绝对值则是次要的，它只影响电路的功耗而不影响滤波器频率响应。为了减小功耗，电阻应当是高的数值；高数值的电阻可以用CMOS工艺制成，例如长的N型FET，它们通过把其栅极连接到正电源而被偏置到接通状态。于是电阻值正比于总的栅极长度。
其它工艺步骤(例如多晶或扩散步骤)可被用来制造横向滤波器加权电阻，以及除所描述的调制形式以外的其它调制形式可被归纳为适合的IQ信号的格式，并按照本发明被滤波和正交调制。所有这样的改变和应用都被看作为属于由以下的权利要求所描述的本发明的精神和范围以内。

Claims (8)

1．用于把想要的调制施加在射频信号上的正交调制器，包括：
数字信号处理装置，用于形成代表想要的射频信号调制的I信号和Q信号，所述I、Q信号中的每一个在接连的采样时钟的间隔只采取单个信号值或它的互补值；
第一(I)和第二(Q)移位寄存器装置，用于通过使用所述采样时钟作为时钟控制信号把所述IQ信号分别输入到寄存器级链，以及用于从每一级产生延时的I或Q输出和它的逻辑倒相互补输出；
被连接到所述第一(I)移位寄存器的所选择的I输出端或它们的互补输出端的第一加权装置，以及被连接到未被所述第一加权装置选择的相反输出端的相同的第二加权装置，所述第一和第二加权装置产生第一和第二加权输出信号；
被连接到所述第一(Q)移位寄存器的所选择的Q输出端或它们的互补输出端的第三加权装置，以及被连接到未被所述第三加权装置选择的相反输出端的相同的第四加权装置，所述第三和第四加权装置产生第三和第四加权输出信号；以及
具有用于接收所述第一到第四加权输出信号的输入端的正交调制装置，用于把想要的调制施加在射频载波信号上。
2．按照权利要求1的正交调制器，其特征在于，还包括：
第一平滑装置，用于平滑所述第一和第二加权输出信号，以产生第一平滑的平衡的信号输出；以及
第二平滑装置，用于平滑所述第三和第四加权输出信号，以产生第二平滑的平衡的信号输出，其中所述正交调制装置具有第一和第二平衡输入端，分别被连接到所述第一和第二平衡的信号输出，用于把所述想要的调制施加在射频载波信号上。
3．码分多址(CDMA)扩频信号发射机，包括：
数字信号处理装置，用于把要传输的语音或数据信号编码为数字信号；
扩频编码装置，用于把所述数字信号变换为以给定的切普速率的“I”切普流和“Q”切普流，所述切普数据流包括信号值或其互补值的序列；
第一(I)和第二(Q)移位寄存器装置，用于通过使用等于所述切普速率或其整倍数的采样时钟作为时钟控制信号把所述I和Q切普流分别输入到寄存器级链，以及从每一级产生延时的I或Q输出和它的逻辑倒相互补输出；
被连接到所述第一(I)移位寄存器的所选择的I输出端或它们的互补输出端的第一加权装置，以及被连接到未被所述第一加权装置选择的相反输出端的相同的第二加权装置，所述第一和第二加权装置产生第一和第二加权输出信号；
被连接到所述第二(Q)移位寄存器的所选择的Q输出端或它们的互补输出端的第三加权装置，以及被连接到未被所述第三加权装置选择的相反输出端的相同的第四加权装置，所述第三和第四加权装置产生第三和第四加权输出信号；以及
具有用于接收所述第一到第四加权输出信号的输入端的正交调制装置，用于把所述码分多址扩频调制施加在射频载波信号上。
4．按照权利要求3的码分多址扩频信号发射机，其特征在于，还包括：
第一平滑装置，用于平滑所述第一和第二加权输出信号，以产生第一平滑的平衡的信号输出；以及
第二平滑装置，用于平滑所述第三和第四加权输出信号，以产生第二平滑的平衡的信号输出，其中所述正交调制装置具有第一和第二平衡输入端，它们分别被连接到所述第一和第二平衡的信号输出，用于把所述码分多址扩频调制施加在射频载波信号上。
5．用于把想要的调制施加在射频信号上的正交调制方法，包括以下步骤：
形成代表想要的射频信号调制的I信号和Q信号，所述I和Q信号的每一个在接连的采样时钟的间隔只采取单个信号值或它的互补值；
通过使用所述采样时钟作为时钟控制信号把所述I和Q信号分别以时钟输入到寄存器级链，以及从每一级产生延时的IQ输出和它的逻辑倒相互补输出；
把所述延时的I输出和它的逻辑倒相互补输出进行加权，以产生第一和第二加权输出信号；
把所述延时的Q输出和它的逻辑倒相互补输出进行加权，以产生第三和第四加权输出信号；以及
根据所述第一到第四加权输出信号，在正交调制装置中把所述想要的调制施加在射频载波信号上。
6．按照权利要求5的正交调制方法，其特征在于，还包括以下步骤：
平滑所述第一和第二加权输出信号，以产生第一平滑的平衡的信号输出；以及
平滑所述第三和第四加权输出信号，以产生第二平滑的平衡的信号输出，其中所述正交调制装置具有第一和第二平衡输入端，它们分别被连接到所述第一和第二平衡的信号输出，用于把所述想要的调制施加在射频载波信号上。
7．码分多址(CDMA)扩频信号发射的方法，包括以下步骤：
把要发送的语音或数据信号编码为数字信号；
把所述数字信号变换为具有给定的切普速率的“I”切普流和“Q”切普流，所述切普流包括信号值或其互补值的序列；
通过使用等于所述切普速率或其整倍数的采样时钟作为时钟控制信号把所述I和Q切普流分别以时钟输入到寄存器级链，以及从每一级产生延时的I或Q输出和它的逻辑倒相互补输出；
把所述延时的I输出和它的逻辑倒相互补输出进行加权，以产生第一和第二加权输出信号；
把所述延时的Q输出和它的逻辑倒相互补输出进行加权，以产生第三和第四加权输出信号；以及
在正交调制装置中，把所述码分多址扩频调制施加在射频载波信号上。
8．按照权利要求7的码分多址扩频信号发射的方法，其特征在于，还包括以下步骤：
平滑所述第一和第二加权输出信号，以产生第一平滑的平衡的信号输出；以及
平滑所述第三和第四加权输出信号，以产生第二平滑的平衡的信号输出，其中所述正交调制装置具有第一和第二平衡输入端，它们分别被连接到所述第一和第二平衡的信号输出，用于把所述码分多址扩频调制施加在射频载波信号上。
CNB971948011A 1996-03-20 1997-03-13 用于正交调制器的平衡横向i,q滤波器 Expired - Fee Related CN1147098C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US62084396A 1996-03-20 1996-03-20
US08/620,843 1996-03-20

Publications (2)

Publication Number Publication Date
CN1219315A true CN1219315A (zh) 1999-06-09
CN1147098C CN1147098C (zh) 2004-04-21

Family

ID=24487644

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB971948011A Expired - Fee Related CN1147098C (zh) 1996-03-20 1997-03-13 用于正交调制器的平衡横向i,q滤波器

Country Status (12)

Country Link
EP (1) EP0888681B1 (zh)
JP (1) JP3758681B2 (zh)
KR (1) KR100462139B1 (zh)
CN (1) CN1147098C (zh)
AR (1) AR006980A1 (zh)
AU (1) AU712678B2 (zh)
CA (1) CA2250330C (zh)
CO (1) CO4600652A1 (zh)
DE (1) DE69722390T2 (zh)
ID (1) ID16560A (zh)
TW (1) TW317680B (zh)
WO (1) WO1997035411A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108832930A (zh) * 2018-04-29 2018-11-16 浙江工规科技有限公司 一种dac重构滤波器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278492A (en) * 1992-01-15 1994-01-11 Henkel Corporation Controllable AC power supply for an ozonator
IL104412A (en) * 1992-01-16 1996-11-14 Qualcomm Inc Method and instrument for the formation of data for transmission
US5530722A (en) * 1992-10-27 1996-06-25 Ericsson Ge Mobile Communications Inc. Quadrature modulator with integrated distributed RC filters

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108832930A (zh) * 2018-04-29 2018-11-16 浙江工规科技有限公司 一种dac重构滤波器

Also Published As

Publication number Publication date
CN1147098C (zh) 2004-04-21
AU712678B2 (en) 1999-11-11
EP0888681A1 (en) 1999-01-07
CO4600652A1 (es) 1998-05-08
ID16560A (id) 1997-10-16
DE69722390D1 (de) 2003-07-03
DE69722390T2 (de) 2004-04-01
EP0888681B1 (en) 2003-05-28
TW317680B (zh) 1997-10-11
KR20000064738A (ko) 2000-11-06
AR006980A1 (es) 1999-10-13
WO1997035411A1 (en) 1997-09-25
CA2250330C (en) 2004-11-23
AU2204697A (en) 1997-10-10
JP3758681B2 (ja) 2006-03-22
CA2250330A1 (en) 1997-09-25
JP2000507410A (ja) 2000-06-13
KR100462139B1 (ko) 2005-02-28

Similar Documents

Publication Publication Date Title
JPH08506952A (ja) 音声ディジタル化装置および方法
US20030122692A1 (en) Method and apparatus for generating a pulse width modulated signal
EP0617516A1 (en) Sigma-delta modulator with improved tone rejection and method therefor
EP1492239A1 (en) Look-up table delta-sigma conversion
JP4395229B2 (ja) ディジタル／アナログ変換電子回路
US5867537A (en) Balanced tranversal I,Q filters for quadrature modulators
CN1675835A (zh) 采用有理数分子或分母的采样率变换器
KR20010013111A (ko) 시그마-델타 변조기에서 주기적 잡음을 감소하는 장치 및방법
US6518902B2 (en) PC card and WLAN system having high speed, high resolution, digital-to analog converter with off-line sigma delta conversion and storage
Un et al. A study of the comparative performance of adaptive delta modulation systems
US6489908B2 (en) Wireless local loop terminal and system having high speed, high resolution, digital-to-analog converter with off-line sigma-delta conversion and storage
US20110007836A1 (en) Sample rate conversion in delta-sigma modulators
US7020219B2 (en) Wireless user terminal and system having high speed, high resolution, digital-to-analog converter with off-line sigma delta conversion and storage
CN1147098C (zh) 用于正交调制器的平衡横向i,q滤波器
US6359936B1 (en) Modulator employing a memory reduction circuit
CN1211974C (zh) 解调线性调制数据信号的设备、方法及相关通信系统
US20020145547A1 (en) Method and apparatus for analog to digital conversion utilizing a moving sum
CN1679349A (zh) 低成本高功率数字无绳电话体系结构
RU2053566C1 (ru) Адаптивный дельта-кодек
KR100240868B1 (ko) 다중비율 전송 시스템
Yang et al. An all-digital code conversion technique between 32 kbps CVSD and 64 kbps PCM
Song et al. Design of improved GMSK quadrature modulator
Smith Multi-standard digital FM receiver using limited IF architecture
Sundaram et al. Source Coding
Mandyam Adaptive quantization for third-generation TDMA transmitters

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: CLUSTER CO., LTD.

Free format text: FORMER OWNER: ERICSSON CO.

Effective date: 20130628

Owner name: UNWIRED PLANET INC.

Free format text: FORMER OWNER: CLUSTER CO., LTD.

Effective date: 20130628

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130628

Address after: Nevada

Patentee after: Wireless Planet LLC

Address before: Delaware

Patentee before: Clastres LLC

Effective date of registration: 20130628

Address after: Delaware

Patentee after: Clastres LLC

Address before: North Carolina

Patentee before: ERICSSON Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040421

Termination date: 20160313