DE69721819T2 - Speicherarchitektur für multiformat-videoprozessor - Google Patents

Speicherarchitektur für multiformat-videoprozessor

Info

Publication number
DE69721819T2
DE69721819T2 DE69721819T DE69721819T DE69721819T2 DE 69721819 T2 DE69721819 T2 DE 69721819T2 DE 69721819 T DE69721819 T DE 69721819T DE 69721819 T DE69721819 T DE 69721819T DE 69721819 T2 DE69721819 T2 DE 69721819T2
Authority
DE
Germany
Prior art keywords
video data
format
data
mpeg2
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69721819T
Other languages
English (en)
Other versions
DE69721819D1 (de
Inventor
Alan Canfield
Todd Christopher
Wayne Patton
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Technicolor USA Inc
Original Assignee
Thomson Consumer Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Consumer Electronics Inc filed Critical Thomson Consumer Electronics Inc
Application granted granted Critical
Publication of DE69721819D1 publication Critical patent/DE69721819D1/de
Publication of DE69721819T2 publication Critical patent/DE69721819T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T9/00—Image coding
    • G06T9/007—Transform coding, e.g. discrete cosine transform
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/186—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a colour or a chrominance component
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/40—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using video transcoding, i.e. partial or full decoding of a coded input stream followed by re-encoding of the decoded output stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H04N19/426—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements using memory downsizing methods
    • H04N19/428—Recompression, e.g. by spatial or temporal decimation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43—Hardware specially adapted for motion estimation or compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/439—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using cascaded computational arrangements for performing a single operation, e.g. filtering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/59—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial sub-sampling or interpolation, e.g. alteration of picture size or resolution
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H04N19/89—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving methods or arrangements for detection of transmission errors at the decoder
    • H04N19/895—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving methods or arrangements for detection of transmission errors at the decoder in combination with error concealment
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N11/00—Colour television systems
    • H04N11/04—Colour television systems using pulse code modulation
    • H04N11/042—Codec means
    • H04N11/044—Codec means involving transform coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/13—Adaptive entropy coding, e.g. adaptive variable length coding [AVLC] or context adaptive binary arithmetic coding [CABAC]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/91—Entropy coding, e.g. variable length coding [VLC] or arithmetic coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Discrete Mathematics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Television Systems (AREA)
  • Color Television Systems (AREA)

Description

    Sachgebiet der Erfindung
  • Die Erfindung bezieht sich auf die Verarbeitung von Videosignalen für die Anzeige.
    • Hintergrund-Informationen
  • Übertragungssysteme für komprimierte Videosignale, z. B. Systeme, die ein MPEG2-(Motion Picture Experts Group)- Kompressions-Format verwenden ("Coding of Moving Pictures and Associated Audio", ISO/IEC JTC1/SC29/WG11 N0702 (revidiert), 10. Mai 1994), senden gegenwärtig digitale HDTV- (hochauflösendes Fernsehen)-Signale aus einer Anzahl von Testorten. Kommerzielle Programmsendungen sollen beginnen, sobald die ersten HDTV-Geräte auf den Markt kommen. HDTV- Signale sind mit gegenwärtigen Fernsehempfängern nicht kompatibel, z. B. solchen, die in den Vereinigten Staaten NTSC- Norm-Signale verarbeiten. Daher wird eine Übergangsperiode auftreten, während der SD-(normal auflösende)- Fernsehsignale gemäß der NTSC- oder PAL-Fernseh-Norm weiter gesendet werden, um so zu verhindern, dass SD-Empfänger sofort unbrauchbar werden. Auch werden während einer Zeitdauer einige Programme nicht im MPEG2-Format verfügbar sein, weil die Übergangs-Logistiken bei den Sendern aufeinandertreffen.
  • Videodaten werden in verschiedenen Formaten übertragen (z. B. mit 4 : 3 und 16 : 9 Bild-Seitenverhältnis; 4 : 4 : 4, 4 : 2 : 2 und 4 : 2 : 0 Daten-Abtast = Formaten; mit Zeilensprung oder ohne Zeilensprung abgetastet) und mit unterschiedlicher räumlicher Auflösung (z. B. 352, 480, 544, 640, 720 ... 1920 Pixel pro Zeile und mit 240, 480, 720, 1080 aktiven Zeilen pro Vollbild). Es ist allgemein aus ästhetischen und aus Kostengrunden unpraktisch, Videosignal-Empfänger mit der Fähigkeit auszurüsten, dekomprimierte Signale in ihrem Vor- Übertragungs-Format anzuzeigen. Statt dessen ist vorzugsweise eine Nach-Dekompressions-Verarbeitungsschaltung enthalten, um unterschiedliche Formate eines dekomprimierten Videosignals auf ein gewünschtes Anzeige-Format zu transkodieren.
  • Es sind für den Fachmann der Videosignal-Verarbeitung viele Transkodierungs- oder räumlich-zeitliche Umwandlungssysteme bekannt. Im allgemeinen ist jedes auf eine bestimmte Art von Umwandlung gerichtet, z. B. Umwandlung von Zeilensprung in Nicht-Zeilensprung, oder Abtast-, Zeilen- oder Halbbild-Raten-Verdoppelung.
  • Selbst wenn Video-Dekompressionssysteme einen nennenswerten Schaltungsaufwand beinhalten, ist es erwünscht, zusätzliche Schaltungen zu verwenden, um nicht-komprimierte oder Videosignale mit Norm-Auflösung zu verarbeiten.
  • In dem Empfänger enthaltene Nach- Verarbeitungsschaltungen sollten ein SD-Videosignal ohne nennenswerte Erhöhung des Aufwandes an Transkodierschaltungen transkodieren. Dies ist sehr schwierig, weil gemäß MPEG2 formatierte Fernsehsignale am mit MPEG kompatiblen Anzeige-Prozessor im dekodierten Pixelblock-Formät ankommen. SD-Fernsehsignale kommen im allgemeinen am Anzeige- Prozessor als gemultiplexte analoge YCRCB anzeigebereite Pixel-Zeilen (eine Raster-Abtastung) in einem 4 : 2 : 2- Verhältnis weder im NTSC- noch im PAL-Format an. Auch haben SD-Signale eine niedrigere Auflösung als viele der hochauflösenden (HD)-Anzeigen, die MPEG2-HD-Signalen zugeordnet sind. Aufwärts-Umwandlung, die im Bild auftretende Bewegungen korrekt kompensiert, ist ein komplizierter Prozess, weil das Bild zeitlich in Form von Zeilensprung-Halbbild- Daten dargestellt wird. Es ist eine beträchtliche Speicherung erforderlich, um ein für die Anzeige geeignetes Vollbild aufzubauen.
  • Es ist dem Fachmann bekannt, bei der Raster-Abbildung von Videosignalen digitale Interpolations-Verfahren anzuwenden, siehe Gillies et al., Combined TV Format Control and Sampling Rate Conversion IC, 8087 IEEE Transactions on Consumer Electronics, 40(1994), Seiten 711-716. Solche Systeme sehen jedoch keine Verarbeitung von sowohl HD- als auch SD-Signalen für Speicherung oder Anzeige vor.
    • Zusammenfassung
  • Gemäß der vorliegenden Erfindung empfängt ein digitales Videosignal-Verarbeitungssystem sowohl mit MPEG2 kompatible Daten als auch mit MPEG2 nicht kompatible Daten. Ein Anzeige-Prozessor mit einem Block-in-Zeilen-Konverter zur Verarbeigung von MPEG2-Daten in Block-Format und von Zeilen in Blöcke umgewandelten Daten mit Nicht-MPEG2-Format empfängt digitale Videodaten. Ein gemeinsamer Speicher speichert Daten mit MPEG2-Format und Daten mit Nicht-MPEG2- Format während der Verarbeitung durch das System.
    • Kurze Beschreibung der Zeichnungen
  • Fig. 1 ist ein Blockschaltbild eines Ausführungsbeispiels der vorliegenden Erfindung.
  • Fig. 2A ist ein Blockschaltbild eines die vorliegende Erfindung verwendenden SD/HDTV MPEG2-Dekodierers und einer Anzeige-Verarbei-tungsechaltung.
  • Fig. 2B ist ein Blockschaltbild eines in Fig. 2A verwendeten MPEG2-Dekompressors.
  • Fig. 2C ist ein Blockschaltbild des Anzeige- Prozessors von Fig. 2A.
  • Fig. 3 veranschaulicht ein Beispiel einer Zeilen-in-Blöcke-Umwandlung.
  • Fig. 4 und Fig. 5A und 5B bis Fig. 8A und 8B zeigen verschiedene, von der Dekodierer-Schaltung ausgeführte Signal- Format-Umwandlungen.
  • Fig. 9 ist ein Fließdiagramm des Signalwegs durch einen Empfänger einschließlich eines Dekodierers gemäß der vorliegen den Erfindung.
    • Beschreibung der bevorzugten Ausführungsform
  • Fig. 1 veranschaulicht die Grundelemente der bevorzugten Ausführungsform der Erfindung. Komprimierte MPEG2-Daten vom komprimierten Daten-(CD)-Eingang und von dem MPEG2- Eingang liefern komprimierte MPEG2-Daten an den MPEG2- Dekodierer 16. MPEG3-Daten können Daten jeglichen Typs sein, die innerhalb der Richtlinien der MPEG2-Norm komprimiert und übertragen werden. Dies beinhaltet zum Beispiel Daten mit hoher Auflösung und Daten mit Norm-Auflösung. Dekodierte MPEG2-Daten werden an den Blockspeicher 20 geliefert und von dort zum Anzeige-Prozessor 40. Nicht-MPEG2- Daten mit Norm-Auflösung, z. B. gemäß CCIR 601 formatierte Videodaten, werden von der SD-Schnittstelle 22 empfangen, die Zeilen-Daten akzeptiert und diese in Block-Daten umwandelt. Der Blockspeicher 20 empfängt Daten mit Norm- Auflösung (SD) im Block-Format von der SD-Schnittstelle 22 und liefert sie wie benötigt an denselben Anzeige-Prozessor 40. Der Anzeige-Prozessor 40 empfängt Block-Daten über den Speicher 20 aus beiden Quellen und erzeugt eine Block-in- Zeilen-Umwandlung und eine Umwandlung des Bild- Seitenverhältnisses, das auf eine gewünschte Anzeige- Vorrichtung formatiert ist. Die Bus-Struktur zwischen den Elementen 16, 20, 22 und 40 kann aus einem gemeinsamen Bus bestehen - wie dargestellt - oder es können getrennte Busse vorgesehen werden, die die Elemente 16, 22 und 40 mit dem Element 20 verbinden.
  • Fig. 2A zeigt ein Blockschaltbild eines Teils eines Dekodierers für komprimierte Videosignale einschließlich einer Anzeige-Verarbeitungsschaltung zum Transformieren von Signalen, die in unterschiedlichen Formaten auftreten, in ein bevorzugtes Format oder bevorzugte Formate. Die gesamte dargestellte Schaltung ausschließlich gegebenenfalls des externen Speichers und der System-Steuerung, können in einer einzigen integrierten Schaltung enthalten sein oder nicht, je nach den Erfordernissen eines bestimmten Systems. Die Vorrichtung von Fig. 2A kann beispielsweise in einem fortschrittlichen Fernsehempfänger (ATV) enthalten sein, einschließlich der Tuner/ZF-Schaltung, einer Entschachtelungsschaltung, einer Fehler-Korrektur-Schaltung und einer inversen Transportschaltung enthalten sein, um zum Beispiel ein MPEG2-komprimiertes digitales Videosignal zu erzeugen. Die Vorrichtung von Fig. 2A nimmt an, dass der Fernsehempfänger zum Beispiel dekodierte NTSC-, PAL- oder SECAM- Signale (alle auf SD bezogen) in einem digitalen Format, z. B. CCIR 601, liefert. Zusätzlich empfängt und dekodiert die Vorrichtung gemäß Fig. 2A komprimierte Videosignale von anderen Quellen, die mit konstanten und veränderbaren Raten sowohl kontinuierlich als auch in Bursts übertragen. Andere Daten-Formate können in den Dekodierer 10 eingegeben werden, indem ein Konverter hinzugefügt wird, um das Signal in einem annehmbaren Format vorzusehen. Solche Daten-Formate können zum Beispiel die in der Computer-Industrie bekannten Formate RGB, VGA, SVGA und so weiter sein.
  • Der Dekodierer 10 enthält eine Eingangs-Schnittstelle 12, die externe komprimierte Videodaten außer SD-Videödaten dem Dekodierer zuführt. Beispielsweise ist die Eingangs- Schnittstelle 12 mit einer Gesamt-System-Steuereinheit 14, mit einem primären MPEG2-Dekompressor 16 und mit einer Speicher-Schnittstelle 18 verbunden. Die Eingangs- Schnittstelle 12 führt externe Daten und Steuersignale verschiedenen Teilen des Dekodierers 10 über einen RBUS zu, der in diesem Beispiel 21 Bits breit ist. Die komprimierten Videodaten werden aus gemäß MPEG2 formierten Paketen zurückgewonnen und im externen Speicher 20 vor der Dekompression zwischengespeichert.
  • Digitale Nicht-MPEG-Videosignale mit Norm-Auflösung werden unmittelbar von einer externen Quelle einer SD- Schnittstelle 22 über einen -8-Bit-Bus zugeführt. SD-Daten werden in einem digitalen Raster-Zeilen-Format, d. h. Zeile- für-Zeile empfangen. Die SD-Schnittstelle 22 arbeitet in Verbindung mit LMC 24 (örtliche Speicher-Steuereinheit), leitet die SD-Daten zum externen Speicher 20 als Pixelblock-Daten, die mit den Eingangs-Erfordernissen eines Anzeige-Prozessors 40 kompatibel sind. Da die SD-Daten Zeilen formatierte Pixel-Darstellungen sind, werden die Pixeldaten einfach durch Positionierung in Pixelblöcke reorganisiert, wie sie in den Speicher 20 geschrieben werden. Die Umwandlung von SD-Daten in Pixelblöcke erlaubt vorteilhafterweise die Verarbeitung sowohl der SD-Daten als auch der dekomprimierten MPEG2-Daten durch denselben Anzeige- Prozessor.
  • Die SD-Schnittstelle 22 ist einfacher und preisgünstiger als das Umgehen des Anzeige-Prozessörs 40 oder dass Vorsehen eines zweiten kompatiblen Anzeige-Prozessors. Das Umgehen erfordert die Handhabung von Reprogrammierung und Rekonfigurierung vieler Elemente in dem Anzeige-Prozessor 40, wenn SD-Daten empfangen werden, weil Pixelblock-Daten nicht in gleicher Weise verarbeitet werden wie Raster-Zeilen- Daten. Die SD-Schnittstelle 22 ist ein unkompliziertes Element, das bestimmte Aufgaben handhabt. Diese Aufgaben enthalten das Empfangen und Zählen der Zahl von Pixel pro Zeile, die Sicherstellung, dass nur ein richtiges Maß an Informationen zum externen Speicher 20 ausgegeben wird und keine Daten während Austastperioden ausgegeben werden. Ferner erfordert LMC 24 nur einen einfachen Algorithmus, um die Reorganisation von Daten zu steuern, die von der SD- Schnittstelle 22 empfangen werden.
  • Fig. 3 veranschaulicht ein Beispiel der Daten- Reorganisation von Zeilenform in Blockform. Im allgemeinen sind von der Schnittstelle 22 empfangene Daten in digitaler Form. Jedoch kann ein Konverter (nicht dargestellt) ohne weiteres an oder vor dem Eingang der SD-Schnittstelle 22 hinzugefügt werden, um die Daten, wenn nötig, in digitale Form umzuwandeln. Die Reihen A bis L stellen Pixeldaten mit einem 4 : 2 : 2-Bild-Seitenverhältnis und Raster = Zeilen-Format dar. Die Datenreihen setzen sich gemäß dem empfangenen Daten-Format fort. Die SD-Schnittstelle 22 reorganisiert die Daten durch Trennung von Luminanz- und U- und V-Chrominanz- Werten. Luminanz-Daten werden in 8 · 8-Blöcken gruppiert, und U- und V-Chrominanz-Daten werden in 4 · 4-Blöcken gruppiert. Die Chrominanz-Datenblöcke enthalten ungerade Daten- Positionen in dem U-Block und geradzahlige Positionen in dem V-Block. Auch trat eine Umwandlung von einem 4 : 2 : 2- in ein 4.2 : 0-Bild-Seitenverhältnis während der Reorganisation auf, jedoch hängt die Umwandlung des Bild- Seitenverhältnisses von den Eingangs-Daten-Erfordernissen der Anzeige-Vorrichtung ab. Die reorganisierte Daten werden als Blöcke im externen Speicher 20 gespeichert.
  • Komprimierte Daten, die nur einmal erscheinen, die mit einer variablen Rate empfangen werden können, oder die in Bursts empfangen werden können, werden vom Dekodierer 10 auf einer Prioritäts-CD-(komprimierte Daten)-Schnittstelle 32 empfangen. Wenn Daten an der CD-Schnittstelle 32 vorhanden sind, erteilt der Dekodierer 10 der Schnittstellen- Aktivität den Vorrang, um einen richtigen Empfang sicherzustellen. Die CD-Schnittstelle 32 akzeptiert komprimierte Videodaten im MPEG2-kompatiblen Format. Die CD- Schnittstelle 32 enthält einen Pufferspeicher mit einem 8- Bit-Eingang und einem 128-Bit-Ausgang, der die Daten umsetzt und sie dem externen Speicher 20 vor der Dekompression zuführt.
  • Der externe Speicher 20 ist auch extern mit dem Dekodierer 10 verbunden und kann eine Größe von 128 Mbits für Fernsehsignale mit hoher Auflösung haben. Die Verbindung erfolgt über einen 64-Bit-Bus mit einem Multiplexer/Demultiplexer 26. Die Einheit 26 überträgt Daten von einem internen 128-Bit-Speicher-Datenbus (MEM BUS) zu dem 64-Bit-Speicher-Bus. LMC 24 steuert Lesen/Schreiben des externen Speichers 20 auf Anforderung der verschiedenen Schnittstellen und der verschiedenen Verarbeitungs- Schaltungen. LMC 24 wird so programmiert, dass er Videodaten im Speicher 20 im Block-Format speichert, wobei ein Block zu einem gemäß MPEG2 strukturierten Block von 8 · 8 Pixeldaten passt.
  • Der Dekodierer 10 verwendet den externen Vollbild- Speicher 20 als Empfangs- und Timing-Puffer für komprimierte Videodaten wegen seiner Speicherkapazität. Es wird ein großer Speicherraum benötigt, um ankommende Daten vor der Dekompression zwischenzuspeichern. Die Einbringung dieses Puffers in eine integrierte Schaltung besetzt nachteiligerweise einen beträchtlichen physikalischen Raum. Ferner erleichtert die Zwischenspeicherung eine Pixelblock-Bildung für die Vollbild-Rekonstruktion. Überschuss-Informationen werden durch den Start-Code-Detektor 34 wiedergewonnen, der Informationen erhält, die für die Dekompression benötigt werden.
  • Komprimierte Video-Eingangsdaten werden aus dem externen Speicher 20 für die anfängliche Dekompression wiedergewonnen und über den MEM BUS dem MPEG2-Dekompressor 16 zugeführt. Andere Formen von Dekompression können verwendet werden, ohne den Geist der vorliegenden Erfindung zu beeinträchtigen. Die MPEG2-Dekompression von vorhergesagten Vollbildern erfordert, dass zuvor die komprimierten "Anker"-Vollbilder im Speicher gespeichert werden und bei Bedarf für die Dekompression und Konstruktion eines Bildes wiedergewonnen werden. Die Vorrichtung von Fig. 2A beinhaltet vorzugsweise eine sekundäre Kompression von dekomprimierten MPEG2-Videodaten, bevor vollständige Vollbilder im Speicher 20 gespeichert werden, wodurch das Maß an in dem Empfänger erforderlicher externer Speicherung beträchtlich vermindert wird. Die sekundäre Kompression wird nachfolgend als Rekompression bezeichnet.
  • Die erste Kompression und die nachfolgende Dekompression ist die Formatierung von Daten in MPEG2-Format für das Senden in einem Transportstrom. Fig. 2B ist ein Beispiel für einen MPEG2-Dekompressor. Der Dekompressor 16 in Fig. 2A ist erweitert, um das notwendige generische Element eines MPEG2-Dekompressors zu zeigen. Kodierte, komprimierte MPEG2-Daten werden auf dem RBUS durch VLD (variabler Längen-Dekodierer) 100 empfangen. VLD 100 führt dekodierte Daten dem inversen Quantisierer 102 zu, der nichtquantisierte Daten zu dem inversen diskreten Transformations-Prozessor 104 durchlässt, der gemäß MPEG2 dekomprimierte Block-Basisdaten erzeugt. Diese Daten werden mit Daten von dem Bewegungs-Prozessor 108 in der Kombinationsschaltung 106 kombiniert und zum Rekompressor 28 geleitet.
  • Der Rekompressor 28 unterscheidet sich von der MPEG2- Kompression durch einen MPEG2-Kodierer und kann in zahlreichen Formen ausgeführt werden. Beispielsweise kann die Rekompression eine differentielle Impuls-Code-Modulation auf einer Block-Basis und eine anschließende feste, variable Lauflängen-Kodierung enthalten. Alternativ kann sie eine Huffman-Kodierung auf einer Block-Basis beinhalten. Die Kompression kann verlustlos oder verlustbehaftet sein. Die Rekompression wird in Fig. 2A durch einen Kompressor 28 ausgeführt, der zwischen dem MPEG2-Dekompressor 16 und dem MEM BUS angeordnet ist. Somit werden gemäß MPEG2 dekodierte und dekomprimierte Videodaten dem Kompressor 28 für die Daten-Rekompression und anschließender Speicherung im externen Speicher 20 zugeführt. Wenn rekomprimierte Videodaten zur Rekonstruktion von vorhergesagten MPEG2- Vollbildern in einem Bewegungs-Verarbeitungs-Netzwerk wiedergewonnen werden, werden sie zuerst einem Dekompressor 30 zugeführt, der invers zum Kompressor 28 arbeitet. Die wiedergewonnenen Daten sind nach Verlauf durch den Dekompressor 30 in einem Zustand für die Verwendung durch den MPEG2- Dekodierer 10 für die Rekonstruktion von vorhergesagten Vollbildern im Verlauf einer Bewegungs-Kompensations- Verarbeitung.
  • Sowohl HD-rekomprimierte Video-Vollbilder als auch SD- Video-Vollbilder werden aus dem externen Speicher 20 wiedergewonnen und dem Anzeige-Prozessor 40 über den MEM BUS für die Verarbeitung vor der Anzeige oder Speicherung als Komponentensignale mit einem gewünschten Bild- Seitenverhältnis und einer gewünschten Anzeige-Auflösung zugeführt, was in Fig. 2C dargestellt ist. Aus dem externen Speicher 20 wiedergewonnene Daten werden dem Anzeige- Prozessor 40 über FIFO's 42, 44, 46, 48, 50 zugeführt, die zwei Funktionen ausüben. Die erste ist die Zeit-Pufferung der Daten. Die zweite ist das Umwandeln von 16 Byte breiten Daten (128 Bits) aus dem MEM BUS in ein-Byte-breite Daten (MPEG2-Daten zum Dekompressor 52) oder in vier-Byte-breite Daten (SD-Daten zu LMU 54). Die genannten Byte-Breiten sind Beispiele.
  • Der Anzeige-Prozessor 40 ist in Fig. 2C dargestellt. In dem Anzeige-Prozessor 40 werden rekomprimierte MPEG2- Videodaten zuerst dem Dekompressor 52 zugeführt, der ähnlich dem Dekompressor 30 ist. Der Dekonpressor 52 liefert dekomprimierte Video-Luminanz-(Y)- und Chrominanz-(C) - Video-Komponentensignale auf einer Block- für-Block-Basis. Dekomprimierte MPEG2-Komponentensignale vom Dekompressor 52 werden entsprechenden Luminanz- und Chrominanz-Block-in- Zeilen-Konvertern 56 und 58 zugeführt. Die Block-in-Zeilen- Konverter führen Y- und C-Komponentensignale auf einer Zeile-für-Zeile-Basis einem Vertikal-Luma-Format-Konverter (LUMA VFC 60) bzw. einem Vertikal-Chroma-Format-Konverter (CHROMA VFC 62) zu. Die beiden Luma- und Chroma-Raten- Konverter 60, 62 enthalten Schaltungen zur vertikalen Format-Umwandlung und zur horizontalen Abtast-Raten- Umwandlung. Die Vertikal- und Horizontal-Konverter sind durch FIFO's getrennt, um Timing-Übergänge zwischen den Konvertern zu handhaben.
  • Die Abtast-Raten-Konverter sind gemäß den Parametern eines bestimmten Systems programmierbar und können die Zahl von Zeilen pro Bild erhöhen oder vermindern, und/oder die Zahl von Pixeln pro Zeile erhöhen. Luma- und Chroma- Komponenten-Daten von den Abtast-Raten-Konvertern werden einer On-Screen-Anzeige (OSD 64) zugeführt, die wahlweise so konditioniert wird, dass Text und/oder graphische Darstellungen in die Komponenten-Videosignale eingeblendet werden. Entweder kann die System-Steuereinheit 14 oder der Eingangs-Datenstrom OSD-Daten liefern, die im externen Speicher 20, allerdings nicht auf einer Block-Basis, gespeichert werden.
  • Der Dekodierer 10 enthält vorteilhafterweise Schaltungen zur Entschachtelung von SD-Bild-Formaten und einen 480 (aktiven) Zeilen-Ausgang mit progressiver Abtastung. Diese Schaltung befindet sich in LMU 54. Das SD-Bild-Format hat 480 aktive Zeilensprung-Abtastzeilen. Um das Erscheinungsbild einer höheren vertikalen Auflösung für die Anzeige auf einem Monitor mit hoher Auflösung vorzusehen, wird der Ausgang auf 480 aktive progressive Zeilen erhöht.
  • LMU 54 (linearer Bewegungs-adaptiver Aufwärts- Umwandler) führt die Zeilen-Umwandlung aus, die für die Ausgangs-Bildanzeige-Vorrichtung notwendig ist und durch Verschachteln von Halbbildern aus einem Vollbild bewirkt wird. Das SD-Signal wird im externen Speicher 20 gespeichert und anschließend aus diesem wiedergewonnen, weil LMU 54 ein SD-Signal gleichzeitig von benachbarten Halbbildern benötigt, um die die Bildbewegung zu berechnen und einen progressiven Abtast-Ausgang mit derselben oder einer höheren Auflösung zu erzeugen. Dies ist keine Bewegungs- Kompensation, wie sie bei einem MPEG2-Format bekannt ist. Für jedes Halbbild verlaufen zugeordnete Zeilen durch LMU 54, der Zeilen zwischen den Halbbild-Zeilen auf der Basis des Maßes von Bildbewegung abschätzt. Bildbewegung wird aus Unterschieden zwischen entsprechenden Pixelwerten in vorhergehenden und nachfolgenden Halbbildern abgeschätzt. Wenn die Bewegungswerte allgemein null sind, dann wird der Durchschnitt der Zeile von vorhergehenden und nachfolgenden Halbbildern als die abgeschätzte Zeile verwendet. Wenn ein hohes Maß an Bewegung für das abgeschätzte Pixel vorhanden ist, dann wird der Pixelwert aus dem Durchschnitt der Zeile oberhalb und der Zeile unterhalb der Zwischenzeile in dem gegenwärtigen Halbbild abgeschätzt. Wenn nur ein kleines Maß an Bewegung vorhanden ist, dann wird die Zwischenzeile aus einer Kombination der Zeile in dem vorhergehenden Halbbild und den durchschnittlichen Zeilen aus dem gegenwärtigen Halbbild abgeschätzt. Je mehr Bewegung vorhanden ist, umso mehr wird der Durchschnitt von Zeilen oberhalb und unterhalb der gegenwärtigen Zeile aus dem gegenwärtigen Halbbild relativ zu der Zeilensprung-Abtastzeile aus benachbarten Halbbildern verwendet. Lieber als den Speicher 20 darauf zu beschränken, benachbarte Zeilen für die Zeilen- Durchschnittsbildung zu liefern, wird der intern in dem Luma-Block-in-Zeilen-Konverter 60 vorgesehene Speicher vorteilhafterweise verwendet, um gleichzeitig Videosignale aus benachbarten Zeilen dem LMU 54 zu liefern. Es sind jedoch nur die vorhergehende oder nachfolgende Zeile aus den Zeilenspeichern im Konverter 60 verfügbar. Ferner kann LMU 54 Vollbilder mit Filtern und Zeilen- und/oder Halbbild- Verzögerungen klären, die auf Bewegungen beruhen, die innerhalb des Vollbildes auftreten.
  • Der LMU 54 erfordert, dass der Speicher SD-Daten verarbeitet, weil ein Vollbild in zwei Zeilensprung- Halbbildern dargestellt wird, die zeitlich verarbeitet werden müssen, um genau die Bewegungs-Informationen aus dem ursprünglichen Bild zu rekonstruieren. Die Verarbeitung kann nicht vervollständigt werden, bis benachbarte Zeilen von beiden Halbbildern verfügbar sind. Ein Vollbild für SD- Daten hat etwa 240 aktive Zeilen. Anstatt einen zusätzlichen internen Speicher für diese Funktion vorzusehen, was früher geschah, können Daten, die verarbeitet werden, in dem Speicher 20 gespeichert und aus diesem wiedergewonnen werden. Ein ausreichender Teil des Speichers 20 ist verfügbar, weil er nicht voll genutzt wird, was für die Verarbeitung von HD-Daten (oben beschrieben) der Fall sein würde. Durch Zuführen von Daten aus dem LMU 54 zum Speicher 20 anstatt örtliche Speicher in der integrierten Schaltung für den Anzeige-Prozessor vorzusehen, werden Größe und Kosten der integrierten Schaltung vermindert. Wegen des Vorhandenseins der Speicher-Busse READ DATA BUS und WRITE DATA BUS und dem LMU 54 zugeordneter Firmware erfolgt die Übertragung zum Speicher 20 schnell und wirksam.
  • Dem MEM BUS können Daten über FIFO-Speicher, die intern in den Verarbeitungs-Elementen enthalten sind (nicht dargestellt, um die Zeichnung zu vereinfachen), zugeführt und von diesem abgeführt werden. Elemente von Fig. 2A haben Eingangs- und/oder Ausgangs-FIFO's, die dem Dekodierer 10 eine Funktion in nahtloser Weise erlauben. Durch Laden eines Datensegments in die Puffer/FIFO's kann jedes Element Zugriff zu dem MEM BUS nehmen, wenn es verfügbar ist, während ein stetiger Datenfluss innerhalb des Verarbeitungs- Elements aufrechterhalten wird.
  • Der Anzeige-Prozessor hat zwei getrennte, Taktgeber, die getrennte Abschnitte steuern, den Dekompressions-Takt- Bereich 66 und den Anzeige-Takt-Bereich 68, was in Fig. 2C ersichtlich ist. Der Dekompressions-Takt-Bereich 66 enthält alle Funktionen, die synchron mit den Block-in-Zeilen- Umwandlungs-RAM's 56, 58 verbunden sein müssen und läuft mit 40 bis 81 MHz Takt-Raten, um die gewünschte Bandbreite zu erzielen. Der Anzeige-Takt-Bereich 68 enthält Funktionen, die synchron mit dem Endausgang bei Takt-Raten von 27 bis 81 MHz laufen. Die beiden Taktgeber können mit derselben oder einer unterschiedlichen Rate arbeiten, was von der Anwendung abhängt. Zwischen den beiden Takt-Bereichen verlaufende Daten laufen durch FIFO's 71, 73 (jeweils einer für Luma und Chroma), wobei die Lese-Anforderung für die FIFO's von der Horizontal-Abtast-Raten-Konverter- Steuereinheit kommt.
  • Jeder FIFO enthält eine Steuer-Logik, die auf Lese- und Schreib-Bestätigung und Anforderungssignale von dem Anzeige-Prozessor 40 und LMC 24 anspricht. Die Steuer-Logik ist auch vorhanden, um die Datenmenge in dem entsprechenden FIFO zu verfolgen und die asynchrone Verbindung zwischen dem "bus"-Ende des FIFO zu steuern, der denselben Takt wie der Datenbus verwendet, und das "Anzeige"-Ende des FIFO, der dekomprimierten den Takt verwendet. Da der Anzeige- Abschnitt die Steuer-Logik enthält, wird das Maß an Schaltung, das tatsächlich außerhalb des "Bus"-Taktes arbeitet, in erwünschter Weise minimiert.
  • Zu den primären oder gemäß MPEG2 dekomprimierten Daten (aber sekundär rekomprimierten Daten) wird vom externen Speicher 20 auf einer Block-für-Block-Basis Zugriff genommen, und sie werden über FIFO 3 46 und FIFO 4 48 den sekundären Luma- und Chroma-Dekompressoren zugeführt, die dekomprimierte Luma- und Chroma-Pixelblock-Werte liefern. Die Blöcke von dekomprimierten Luma- und Chroma-Pixelwerten werden entsprechenden Block-in-Zeilen-Konvertern 56 und 58 zugeführt, die örtliche RAM-Speicher umfassen. Vollständige Reihen aus 8 · 8 Blöcken (Luma) oder 4 · 4 Blöcken (Chroma) werden in die entsprechenden örtlichen Speicher geschrieben. Die Speicher werden Zeile für Zeile oder in mehrfachen Zeilen parallel gelesen, was von der augenblicklichen Funktion der Konverterschaltung abhängt, die mit dem Speicher- Ausgangs-Speicher verbunden ist. Wenn Daten gelesen werden, werden neue Daten in diesen Platz geschrieben, um das Maß an erforderlicher örtlicher Speicherung zu minimieren. Beispielsweise Größen für örtliche Speicher von Block-in- Zeilen-Konvertern 56 und 58 sind 16 Bytes breit mal 960 Worte tief und 16 Bytes breit mal 720 Worte tief. Örtliche Speicher enthalten Eingangs-Multiplexer und Ausgangs- Multiplexer, um die Eingangsdaten in 16 Byte breiten Daten zur Speicherung in dem örtlichen Speicher anzuordnen, und um in geeigneter Weise die 16 Byte breiten Daten zur Speicherung in dem örtlichen Speicher anzuordnen, und um in geeigneter Weise die 16 Byte breiten Daten anzuordnen, die aus dem Speicher für die Verwendung durch den entsprechenden vertikalen Abtast-Raten-Konverter gelesen werden.
  • Die horizontalen und vertikalen Abtast-Raten-Konverter zur Verarbeitung rekomprimierter MPEG2-Videosignale, die auf einem 16 : 9-Anzeigeschirm mit hoher Auflösung angezeigt werden sollen, führen die Zeilen-Umwandlungen aus, die in den Tabellen I bzw. II aufgelistet sind. Der horizontale Konverter sollte für eine maximale Pixel-Ausgangs-Rate von 81 MHz tauglich sein. TABELLE I: HORIZONTALE UMWANDLUNGEN TABELLE II: VERTIKALE UMWANDLUNGEN
  • Die Tabellen I und II beschreiben Luma-Signal- Umwandlungen. Gleiche Umwandlungen werden mit Chroma- Signalen ausgeführt. Hinsichtlich Chroma ist das komprimierte Signal im 4 : 2 : 0-Format, und die vorangehenden Chroma-Umwandlungen enthalten eine zusätzliche Umwandlung von 4 : 2 : 0 in 4 : 2 : 2. Üblicherweise ist diese Chroma-Verarbeitung in irgendeiner anderen erforderlichen vertikalen Verarbeitung enthalten. Für vertikale Chroma-Umwandlung wird allgemein ein Mehrphasen-Filter mit zwei Anzapfungen für die kombinierte Wiederabtastung und die 4 : 2 : 0- in 4 : 2 : 2- Umwandlung verwendet.
  • Für Fig. 4 bis 8 kann es erscheinen, dass die X' s und O's nicht ausgerichtet sind oder sich falsch überlappen. Während die Figuren die Lage annähern, ist die allgemeine Beziehung von X zu O richtig. Die scheinbare Fehlausrichtung oder Überlappung ist richtig und tritt wegen des nicht ganzzahligen Verhältnisses der Umwandlung auf.
  • Fig. 4 veranschaulicht bildlich die vertikale/zeitliche Beziehung von Eingangs- und Ausgangs- Chrominanz-Zeilen, wenn nur eine Umwandlung von 4 : 2 : 0 auf 4 : 2 : 2 erforderlich ist (d. h. empfange 480 progressiv und zeige 480 Zeilensprung an oder empfange 1080 progressiv und zeige 1080 Zeilensprung an). Fig. 4 stellt einen Teil der Zeilen in einem Halbbild dar. Die Kreise stellen die ursprünglichen Pixel in dem 4 : 2 : 0-Format dar. Die "X's" stellen Pixel des umgewandelten 4 : 2 : 2-Signals dar. Interpolierte Zeilen in jedem Halbbild werden aus den Zeilen in dem entsprechenden Halbbild berechnet. Fig. 4 zeigt eine auf Halbbildern beruhende Anzeige. In diesem Fall werden die geradzahligen Chroma-Zeilen (startend mit der Zeile 0) dazu verwendet, das erste oder obere Halbbild zu erzeugen, und die ungeraden Chroma-Zeilen werden dazu verwendet, das zweite oder untere Halbbild zu erzeugen.
  • Fig. 5A und 6A veranschaulichen Luma-Umwandlungs- Optionen in einer Form, die ähnlich zu der ist, die in Verbindung mit Fig. 2A beschrieben wurde. Fig. 5A veranschaulicht die vertikale und zeitliche Beziehung von Eingangs- und Ausgangs-Luma-Zeilen, wenn ein 720 progressives Format auf ein 1080-Zeilensprung-Format umgewandelt wird. Fig. 6A veranschaulicht die vertikale und zeitliche Beziehung zwischen Eingangs- und Ausgangs-Luma-Zeilen, wenn ein progressives 720-Format auf ein 480-Zeilensprung-Format umgewandelt wird.
  • Fig. 5B und 6B veranschaulichen entsprechende Chroma- Umwandlungs-Optionen relativ zu den oben beschriebenen Luma-Umwandlungen. Fig. 5B zeigt die vertikale und zeitliche Beziehung von Eingangs- und Ausgangs-Chroma-Zeilen, wenn ein progressives 720-Format in ein 1080-Zeilensprung-Format umgewandelt wird. Fig. 6B zeigt die vertikale und zeitliche Beziehung von Eingangs- und Ausgangs-Chrama-Zeilen, wenn ein progressives 720-Format in ein 480-Zeilensprung-Format umgewandelt wird.
  • In diesem beispielsweisen Umwandlungen ist keine zeitliche Verarbeitung enthalten. Die Luma- und Chroma- Verarbeitung erfolgt nur in der vertikalen Richtung. Ferner beruht die Eingangs-Chroma-Information auf Vollbildern, und nur eine auf Vollbildern beruhende 4 : 2 : 0- in 4 : 2 : 2- Umwandlung muss betrachtet werden.
  • Fig. 7A und 7B sind unterschiedlich. Fig. 7A zeigt die vertikale und zeitliche Beziehung von Eingangs- und Ausgangs-Luminanz-Zeilen, wenn ein 1080-Zeilensprung-Format in ein 480-Zeilensprung-Format umgewandelt wird. Fig. 7B zeigt die vertikale und zeitliche Beziehung von Eingangs- und Ausgangs-Chrominanz-Zeilen, wenn ein 1080-Zeilensprung- Format in ein 480-Zeilensprung-Format umgewandelt wird.
  • Fig. 8A und 8B veranschaulichen bildlich die vertikalen Luminanz- bzw. Chrominanz-Umwandlungen des SD- Videosignals, die von dem LMU 54 ausgeführt werden. Es sei daran erinnert, dass die vertikale und zeitliche Verarbeitung in diesen Umwandlungen enthalten ist, anstatt dass eine nur vertikale Verarbeitung erfolgt. Üblicherweise wird die Operation des Entschachtelungs-Algorithmus nur für Bildgrößen bis zu 720 · 480 Zeilensprung benötigt (d. h. CCIR 601 Auflösung). Diese Bilder können von dem MPEG2- Dekodierungs-Prozess herrühren oder als Eingang von dem SD- Eingangs-Anschluss.
  • Fig. 9 ist ein Fließdiagramm des Signalswegs durch einen Empfänger einschließlich eines Kodierers gemäß den Prinzipien der vorliegenden Erfindung. Das Eingangssignal wird von dem Empfänger im Block 120 empfangen. Das Eingangssignal wird als MPEG2- oder als Nicht-MPEG2- kompatibles Signal - wie oben beschrieben - formatiert. Dieses Signal-Format wird im Block 122 identifiziert, und das identifizierte. Signal wird dem geeigneten Verarbeitungsweg zugeführt. Wenn das Signal-Format mit MPEG2 kompatibel ist, wird das Signal im Block 124 - wie oben beschrieben - dekodiert und Blockdaten, die mit dem Anzeige- Prozessor kompatibel sind, werden erzeugt und im Speicher 20 gespeichert. Wenn das Signal nicht mit MPEG2 kompatibel ist, wird das Signal verarbeitet und im Speicher 20 im Block 126 - wie oben beschrieben - gespeichert. Diese Daten sind auch Blockdaten, die mit dem Anzeige--Prozessor 40 in Fig. 1 kompatibel sind. Die mit dem Anzeige-Prozessor kompatiblen Blockdaten werden zum Anzeige-Prozessor 40 von dem Speicher 20 durchgelassen. Der Block 128 erzeugt formatierte Daten, die mit einer bestimmten Anzeige-Vorrichtung oder einer anderen Speicher-Vorrichtung kompatibel sind. Daten, die eine höhere Auflösung erfordern, werden zwischen dem Anzeige-Prozessor 40 und dem Speicher 20 während einer solchen Verarbeitung übertragen. Schließlich werden die mit der Anzeige kompatiblen Daten der Anzeige-Vorrichtung (oder einem Speichermedium) im Block 130 zugeführt.
  • Die gemeinsame Architektur, die oben offenbart wird, ist für die Speicherung von Halbbild- und Vollbild- Informationen im Speicher 20 während einer anderen Norm- Auflösungs-Daten-Verarbeitung brauchbar, auch wenn der Speicher 20 nicht anderweitig verwendet wird. Beispielsweise werden Daten mit Norm-Auflösung oft durch ein Kammfilter gefiltert, das einen ausreichenden Speicher verwenden kann, um ein Halbbild oder ein Vollbild zu speichern. Dieser Speicher ist im allgemeinen getrennt von dem Speicher, der für andere Funktionen benutzt wird. Durch Verwendung des oben beschriebenen gemeinsamen Aufbaus kann der Vollbild- Speicher verwendet werden, wodurch Entwicklungs- und Ausführungskosten gespart werden. Die On-Screen-Anzeige kann auch den Speicher 20 in ähnlicher Weise verwenden, um die Notwendigkeit für eine getrennte Speicherung zu beseitigen.

Claims (14)

1. Digitaler Prozessor mit einer gemeinsamen Architektur zur Verarbeitung von Videosignalen, die eine Mehrzahl von Formaten haben, umfassend:
ein Eingangs-Netzwerk (2, 4, 6) zum Empfang von hochauflösenden formatierten Videodaten und von formatierten Videodaten mit Norm-Auflösung;
einen Dekodierer (16), der mit dem Eingangs-Netzwerk verbunden ist, um hochauflösende dekodierte und dekomprimierte Videodaten in einem Pixelblock-Format zu erzeugen;
einen Speicher (20) zum Speichern von hochauflösenden formatierten Videodaten zur Verarbeitung durch einen Prozessor; und
einen Anzeige-Prozessor (40) zum Verarbeiten der hochauflösenden formatierten Videodaten für die Anzeige;
dadurch gekennzeichnet, dass der digitale Prozessor ferner einen Konverter (22) umfasst, der mit dem Eingangs-Netzwerk verbunden ist, um die formatierten Videodaten mit Norm- Auflösung in ein Pixelblock-Format umzuwandeln, das zu den hochauflösenden formatierten Videodaten passt;
der Speicher (20) einen gemeinsamen Speicher vorsieht, um hochauflösende formatierte und umgewandelte formatierte Videodaten mit Norm-Auflösung während der Verarbeitung durch den Prozessor abzuspeichern; und
der Anzeige-Prozessor (40) auch die umgewandelten formatierten Videodaten mit Norm-Auflösung für die Anzeige verarbeitet.
2. Prozessor nach Anspruch 1, bei dem die hochauflösenden formatierten Videodaten mit MPEG2 kompatibel sind und der Anzeige-Prozessor (40) Videodaten in einem Pixelblock-Format akzeptiert.
3. Prozessor nach Anspruch 1, bei dem das Eingangs- Netzwerk (2, 4, 6) Burst-komprimierte Videodaten empfängt.
4. Prozessor nach Anspruch 1, bei dem der Speicher (20) auf Pixelblöcken beruhende Videodaten und Halbbild- und Vollbild-Daten im Raster-Format empfängt.
5. Prozessor nach Anspruch 2, der ferner einen Rekompressor (28) umfasst, um die dekodierten und dekomprimierten MPEG2-Videodaten vor der Speicherung in dem Speicher (20) zu rekomprimieren.
6. Prozessor nach Anspruch 1, bei dem der Anzeige- Prozessor (40) programmierbar ist, um ein Ausgangs- Videodaten-Format zu erzeugen, das mit einer mit dem Anzeige-Prozessor (40) verbundenen Anzeige- Vorrichtung kompatibel ist.
7. Prozessor nach Anspruch 1, bei dem das Eingangs- Netzwerk (2, 4, 6) einen Eingang (2) zum Empfang von MPEG2-Format-Videodaten und einen Eingang (4) zum Empfang von Nicht-MPEG2-Format-Videodaten enthält, und bei dem der Anzeige-Prozessor (40) einen Block- in-Zeilen-Konverter (56) enthält, um MPEG2- Videodaten mit Block-Format und von Zeilen-in- Blöcke-umgewandelte Videodaten mit Nicht-MPEG2- Format zu verarbeiten; und bei dem der gemeinsame Speicher (20) die Videodaten mit MPEG2-Format und die Videodaten mit Nicht-MPEG2-Format während der Verarbeitung durch das System speichert.
8. Prozessor nach Anspruch 7, bei dem der Speicher (20) auf Pixelblöcken beruhende Videodaten und Halbbild- und Vollbild-Daten im Raster-Format empfängt.
9. Prozessor nach Anspruch 1, umfassend:
einen ersten, dem Eingangs-Netzwerk (2, 4, 6) zugeordneten Verarbeitungsweg, umfassend einen Eingang (2) zum Empfang von Videodaten mit MPEG2-Format, einen MPEG2-Dekodierer (16), der dem Dekodierer (16) entspricht, und den Anzeige-Prozessor (40), der einen Ausgang zum Zuführen von Bild-Informationen zu einer Anzeige-Vorrichtung hat;
einen zweiten, dem Eingangs-Netzwerk (2, 4, 6) zugeordneten Verarbeitungsweg, umfassend einen Eingang (4) zum Empfang von formatierten Videodaten mit Norm-Auflösung, einen Zeilen-in-Blöcke-Konverter (22) und den Anzeige-Prozessor (40);
Schaltmittel, um wahlweise Videodaten dem Anzeige- Ausgang über den ersten und den zweiten Verarbeitungsweg zuzuführen, und wobei:
der gemeinsame Speicher (20) auf Blöcken beruht und mit dem ersten und zweiten Verarbeitungsweg verbunden ist;
der Anzeige-Prozessor (40) Mittel enthält, um die Auflösung der formatierten, Norm-Auflösung aufweisenden Videodaten zu ändern; und
die Schaltmittel, die die formatierten, Norm- Auflösung aufweisenden Videodaten in dem Speicher während der Verarbeitung speichern.
10. Prozessor nach Anspruch 9, bei dem der Speicher (20) auf Pixelblöcken beruhende Videodaten und Halbbild- und Vollbild-Daten im Raster-Format empfängt.
11. Verfahren zum Verarbeiten von Videosignalen, die eine Mehrzahl von Formaten haben, umfassend die Schritte:
Empfangen eines Signals, das zu verarbeitende Videodaten enthält (120);
Identifizieren des empfangenen Signals als Signal mit MPEG2-Format oder als Signal mit Norm-Auflösungs- Format (122);
Dekodieren des Eingangssignals mit MPEG2-Format beim Empfang, um Videodaten mit Pixelblock-Format zu erzeugen (124);
Konditionieren der Videodaten mit Pixelblock-Format auf ein Format, das für die Bildanzeige geeignet ist (128);
Speichern der Videodaten mit MPEG2-Format während der Verarbeitung in einem Speicher; und
Übertragen der für die Anzeige konditionierten Videodaten zu einer Anzeige-Vorrichtung (130);
dadurch gekennzeichnet, dass
das Verfahren ferner umfasst:
Vor-Verarbeiten des Eingangssignals mit Norm-Auflösungs- Format, um Videodaten mit Pixelblock-Format zu erzeugen, die zu den Videodaten mit MPEG2-Format passen; und
Speichern der vor-verarbeiteten Videodaten mit Norm- Auflösungs-Format in dem Speicher während der Verarbeitung.
12. Verfahren nach Anspruch 11, bei dem der Vor- Verarbeitungsschritt Videodaten mit Zeilen-Format in Videodaten mit Pixelblock-Format umwandelt.
13. Verfahren nach Anspruch 11, bei dem der Konditionierungs-Schritt Videodaten mit Pixelblock-Format in Videodaten mit Zeilen-Format umwandelt.
14. Verfahren nach Anspruch 11, bei dem der Speichervvideodaten auf Pixelblock-Basis und Halbbild- und Vollbild-Daten im Raster-Format empfängt.
DE69721819T 1996-12-18 1997-12-15 Speicherarchitektur für multiformat-videoprozessor Expired - Lifetime DE69721819T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP96402785 1996-12-18
PCT/US1997/022854 WO1998027721A1 (en) 1996-12-18 1997-12-15 Memory architecture for a multiple format video signal processor

Publications (2)

Publication Number Publication Date
DE69721819D1 DE69721819D1 (de) 2003-06-12
DE69721819T2 true DE69721819T2 (de) 2003-11-20

Family

ID=8225352

Family Applications (8)

Application Number Title Priority Date Filing Date
DE69719365T Expired - Lifetime DE69719365T2 (de) 1996-12-18 1997-09-30 Effiziente kompression und dekompression von blocks fester länge
DE69721299T Expired - Lifetime DE69721299T2 (de) 1996-12-18 1997-09-30 Videosignalprozessor für verschiedene formate
DE69716465T Expired - Lifetime DE69716465T2 (de) 1996-12-18 1997-12-15 System zur erhaltung der kontinuität eines datenstromes bei unterbrochenen quellendaten
DE69719070T Expired - Fee Related DE69719070T2 (de) 1996-12-18 1997-12-15 Formatieren von rekomprimierten daten in einem mpeg-decoder
DE69721819T Expired - Lifetime DE69721819T2 (de) 1996-12-18 1997-12-15 Speicherarchitektur für multiformat-videoprozessor
DE69716467T Expired - Lifetime DE69716467T2 (de) 1996-12-18 1997-12-15 Parallele dekodierung von zeitverschachtelten datenströmen in einem mpeg-dekoder
DE69720513T Expired - Fee Related DE69720513T2 (de) 1996-12-18 1997-12-15 Paralleldekomprimierer für rekomprimierte pixeldaten innerhalb eines mpeg-dekoders
DE69719797T Expired - Fee Related DE69719797T2 (de) 1996-12-18 1997-12-15 Videodecoder mit verarbeitung von zeitverschachtelten daten

Family Applications Before (4)

Application Number Title Priority Date Filing Date
DE69719365T Expired - Lifetime DE69719365T2 (de) 1996-12-18 1997-09-30 Effiziente kompression und dekompression von blocks fester länge
DE69721299T Expired - Lifetime DE69721299T2 (de) 1996-12-18 1997-09-30 Videosignalprozessor für verschiedene formate
DE69716465T Expired - Lifetime DE69716465T2 (de) 1996-12-18 1997-12-15 System zur erhaltung der kontinuität eines datenstromes bei unterbrochenen quellendaten
DE69719070T Expired - Fee Related DE69719070T2 (de) 1996-12-18 1997-12-15 Formatieren von rekomprimierten daten in einem mpeg-decoder

Family Applications After (3)

Application Number Title Priority Date Filing Date
DE69716467T Expired - Lifetime DE69716467T2 (de) 1996-12-18 1997-12-15 Parallele dekodierung von zeitverschachtelten datenströmen in einem mpeg-dekoder
DE69720513T Expired - Fee Related DE69720513T2 (de) 1996-12-18 1997-12-15 Paralleldekomprimierer für rekomprimierte pixeldaten innerhalb eines mpeg-dekoders
DE69719797T Expired - Fee Related DE69719797T2 (de) 1996-12-18 1997-12-15 Videodecoder mit verarbeitung von zeitverschachtelten daten

Country Status (13)

Country Link
EP (10) EP0945022B1 (de)
JP (12) JP3907705B2 (de)
KR (10) KR100510208B1 (de)
CN (15) CN1250010C (de)
AU (10) AU4601697A (de)
BR (4) BR9713712A (de)
DE (8) DE69719365T2 (de)
HK (5) HK1026100A1 (de)
MY (7) MY117533A (de)
RU (4) RU2217879C2 (de)
TR (1) TR199901359T2 (de)
TW (3) TW366662B (de)
WO (10) WO1998027734A1 (de)

Families Citing this family (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6222525B1 (en) 1992-03-05 2001-04-24 Brad A. Armstrong Image controllers with sheet connected sensors
US8674932B2 (en) 1996-07-05 2014-03-18 Anascape, Ltd. Image controller
EP0945022B1 (de) * 1996-12-18 2003-02-26 Thomson Consumer Electronics, Inc. Effiziente kompression und dekompression von blocks fester länge
US6748020B1 (en) 2000-10-25 2004-06-08 General Instrument Corporation Transcoder-multiplexer (transmux) software architecture
US7006147B2 (en) * 2000-12-22 2006-02-28 Thomson Lincensing Method and system for MPEG chroma de-interlacing
JP2002261623A (ja) * 2001-02-28 2002-09-13 Canon Inc 復号装置、復号方法、記憶媒体及びプログラムソフトウェア
CN1306710C (zh) * 2001-04-11 2007-03-21 华邦电子股份有限公司 可程序化的运行长度译码器
DE10139066A1 (de) * 2001-08-09 2003-02-27 Rohde & Schwarz Verfahren und Anordnung zum Verbessern der Empfangseigenschaften von DVB-Signalen
CA2435757C (en) 2001-11-29 2013-03-19 Matsushita Electric Industrial Co., Ltd. Video coding distortion removal method and apparatus using a filter
EP1328114A1 (de) * 2002-01-10 2003-07-16 Canal+ Technologies Société Anonyme Verwaltung von Bildauflösung in einem Empfänger/Dekoder
US8284844B2 (en) 2002-04-01 2012-10-09 Broadcom Corporation Video decoding system supporting multiple standards
US20030202606A1 (en) * 2002-04-05 2003-10-30 Michael Tinker Multi-phase processing for real-time display of a compressed video bitstream
EP2933756B1 (de) * 2002-04-23 2020-04-29 Ntt Docomo, Inc. System und verfahren zur arithmetischen codierung und decodierung
US9577667B2 (en) 2002-04-23 2017-02-21 Ntt Docomo, Inc. System and method for arithmetic encoding and decoding
US7031388B2 (en) * 2002-05-06 2006-04-18 Koninklijke Philips Electronics N.V. System for and method of sharpness enhancement for coded digital video
US7469012B2 (en) 2002-05-14 2008-12-23 Broadcom Corporation System and method for transcoding entropy-coded bitstreams
EP2860979A1 (de) * 2002-05-28 2015-04-15 Sharp Kabushiki Kaisha Verfahren und System zur Schätzung, Kommunikation und Organisation des Intraprädiktionsmodus von Bildern
JP4015890B2 (ja) * 2002-06-28 2007-11-28 松下電器産業株式会社 画素ブロックデータ生成装置および画素ブロックデータ生成方法
FR2844130B1 (fr) 2002-09-04 2004-11-19 St Microelectronics Sa Procede de traitement de donnees audio/video au sein d'un lecteur de disque audio/video, et lecteur correspondant.
US7748020B2 (en) * 2002-10-08 2010-06-29 Canon Kabushiki Kaisha Receiving apparatus and method for processing interruptions in streaming broadcasts
US7126955B2 (en) 2003-01-29 2006-10-24 F5 Networks, Inc. Architecture for efficient utilization and optimum performance of a network
US20040161039A1 (en) * 2003-02-14 2004-08-19 Patrik Grundstrom Methods, systems and computer program products for encoding video data including conversion from a first to a second format
US7126822B2 (en) 2003-03-31 2006-10-24 Intel Corporation Electronic packages, assemblies, and systems with fluid cooling
US9330060B1 (en) * 2003-04-15 2016-05-03 Nvidia Corporation Method and device for encoding and decoding video image data
US8423597B1 (en) 2003-08-29 2013-04-16 Nvidia Corporation Method and system for adaptive matrix trimming in an inverse discrete cosine transform (IDCT) operation
KR100561417B1 (ko) 2004-02-09 2006-03-16 삼성전자주식회사 Ａｖ 데이터의 재생상태를 전환할 수 있는 인터랙티브그래픽 스트림을 기록한 정보저장매체, 그 재생방법 및 장치
WO2005104560A1 (en) * 2004-04-27 2005-11-03 Koninklijke Philips Electronics N.V. Method of processing decoded pictures.
US8159940B1 (en) 2004-11-11 2012-04-17 F5 Networks, Inc. Obtaining high availability using TCP proxy devices
KR100690130B1 (ko) * 2004-12-02 2007-03-08 엘지전자 주식회사 복수 포맷 비디오 기록/재생 장치 및 방법
KR100609548B1 (ko) * 2005-01-05 2006-08-08 엘지전자 주식회사 다중방식 영상 기록 재생 시스템 및 방법
CN100394398C (zh) * 2005-01-07 2008-06-11 深圳清华大学研究院 一种avs视频解码验证方法和装置
KR100763178B1 (ko) 2005-03-04 2007-10-04 삼성전자주식회사 색 공간 스케일러블 비디오 코딩 및 디코딩 방법, 이를위한 장치
CN102176754B (zh) * 2005-07-22 2013-02-06 三菱电机株式会社 图像编码装置和方法、以及图像解码装置和方法
US7783781B1 (en) 2005-08-05 2010-08-24 F5 Networks, Inc. Adaptive compression
KR20070048025A (ko) * 2005-11-03 2007-05-08 삼성전자주식회사 멀티미디어 데이터를 출력하는 장치 및 방법
US8275909B1 (en) 2005-12-07 2012-09-25 F5 Networks, Inc. Adaptive compression
US7882084B1 (en) 2005-12-30 2011-02-01 F5 Networks, Inc. Compression of data transmitted over a network
JP4517300B2 (ja) * 2006-01-06 2010-08-04 ソニー株式会社 表示装置および表示方法、学習装置および学習方法、並びにプログラム
MX357910B (es) * 2006-07-06 2018-07-30 Thomson Licensing Método y aparato para desacoplar el número de cuadro y/o la cuenta del orden de imagen (poc) para la codificación y decodificación de video de múltiples vistas.
ZA200900857B (en) 2006-07-06 2010-05-26 Thomson Licensing Method and apparatus for decoupling frame number and/or picture order count (POC) for multi-view video encoding and decoding
US7529416B2 (en) * 2006-08-18 2009-05-05 Terayon Communication Systems, Inc. Method and apparatus for transferring digital data between circuits
US7471218B2 (en) * 2006-09-18 2008-12-30 National Semiconductor Corporation Methods and systems for efficiently storing and retrieving streaming data
US8417833B1 (en) 2006-11-29 2013-04-09 F5 Networks, Inc. Metacodec for optimizing network data compression based on comparison of write and read rates
US9118927B2 (en) 2007-06-13 2015-08-25 Nvidia Corporation Sub-pixel interpolation and its application in motion compensated encoding of a video signal
US8873625B2 (en) 2007-07-18 2014-10-28 Nvidia Corporation Enhanced compression in representing non-frame-edge blocks of image frames
JP2009135836A (ja) * 2007-11-30 2009-06-18 Victor Co Of Japan Ltd ディジタル画像無線伝送装置及びその画像データ処理方法、ディジタル画像無線受信装置及びディジタル画像無線送受信システム
JP5214742B2 (ja) * 2008-01-21 2013-06-19 テレフオンアクチーボラゲット エル エム エリクソン（パブル） 予測に基づく画像処理
US8331664B2 (en) 2008-01-21 2012-12-11 Telefonaktiebolaget Lm Ericsson (Publ) Prediction-based image processing
CN101252707A (zh) * 2008-03-21 2008-08-27 华为技术有限公司 一种消息的生成、解析方法及装置
EP2128822B1 (de) 2008-05-27 2012-01-04 TELEFONAKTIEBOLAGET LM ERICSSON (publ) Indexbasierte Pixelblock-Verarbeitung
JPWO2010116869A1 (ja) * 2009-04-08 2012-10-18 シャープ株式会社 動画像符号化装置および動画像復号装置
FR2944936A1 (fr) 2009-04-23 2010-10-29 Thomson Licensing Procedes de codage et de decodage d'un bloc de donnees images, dispositifs de codage et de decodage implementant lesdits procedes
CN102414991B (zh) * 2009-04-24 2014-11-05 诺基亚公司 用于解码器的数据重排
US20120087595A1 (en) * 2009-06-19 2012-04-12 Mitsubishi Electric Corporation Image encoding device, image decoding device, image encoding method, and image decoding method
KR101452859B1 (ko) 2009-08-13 2014-10-23 삼성전자주식회사 움직임 벡터를 부호화 및 복호화하는 방법 및 장치
JP5257319B2 (ja) 2009-10-09 2013-08-07 株式会社Ｊｖｃケンウッド 画像符号化装置及び画像符号化方法
US20110292247A1 (en) * 2010-05-27 2011-12-01 Sony Corporation Image compression method with random access capability
TWI426465B (zh) * 2010-06-07 2014-02-11 V R Thchnology Co Ltd 使用ｊｐｅｇ用於顯示及記錄的彩色影像旋轉之方法及裝置
WO2012005520A2 (en) 2010-07-09 2012-01-12 Samsung Electronics Co., Ltd. Method and apparatus for encoding video by using block merging, and method and apparatus for decoding video by using block merging
KR101484281B1 (ko) * 2010-07-09 2015-01-21 삼성전자주식회사 블록 병합을 이용한 비디오 부호화 방법 및 그 장치, 블록 병합을 이용한 비디오 복호화 방법 및 그 장치
CN106454379B (zh) * 2010-09-30 2019-06-28 三菱电机株式会社 运动图像编码装置及其方法、运动图像解码装置及其方法
CN102821275B (zh) * 2011-06-08 2017-08-08 南京中兴软件有限责任公司 数据压缩方法及装置、数据解压缩方法及装置
JP2013038688A (ja) * 2011-08-10 2013-02-21 Ntt Electornics Corp 動画符号化配信システム
JP5698644B2 (ja) * 2011-10-18 2015-04-08 株式会社Ｎｔｔドコモ 動画像予測符号化方法、動画像予測符号化装置、動画像予測符号化プログラム、動画像予測復号方法、動画像予測復号装置及び動画像予測復号プログラム
CN106937113B (zh) * 2011-12-05 2020-06-02 同济大学 基于混合色度采样率的图像压缩方法和装置
CA2898147C (en) * 2012-01-30 2017-11-07 Samsung Electronics Co., Ltd. Method and apparatus for video encoding for each spatial sub-area, and method and apparatus for video decoding for each spatial sub-area
US9503724B2 (en) * 2012-05-14 2016-11-22 Qualcomm Incorporated Interleave block processing ordering for video data coding
US9798698B2 (en) 2012-08-13 2017-10-24 Nvidia Corporation System and method for multi-color dilu preconditioner
US20140134351A1 (en) * 2012-11-09 2014-05-15 Applied Materials, Inc. Method to deposit cvd ruthenium
CN102970597A (zh) * 2012-11-20 2013-03-13 深圳市同洲电子股份有限公司 一种音视频传输的方法及数字电视终端
RU2526890C1 (ru) * 2013-02-01 2014-08-27 Александр Александрович Ваниев Устройство селекции подвижных целей
US9432614B2 (en) 2013-03-13 2016-08-30 Qualcomm Incorporated Integrated downscale in video core
KR101835316B1 (ko) * 2013-04-02 2018-03-08 주식회사 칩스앤미디어 동영상 처리 방법 및 장치
CA2923439C (en) * 2013-10-14 2018-08-21 Mediatek Singapore Pte. Ltd. Method of residue differential pulse-code modulation for hevc range extension
CN104717443B (zh) * 2013-12-12 2017-08-25 中国航空工业集团公司第六三一研究所 多视频格式向SMPTE274协议1080i分辨率视频的自动转换方法
CN104717445B (zh) * 2013-12-12 2017-11-24 中国航空工业集团公司第六三一研究所 多视频格式向bt.656协议ntsc制式视频的自动转换方法
CN104717442B (zh) * 2013-12-12 2018-02-09 中国航空工业集团公司第六三一研究所 多视频格式向VESA协议1600X1200分辨率60Hz帧率视频的自动转换方法
KR101623109B1 (ko) * 2014-05-29 2016-05-20 부산대학교 산학협력단 Fpga에서 물리적 복제 방지 함수 회로를 구현하기 위한 장치
US10841597B2 (en) 2015-06-05 2020-11-17 Telefonaktiebolaget Lm Ericsson (Publ) Encoding a pixel of an input video sequence
RU2607851C1 (ru) * 2015-08-04 2017-01-20 Открытое акционерное общество "Научно-производственный испытательный центр "АРМИНТ" Устройство селекции подвижных целей
US10798396B2 (en) * 2015-12-08 2020-10-06 Samsung Display Co., Ltd. System and method for temporal differencing with variable complexity
US10691361B2 (en) 2017-02-24 2020-06-23 Microsoft Technology Licensing, Llc Multi-format pipelined hardware decompressor
RU2669874C1 (ru) * 2017-09-15 2018-10-16 Федеральное государственное унитарное предприятие "Государственный научно-исследовательский институт авиационных систем" (ФГУП "ГосНИИАС") Способы и устройство сжатия изображений. Способ и устройство восстановления изображений
CN107947799B (zh) * 2017-11-28 2021-06-29 郑州云海信息技术有限公司 一种数据压缩方法及装置
GB2569959B (en) * 2018-01-03 2022-12-21 Displaylink Uk Ltd Decoding image data at a display device
US10277390B1 (en) * 2018-01-22 2019-04-30 Arm Limited Reduced-power detection of wireless packets using decimated preamble correlation
CN109088636B (zh) * 2018-07-25 2021-10-29 郑州云海信息技术有限公司 一种数据处理方法、系统及电子设备和存储介质
CN110784225A (zh) * 2018-07-31 2020-02-11 华为技术有限公司 数据压缩、解压方法及相关装置、电子设备、系统
CN109104199A (zh) * 2018-08-29 2018-12-28 重庆物奇科技有限公司 基于霍夫曼编码的编码方法、译码方法及应用
CN109120273A (zh) * 2018-08-29 2019-01-01 重庆物奇科技有限公司 基于霍夫曼编码的编码装置、译码装置及系统
CN109672923B (zh) * 2018-12-17 2021-07-02 龙迅半导体（合肥）股份有限公司 一种数据处理方法和装置
CN113497627A (zh) * 2020-03-20 2021-10-12 华为技术有限公司 一种数据压缩和解压缩方法、装置及系统
JP7549824B2 (ja) 2020-12-04 2024-09-12 国立大学法人電気通信大学 通信システム、通信方法、およびプログラム
CN113726341B (zh) * 2021-08-25 2023-09-01 杭州海康威视数字技术股份有限公司 一种数据处理方法、装置、电子设备及存储介质
CN113704206B (zh) * 2021-10-29 2022-02-22 苏州浪潮智能科技有限公司 一种元数据的处理方法、装置、电子设备及存储介质

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5422119A (en) * 1977-07-20 1979-02-19 Nec Corp Forecasting encoder/decoder
JPS6329362A (ja) * 1986-07-22 1988-02-08 Hitachi Ltd 映像信号再生装置の時間軸変動補正回路
FR2602936B1 (fr) * 1986-08-13 1988-12-02 Trt Telecom Radio Electr Dispositif de codage a modulation differentielle par impulsions codees, dispositif de decodage associe et systeme de transmission comportant au moins un tel dispositif de codage ou de decodage
DE69031638T2 (de) * 1989-05-19 1998-03-19 Canon Kk System zum Übertragen von Bildinformation
JPH0358585A (ja) * 1989-07-26 1991-03-13 Fujitsu Ltd サブサンプル高速ｄｐｃｍ符号化伝送方式
GB8921319D0 (en) * 1989-09-21 1989-11-08 British Broadcasting Corp Digital coder
GB8929152D0 (en) * 1989-12-22 1990-02-28 Gen Electric A digital augmentation system for actv-ii
US5313471A (en) * 1991-02-26 1994-05-17 Matsushita Electric Industrial Co., Ltd. Error concealing method
US5455629A (en) * 1991-02-27 1995-10-03 Rca Thomson Licensing Corporation Apparatus for concealing errors in a digital video processing system
JPH0556372A (ja) * 1991-08-27 1993-03-05 Toshiba Corp Ｄｓｐ使用テレビジヨン受像機
EP0551979A3 (en) * 1992-01-14 1994-09-14 Matsushita Electric Ind Co Ltd High efficiency coding apparatus
JPH05292423A (ja) * 1992-04-10 1993-11-05 Hitachi Ltd テレビジョン受像機
KR950009680B1 (ko) * 1992-05-19 1995-08-25 주식회사금성사 영상 압축/신장 시스템의 영상 디코더
US5289577A (en) * 1992-06-04 1994-02-22 International Business Machines Incorporated Process-pipeline architecture for image/video processing
EP0574901A2 (de) * 1992-06-16 1993-12-22 Kabushiki Kaisha Toshiba Bildsignalverarbeitungsgerät
SG44005A1 (en) * 1992-12-11 1997-11-14 Philips Electronics Nv System for combining multiple-format multiple-source video signals
US5614952A (en) * 1994-10-11 1997-03-25 Hitachi America, Ltd. Digital video decoder for decoding digital high definition and/or digital standard definition television signals
JP3224465B2 (ja) * 1993-12-22 2001-10-29 シャープ株式会社 画像符号化装置
JP3541413B2 (ja) * 1994-01-31 2004-07-14 ソニー株式会社 情報信号伝送方法及び装置
EP0687111B1 (de) * 1994-06-06 2003-08-06 sci worx GmbH Verfahren zur Codierung/Decodierung eines Datenstroms
DE69535800D1 (de) * 1994-06-08 2008-09-11 Matsushita Electric Ind Co Ltd Bildumsetzungsvorrichtung
KR0134483B1 (ko) * 1994-06-14 1998-05-15 배순훈 디코더에 있어서 어드레스 보정 회로(address correction circuit of the decoder)
EP0692911B1 (de) * 1994-07-15 2000-03-08 Matsushita Electric Industrial Co., Ltd. Verfahren zur Verbindung von MPEG-Videosequenzen
JPH0898105A (ja) * 1994-09-29 1996-04-12 Toshiba Corp テレビジョン受信機
US5623311A (en) * 1994-10-28 1997-04-22 Matsushita Electric Corporation Of America MPEG video decoder having a high bandwidth memory
US5644361A (en) * 1994-11-30 1997-07-01 National Semiconductor Corporation Subsampled frame storage technique for reduced memory size
GB2296618B (en) * 1994-12-30 2003-03-26 Winbond Electronics Corp System and method for digital video decoding
KR100213048B1 (ko) * 1995-09-29 1999-08-02 윤종용 아날로그와 디지탈 비디오 모드를 갖는 수신기와 그 수신방법
KR0157570B1 (ko) * 1995-11-24 1999-02-18 김광호 복수경로를 통해 mpeg2 비트열을 복호하는 복호화장치
US5825424A (en) * 1996-06-19 1998-10-20 Thomson Consumer Electronics, Inc. MPEG system which decompresses and recompresses image data before storing image data in a memory and in accordance with a resolution of a display device
US5818530A (en) * 1996-06-19 1998-10-06 Thomson Consumer Electronics, Inc. MPEG compatible decoder including a dual stage data reduction network
EP0817498B1 (de) * 1996-06-28 2001-08-22 STMicroelectronics S.r.l. MPEG-2 Dekodierung mit reduziertem RAM Bedürfnis durch ADPCM Rekomprimierung vor der Speicherung von dekomprimierten MPEG-2 Daten, wahlweise nach einem Unterabtastungsalgorithmus
EP0945022B1 (de) * 1996-12-18 2003-02-26 Thomson Consumer Electronics, Inc. Effiziente kompression und dekompression von blocks fester länge

Also Published As

Publication number Publication date
EP0945001B1 (de) 2003-04-23
EP0945028A1 (de) 1999-09-29
KR100543132B1 (ko) 2006-01-20
WO1998027734A1 (en) 1998-06-25
DE69716465T2 (de) 2003-02-20
KR100542146B1 (ko) 2006-01-12
EP0945025A1 (de) 1999-09-29
EP0947092B1 (de) 2003-05-07
EP0945027A1 (de) 1999-09-29
AU5381198A (en) 1998-07-15
HK1087284A1 (en) 2006-10-06
WO1998027741A1 (en) 1998-06-25
EP0945022A1 (de) 1999-09-29
JP2001506453A (ja) 2001-05-15
TW369774B (en) 1999-09-11
WO1998027720A1 (en) 1998-06-25
KR100563488B1 (ko) 2006-03-27
AU5797498A (en) 1998-07-15
MY117533A (en) 2004-07-31
KR20000057375A (ko) 2000-09-15
DE69716467D1 (de) 2002-11-21
DE69720513T2 (de) 2003-11-13
BR9713747A (pt) 2000-03-21
DE69716467T2 (de) 2003-02-20
CN1246233A (zh) 2000-03-01
DE69719797T2 (de) 2003-08-14
WO1998027737A1 (en) 1998-06-25
JP2001506454A (ja) 2001-05-15
KR20000057467A (ko) 2000-09-15
EP0947105B1 (de) 2003-02-12
CN1149855C (zh) 2004-05-12
HK1026551A1 (en) 2000-12-15
KR100542624B1 (ko) 2006-01-12
CN1496130A (zh) 2004-05-12
CN1516475A (zh) 2004-07-28
KR100774494B1 (ko) 2007-11-08
MY120436A (en) 2005-10-31
DE69721819D1 (de) 2003-06-12
EP0945029A1 (de) 1999-09-29
EP0945025B1 (de) 2002-10-16
CN100518319C (zh) 2009-07-22
BR9714679A (pt) 2000-10-03
CN1246247A (zh) 2000-03-01
CN1246244A (zh) 2000-03-01
MY118698A (en) 2005-01-31
JP4648377B2 (ja) 2011-03-09
AU4601697A (en) 1998-07-15
DE69719070T2 (de) 2003-07-31
CN100341335C (zh) 2007-10-03
AU4507097A (en) 1998-07-15
KR20000057300A (ko) 2000-09-15
BR9714678A (pt) 2000-10-03
CN1246250A (zh) 2000-03-01
CN1153451C (zh) 2004-06-09
TW358309B (en) 1999-05-11
EP0947105A1 (de) 1999-10-06
EP0947092A1 (de) 1999-10-06
HK1026323A1 (en) 2000-12-08
KR20000057376A (ko) 2000-09-15
WO1998027743A1 (en) 1998-06-25
CN1153472C (zh) 2004-06-09
JP2008271610A (ja) 2008-11-06
CN1247003A (zh) 2000-03-08
MY119023A (en) 2005-03-31
BR9713712A (pt) 2000-02-08
CN1735207A (zh) 2006-02-15
JP2001506456A (ja) 2001-05-15
KR20000057466A (ko) 2000-09-15
AU5527598A (en) 1998-07-15
JP4588122B2 (ja) 2010-11-24
CN1246249A (zh) 2000-03-01
JP3907706B2 (ja) 2007-04-18
AU5523598A (en) 1998-07-15
BR9714679B1 (pt) 2009-05-05
KR20000057442A (ko) 2000-09-15
JP2008113458A (ja) 2008-05-15
CN1172535C (zh) 2004-10-20
JP2001506452A (ja) 2001-05-15
CN1246234A (zh) 2000-03-01
CN1153471C (zh) 2004-06-09
DE69719070D1 (de) 2003-03-20
JP2001506834A (ja) 2001-05-22
DE69719797D1 (de) 2003-04-17
JP2001506455A (ja) 2001-05-15
DE69716465D1 (de) 2002-11-21
KR20000057301A (ko) 2000-09-15
AU5698598A (en) 1998-07-15
CN1247669A (zh) 2000-03-15
RU2217879C2 (ru) 2003-11-27
JP2001526848A (ja) 2001-12-18
CN1146246C (zh) 2004-04-14
EP0945022B1 (de) 2003-02-26
EP0947103A1 (de) 1999-10-06
KR100549733B1 (ko) 2006-02-07
MY119348A (en) 2005-05-31
CN1246245A (zh) 2000-03-01
WO1998027739A1 (en) 1998-06-25
WO1998027740A1 (en) 1998-06-25
RU2214066C2 (ru) 2003-10-10
KR20000057468A (ko) 2000-09-15
CN1250010C (zh) 2006-04-05
KR100517993B1 (ko) 2005-09-29
RU2215375C2 (ru) 2003-10-27
WO1998027742A1 (en) 1998-06-25
HK1066133A1 (en) 2005-03-11
JP2001505386A (ja) 2001-04-17
EP0945028B1 (de) 2003-04-02
CN1191720C (zh) 2005-03-02
KR100510208B1 (ko) 2005-08-26
TR199901359T2 (xx) 1999-09-21
RU2204217C2 (ru) 2003-05-10
WO1998027721A1 (en) 1998-06-25
CN1571518A (zh) 2005-01-26
DE69721299D1 (de) 2003-05-28
KR100510207B1 (ko) 2005-08-26
EP0947103B1 (de) 2002-10-16
DE69719365D1 (de) 2003-04-03
KR100552576B1 (ko) 2006-02-16
KR20000057296A (ko) 2000-09-15
WO1998027738A1 (en) 1998-06-25
EP0945001A1 (de) 1999-09-29
CN100423583C (zh) 2008-10-01
AU5897398A (en) 1998-07-15
EP0945027B1 (de) 2003-03-12
EP0945029B1 (de) 2002-10-16
CN1245032C (zh) 2006-03-08
TW366662B (en) 1999-08-11
JP2001506446A (ja) 2001-05-15
EP0947104A1 (de) 1999-10-06
MY117030A (en) 2004-04-30
HK1026100A1 (en) 2000-12-01
CN1738428A (zh) 2006-02-22
CN1139260C (zh) 2004-02-18
DE69720513D1 (de) 2003-05-08
DE69721299T2 (de) 2003-11-06
KR20000057377A (ko) 2000-09-15
JP4627812B2 (ja) 2011-02-09
AU5381098A (en) 1998-07-15
JP2001506457A (ja) 2001-05-15
CN1166214C (zh) 2004-09-08
EP0947104B1 (de) 2002-11-13
CN1153452C (zh) 2004-06-09
DE69719365T2 (de) 2003-10-16
BR9714678B1 (pt) 2011-04-19
CN1246248A (zh) 2000-03-01
JP3907705B2 (ja) 2007-04-18
AU5698098A (en) 1998-07-15
MY119474A (en) 2005-05-31

Similar Documents

Publication Publication Date Title
DE69721819T2 (de) Speicherarchitektur für multiformat-videoprozessor
DE69505668T2 (de) Bildschirmanzeigevorrichtung fur ein system zum verarbeiten eines digitales videosignals
DE69228832T2 (de) Verfahren und vorrichtung zum decodieren von codierten videodaten
DE69512659T2 (de) Bildschirmanzeigevorrichtung für system zum verarbeiten eines digitalen videosignals
DE69228715T2 (de) Verfahren und Vorrichtung zur Übertragung von komprimierten, digitalen Videosignalen mittels mehrerer Prozessoren
DE3854302T2 (de) Erzeugung von symbolcoden, ausgehend von der zwischenbild-pulscodenmodulation von zeitmultiplexierten raumfrequenzanalysen von videosignalen.
DE69623851T2 (de) Einrichtung zum Umwandeln des Abtastformats für ein Fernsehsystem mit hoher Auflösung
DE69714071T2 (de) Vorrichtung zur kompression von pixelblöcken in einem bildverarbeitungssystem
DE69328686T2 (de) Bewegungskompensierte aufhebung des zwischenzeilenverfahrens mit digitalem unterstützungssignal
DE69603726T2 (de) Einrichtung zur animierten "on-screen"-anzeige für ein mpeg-videosignalverarbeitungssystem
DE60103510T2 (de) Verfahren und vorrichtung zur gleichzeitigen aufnahme und wiedergabe von zwei verschiedenen videoprogrammen
US6900845B1 (en) Memory architecture for a multiple format video signal processor
DE69719099T2 (de) Verfahren zur kodierung und dekodierung mit niedrigem rauschpegel
DE3341393C2 (de) Verfahren zum Übertragen eines Fernsehsignals höherer Auflösung
DE19919412B4 (de) Decoder für einen digitalen Fernsehempfänger
DE69623055T2 (de) Vorrichtung und verfahren zur erzeugung von osd-nachrichten mit zeilenverdopplung
EP0533675B1 (de) Übertragungssystem
DE69427236T2 (de) Video signal dekomprimierungssystem und multimode-video-aufwärtswandler
DE69623824T2 (de) Vorrichtung und verfahren zur erzeugung von osd nachrichten mit halbbildverdopplung
DE69623502T2 (de) Verfahren und vorrichtung zum erzeugen von bildschirmanzeigemeldungen mit echtfarbenmodus
EP1908286A1 (de) Verfahren zur analogen übertragung eines videosignals
EP0598786B1 (de) Verfahren, coder und decoder zur kompatiblen übertragung und/oder aufzeichnung von progressiven bildsignalen
DE69221246T2 (de) Verfahren zur Verarbeitung von einem HDTV-Signal das in Form einer Sequenz von Abtastwerten ankommt
MXPA99005597A (en) Memory architecture for a multiple format video signal processor
DE69615133T2 (de) Verfahren und Vorrichtung zur Feinbestimmung eines Bewegungsvektors für digitale Videobilder

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R082 Change of representative

Ref document number: 947092

Country of ref document: EP

Representative=s name: MANFRED ROSSMANITH, DE