RU2214066C2 - Архитектура памяти для многоформатного процессора видеосигнала - Google Patents

Архитектура памяти для многоформатного процессора видеосигнала Download PDF

Info

Publication number
RU2214066C2
RU2214066C2 RU99115826/09A RU99115826A RU2214066C2 RU 2214066 C2 RU2214066 C2 RU 2214066C2 RU 99115826/09 A RU99115826/09 A RU 99115826/09A RU 99115826 A RU99115826 A RU 99115826A RU 2214066 C2 RU2214066 C2 RU 2214066C2
Authority
RU
Russia
Prior art keywords
data
format
resolution
standard
memory
Prior art date
Application number
RU99115826/09A
Other languages
English (en)
Other versions
RU99115826A (ru
Inventor
Тодд КРИСТОФЕР
Барт Алан КЭНФИЛД
Стивен Вейн ПАТТОН
Original Assignee
Томсон Конзьюмер Электроникс, Инк.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Томсон Конзьюмер Электроникс, Инк. filed Critical Томсон Конзьюмер Электроникс, Инк.
Publication of RU99115826A publication Critical patent/RU99115826A/ru
Application granted granted Critical
Publication of RU2214066C2 publication Critical patent/RU2214066C2/ru

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T9/00—Image coding
    • G06T9/007—Transform coding, e.g. discrete cosine transform
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/186—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a colour or a chrominance component
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/40—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using video transcoding, i.e. partial or full decoding of a coded input stream followed by re-encoding of the decoded output stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H04N19/426—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements using memory downsizing methods
    • H04N19/428—Recompression, e.g. by spatial or temporal decimation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43—Hardware specially adapted for motion estimation or compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/439—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using cascaded computational arrangements for performing a single operation, e.g. filtering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/59—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial sub-sampling or interpolation, e.g. alteration of picture size or resolution
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H04N19/89—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving methods or arrangements for detection of transmission errors at the decoder
    • H04N19/895—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving methods or arrangements for detection of transmission errors at the decoder in combination with error concealment
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N11/00—Colour television systems
    • H04N11/04—Colour television systems using pulse code modulation
    • H04N11/042—Codec means
    • H04N11/044—Codec means involving transform coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/13—Adaptive entropy coding, e.g. adaptive variable length coding [AVLC] or context adaptive binary arithmetic coding [CABAC]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/91—Entropy coding, e.g. variable length coding [VLC] or arithmetic coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets

Abstract

Изобретение относится к средствам обработки видеосигналов для отображения. Техническим результатом является возможность одновременной обработки данных стандартного разрешения и данных высокого разрешения. Цифровой процессор имеет стандартную архитектуру и содержит входную цепь, декодер, память для хранения отформатированных данных высокого разрешения и данных стандартного разрешения, процессор отображения, предназначенный для обработки указанных данных различного разрешения. При обработке видеосигналов их принимают, идентифицируют, декодируют, преобразуют данные блочного пиксельного формата к формату, подходящему для отображения, сохраняют упомянутые предварительно обработанные данные формата стандартного разрешения в упомянутой памяти во время обработки. 2 с. и 12 з.п.ф-лы, 2 табл., 16 ил.

Description

Область техники, к которой относится изобретение
Изобретение относится к обработке видеосигналов для отображения.
Уровень техники
Системы передачи сжатого видеосигнала, например системы, использующие формат сжатия MPEG2-2 (стандарт экспертной группы по кинематографии) ("Кодирование движущихся изображений и связанного звука", ISO/IEC JTC1/SC29/WG11 702 (пересмотренный) 10 мая 1994г.), транслируют цифровые сигналы ТВР (телевидения с высоким разрешением) из ряда контрольных мест. Скоро планируется начать трансляции коммерческих программ, когда первые телевизионные приемники ТВР появятся на рынке. Сигналы ТВР не совместимы с имеющимися в настоящее время телевизионными приемниками, как, например, с телевизионными приемниками для обработки стандартных сигналов NTSC в Соединенных Штатах. Поэтому будет происходить переходный период, в течение которого телевизионные сигналы СР (стандартного разрешения), соответствующие телевизионным стандартам NTSC или PAL будут продолжать передаваться по телевидению с тем, чтобы препятствовать тому, что телевизионные приемники СР стали тотчас же вышедшими из употребления. Также в течение некоторого периода времени подготовка некоторых программ будет недоступна в формате MPEG2, так как телевизионные вещательные компании столкнутся со сменой материально-технического обеспечения.
Видеоданные передаются в различных форматах (например, с коэффициентами сжатия отображения картинки 4:3 или 16:9, форматах выборки данных 4:4:4, 4: 2:2 и 4:2:0; чересстрочной и нечересстрочной развертках) и с различным пространственным разрешением (например, 352, 480, 544, 640, 720... 1920 пиксел на строку и 240, 480, 720, 1080 активных строк на кадр). Обычно непрактично как по эстетическим, так и по стоимостным причинам, снабжать приемники видеосигнала способностью отображать распакованные сигналы в их формате перед передачей. Лучше схемы обработки после распаковки предпочтительно включаются для перекодирования различных форматов распакованных видеоданных в требуемый формат отображения.
Имеются много систем перекодирования или систем пространственно-временного преобразования, известных специалистам в области обработки видеосигнала. Обычно каждая направлена на конкретный тип преобразования, как, например, преобразование чересстрочной развертки в нечересстрочную развертку или удвоение частоты выборки, частоты строки или частоты поля.
Даже если системы распаковки видеоданных содержат подходящее количество схем, желательно использовать дополнительные схемы для обработки несжатых или видеосигналов стандартного разрешения. Схемы последующей обработки, включаемые в приемник, могли бы перекодировать видеосигнал СР без значительного увеличения количества схем перекодировки. Это трудно, так как "цифровые телевизионные сигналы, отформатированные в соответствии с MPEG2, поступают в процессор отображения, совместимый с MPEG2, в декодированном пиксельном блочном формате. Телевизионные сигналы СР обычно поступают в процессор отображения как мультиплексированные аналоговые YСR Св готовые к отображению пиксельные строки (растровая развертка) в отношении 4:2:2 в формате либо NTSC, либо PAL. Также сигналы СР более низкого разрешения, чем многие из отображений высокого разрешения (ВР), связанные с сигналами MPEG2 ВР. Преобразование с повышением частоты, которое правильно компенсирует движение, происходящее в изображении, является сложным процессом, поскольку изображение присутствует временно как чересстрочные данные поля. Значительная память требуется для создания кадра изображения, подходящего для отображения.
Сущность изобретения
В соответствии с настоящим изобретением система обработки цифрового видеосигнала принимает как совместимые с MPEG2 данные, так и не совместимые с MPEG2 данные. Процессор отображения, включающий преобразователь блоков в строки, для обработки данных блочного формата MPEG2 и преобразованных из строк в блоки данных не формата MPEG2 принимает цифровые видеоданные. Общая память запоминает данные формата MPEG2 и данные неформата MPEG2 во время обработки упомянутой системой.
Краткое описание чертежей
Фиг.1 изображает блок-схему воплощения настоящего изобретения.
Фиг.2А - блок-схема декодера СР/ТВР MPEG2 и схемы обработки отображения, использующих настоящее изобретение.
Фиг. 2В - блок-схема, изображающая воплощение распаковщика MPEG2, как используемого на фиг.2А.
Фиг.2С - блок-схема процессора отображения фиг.2А.
Фиг.3 иллюстрирует пример преобразования строк в блоки.
Фиг.4А, 4В по 8А, 8В иллюстрируют различные преобразования формата сигнала, реализуемые схемой декодера.
Фиг. 9 - блок-схема маршрута сигнала через приемник, включающий декодер, в соответствии с настоящим изобретением.
Описание предпочтительного варианта воплощения
Фиг. 1 иллюстрирует основные элементы предпочтительного варианта воплощения изобретения. Сжатые данные MPEG2 из входа сжатых данных (СД) и из входа MPEG2 обеспечивают сжатые данные MPEG2 в декодер 16 MPEG2. Данные MPEG2 могут быть любыми данными, сжатыми и передаваемыми в установках стандарта MPEG2. Это включает, например, данные высокого разрешения и данные стандартного разрешения. Декодированные в соответствии с MPEG2 данные подаются в блочную память 20, а оттуда в процессор 40 отображения. Данные не MPEG2 стандартного разрешения, например данные, отформатированные в соответствии с CCIR601, принимаются интерфейсом 22 СР, который принимает строчные данные и преобразует их в блочные данные. Блочная память 20 принимает данные стандартного разрешения (СР) в блочном формате из интерфейса 22 СР и подает их, если требуется, в тот же самый процессор 40 отображения. Процессор 40 отображения принимает блочные данные через память 20 из обоих источников и обеспечивает отформатированные данные в соответствии с преобразованием блоков в строки и коэффициентом сжатия в требуемое устройство отображения. Структура шин между элементами 16, 20, 22 и 40 может быть общей шиной, как изображено, или отдельными шинами, соединяющими каждый из элементов 16, и 22, и 40 элементом 20.
Фиг.2А изображает блок-схему части декодера сжатого видеосигнала, включающего схемы обработки отображения для преобразования сигналов, приходящих в различных форматах, в предпочтительный формат или форматы. Все из иллюстрируемых схем, за исключением, возможно, внешней памяти и управления системой, могут быть включены в одну интегральную схему или не включены в зависимости от требований конкретной системы. Устройство на фигуре 2А может быть включено, например, в усовершенствованный телевизионный приемник (УТП), включающий схемы тюнера/IF, схемы устранения чередования, схемы коррекции ошибок и схемы обратного переноса для обеспечения, например, сжатого в соответствии с MPEG2 цифрового видеосигнала. Устройство фигуры 2А предполагает, что телевизионный приемник будет обеспечивать, например, декодированные сигналы NTSC, PAL или SECAM (все упоминаемые как СР) в цифровом формате, как например CCIR601. Кроме того, устройство фигуры 2А принимает и декодирует сжатые видеосигналы из других источников, которые могут передавать с постоянной или переменной частотами как непрерывно, так и пакетами. Другие форматы данных могут вводиться в декодер 10 добавлением преобразователя для обеспечения сигнала в приемлемом формате. Такими форматами данных могут быть форматы, известные, например, в компьютерной промышленности, например RGB, VGA, SVGA и т.д.
Декодер 10 включает входной интерфейс 12, который соединяет внешние сжатые видеоданные, отличные от видеоданных СР, с декодером. Например, входной интерфейс 12 соединяется с общесистемным контроллером 14, с первичным распаковщиком 16 MPEG2 и с интерфейсом 18 памяти. Входной интерфейс 12 соединяет внешние данные и управляющие сигналы с различными частями декодера 10 через шину считывания, разрядность которой в этом примере равна 21 биту. Сжатые видеоданные извлекаются из пакетов, отформатированных в соответствии с MPEG2, и буферизируются во внешней памяти 20 перед распаковкой.
Не MPEG2 цифровые видеоданные стандартного разрешения подаются непосредственно из внешнего источника в интерфейс 22 СР через 8-ми битовую шину. Данные СР принимаются в цифровом растровом строчном формате, т.е. построчно. Интерфейс 22 СР работает под управлением КЛП 24 (контроллера локальной памяти), передавая данные СР во внешнюю память 20 как пиксельные блочные данные, совместимые с входными требованиями процессора 40 отображения. Поскольку данные СР являются строчными отформатированными пиксельными представлениями, пиксельные данные просто реорганизуются по месту в пиксельные блоки, когда они записываются в память 20. Преобразование данных СР в пиксельные блоки выгодно позволяет обрабатывать как данные СР, так и распакованные данные MPEG2 тем же самым процессором отображения.
Интерфейс 22 СР проще и менее дорогой, чем параллельный процессор 40 отображения или обеспечения второго совместимого процессора отображения. Параллельное включение требует перепрограммирования и переконфигурирования многих из элементов в процессоре 40 отображения для управления, когда принимаются данные СР, поскольку пиксельные блоки данных не обрабатываются так же, как растровые строчные данные. Интерфейс 22 СР является несложным элементом, который управляет определенными заданиями. Эти задания включают прием и подсчет определенного числа пиксел в строке, гарантирование правильного количества информации, которое всегда выводится во внешнюю память 20, и не вывода данных во время периодов стирания. Кроме того, КЛП 24 требует только простого алгоритма для управления реорганизацией данных, принимаемых интерфейсом СР.
Фиг. 3 иллюстрирует один пример реорганизации данных из строчной формы в блочную форму. Обычно данные, принимаемые интерфейсом 22 СР, являются в цифровом виде. Однако преобразователь (не показан) может легко быть добавлен ко входу или перед входом интерфейса 22 СР для преобразования данных в цифровую форму, когда необходимо. Ряды с А по L представляют пиксельные данные, имеющие коэффициент сжатия 4:2:2 и растровый строчный формат. Ряды данных продолжаются в соответствии с принимаемым форматом данных. Интерфейс 22 СР реорганизует данные разделением величины яркости и величин U и V цветности. Данные яркости группируются в блоки 8х8, а данные цветности U и V группируются в блоки 4х4. Блоки данных цветности включают нечетные позиции данных в блоке U и четные позиции в блоке V. Также во время реорганизации происходит преобразование коэффициента сжатия из 4:2:2 в 4:2:0, однако преобразование коэффициента сжатия будет зависеть от требований входных данных устройства отображения. Реорганизационные данные запоминаются как блоки во внешней памяти 20.
Сжатые данные, которые могут появляться только один раз, которые могут приниматься с переменной частотой или которые могут приниматься пакетами, принимаются декодером 10 по интерфейсу 32 приоритета СД (сжатых данных). Когда данные находятся в интерфейсе 32 СД, декодер 10 назначает приоритеты работе интерфейса для гарантирования правильного приема. Интерфейс 32 СД принимает сжатые видеоданные в формате, совместимом с MPEG2. Интерфейс 32 СД включает буфер с 8-ми битовым входом и 128-ми битовым выходом, который преобразует данные и посылает их во внешнюю память 20 перед распаковкой.
Внешняя память 20 также соединяется внешне с декодером 10 и может быть объемом 96 Мбит для телевизионных сигналов высокого разрешения. Соединением является 64-х битовая шина, соединенная через мультиплексор/демультиплексор 26. Блок 26 преобразует данные из 128-ми битовой шины данных внутренней памяти (шины памяти) в 64-х битовую шину памяти. КЛП 24 управляет считыванием/записью внешней памяти 20 при запросе различных интерфейсов и различных обрабатывающих схем. КЛП 24 программируется для запоминания видеоданных в памяти 20 в блочном формате, где блок согласуется со структурированным в соответствии с MPEG2 блоком пиксельных данных 8х8.
Декодер 10 использует внешнюю память 20 кадров в качестве принимающего и синхронизирующего буфера для сжатых видеоданных из-за ее емкости памяти. Большое пространство памяти требуется для буферизации входящих данных перед распаковкой. Вставление этого буфера в интегральную схему невыгодно занимает значительное физическое пространство. Также буферизация облегчает формирование пиксельных блоков для восстановления кадров. Дополнительная служебная информация вырезается детектором 34 начального кода, который получает информацию, необходимую для распаковки.
Сжатые входные видеоданные извлекаются из внешней памяти для первоначальной распаковки и подаются через шину памяти в распаковщик 16 MPEG2. Другие виды распаковки могут быть использованы, не влияя на сущность настоящего изобретения. Распаковка в соответствии с MPEG2 прогнозируемых кадров требует, чтобы ранее распакованные "опорные" кадры запоминались в памяти и извлекались, когда требуются для распаковки и восстановления изображения. Устройство по фиг.2А предпочтительно включает вторичное сжатие распакованных в соответствии с MPEG2 видеоданных перед тем, как законченные кадры запоминаются в памяти 20, таким образом значительно уменьшая величину внешней памяти, требуемой в приемнике. Вторичное сжатие далее упоминается как повторное сжатие.
Первое сжатие и последующая распаковка является форматированием данных в формате MPEG2 для передачи в потоке переноса. Фиг.2В является примером распаковщика MPEG2. Распаковщик 16 фиг.2А увеличен для изображения необходимых характерных элементов распаковщика MPEG2. Закодированные, сжатые в соответствии с MPEG2 данные принимаются по шине считывания декодером 100 переменной длины (ДПД). ДПД 100 передает декодированные данные в цифроаналоговый преобразователь 102, который передает аналоговые данные в аналоговый процессор 104, который создает распакованные в соответствии с MPEG2 данные на основе блоков. Эти данные объединяются с данными из процессора 108 движущегося изображения в объединителе 106 и передаются в устройство повторного сжатия 28.
Устройство повторного сжатия 28 отличается от сжатия MPEG2 в кодировщике MPEG2 и может быть применено во многих формах. Например, повторное сжатие может включать дифференциальную импульсно-кодовую модуляцию на блочной основе и последующее фиксированное, переменное или переменной длины кодирование. Альтернативно оно может включать кодирование Хафмана на блочной основе. Сжатие может быть без потерь или с потерями.
Повторное сжатие выполняется согласно фиг. 2А устройством сжатия 28, соединенным между распаковщиком 16 MPEG2 и шиной памяти. Таким образом, декодированные и распакованные видеоданные MPEG2 подаются в устройство сжатия 28 для повторного сжатия данных с последующим запоминанием во внешней памяти 20. Когда повторно сжатые видеоданные извлекаются для восстановления прогнозируемых кадров MPEG2 в сети обработки движущихся изображений, они сначала подаются в распаковщик 30, который действует противоположно устройству сжатия 28. Извлеченные данные после прохождения через распаковщик 30 находятся в состоянии для использования декодером 10 MPEG2 для восстановления прогнозируемых кадров в ходе компенсационной обработки движущегося изображения.
Как распакованные видеокадры высокого разрешения, так и видеокадры СР извлекаются из внешней памяти 20 и подаются в процессор 40 отображения через шину памяти для обработки перед отображением или запоминанием как составляющих сигналов с требуемым коэффициентом сжатия и разрешением изображения, как изображено на фиг.2С. Данные, извлеченные из внешней памяти 20, подаются в процессор 40 отображения через устройства обратного магазинного типа (УОМТ) 42, 44, 46, 48, 50, которые выполняют две функции. Первой является временная буферизация данных. Второй является преобразование данных разрядности шестнадцать байт (128 битов) из шины памяти в данные разрядности один байт (данные MPEG2 для распаковщика 52) или в данные разрядности четыре байта (данные СР для линейного адаптивного преобразователя с повышением частоты движущегося изображения (ЛАППЧДИ) 54). Обозначенные разрядности в байтах являются примерными.
Процессор 40 отображения изображен на фиг.2С. В процессоре 40 отображения повторно сжатые видеоданные MPEG2 сначала подаются в распаковщик 52, который аналогичен распаковщику 30. Распаковщик 52 обеспечивает распакованные видеосоставляющие сигналы яркости (Y) и цветности изображения (С) на поблочной основе. Распакованные в соответствии с MPEG2 составляющие сигналы из распаковщика 52 подаются в соответствующие преобразователи 56 и 58 блоков в строки яркости и цветности. Преобразователи блоков в строки подают Y и С составляющие сигналов построчно в вертикальный преобразователь формата яркости (ВПФ яркости 60) и в вертикальный преобразователь формата цветности (ВПФ цветности 62) соответственно. Оба преобразователя 60, 62 частоты яркости и цветности включают схемы для вертикального преобразования формата и горизонтального преобразования частоты выборки. Вертикальный и горизонтальный преобразователи разделяются устройствами обратного магазинного типа для управления синхронизацией переходов между преобразователями.
Преобразователи частоты выборки являются программируемыми в соответствии с параметрами конкретной системы и могут увеличивать или уменьшать число строк в изображении и/или увеличивать или уменьшать число пиксел в строке. Составляющие яркости и цветности данных из преобразователей частоты выборки соединяются в экранное отображение (ЭО 64), которое выборочно приводится в соответствие, когда известно, чтобы производить наложение текста и/или графических объектов на составляющие видеосигналы. Либо системный контроллер 14, либо входной поток данных могут обеспечивать данные ЭО, которые запоминаются во внешней памяти 20 посредством неблочной основы.
Декодер 10 выгодно включает схемы для устранения чередования форматов изображения СР и выходной сигнал 480 (активных) строк последовательной развертки. Эти схемы располагаются в ЛАППЧДИ 54. Формат изображения СР имеет 480 активных строк чересстрочной развертки. Для обеспечения появления более высокого вертикального разрешения для отображения на мониторе высокого разрешения выходной сигнал увеличивается до 480 активных последовательных строк.
ЛАППЧДИ 54 выполняет линейное преобразование, требуемое устройством отображения выходного изображения и вызываемое чередующимися полями из кадра изображения. Сигнал СР запоминается и впоследствии извлекается из внешней памяти 20, поскольку ЛАППЧДИ 54 требует сигнал СР одновременно из соседних полей для вычисления движения изображения и генерирования выходного сигнала последовательной развертки с тем же или с более высоким разрешением. Это не компенсация движения, как известно в формате MPEG2. Для каждого поля соответствующие строки проходят через ЛАППЧДИ 54, который оценивает строки, промежуточные к строкам поля на основе величины движения изображения. Движение изображения оценивается из разностей между соответствующими пиксельными величинами в предыдущем и последующем полях. Если величины движения в целом равны нулю, тогда среднее значение из строки из предыдущего и последующего полей используется в качестве оценочной строки. Если существует высокая степень движения для оцениваемой пикселы, тогда величина пикселы оценивается из среднего из строки сверху и строки снизу промежуточной строки в текущем поле. Если существует только малая степень движения, тогда промежуточная строка оценивается из комбинации строки в предыдущем поле и усредненных строк из текущего поля. Чем больше присутствие движения, тем больше среднее из строк выше и ниже текущей строки из текущего поля используется относительно строки чересстрочной развертки из соседних полей. Предпочтительнее, чем ограниченная память 20 для обеспечения соседних строк для усреднения строк, память, внутренняя к преобразователю блоков в линии яркости 60 выгодно используется для одновременного обеспечения видеосигнала из соседних строк в ЛАППЧДИ 54. Однако только предшествующая или последующая строка доступна из строчных памятей в преобразователе 60. Кроме того, ЛАППЧДИ 54 может прояснять кадры с помощью фильтров и задержек строки и/или поля, основанных на движении, происходящего внутри кадра.
ЛАППЧДИ 54 требует памяти для обработки данных ВР, так как кадр изображения представляется в двух чередующихся полях, которые должны быть временно обработаны для того, чтобы правильно восстановить информацию движения из исходного изображения. Обработка не может быть завершена до тех пор, пока соседние строки из обоих полей не будут доступны. Поле изображения для данных СР равно приблизительно 240 активным строкам. Предпочтительнее, чем обеспечивать дополнительную внутреннюю память для этой функции, как было сделано ранее, обрабатываемые данные могут запоминаться и извлекаться из памяти 20. Значительная часть памяти 20 является доступной, поскольку она не полностью используется, как это было бы для обработки данных ВР (описанных выше). Направлением данных из ЛАППЧДИ 54 в память 20, а не обеспечением локальных памятей в интегральной схеме процессора отображения, размер и стоимость интегральной схемы уменьшается. Из-за существующих шин памяти шины считывания данных, и шины записи данных, и программно-аппаратных средств, связанных с ЛАППЧДИ 24, передача в память 20 является быстрой и эффективной.
Данные могут подаваться в шину памяти и из нее через памяти УОМТ, внутренние к обрабатывающим элементам (не показаны для упрощения чертежа). Элементы фиг. 2А имеют входные и/или выходные устройства обратного магазинного типа, которые позволяют декодеру 10 работать бесшовным образом. При загрузке сегмента данных в буферы/УОМТ каждый элемент может обращаться в шину памяти, когда она становится доступной, одновременно поддерживая постоянный поток данных внутри обрабатывающего элемента.
Процессор отображения имеет два отдельных генератора тактовых импульсов, управляющих отдельными секциями, область 66 генератора тактовых импульсов распаковки и область 68 генератора тактовых импульсов отображения, как видно на фиг.2С. Область 66 генератора тактовых импульсов распаковки содержит все функции, которые должны согласовываться синхронно с памятями прямого доступа 56, 58 преобразования блоков в строки, и должны выполняться с частотой тактовых импульсов от 40 до 81 МГц для получения требуемой полосы частот. Область 68 генератора тактовых импульсов отображения содержит функции, которые выполняются синхронно с конечным выходом с частотами тактовых импульсов от 27 до 81 МГц. Два генератора тактовых импульсов могут работать с одинаковой частотой или с разной частотой в зависимости от приложения. Видеоданные, проходящие между двумя областями генератора тактовых импульсов, проходят через УОМТ 71, 73 (каждый отдельно для яркости и цветности) при запросе считывания для устройств обратного магазинного типа, поступающем из контроллера преобразователя горизонтальной скорости выборки.
Каждое УОМТ включает управляющую логическую схему, чувствительную к сигналам подтверждения и запроса считывания и записи из процессора 40 отображения и КЛП 24. Управляющая логическая схема также существует для отслеживания количества данных в соответствующем УОМТ и для управления асинхронным интерфейсом между концом "шины" УОМТ, который использует тот же самый генератор тактовых импульсов, как шина данных, и конец "отображения" УОМТ, который использует генератор тактовых импульсов распаковки. Поскольку секция отображения содержит управляющую логическую схему, количество схем фактически работающих вне генератора тактовых импульсов "шины" желательно минимизируется.
Первичные или распакованные в соответствии с MPEG2 данные (кроме вторичных повторно сжатых данных) выбираются из внешней памяти 20 на поблочной основе и подаются через УОМТ3 46 и УОМТ4 48 во вторичные распаковщики яркости и цветности, которые обеспечивают распакованные пиксельные блочные величины яркости и цветности. Блоки распакованных пиксельных величин яркости и цветности подаются в соответствующие преобразователи 56 и 58 блоков в строки, содержащие локальные памяти ППД. Сплошные ряды блоков 8х8 (яркости) и блоков 4х4 (цветности) записываются в соответствующие локальные памяти. Памяти считываются построчно или множественными строками параллельно в зависимости от текущей функции схем преобразователя, соединенных с памятью внешней памяти. Когда данные считаются, новые данные записываются в это местоположение для минимизации величины требуемой локальной памяти. Примерные размеры для локальных памятей преобразователей 56 и 58 блоков в строки равны 16 байтов разрядности при 960 словах глубины и 16 байтов разрядности при 720 словах глубины. Локальные памяти включают входные мультиплексоры и выходные мультиплексоры для упорядочивания входных данных в данные разрядности 16 байт для запоминания в локальной памяти и для упорядочивания подходящим образом данных разрядности 16 байт, считываемых из памяти, для использования соответствующим вертикальным преобразователем частоты выборки.
Горизонтальный и вертикальный преобразователи частоты выборки для обработки распакованных в соответствии с MPEG2 видеоданных, подлежащих отображению на устройстве отображения высокого разрешения 16:9, будут выполнять линейные преобразования, перечисленные в таблицах I и II (см. в конце описания) соответственно. Горизонтальный преобразователь должен допускать максимальную выходную частоту пиксел 81 МГц.
Таблицы I и II описывают преобразования сигнала яркости. Аналогичные преобразования выполняются относительно сигналов цветности. Относительно цветности сжатый сигнал находится в формате 4:2:0, а вышеупомянутое преобразование цветности включает дополнительное преобразование из 4:2:0 в 4:2:2. Обычно обработка цветности будет включаться вместе с любым другим требуемым вертикальным преобразованием. Для вертикального преобразования цветности обычно используется двухотводный многофазный фильтр для комбинированного повторного квантования и преобразования 4:2:0 в 4:2:2.
При рассмотрении фиг.4-8 может показаться, что крестики и кружки не выровнены или неправильно совмещены. Несмотря на то что фигуры действительно аппроксимируют размещение, общее соотношение крестика с окружностью является правильным. Кажущееся неправильное выравнивание или совмещение является правильным и происходит из-за нецелочисленного коэффициента преобразования.
Фиг. 4 иллюстрирует изобразительно вертикальную/временную зависимость входных и выходных строк цветности, когда требуется только преобразование 4: 2: 0 в 4: 2:2 (т.е. принять 480 последовательный и отобразить 480 чересстрочный или принять 1080 последовательный и отобразить 1080 чересстрочный). Фигура 4 представляет часть строк в поле. Кружки представляют исходные пикселы в формате 4:2:0. "Крестики" представляют пикселы преобразованного сигнала 4:2:2. Интерполированные строки в каждом поле вычисляются из строк в соответствующем поле. Фигура 4 изображает отображение на основе поля. В этом случае четные строки цветности (начиная со строки 0) используются для генерирования первого или верхнего поля, а нечетные строки цветности используются для генерирования второго или нижнего поля.
Фиг.5А и 6А иллюстрируют варианты преобразования яркости в виде, аналогичном виду, описанному по отношению к фиг.2А. Фиг.5А иллюстрирует вертикальную и временную зависимость входных и выходных строк яркости, когда 720 последовательный формат преобразуется в чересстрочный 1080 формат. Фиг.6А иллюстрирует вертикальную и временную зависимость входных и выходных строк яркости, когда 720 последовательный формат преобразуется в чересстрочный 480 формат.
Фиг. 5В и 6В иллюстрируют соответствующие варианты преобразования цветности относительно преобразований яркости, описанных выше. Фиг.5В изображает вертикальную и временную зависимость входных и выходных строк цветности, когда 720 последовательный формат преобразуется в чересстрочный 1080 формат. Фиг. 6В иллюстрирует вертикальную и временную зависимость входных и выходных строк цветности, когда 720 последовательный формат преобразуется в 480 чересстрочный формат.
Никакая временная обработка не включена в эти примерные преобразования. Обработка яркости и цветности происходит только в вертикальном направлении. Кроме того, входная информация цветности является на основе кадра и необходимо рассматривать только преобразование 4:2:0 в 4:2:2 на основе кадра.
Фиг.7А и 7В являются другими. Фиг.7А изображает вертикальную и временную зависимость входных и выходных строк яркости, когда 1080 чересстрочный формат преобразуется в 480 чересстрочный формат. Фиг.7В изображает вертикальную и временную зависимость входных и выходных строк цветности, когда 1080 чересстрочный формат преобразуется в 480 чересстрочный формат.
Фиг. 8А и 8В изобразительно иллюстрируют вертикальное преобразование яркости и цветности соответственно видеосигнала СР, выполняемого ЛАППЧДИ 54. Напомним, что вертикальная и временная обработка включается в эти преобразования предпочтительнее, чем только вертикальная обработка. Обычно работа алгоритма устранения чередования требуется только для размеров изображения до 720х480 чересстрочной развертки (т.е. разрешения CCIR601). Эти изображения могут происходить из процесса декодирования MPEG2 или как ввод из входного порта СР.
Фиг. 9 является блок-схемой маршрута сигнала через приемник, включающий декодер, в соответствии с принципами настоящего изобретения. Входной сигнал принимается приемником в блоке 120. Входной сигнал форматируется как сигнал, совместимый с MPEG2 или несовместимый с MPEG2, как описано выше. Формат сигнала определяется в блоке 122 и определенный сигнал направляется в подходящий маршрут обработки. Если формат сигнала является совместимым с MPEG2, сигнал декодируется в блоке 124, как описано выше, и создаются блочные данные, совместимые с процессором отображения, и запоминаются в памяти 20. Если сигнал является несовместимым с MPEG2, сигнал обрабатывается и запоминается в памяти 20 в блоке 126, как описано выше. Эти данные являются также блочными данными, совместимыми с процессором 40 отображения по фиг.1. Блочные данные, совместимые с процессором отображения, передаются в процессор 40 отображения из памяти 20. Блок 128 создает отформатированные данные, которые совместимы с конкретным устройством отображения или с другим запоминающим устройством. Данные, требующие более высокого разрешения, передаются между процессором 40 отображения и памятью 20 во время такой обработки. Наконец, данные, совместимые с устройством отображения, посылаются в устройство отображения (или запоминающий носитель данных) в блоке 130.
Общая архитектура, которая раскрыта выше, применима для запоминания информации поля и кадра изображения в памяти 20 во время другой обработки данных стандартного разрешения, а также, когда память 20 не используется иначе. Например, данные стандартного разрешения часто фильтруются комбинированным фильтром, который может использовать достаточную память для запоминания поля или кадра изображения. Эта память обычно отделяется от памяти, используемой для других функций. При использовании общей структуры, описанной выше, кадровая память может быть использована, таким образом экономя затраты на проектирование и реализацию. Экранное отображение может также использовать память 20 аналогичным образом для исключения необходимости в отдельной памяти.

Claims (14)

1. Цифровой процессор, имеющий общую архитектуру для обработки видеосигналов, представленных во множестве форматов, содержащий входную цепь для приема отформатированных видеоданных высокого разрешения и отформатированных видеоданных стандартного разрешения, декодер, соединенный с упомянутой входной цепью, для формирования отформатированных видеоданных высокого разрешения и отформатированных видеоданных стандартного разрешения, память для хранения отформатированных данных высокого разрешения для обработки процессором, и процессор отображения для обработки упомянутых отформатированных данных высокого разрешения с целью отображения, в котором упомянутый цифровой процессор дополнительно содержит преобразователь, соединенный с упомянутой входной цепью, для преобразования упомянутых отформатированных данных стандартного разрешения в блочный пиксельный формат, совместимый с отформатированными данными высокого разрешения, упомянутая память обеспечивает общую память для хранения данных высокого разрешения и преобразованных данных стандартного разрешения во время обработки упомянутым процессором, и упомянутый процессор отображения также обрабатывает упомянутые преобразованные отформатированные данные стандартного разрешения с целью отображения.
2. Процессор по п.1, отличающийся тем, что упомянутые декодированные и распакованные данные высокого разрешения представлены в блочном пиксельном формате, упомянутые данные высокого разрешения являются совместимыми со стандартом экспертной группы по кинематографии MPEG2, упомянутый процессор отображения принимает видеоданные в блочном пиксельном формате, и упомянутый преобразователь преобразует упомянутые данные стандартного разрешения в блочный пиксельный формат.
3. Процессор по п. 1, отличающийся тем, что упомянутая входная цепь принимает пакетные сжатые данные.
4. Процессор по п.1, отличающийся тем, что упомянутая память принимает данные на основе блоков данных и данные поля и кадра в формате растра.
5. Процессор по п.2, отличающийся тем, что дополнительно содержит устройство повторного сжатия для повторного сжатия упомянутых декодированных и распакованных в соответствии со стандартом MPEG2 данных перед запоминанием в упомянутой памяти.
6. Процессор по п.1, отличающийся тем, что упомянутый процессор отображения является программируемым для обеспечения выходного формата видеоданных, совместимого с устройством отображения, соединенным с упомянутым процессором отображения.
7. Процессор по п.1, отличающийся тем, что упомянутая входная цепь включает вход для приема данных формата стандарта MPEG2 и вход для приема данных формата, отличного от стандарта MPEG2, упомянутый процессор отображения включает в себя преобразователь блоков данных в строки для обработки данных блочного формата стандарта MPEG2 и преобразованных из строк в блоки данных формата, отличного от формата стандарта MPEG2, и упомянутая общая память сохраняет упомянутые данные формата стандарта MPEG2 и упомянутые данные, отличные от стандарта формата MPEG2, во время обработки упомянутым процессором.
8. Процессор по п.7, отличающийся тем, что упомянутая память принимает данные на основе блоков данных и данные поля и кадра в формате растра.
9. Процессор по п.1, отличающийся тем, что содержит первый маршрут обработки, связанный с упомянутой первой цепью, содержащий вход для приема информации формата стандарта MPEG2, MPEG2-декодер, соответствующий упомянутому декодеру, и упомянутый процессор отображения, имеющий выход для передачи информации изображения в устройство отображения, второй маршрут обработки, связанный с упомянутой входной цепью, содержащей вход для приема информации формата стандартного разрешения, преобразователь строк данных в блоки данных и упомянутый процессор отображения, средство переключения для выборочной передачи информации отображения в упомянутый выход отображения по упомянутому первому и упомянутому второму маршрутам обработки и в котором упомянутая общая память основана на блоках и данные в память и из памяти передают по упомянутому первому и упомянутому второму маршрутам обработки, упомянутый процессор отображения включает в себя средство для изменения разрешения упомянутой информации формата стандартного разрешения, и упомянутое средство переключения запоминает упомянутую информацию формата стандартного разрешения в упомянутой памяти во время обработки.
10. Процессор по п.9, отличающийся тем, что упомянутая память принимает данные на основе блоков данных и данные поля и кадра в растровом формате.
11. Способ обработки видеосигналов, представленных во множестве форматов, содержащий этапы: принимают сигнал, содержащий данные, подлежащие обработке, идентифицируют упомянутый принимаемый сигнал в качестве одного из сигналов: сигнала формата стандарта MPEG или сигнала формата стандартного разрешения, декодируют входной сигнал формата стандарта MPEG для формирования данных блочного пиксельного формата при приеме, приводят упомянутые данные блочного пиксельного формата к формату, подходящему для отображения изображения, сохраняют упомянутые данные формата MPEG в памяти во время обработки, и передают приведенные в соответствие с отображением данные в устройство отображения, отличающийся тем, что упомянутый способ дополнительно содержит предварительную обработку входного сигнала в формате стандартного разрешения для формирования данных блочного пиксельного формата, совместимого с упомянутым сигналом формата MPEG, и сохраняют упомянутые предварительно обработанные данные формата стандартного разрешения в упомянутой памяти во время обработки.
12. Способ по п.11, отличающийся тем, что на упомянутом этапе предварительной обработки осуществляют упомянутое преобразование данных строчного формата или данных блочного пиксельного формата.
13. Способ по п.11, отличающийся тем, что на упомянутом этапе приведения в соответствие преобразуют данные блочного пиксельного формата в данные строчного формата.
14. Способ по п.11, отличающийся тем, что упомянутая память принимает данные на основе блоков данных и данные поля и кадра в формате растра.
RU99115826/09A 1996-12-18 1997-12-15 Архитектура памяти для многоформатного процессора видеосигнала RU2214066C2 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP96402785.8 1996-12-18
EP96402785 1996-12-18

Publications (2)

Publication Number Publication Date
RU99115826A RU99115826A (ru) 2001-05-10
RU2214066C2 true RU2214066C2 (ru) 2003-10-10

Family

ID=8225352

Family Applications (4)

Application Number Title Priority Date Filing Date
RU99115889/09A RU2217879C2 (ru) 1996-12-18 1997-09-30 Процессор многоформатного видеосигнала
RU99115826/09A RU2214066C2 (ru) 1996-12-18 1997-12-15 Архитектура памяти для многоформатного процессора видеосигнала
RU99115887/09A RU2204217C2 (ru) 1996-12-18 1997-12-15 Видеодекодер с обработкой перемежающихся данных
RU99116021/09A RU2215375C2 (ru) 1996-12-18 1997-12-15 Параллельное декодирование потоков перемежающихся данных с помощью декодера эгпи

Family Applications Before (1)

Application Number Title Priority Date Filing Date
RU99115889/09A RU2217879C2 (ru) 1996-12-18 1997-09-30 Процессор многоформатного видеосигнала

Family Applications After (2)

Application Number Title Priority Date Filing Date
RU99115887/09A RU2204217C2 (ru) 1996-12-18 1997-12-15 Видеодекодер с обработкой перемежающихся данных
RU99116021/09A RU2215375C2 (ru) 1996-12-18 1997-12-15 Параллельное декодирование потоков перемежающихся данных с помощью декодера эгпи

Country Status (13)

Country Link
EP (10) EP0945022B1 (ru)
JP (12) JP4627812B2 (ru)
KR (10) KR100510208B1 (ru)
CN (15) CN100518319C (ru)
AU (10) AU4507097A (ru)
BR (4) BR9713712A (ru)
DE (8) DE69719365T2 (ru)
HK (5) HK1026100A1 (ru)
MY (7) MY117030A (ru)
RU (4) RU2217879C2 (ru)
TR (1) TR199901359T2 (ru)
TW (3) TW366662B (ru)
WO (10) WO1998027734A1 (ru)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2506714C1 (ru) * 2005-07-22 2014-02-10 Мицубиси Электрик Корпорейшн Кодер изображения и декодер изображения, способ кодирования изображения и способ декодирования изображения
US8762842B2 (en) 2004-02-09 2014-06-24 Samsung Electronics Co., Ltd. Information storage medium containing interactive graphics stream for change of AV data reproducing state, and reproducing method and apparatus thereof

Families Citing this family (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6222525B1 (en) 1992-03-05 2001-04-24 Brad A. Armstrong Image controllers with sheet connected sensors
US8674932B2 (en) 1996-07-05 2014-03-18 Anascape, Ltd. Image controller
JP4627812B2 (ja) * 1996-12-18 2011-02-09 トムソン コンシユーマ エレクトロニクス インコーポレイテツド 固定長ブロックの効率的な圧縮および圧縮解除
US6748020B1 (en) 2000-10-25 2004-06-08 General Instrument Corporation Transcoder-multiplexer (transmux) software architecture
US7006147B2 (en) * 2000-12-22 2006-02-28 Thomson Lincensing Method and system for MPEG chroma de-interlacing
JP2002261623A (ja) * 2001-02-28 2002-09-13 Canon Inc 復号装置、復号方法、記憶媒体及びプログラムソフトウェア
CN1306710C (zh) * 2001-04-11 2007-03-21 华邦电子股份有限公司 可程序化的运行长度译码器
DE10139066A1 (de) * 2001-08-09 2003-02-27 Rohde & Schwarz Verfahren und Anordnung zum Verbessern der Empfangseigenschaften von DVB-Signalen
MXPA03006715A (es) 2001-11-29 2003-10-24 Matsushita Electric Ind Co Ltd Metodo para la remocion de la distorsion de la codificacion, metodo codificador de video, metodo descodificador de video y aparato y programa para los mismos.
EP1328114A1 (en) * 2002-01-10 2003-07-16 Canal+ Technologies Société Anonyme Image resolution management in a receiver/decoder
US8284844B2 (en) 2002-04-01 2012-10-09 Broadcom Corporation Video decoding system supporting multiple standards
US20030202606A1 (en) * 2002-04-05 2003-10-30 Michael Tinker Multi-phase processing for real-time display of a compressed video bitstream
US9577667B2 (en) 2002-04-23 2017-02-21 Ntt Docomo, Inc. System and method for arithmetic encoding and decoding
PT1504408E (pt) 2002-04-23 2016-02-25 Ntt Docomo Inc Sistema e método para codificação aritmética
US7031388B2 (en) * 2002-05-06 2006-04-18 Koninklijke Philips Electronics N.V. System for and method of sharpness enhancement for coded digital video
US7469012B2 (en) 2002-05-14 2008-12-23 Broadcom Corporation System and method for transcoding entropy-coded bitstreams
EP1510078B1 (en) * 2002-05-28 2007-04-25 Sharp Kabushiki Kaisha Methods and systems for image intra-prediction mode estimation, communication, and organization
JP4015890B2 (ja) * 2002-06-28 2007-11-28 松下電器産業株式会社 画素ブロックデータ生成装置および画素ブロックデータ生成方法
FR2844130B1 (fr) * 2002-09-04 2004-11-19 St Microelectronics Sa Procede de traitement de donnees audio/video au sein d'un lecteur de disque audio/video, et lecteur correspondant.
US7748020B2 (en) * 2002-10-08 2010-06-29 Canon Kabushiki Kaisha Receiving apparatus and method for processing interruptions in streaming broadcasts
US7126955B2 (en) 2003-01-29 2006-10-24 F5 Networks, Inc. Architecture for efficient utilization and optimum performance of a network
US20040161039A1 (en) * 2003-02-14 2004-08-19 Patrik Grundstrom Methods, systems and computer program products for encoding video data including conversion from a first to a second format
US7126822B2 (en) 2003-03-31 2006-10-24 Intel Corporation Electronic packages, assemblies, and systems with fluid cooling
US9330060B1 (en) * 2003-04-15 2016-05-03 Nvidia Corporation Method and device for encoding and decoding video image data
US8423597B1 (en) 2003-08-29 2013-04-16 Nvidia Corporation Method and system for adaptive matrix trimming in an inverse discrete cosine transform (IDCT) operation
WO2005104560A1 (en) * 2004-04-27 2005-11-03 Koninklijke Philips Electronics N.V. Method of processing decoded pictures.
US8159940B1 (en) 2004-11-11 2012-04-17 F5 Networks, Inc. Obtaining high availability using TCP proxy devices
KR100690130B1 (ko) * 2004-12-02 2007-03-08 엘지전자 주식회사 복수 포맷 비디오 기록/재생 장치 및 방법
KR100609548B1 (ko) * 2005-01-05 2006-08-08 엘지전자 주식회사 다중방식 영상 기록 재생 시스템 및 방법
CN100394398C (zh) * 2005-01-07 2008-06-11 深圳清华大学研究院 一种avs视频解码验证方法和装置
KR100763178B1 (ko) 2005-03-04 2007-10-04 삼성전자주식회사 색 공간 스케일러블 비디오 코딩 및 디코딩 방법, 이를위한 장치
US7783781B1 (en) 2005-08-05 2010-08-24 F5 Networks, Inc. Adaptive compression
KR20070048025A (ko) * 2005-11-03 2007-05-08 삼성전자주식회사 멀티미디어 데이터를 출력하는 장치 및 방법
US8275909B1 (en) 2005-12-07 2012-09-25 F5 Networks, Inc. Adaptive compression
US7882084B1 (en) 2005-12-30 2011-02-01 F5 Networks, Inc. Compression of data transmitted over a network
JP4517300B2 (ja) * 2006-01-06 2010-08-04 ソニー株式会社 表示装置および表示方法、学習装置および学習方法、並びにプログラム
CN101611633B (zh) 2006-07-06 2012-10-03 汤姆逊许可证公司 用于针对多视角视频编码和解码解耦合帧号和/或图像顺序计数（poc）的方法和装置
RU2443074C2 (ru) * 2006-07-06 2012-02-20 Томсон Лайсенсинг Способ и устройство для отделения номера кадра и/или счетчика очередности изображения (рос) для мультивидового видеокодирования и видеодекодирования
US7529416B2 (en) * 2006-08-18 2009-05-05 Terayon Communication Systems, Inc. Method and apparatus for transferring digital data between circuits
US7471218B2 (en) 2006-09-18 2008-12-30 National Semiconductor Corporation Methods and systems for efficiently storing and retrieving streaming data
US8417833B1 (en) 2006-11-29 2013-04-09 F5 Networks, Inc. Metacodec for optimizing network data compression based on comparison of write and read rates
US9118927B2 (en) 2007-06-13 2015-08-25 Nvidia Corporation Sub-pixel interpolation and its application in motion compensated encoding of a video signal
US8873625B2 (en) 2007-07-18 2014-10-28 Nvidia Corporation Enhanced compression in representing non-frame-edge blocks of image frames
JP2009135836A (ja) * 2007-11-30 2009-06-18 Victor Co Of Japan Ltd ディジタル画像無線伝送装置及びその画像データ処理方法、ディジタル画像無線受信装置及びディジタル画像無線送受信システム
ATE524927T1 (de) * 2008-01-21 2011-09-15 Ericsson Telefon Ab L M Auf prädiktion basierende bildverarbeitung
US8331664B2 (en) 2008-01-21 2012-12-11 Telefonaktiebolaget Lm Ericsson (Publ) Prediction-based image processing
CN101252707A (zh) * 2008-03-21 2008-08-27 华为技术有限公司 一种消息的生成、解析方法及装置
EP2128822B1 (en) * 2008-05-27 2012-01-04 TELEFONAKTIEBOLAGET LM ERICSSON (publ) Index-based pixel block processing
CN104717505B (zh) * 2009-04-08 2019-01-11 夏普株式会社 运动图像编码装置以及运动图像解码装置
FR2944936A1 (fr) * 2009-04-23 2010-10-29 Thomson Licensing Procedes de codage et de decodage d'un bloc de donnees images, dispositifs de codage et de decodage implementant lesdits procedes
EP2422452A4 (en) * 2009-04-24 2013-07-24 Nokia Corp DATA RENEWAL FOR THE DECODER
CA2764868A1 (en) * 2009-06-19 2010-12-23 Mitsubishi Electric Corporation Image encoding device, image decoding device, image encoding method, and image decoding method
KR101452859B1 (ko) * 2009-08-13 2014-10-23 삼성전자주식회사 움직임 벡터를 부호화 및 복호화하는 방법 및 장치
JP5257319B2 (ja) 2009-10-09 2013-08-07 株式会社Ｊｖｃケンウッド 画像符号化装置及び画像符号化方法
US20110292247A1 (en) * 2010-05-27 2011-12-01 Sony Corporation Image compression method with random access capability
TWI426465B (zh) * 2010-06-07 2014-02-11 V R Thchnology Co Ltd 使用ｊｐｅｇ用於顯示及記錄的彩色影像旋轉之方法及裝置
KR101484281B1 (ko) * 2010-07-09 2015-01-21 삼성전자주식회사 블록 병합을 이용한 비디오 부호화 방법 및 그 장치, 블록 병합을 이용한 비디오 복호화 방법 및 그 장치
DK2897365T3 (da) 2010-07-09 2017-02-13 Samsung Electronics Co Ltd Apparat til at afkode video ved at anvende bloksammenlægning
SG10201506682SA (en) * 2010-09-30 2015-10-29 Mitsubishi Electric Corp Moving image encoding device, moving image decoding device, moving image coding method, and moving image decoding method
CN102821275B (zh) * 2011-06-08 2017-08-08 南京中兴软件有限责任公司 数据压缩方法及装置、数据解压缩方法及装置
JP2013038688A (ja) * 2011-08-10 2013-02-21 Ntt Electornics Corp 動画符号化配信システム
JP5698644B2 (ja) * 2011-10-18 2015-04-08 株式会社Ｎｔｔドコモ 動画像予測符号化方法、動画像予測符号化装置、動画像予測符号化プログラム、動画像予測復号方法、動画像予測復号装置及び動画像予測復号プログラム
CN102761738B (zh) * 2011-12-05 2017-11-24 同济大学 基于混合色度采样率的图像压缩方法和装置
TWI562644B (en) * 2012-01-30 2016-12-11 Samsung Electronics Co Ltd Method for video decoding in spatial subdivisions and computer-readable recording medium
US9503724B2 (en) 2012-05-14 2016-11-22 Qualcomm Incorporated Interleave block processing ordering for video data coding
US9798698B2 (en) 2012-08-13 2017-10-24 Nvidia Corporation System and method for multi-color dilu preconditioner
US20140134351A1 (en) * 2012-11-09 2014-05-15 Applied Materials, Inc. Method to deposit cvd ruthenium
CN102970597A (zh) * 2012-11-20 2013-03-13 深圳市同洲电子股份有限公司 一种音视频传输的方法及数字电视终端
RU2526890C1 (ru) * 2013-02-01 2014-08-27 Александр Александрович Ваниев Устройство селекции подвижных целей
US9432614B2 (en) 2013-03-13 2016-08-30 Qualcomm Incorporated Integrated downscale in video core
CN105009585B (zh) * 2013-04-02 2018-09-25 明达半导体股份有限公司 视频处理方法及视频处理装置
WO2015057438A1 (en) * 2013-10-14 2015-04-23 Mediatek Singapore Pte. Ltd. Method of residue differential pulse-code modulation for hevc range extension
CN104717442B (zh) * 2013-12-12 2018-02-09 中国航空工业集团公司第六三一研究所 多视频格式向VESA协议1600X1200分辨率60Hz帧率视频的自动转换方法
CN104717443B (zh) * 2013-12-12 2017-08-25 中国航空工业集团公司第六三一研究所 多视频格式向SMPTE274协议1080i分辨率视频的自动转换方法
CN104717445B (zh) * 2013-12-12 2017-11-24 中国航空工业集团公司第六三一研究所 多视频格式向bt.656协议ntsc制式视频的自动转换方法
KR101623109B1 (ko) * 2014-05-29 2016-05-20 부산대학교 산학협력단 Fpga에서 물리적 복제 방지 함수 회로를 구현하기 위한 장치
EP3304914A4 (en) * 2015-06-05 2019-03-13 Telefonaktiebolaget LM Ericsson (publ) ENCODING A PIXEL OF AN INPUT VIDEO SEQUENCE
RU2607851C1 (ru) * 2015-08-04 2017-01-20 Открытое акционерное общество "Научно-производственный испытательный центр "АРМИНТ" Устройство селекции подвижных целей
US10798396B2 (en) * 2015-12-08 2020-10-06 Samsung Display Co., Ltd. System and method for temporal differencing with variable complexity
US10691361B2 (en) 2017-02-24 2020-06-23 Microsoft Technology Licensing, Llc Multi-format pipelined hardware decompressor
RU2669874C1 (ru) * 2017-09-15 2018-10-16 Федеральное государственное унитарное предприятие "Государственный научно-исследовательский институт авиационных систем" (ФГУП "ГосНИИАС") Способы и устройство сжатия изображений. Способ и устройство восстановления изображений
CN107947799B (zh) * 2017-11-28 2021-06-29 郑州云海信息技术有限公司 一种数据压缩方法及装置
GB2608575B (en) * 2018-01-03 2023-03-15 Displaylink Uk Ltd Encoding image data for transmission to a display device
CN109088636B (zh) * 2018-07-25 2021-10-29 郑州云海信息技术有限公司 一种数据处理方法、系统及电子设备和存储介质
CN110784225A (zh) * 2018-07-31 2020-02-11 华为技术有限公司 数据压缩、解压方法及相关装置、电子设备、系统
CN109104199A (zh) * 2018-08-29 2018-12-28 重庆物奇科技有限公司 基于霍夫曼编码的编码方法、译码方法及应用
CN109120273A (zh) * 2018-08-29 2019-01-01 重庆物奇科技有限公司 基于霍夫曼编码的编码装置、译码装置及系统
CN109672923B (zh) * 2018-12-17 2021-07-02 龙迅半导体（合肥）股份有限公司 一种数据处理方法和装置
CN113726341B (zh) * 2021-08-25 2023-09-01 杭州海康威视数字技术股份有限公司 一种数据处理方法、装置、电子设备及存储介质
CN113704206B (zh) * 2021-10-29 2022-02-22 苏州浪潮智能科技有限公司 一种元数据的处理方法、装置、电子设备及存储介质

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5422119A (en) * 1977-07-20 1979-02-19 Nec Corp Forecasting encoder/decoder
JPS6329362A (ja) * 1986-07-22 1988-02-08 Hitachi Ltd 映像信号再生装置の時間軸変動補正回路
FR2602936B1 (fr) * 1986-08-13 1988-12-02 Trt Telecom Radio Electr Dispositif de codage a modulation differentielle par impulsions codees, dispositif de decodage associe et systeme de transmission comportant au moins un tel dispositif de codage ou de decodage
EP0398741B1 (en) * 1989-05-19 1997-10-29 Canon Kabushiki Kaisha Image information transmitting system
JPH0358585A (ja) * 1989-07-26 1991-03-13 Fujitsu Ltd サブサンプル高速ｄｐｃｍ符号化伝送方式
GB8921319D0 (en) * 1989-09-21 1989-11-08 British Broadcasting Corp Digital coder
GB8929152D0 (en) * 1989-12-22 1990-02-28 Gen Electric A digital augmentation system for actv-ii
US5313471A (en) * 1991-02-26 1994-05-17 Matsushita Electric Industrial Co., Ltd. Error concealing method
US5455629A (en) * 1991-02-27 1995-10-03 Rca Thomson Licensing Corporation Apparatus for concealing errors in a digital video processing system
JPH0556372A (ja) * 1991-08-27 1993-03-05 Toshiba Corp Ｄｓｐ使用テレビジヨン受像機
EP0551979A3 (en) * 1992-01-14 1994-09-14 Matsushita Electric Ind Co Ltd High efficiency coding apparatus
JPH05292423A (ja) * 1992-04-10 1993-11-05 Hitachi Ltd テレビジョン受像機
KR950009680B1 (ko) * 1992-05-19 1995-08-25 주식회사금성사 영상 압축/신장 시스템의 영상 디코더
US5289577A (en) * 1992-06-04 1994-02-22 International Business Machines Incorporated Process-pipeline architecture for image/video processing
US5448300A (en) * 1992-06-16 1995-09-05 Kabushiki Kaisha Toshiba Image signal processing apparatus for processing multiplex image signal formats
DE69309621T2 (de) * 1992-12-11 1997-10-30 Philips Electronics Nv System zum Kombinieren von Videosignalen verschiedener Formate und aus verschiedenen Quellen
US5614952A (en) * 1994-10-11 1997-03-25 Hitachi America, Ltd. Digital video decoder for decoding digital high definition and/or digital standard definition television signals
JP3224465B2 (ja) * 1993-12-22 2001-10-29 シャープ株式会社 画像符号化装置
JP3541413B2 (ja) * 1994-01-31 2004-07-14 ソニー株式会社 情報信号伝送方法及び装置
EP0687111B1 (de) * 1994-06-06 2003-08-06 sci worx GmbH Verfahren zur Codierung/Decodierung eines Datenstroms
US6005623A (en) * 1994-06-08 1999-12-21 Matsushita Electric Industrial Co., Ltd. Image conversion apparatus for transforming compressed image data of different resolutions wherein side information is scaled
KR0134483B1 (ko) * 1994-06-14 1998-05-15 배순훈 디코더에 있어서 어드레스 보정 회로(address correction circuit of the decoder)
DE69515386T2 (de) * 1994-07-15 2000-08-24 Matsushita Electric Ind Co Ltd Verfahren zur Verbindung von MPEG-Videosequenzen
JPH0898105A (ja) * 1994-09-29 1996-04-12 Toshiba Corp テレビジョン受信機
US5623311A (en) * 1994-10-28 1997-04-22 Matsushita Electric Corporation Of America MPEG video decoder having a high bandwidth memory
US5644361A (en) * 1994-11-30 1997-07-01 National Semiconductor Corporation Subsampled frame storage technique for reduced memory size
GB2296618B (en) * 1994-12-30 2003-03-26 Winbond Electronics Corp System and method for digital video decoding
KR100213048B1 (ko) * 1995-09-29 1999-08-02 윤종용 아날로그와 디지탈 비디오 모드를 갖는 수신기와 그 수신방법
KR0157570B1 (ko) * 1995-11-24 1999-02-18 김광호 복수경로를 통해 mpeg2 비트열을 복호하는 복호화장치
US5818530A (en) * 1996-06-19 1998-10-06 Thomson Consumer Electronics, Inc. MPEG compatible decoder including a dual stage data reduction network
US5825424A (en) * 1996-06-19 1998-10-20 Thomson Consumer Electronics, Inc. MPEG system which decompresses and recompresses image data before storing image data in a memory and in accordance with a resolution of a display device
EP0817498B1 (en) * 1996-06-28 2001-08-22 STMicroelectronics S.r.l. MPEG-2 decoding with a reduced RAM requisite by ADPCM recompression before storing MPEG-2 decompressed data optionally after a subsampling algorithm
JP4627812B2 (ja) * 1996-12-18 2011-02-09 トムソン コンシユーマ エレクトロニクス インコーポレイテツド 固定長ブロックの効率的な圧縮および圧縮解除

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8762842B2 (en) 2004-02-09 2014-06-24 Samsung Electronics Co., Ltd. Information storage medium containing interactive graphics stream for change of AV data reproducing state, and reproducing method and apparatus thereof
US8856652B2 (en) 2004-02-09 2014-10-07 Samsung Electronics Co., Ltd. Information storage medium containing interactive graphics stream for change of AV data reproducing state, and reproducing method and apparatus thereof
RU2506714C1 (ru) * 2005-07-22 2014-02-10 Мицубиси Электрик Корпорейшн Кодер изображения и декодер изображения, способ кодирования изображения и способ декодирования изображения

Also Published As

Publication number Publication date
MY120436A (en) 2005-10-31
JP2008113458A (ja) 2008-05-15
EP0945022B1 (en) 2003-02-26
EP0947103A1 (en) 1999-10-06
CN1516475A (zh) 2004-07-28
JP2008271610A (ja) 2008-11-06
WO1998027740A1 (en) 1998-06-25
JP4627812B2 (ja) 2011-02-09
WO1998027720A1 (en) 1998-06-25
DE69716467T2 (de) 2003-02-20
CN1247003A (zh) 2000-03-08
KR100563488B1 (ko) 2006-03-27
AU5527598A (en) 1998-07-15
DE69716465T2 (de) 2003-02-20
CN1153452C (zh) 2004-06-09
EP0945025A1 (en) 1999-09-29
JP2001526848A (ja) 2001-12-18
EP0945029A1 (en) 1999-09-29
EP0945027B1 (en) 2003-03-12
JP2001506452A (ja) 2001-05-15
HK1026323A1 (en) 2000-12-08
JP2001505386A (ja) 2001-04-17
KR100774494B1 (ko) 2007-11-08
AU4601697A (en) 1998-07-15
WO1998027734A1 (en) 1998-06-25
DE69716467D1 (de) 2002-11-21
RU2217879C2 (ru) 2003-11-27
EP0947103B1 (en) 2002-10-16
KR100510207B1 (ko) 2005-08-26
CN1139260C (zh) 2004-02-18
CN1735207A (zh) 2006-02-15
CN1247669A (zh) 2000-03-15
CN1146246C (zh) 2004-04-14
HK1087284A1 (en) 2006-10-06
EP0945025B1 (en) 2002-10-16
CN1191720C (zh) 2005-03-02
HK1026551A1 (en) 2000-12-15
DE69721299T2 (de) 2003-11-06
DE69720513D1 (de) 2003-05-08
KR100549733B1 (ko) 2006-02-07
MY119348A (en) 2005-05-31
EP0945027A1 (en) 1999-09-29
EP0945028B1 (en) 2003-04-02
CN1153472C (zh) 2004-06-09
AU5523598A (en) 1998-07-15
CN1246250A (zh) 2000-03-01
AU5897398A (en) 1998-07-15
TR199901359T2 (xx) 1999-09-21
JP3907705B2 (ja) 2007-04-18
EP0947092B1 (en) 2003-05-07
DE69719365D1 (de) 2003-04-03
DE69721819T2 (de) 2003-11-20
CN1246247A (zh) 2000-03-01
CN1153471C (zh) 2004-06-09
BR9714678B1 (pt) 2011-04-19
AU5698598A (en) 1998-07-15
JP2001506457A (ja) 2001-05-15
CN1246249A (zh) 2000-03-01
MY119023A (en) 2005-03-31
EP0947104A1 (en) 1999-10-06
AU5797498A (en) 1998-07-15
CN1172535C (zh) 2004-10-20
EP0945001A1 (en) 1999-09-29
WO1998027721A1 (en) 1998-06-25
WO1998027737A1 (en) 1998-06-25
KR20000057301A (ko) 2000-09-15
CN1496130A (zh) 2004-05-12
BR9714679B1 (pt) 2009-05-05
CN100341335C (zh) 2007-10-03
DE69720513T2 (de) 2003-11-13
EP0947105A1 (en) 1999-10-06
KR100517993B1 (ko) 2005-09-29
EP0947092A1 (en) 1999-10-06
KR20000057468A (ko) 2000-09-15
KR20000057296A (ko) 2000-09-15
CN1246245A (zh) 2000-03-01
JP4648377B2 (ja) 2011-03-09
KR20000057376A (ko) 2000-09-15
EP0947104B1 (en) 2002-11-13
DE69721299D1 (de) 2003-05-28
JP2001506446A (ja) 2001-05-15
WO1998027742A1 (en) 1998-06-25
WO1998027738A1 (en) 1998-06-25
MY117533A (en) 2004-07-31
CN1166214C (zh) 2004-09-08
EP0945001B1 (en) 2003-04-23
KR20000057466A (ko) 2000-09-15
CN1246233A (zh) 2000-03-01
DE69719797T2 (de) 2003-08-14
CN100423583C (zh) 2008-10-01
DE69719797D1 (de) 2003-04-17
BR9714679A (pt) 2000-10-03
KR20000057377A (ko) 2000-09-15
CN1246234A (zh) 2000-03-01
JP3907706B2 (ja) 2007-04-18
JP2001506454A (ja) 2001-05-15
KR100542146B1 (ko) 2006-01-12
WO1998027743A1 (en) 1998-06-25
DE69719070D1 (de) 2003-03-20
CN1250010C (zh) 2006-04-05
JP2001506834A (ja) 2001-05-22
WO1998027739A1 (en) 1998-06-25
EP0945028A1 (en) 1999-09-29
TW358309B (en) 1999-05-11
RU2215375C2 (ru) 2003-10-27
BR9714678A (pt) 2000-10-03
CN1245032C (zh) 2006-03-08
HK1066133A1 (en) 2005-03-11
TW366662B (en) 1999-08-11
CN100518319C (zh) 2009-07-22
JP2001506455A (ja) 2001-05-15
DE69716465D1 (de) 2002-11-21
KR20000057442A (ko) 2000-09-15
WO1998027741A1 (en) 1998-06-25
KR20000057375A (ko) 2000-09-15
CN1571518A (zh) 2005-01-26
KR20000057467A (ko) 2000-09-15
EP0945029B1 (en) 2002-10-16
RU2204217C2 (ru) 2003-05-10
CN1149855C (zh) 2004-05-12
CN1246244A (zh) 2000-03-01
BR9713712A (pt) 2000-02-08
DE69719070T2 (de) 2003-07-31
KR100542624B1 (ko) 2006-01-12
DE69719365T2 (de) 2003-10-16
BR9713747A (pt) 2000-03-21
EP0947105B1 (en) 2003-02-12
CN1738428A (zh) 2006-02-22
MY119474A (en) 2005-05-31
CN1246248A (zh) 2000-03-01
AU5698098A (en) 1998-07-15
AU4507097A (en) 1998-07-15
EP0945022A1 (en) 1999-09-29
MY118698A (en) 2005-01-31
KR20000057300A (ko) 2000-09-15
JP2001506453A (ja) 2001-05-15
TW369774B (en) 1999-09-11
KR100510208B1 (ko) 2005-08-26
JP2001506456A (ja) 2001-05-15
DE69721819D1 (de) 2003-06-12
KR100543132B1 (ko) 2006-01-20
KR100552576B1 (ko) 2006-02-16
AU5381098A (en) 1998-07-15
CN1153451C (zh) 2004-06-09
HK1026100A1 (en) 2000-12-01
MY117030A (en) 2004-04-30
JP4588122B2 (ja) 2010-11-24
AU5381198A (en) 1998-07-15

Similar Documents

Publication Publication Date Title
RU2214066C2 (ru) Архитектура памяти для многоформатного процессора видеосигнала
KR950011195B1 (ko) 다중 프로세서를 사용한 압축 디지탈 비디오신호의 통신방법 및 그 장치
HU224291B1 (hu) Csökkentett képfelbontású vevőkészülék nagy képfelbontású televíziós rendszerhez
US6900845B1 (en) Memory architecture for a multiple format video signal processor
US8548063B2 (en) Video receiver providing video attributes with video data
US5889562A (en) Memory requirement reduction in a SQTV processor by ADPCM compression
EP0932977B1 (en) Apparatus and method for generating on-screen-display messages using field doubling
MXPA99005597A (en) Memory architecture for a multiple format video signal processor
EP0977435B1 (en) Method and apparatus for conveying picture information
MXPA99005601A (en) A multiple format video signal processor
JPH11298892A (ja) 符号化画像の復号装置及び画像表示装置
KR19990040179A (ko) 엠피이지 2의 디지털 비디오 데이터 압축 기술을 이용한 고선명텔레비젼 시스템