RU2214066C2 - Memory architecture for multiple-format video- signal processor unit - Google Patents

Memory architecture for multiple-format video- signal processor unit Download PDF

Info

Publication number
RU2214066C2
RU2214066C2 RU99115826/09A RU99115826A RU2214066C2 RU 2214066 C2 RU2214066 C2 RU 2214066C2 RU 99115826/09 A RU99115826/09 A RU 99115826/09A RU 99115826 A RU99115826 A RU 99115826A RU 2214066 C2 RU2214066 C2 RU 2214066C2
Authority
RU
Russia
Prior art keywords
data
format
resolution
standard
memory
Prior art date
Application number
RU99115826/09A
Other languages
Russian (ru)
Other versions
RU99115826A (en
Inventor
Тодд КРИСТОФЕР
Барт Алан КЭНФИЛД
Стивен Вейн ПАТТОН
Original Assignee
Томсон Конзьюмер Электроникс, Инк.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Томсон Конзьюмер Электроникс, Инк. filed Critical Томсон Конзьюмер Электроникс, Инк.
Publication of RU99115826A publication Critical patent/RU99115826A/en
Application granted granted Critical
Publication of RU2214066C2 publication Critical patent/RU2214066C2/en

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/40Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51Motion estimation or motion compensation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T9/00Image coding
    • G06T9/007Transform coding, e.g. discrete cosine transform
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/186Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a colour or a chrominance component
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/40Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using video transcoding, i.e. partial or full decoding of a coded input stream followed by re-encoding of the decoded output stream
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H04N19/426Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements using memory downsizing methods
    • H04N19/428Recompression, e.g. by spatial or temporal decimation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43Hardware specially adapted for motion estimation or compensation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/436Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/439Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using cascaded computational arrangements for performing a single operation, e.g. filtering
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/59Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial sub-sampling or interpolation, e.g. alteration of picture size or resolution
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H04N19/89Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving methods or arrangements for detection of transmission errors at the decoder
    • H04N19/895Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving methods or arrangements for detection of transmission errors at the decoder in combination with error concealment
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41Structure of client; Structure of client peripherals
    • H04N21/426Internal components of the client ; Characteristics thereof
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N11/00Colour television systems
    • H04N11/04Colour television systems using pulse code modulation
    • H04N11/042Codec means
    • H04N11/044Codec means involving transform coding
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/13Adaptive entropy coding, e.g. adaptive variable length coding [AVLC] or context adaptive binary arithmetic coding [CABAC]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/91Entropy coding, e.g. variable length coding [VLC] or arithmetic coding
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4305Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Discrete Mathematics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Television Systems (AREA)
  • Color Television Systems (AREA)

Abstract

FIELD: video signal processing means for display. SUBSTANCE: digital processor unit has standard architecture and has input circuit, decoder, memory for saving formatted high-resolution data and standard-resolution data, and display processor designed for processing mentioned data of different resolution. Processing of video signals includes their reception, identification, decoding, conversion of block pixel format data into format suitable for display, and saving of mentioned pre-processed data of standard- resolution format in mentioned memory in the course of processing. EFFECT: ability of concurrent processing of standard- and high-resolution data. 14 cl, 22 dwg, 2 tbl

Description

Область техники, к которой относится изобретение
Изобретение относится к обработке видеосигналов для отображения.
FIELD OF THE INVENTION
The invention relates to the processing of video signals for display.

Уровень техники
Системы передачи сжатого видеосигнала, например системы, использующие формат сжатия MPEG2-2 (стандарт экспертной группы по кинематографии) ("Кодирование движущихся изображений и связанного звука", ISO/IEC JTC1/SC29/WG11 702 (пересмотренный) 10 мая 1994г.), транслируют цифровые сигналы ТВР (телевидения с высоким разрешением) из ряда контрольных мест. Скоро планируется начать трансляции коммерческих программ, когда первые телевизионные приемники ТВР появятся на рынке. Сигналы ТВР не совместимы с имеющимися в настоящее время телевизионными приемниками, как, например, с телевизионными приемниками для обработки стандартных сигналов NTSC в Соединенных Штатах. Поэтому будет происходить переходный период, в течение которого телевизионные сигналы СР (стандартного разрешения), соответствующие телевизионным стандартам NTSC или PAL будут продолжать передаваться по телевидению с тем, чтобы препятствовать тому, что телевизионные приемники СР стали тотчас же вышедшими из употребления. Также в течение некоторого периода времени подготовка некоторых программ будет недоступна в формате MPEG2, так как телевизионные вещательные компании столкнутся со сменой материально-технического обеспечения.
State of the art
Compressed video transmission systems, such as systems using the MPEG2-2 compression format (cinematography expert group standard) ("Encoding of moving images and associated sound", ISO / IEC JTC1 / SC29 / WG11 702 (revised) May 10, 1994) broadcast digital TVR (high-resolution television) signals from a number of control locations. Soon it is planned to begin broadcasting commercial programs when the first TVP TV receivers appear on the market. TBP signals are not compatible with current television receivers, such as television receivers for processing standard NTSC signals in the United States. Therefore, a transitional period will occur during which CP (standard definition) television signals conforming to NTSC or PAL television standards will continue to be transmitted on television in order to prevent the CP television receivers from becoming obsolete immediately. Also, for some period of time, the preparation of some programs will not be available in MPEG2 format, as television broadcasters will face a change in logistics.

Видеоданные передаются в различных форматах (например, с коэффициентами сжатия отображения картинки 4:3 или 16:9, форматах выборки данных 4:4:4, 4: 2:2 и 4:2:0; чересстрочной и нечересстрочной развертках) и с различным пространственным разрешением (например, 352, 480, 544, 640, 720... 1920 пиксел на строку и 240, 480, 720, 1080 активных строк на кадр). Обычно непрактично как по эстетическим, так и по стоимостным причинам, снабжать приемники видеосигнала способностью отображать распакованные сигналы в их формате перед передачей. Лучше схемы обработки после распаковки предпочтительно включаются для перекодирования различных форматов распакованных видеоданных в требуемый формат отображения. Video data is transmitted in various formats (for example, with 4: 3 or 16: 9 picture display compression ratios, 4: 4: 4, 4: 2: 2 and 4: 2: 0 data sample formats; interlaced and non-interlaced scans) and with various spatial resolution (for example, 352, 480, 544, 640, 720 ... 1920 pixels per line and 240, 480, 720, 1080 active lines per frame). It is usually impractical for both aesthetic and cost reasons to equip video receivers with the ability to display decompressed signals in their format before transmission. Better post-decompression processing schemes are preferably included to transcode the various formats of the decompressed video data into the desired display format.

Имеются много систем перекодирования или систем пространственно-временного преобразования, известных специалистам в области обработки видеосигнала. Обычно каждая направлена на конкретный тип преобразования, как, например, преобразование чересстрочной развертки в нечересстрочную развертку или удвоение частоты выборки, частоты строки или частоты поля. There are many transcoding systems or space-time conversion systems known to those skilled in the art of video processing. Typically, each is aimed at a specific type of conversion, such as converting interlaced to non-interlaced scanning or doubling the sampling frequency, row frequency or field frequency.

Даже если системы распаковки видеоданных содержат подходящее количество схем, желательно использовать дополнительные схемы для обработки несжатых или видеосигналов стандартного разрешения. Схемы последующей обработки, включаемые в приемник, могли бы перекодировать видеосигнал СР без значительного увеличения количества схем перекодировки. Это трудно, так как "цифровые телевизионные сигналы, отформатированные в соответствии с MPEG2, поступают в процессор отображения, совместимый с MPEG2, в декодированном пиксельном блочном формате. Телевизионные сигналы СР обычно поступают в процессор отображения как мультиплексированные аналоговые YСR Св готовые к отображению пиксельные строки (растровая развертка) в отношении 4:2:2 в формате либо NTSC, либо PAL. Также сигналы СР более низкого разрешения, чем многие из отображений высокого разрешения (ВР), связанные с сигналами MPEG2 ВР. Преобразование с повышением частоты, которое правильно компенсирует движение, происходящее в изображении, является сложным процессом, поскольку изображение присутствует временно как чересстрочные данные поля. Значительная память требуется для создания кадра изображения, подходящего для отображения.Even if the video decompression systems contain a suitable number of circuits, it is desirable to use additional circuits for processing uncompressed or standard-resolution video signals. The post-processing schemes included in the receiver could transcode the SR video signal without significantly increasing the number of transcoding schemes. This is difficult because "digital television signals formatted in accordance with MPEG2 enter the MPEG2 compatible display processor in a decoded pixel block format. CP television signals typically arrive at the display processor as multiplexed analog YC R St pixel-ready display lines (raster scan) in a 4: 2: 2 ratio in either NTSC or PAL format, and also lower resolution CP signals than many of the high resolution (BP) mappings associated with MPEG2 BP signals. increasing the frequency, which correctly compensates for the movement occurring in the image, is a complex process, since the image is temporarily present as interlaced field data. Considerable memory is required to create an image frame suitable for display.

Сущность изобретения
В соответствии с настоящим изобретением система обработки цифрового видеосигнала принимает как совместимые с MPEG2 данные, так и не совместимые с MPEG2 данные. Процессор отображения, включающий преобразователь блоков в строки, для обработки данных блочного формата MPEG2 и преобразованных из строк в блоки данных не формата MPEG2 принимает цифровые видеоданные. Общая память запоминает данные формата MPEG2 и данные неформата MPEG2 во время обработки упомянутой системой.
SUMMARY OF THE INVENTION
In accordance with the present invention, the digital video processing system receives both MPEG2 compatible data and non-MPEG2 compatible data. A display processor including a block-to-line converter for processing data of block MPEG2 format and converted from lines to data blocks of non-MPEG2 format receives digital video data. The shared memory stores MPEG2 format data and MPEG2 non-format data during processing by the said system.

Краткое описание чертежей
Фиг.1 изображает блок-схему воплощения настоящего изобретения.
Brief Description of the Drawings
Figure 1 depicts a block diagram of an embodiment of the present invention.

Фиг.2А - блок-схема декодера СР/ТВР MPEG2 и схемы обработки отображения, использующих настоящее изобретение. 2A is a block diagram of a CPEG / TBP MPEG2 decoder and display processing circuits using the present invention.

Фиг. 2В - блок-схема, изображающая воплощение распаковщика MPEG2, как используемого на фиг.2А. FIG. 2B is a block diagram illustrating an embodiment of an MPEG2 decompressor as used in FIG. 2A.

Фиг.2С - блок-схема процессора отображения фиг.2А. Fig. 2C is a block diagram of a display processor of Fig. 2A.

Фиг.3 иллюстрирует пример преобразования строк в блоки. Figure 3 illustrates an example of converting strings to blocks.

Фиг.4А, 4В по 8А, 8В иллюстрируют различные преобразования формата сигнала, реализуемые схемой декодера. 4A, 4B through 8A, 8B illustrate various signal format transformations implemented by a decoder circuit.

Фиг. 9 - блок-схема маршрута сигнала через приемник, включающий декодер, в соответствии с настоящим изобретением. FIG. 9 is a block diagram of a signal path through a receiver including a decoder in accordance with the present invention.

Описание предпочтительного варианта воплощения
Фиг. 1 иллюстрирует основные элементы предпочтительного варианта воплощения изобретения. Сжатые данные MPEG2 из входа сжатых данных (СД) и из входа MPEG2 обеспечивают сжатые данные MPEG2 в декодер 16 MPEG2. Данные MPEG2 могут быть любыми данными, сжатыми и передаваемыми в установках стандарта MPEG2. Это включает, например, данные высокого разрешения и данные стандартного разрешения. Декодированные в соответствии с MPEG2 данные подаются в блочную память 20, а оттуда в процессор 40 отображения. Данные не MPEG2 стандартного разрешения, например данные, отформатированные в соответствии с CCIR601, принимаются интерфейсом 22 СР, который принимает строчные данные и преобразует их в блочные данные. Блочная память 20 принимает данные стандартного разрешения (СР) в блочном формате из интерфейса 22 СР и подает их, если требуется, в тот же самый процессор 40 отображения. Процессор 40 отображения принимает блочные данные через память 20 из обоих источников и обеспечивает отформатированные данные в соответствии с преобразованием блоков в строки и коэффициентом сжатия в требуемое устройство отображения. Структура шин между элементами 16, 20, 22 и 40 может быть общей шиной, как изображено, или отдельными шинами, соединяющими каждый из элементов 16, и 22, и 40 элементом 20.
Description of the preferred embodiment
FIG. 1 illustrates the basic elements of a preferred embodiment of the invention. The compressed MPEG2 data from the compressed data input (SD) and from the MPEG2 input provide compressed MPEG2 data to the MPEG2 decoder 16. MPEG2 data can be any data compressed and transmitted in the MPEG2 standard settings. This includes, for example, high resolution data and standard resolution data. The data decoded in accordance with MPEG2 is supplied to the block memory 20, and from there to the display processor 40. Non-standard definition MPEG2 data, such as data formatted in accordance with CCIR601, is received by the CP interface 22, which receives line data and converts it to block data. Block memory 20 receives standard resolution (CP) data in block format from the CP interface 22 and feeds, if required, to the same display processor 40. The display processor 40 receives the block data through the memory 20 from both sources and provides formatted data in accordance with the conversion of the blocks into rows and the compression ratio to the desired display device. The tire structure between the elements 16, 20, 22 and 40 may be a common bus, as shown, or separate tires connecting each of the elements 16, and 22, and 40 with the element 20.

Фиг.2А изображает блок-схему части декодера сжатого видеосигнала, включающего схемы обработки отображения для преобразования сигналов, приходящих в различных форматах, в предпочтительный формат или форматы. Все из иллюстрируемых схем, за исключением, возможно, внешней памяти и управления системой, могут быть включены в одну интегральную схему или не включены в зависимости от требований конкретной системы. Устройство на фигуре 2А может быть включено, например, в усовершенствованный телевизионный приемник (УТП), включающий схемы тюнера/IF, схемы устранения чередования, схемы коррекции ошибок и схемы обратного переноса для обеспечения, например, сжатого в соответствии с MPEG2 цифрового видеосигнала. Устройство фигуры 2А предполагает, что телевизионный приемник будет обеспечивать, например, декодированные сигналы NTSC, PAL или SECAM (все упоминаемые как СР) в цифровом формате, как например CCIR601. Кроме того, устройство фигуры 2А принимает и декодирует сжатые видеосигналы из других источников, которые могут передавать с постоянной или переменной частотами как непрерывно, так и пакетами. Другие форматы данных могут вводиться в декодер 10 добавлением преобразователя для обеспечения сигнала в приемлемом формате. Такими форматами данных могут быть форматы, известные, например, в компьютерной промышленности, например RGB, VGA, SVGA и т.д. 2A is a block diagram of a portion of a compressed video decoder including display processing circuits for converting signals arriving in various formats to a preferred format or formats. All of the illustrated circuits, with the possible exception of external memory and system control, can be included in one integrated circuit or not included depending on the requirements of a particular system. The device of FIG. 2A may be included, for example, in an advanced television receiver (USP) including tuner / IF circuits, interlace elimination circuits, error correction circuits, and reverse transfer circuits to provide, for example, MPEG2-compressed digital video signal. The device of FIG. 2A assumes that the television receiver will provide, for example, decoded NTSC, PAL, or SECAM signals (all referred to as CP) in digital format, such as CCIR601. In addition, the device of FIG. 2A receives and decodes compressed video signals from other sources, which can transmit with constant or variable frequencies both continuously and in packets. Other data formats may be input to decoder 10 by adding a converter to provide a signal in an acceptable format. Such data formats may be formats known, for example, in the computer industry, for example RGB, VGA, SVGA, etc.

Декодер 10 включает входной интерфейс 12, который соединяет внешние сжатые видеоданные, отличные от видеоданных СР, с декодером. Например, входной интерфейс 12 соединяется с общесистемным контроллером 14, с первичным распаковщиком 16 MPEG2 и с интерфейсом 18 памяти. Входной интерфейс 12 соединяет внешние данные и управляющие сигналы с различными частями декодера 10 через шину считывания, разрядность которой в этом примере равна 21 биту. Сжатые видеоданные извлекаются из пакетов, отформатированных в соответствии с MPEG2, и буферизируются во внешней памяти 20 перед распаковкой. Decoder 10 includes an input interface 12 that connects external compressed video data other than the video data CP to a decoder. For example, the input interface 12 is connected to the system-wide controller 14, to the primary MPEG2 unpacker 16, and to the memory interface 18. The input interface 12 connects external data and control signals to various parts of the decoder 10 via a read bus, the bit capacity of which in this example is 21 bits. The compressed video data is extracted from packets formatted according to MPEG2 and buffered in the external memory 20 before unpacking.

Не MPEG2 цифровые видеоданные стандартного разрешения подаются непосредственно из внешнего источника в интерфейс 22 СР через 8-ми битовую шину. Данные СР принимаются в цифровом растровом строчном формате, т.е. построчно. Интерфейс 22 СР работает под управлением КЛП 24 (контроллера локальной памяти), передавая данные СР во внешнюю память 20 как пиксельные блочные данные, совместимые с входными требованиями процессора 40 отображения. Поскольку данные СР являются строчными отформатированными пиксельными представлениями, пиксельные данные просто реорганизуются по месту в пиксельные блоки, когда они записываются в память 20. Преобразование данных СР в пиксельные блоки выгодно позволяет обрабатывать как данные СР, так и распакованные данные MPEG2 тем же самым процессором отображения. Non-MPEG2 standard definition digital video data is supplied directly from an external source to the CP interface 22 via an 8-bit bus. CP data is received in a digital raster string format, i.e. line by line. The CP interface 22 is operated by the KLP 24 (local memory controller), transferring the CP data to the external memory 20 as pixel block data compatible with the input requirements of the display processor 40. Since the CP data is inline formatted pixel representations, the pixel data is simply reorganized locally into pixel blocks when they are written to memory 20. Converting the CP data into pixel blocks favorably allows processing both the CP data and the decompressed MPEG2 data by the same display processor.

Интерфейс 22 СР проще и менее дорогой, чем параллельный процессор 40 отображения или обеспечения второго совместимого процессора отображения. Параллельное включение требует перепрограммирования и переконфигурирования многих из элементов в процессоре 40 отображения для управления, когда принимаются данные СР, поскольку пиксельные блоки данных не обрабатываются так же, как растровые строчные данные. Интерфейс 22 СР является несложным элементом, который управляет определенными заданиями. Эти задания включают прием и подсчет определенного числа пиксел в строке, гарантирование правильного количества информации, которое всегда выводится во внешнюю память 20, и не вывода данных во время периодов стирания. Кроме того, КЛП 24 требует только простого алгоритма для управления реорганизацией данных, принимаемых интерфейсом СР. The CP interface 22 is simpler and less expensive than the parallel display processor 40 or providing a second compatible display processor. Parallel switching requires reprogramming and reconfiguring many of the elements in the display processor 40 for control when the CP data is received, since pixel data blocks are not processed in the same way as bitmap line data. The CP interface 22 is an uncomplicated element that controls certain tasks. These tasks include receiving and counting a certain number of pixels in a row, guaranteeing the correct amount of information that is always output to external memory 20, and not outputting data during erasure periods. In addition, KLP 24 requires only a simple algorithm to control the reorganization of data received by the SR interface.

Фиг. 3 иллюстрирует один пример реорганизации данных из строчной формы в блочную форму. Обычно данные, принимаемые интерфейсом 22 СР, являются в цифровом виде. Однако преобразователь (не показан) может легко быть добавлен ко входу или перед входом интерфейса 22 СР для преобразования данных в цифровую форму, когда необходимо. Ряды с А по L представляют пиксельные данные, имеющие коэффициент сжатия 4:2:2 и растровый строчный формат. Ряды данных продолжаются в соответствии с принимаемым форматом данных. Интерфейс 22 СР реорганизует данные разделением величины яркости и величин U и V цветности. Данные яркости группируются в блоки 8х8, а данные цветности U и V группируются в блоки 4х4. Блоки данных цветности включают нечетные позиции данных в блоке U и четные позиции в блоке V. Также во время реорганизации происходит преобразование коэффициента сжатия из 4:2:2 в 4:2:0, однако преобразование коэффициента сжатия будет зависеть от требований входных данных устройства отображения. Реорганизационные данные запоминаются как блоки во внешней памяти 20. FIG. 3 illustrates one example of the reorganization of data from an inline form to a block form. Typically, the data received by the CP interface 22 is digital. However, a converter (not shown) can easily be added to or in front of the input of the CP interface 22 to digitalize the data when necessary. Rows A through L represent pixel data having a 4: 2: 2 compression ratio and a bitmap line format. Data series continue in accordance with the accepted data format. The CP interface 22 reorganizes the data by dividing the brightness value and the U and V color values. Luminance data is grouped into 8x4 blocks, and color data U and V are grouped into 4x4 blocks. The color data blocks include odd data positions in block U and even positions in block V. Also during the reorganization, the compression ratio is converted from 4: 2: 2 to 4: 2: 0, however, the compression ratio will depend on the requirements of the input data of the display device . Reorganization data is stored as blocks in the external memory 20.

Сжатые данные, которые могут появляться только один раз, которые могут приниматься с переменной частотой или которые могут приниматься пакетами, принимаются декодером 10 по интерфейсу 32 приоритета СД (сжатых данных). Когда данные находятся в интерфейсе 32 СД, декодер 10 назначает приоритеты работе интерфейса для гарантирования правильного приема. Интерфейс 32 СД принимает сжатые видеоданные в формате, совместимом с MPEG2. Интерфейс 32 СД включает буфер с 8-ми битовым входом и 128-ми битовым выходом, который преобразует данные и посылает их во внешнюю память 20 перед распаковкой. Compressed data that can appear only once, which can be received with a variable frequency or which can be received in packets, is received by the decoder 10 via the SD priority interface 32 (compressed data). When data is in the LED interface 32, the decoder 10 prioritizes the operation of the interface to ensure proper reception. Interface 32 SD receives compressed video in a format compatible with MPEG2. Interface 32 LED includes a buffer with 8-bit input and 128-bit output, which converts the data and sends them to external memory 20 before unpacking.

Внешняя память 20 также соединяется внешне с декодером 10 и может быть объемом 96 Мбит для телевизионных сигналов высокого разрешения. Соединением является 64-х битовая шина, соединенная через мультиплексор/демультиплексор 26. Блок 26 преобразует данные из 128-ми битовой шины данных внутренней памяти (шины памяти) в 64-х битовую шину памяти. КЛП 24 управляет считыванием/записью внешней памяти 20 при запросе различных интерфейсов и различных обрабатывающих схем. КЛП 24 программируется для запоминания видеоданных в памяти 20 в блочном формате, где блок согласуется со структурированным в соответствии с MPEG2 блоком пиксельных данных 8х8. The external memory 20 is also connected externally to the decoder 10 and may be 96 Mbit for high-definition television signals. The connection is a 64-bit bus connected through a multiplexer / demultiplexer 26. Block 26 converts data from the 128-bit data bus of the internal memory (memory bus) to a 64-bit memory bus. KLP 24 controls the reading / writing of external memory 20 upon request of various interfaces and various processing circuits. KLP 24 is programmed to store video data in memory 20 in block format, where the block is consistent with the 8x8 pixel data block structured in accordance with MPEG2.

Декодер 10 использует внешнюю память 20 кадров в качестве принимающего и синхронизирующего буфера для сжатых видеоданных из-за ее емкости памяти. Большое пространство памяти требуется для буферизации входящих данных перед распаковкой. Вставление этого буфера в интегральную схему невыгодно занимает значительное физическое пространство. Также буферизация облегчает формирование пиксельных блоков для восстановления кадров. Дополнительная служебная информация вырезается детектором 34 начального кода, который получает информацию, необходимую для распаковки. The decoder 10 uses an external memory of 20 frames as a receiving and synchronizing buffer for compressed video data due to its memory capacity. A large memory space is required to buffer incoming data before unpacking. Inserting this buffer into an integrated circuit disadvantageously consumes significant physical space. Buffering also facilitates the formation of pixel blocks for frame recovery. Additional overhead information is cut out by the initial code detector 34, which receives the information necessary for unpacking.

Сжатые входные видеоданные извлекаются из внешней памяти для первоначальной распаковки и подаются через шину памяти в распаковщик 16 MPEG2. Другие виды распаковки могут быть использованы, не влияя на сущность настоящего изобретения. Распаковка в соответствии с MPEG2 прогнозируемых кадров требует, чтобы ранее распакованные "опорные" кадры запоминались в памяти и извлекались, когда требуются для распаковки и восстановления изображения. Устройство по фиг.2А предпочтительно включает вторичное сжатие распакованных в соответствии с MPEG2 видеоданных перед тем, как законченные кадры запоминаются в памяти 20, таким образом значительно уменьшая величину внешней памяти, требуемой в приемнике. Вторичное сжатие далее упоминается как повторное сжатие. Compressed video input is extracted from external memory for initial decompression and fed through the memory bus to MPEG2 unpacker 16. Other types of unpacking can be used without affecting the essence of the present invention. The decompression in accordance with MPEG2 of the predicted frames requires that the previously decompressed “reference” frames are stored in memory and retrieved when required for decompressing and restoring the image. The device of FIG. 2A preferably includes secondary compression of the MPEG2-decompressed video data before the finished frames are stored in the memory 20, thereby significantly reducing the amount of external memory required in the receiver. Secondary compression is hereinafter referred to as re-compression.

Первое сжатие и последующая распаковка является форматированием данных в формате MPEG2 для передачи в потоке переноса. Фиг.2В является примером распаковщика MPEG2. Распаковщик 16 фиг.2А увеличен для изображения необходимых характерных элементов распаковщика MPEG2. Закодированные, сжатые в соответствии с MPEG2 данные принимаются по шине считывания декодером 100 переменной длины (ДПД). ДПД 100 передает декодированные данные в цифроаналоговый преобразователь 102, который передает аналоговые данные в аналоговый процессор 104, который создает распакованные в соответствии с MPEG2 данные на основе блоков. Эти данные объединяются с данными из процессора 108 движущегося изображения в объединителе 106 и передаются в устройство повторного сжатия 28. The first compression and subsequent decompression is the formatting of the data in MPEG2 format for transmission in the transfer stream. 2B is an example of an MPEG2 decompressor. Unpacker 16 of FIG. 2A is enlarged to display the necessary features of MPEG2 unpacker. The encoded, compressed in accordance with MPEG2 data is received on the read bus by the variable length decoder 100 (DPD). The DPD 100 transmits decoded data to a digital-to-analog converter 102, which transmits the analog data to an analog processor 104, which creates block-based unpacked data in accordance with MPEG2. This data is combined with data from the moving image processor 108 in combiner 106 and transmitted to the re-compression device 28.

Устройство повторного сжатия 28 отличается от сжатия MPEG2 в кодировщике MPEG2 и может быть применено во многих формах. Например, повторное сжатие может включать дифференциальную импульсно-кодовую модуляцию на блочной основе и последующее фиксированное, переменное или переменной длины кодирование. Альтернативно оно может включать кодирование Хафмана на блочной основе. Сжатие может быть без потерь или с потерями. The recompressor 28 is different from the MPEG2 compression in the MPEG2 encoder and can be applied in many forms. For example, re-compression may include block-based differential pulse code modulation and subsequent fixed, variable, or variable-length coding. Alternatively, it may include block-based Huffman coding. Compression can be lossless or lossy.

Повторное сжатие выполняется согласно фиг. 2А устройством сжатия 28, соединенным между распаковщиком 16 MPEG2 и шиной памяти. Таким образом, декодированные и распакованные видеоданные MPEG2 подаются в устройство сжатия 28 для повторного сжатия данных с последующим запоминанием во внешней памяти 20. Когда повторно сжатые видеоданные извлекаются для восстановления прогнозируемых кадров MPEG2 в сети обработки движущихся изображений, они сначала подаются в распаковщик 30, который действует противоположно устройству сжатия 28. Извлеченные данные после прохождения через распаковщик 30 находятся в состоянии для использования декодером 10 MPEG2 для восстановления прогнозируемых кадров в ходе компенсационной обработки движущегося изображения. Re-compression is performed according to FIG. 2A by a compression device 28 connected between an MPEG2 unpacker 16 and a memory bus. Thus, the decoded and decompressed MPEG2 video data is supplied to the compression device 28 for re-compression of the data and then stored in the external memory 20. When the re-compressed video data is extracted to restore the predicted MPEG2 frames in the moving image processing network, they are first fed to the unpacker 30, which operates opposite to the compression device 28. The extracted data after passing through the unpacker 30 is in a state for use by the MPEG2 decoder 10 to recover predicted s frame compensation processing in the motion picture.

Как распакованные видеокадры высокого разрешения, так и видеокадры СР извлекаются из внешней памяти 20 и подаются в процессор 40 отображения через шину памяти для обработки перед отображением или запоминанием как составляющих сигналов с требуемым коэффициентом сжатия и разрешением изображения, как изображено на фиг.2С. Данные, извлеченные из внешней памяти 20, подаются в процессор 40 отображения через устройства обратного магазинного типа (УОМТ) 42, 44, 46, 48, 50, которые выполняют две функции. Первой является временная буферизация данных. Второй является преобразование данных разрядности шестнадцать байт (128 битов) из шины памяти в данные разрядности один байт (данные MPEG2 для распаковщика 52) или в данные разрядности четыре байта (данные СР для линейного адаптивного преобразователя с повышением частоты движущегося изображения (ЛАППЧДИ) 54). Обозначенные разрядности в байтах являются примерными. Both the unpacked high-resolution video frames and the CP video frames are extracted from the external memory 20 and supplied to the display processor 40 via the memory bus for processing before displaying or storing as component signals with the desired compression ratio and image resolution, as shown in Fig. 2C. Data extracted from the external memory 20 is supplied to the display processor 40 via the reverse store type (UOMT) devices 42, 44, 46, 48, 50, which perform two functions. The first is temporary data buffering. The second is the conversion of sixteen bytes (128 bits) of data from the memory bus into one bytes of bit width (MPEG2 data for unpacker 52) or four bytes of bit capacity (CP data for a linear adaptive converter with increasing frequency of a moving image (LAPCHDI) 54). The indicated bit sizes in bytes are exemplary.

Процессор 40 отображения изображен на фиг.2С. В процессоре 40 отображения повторно сжатые видеоданные MPEG2 сначала подаются в распаковщик 52, который аналогичен распаковщику 30. Распаковщик 52 обеспечивает распакованные видеосоставляющие сигналы яркости (Y) и цветности изображения (С) на поблочной основе. Распакованные в соответствии с MPEG2 составляющие сигналы из распаковщика 52 подаются в соответствующие преобразователи 56 и 58 блоков в строки яркости и цветности. Преобразователи блоков в строки подают Y и С составляющие сигналов построчно в вертикальный преобразователь формата яркости (ВПФ яркости 60) и в вертикальный преобразователь формата цветности (ВПФ цветности 62) соответственно. Оба преобразователя 60, 62 частоты яркости и цветности включают схемы для вертикального преобразования формата и горизонтального преобразования частоты выборки. Вертикальный и горизонтальный преобразователи разделяются устройствами обратного магазинного типа для управления синхронизацией переходов между преобразователями. A display processor 40 is depicted in FIG. 2C. In the display processor 40, the re-compressed MPEG2 video data is first supplied to the unpacker 52, which is similar to the unpacker 30. The unpacker 52 provides the unpacked video components of the luminance (Y) and color of the image (C) on a block basis. Unpacked in accordance with MPEG2 constituent signals from the unpacker 52 are fed into the respective converters 56 and 58 of the blocks in the line of brightness and color. The block converters in the line feed Y and C components of the signals line by line into the vertical converter of the luminance format (VLF of luminance 60) and the vertical converter of the format of chroma (VLF of luminance 62), respectively. Both luminance and chrominance converters 60, 62 include circuits for vertical format conversion and horizontal conversion of sample frequency. The vertical and horizontal converters are separated by inverse store-type devices to control the synchronization of transitions between the converters.

Преобразователи частоты выборки являются программируемыми в соответствии с параметрами конкретной системы и могут увеличивать или уменьшать число строк в изображении и/или увеличивать или уменьшать число пиксел в строке. Составляющие яркости и цветности данных из преобразователей частоты выборки соединяются в экранное отображение (ЭО 64), которое выборочно приводится в соответствие, когда известно, чтобы производить наложение текста и/или графических объектов на составляющие видеосигналы. Либо системный контроллер 14, либо входной поток данных могут обеспечивать данные ЭО, которые запоминаются во внешней памяти 20 посредством неблочной основы. Sampling frequency converters are programmable in accordance with the parameters of a particular system and can increase or decrease the number of lines in an image and / or increase or decrease the number of pixels in a line. The luminance and chrominance components of the data from the sampling rate converters are combined into a screen display (EO 64), which is selectively aligned when it is known to superimpose text and / or graphic objects onto the component video signals. Either the system controller 14 or the input data stream can provide EO data that is stored in the external memory 20 via a non-block basis.

Декодер 10 выгодно включает схемы для устранения чередования форматов изображения СР и выходной сигнал 480 (активных) строк последовательной развертки. Эти схемы располагаются в ЛАППЧДИ 54. Формат изображения СР имеет 480 активных строк чересстрочной развертки. Для обеспечения появления более высокого вертикального разрешения для отображения на мониторе высокого разрешения выходной сигнал увеличивается до 480 активных последовательных строк. Decoder 10 advantageously includes circuits for eliminating the alternation of CP image formats and an output signal of 480 (active) sequential scan lines. These patterns are located in LAPCHDI 54. The SR image format has 480 active interlaced lines. To provide higher vertical resolution for display on a high resolution monitor, the output signal is increased to 480 active consecutive lines.

ЛАППЧДИ 54 выполняет линейное преобразование, требуемое устройством отображения выходного изображения и вызываемое чередующимися полями из кадра изображения. Сигнал СР запоминается и впоследствии извлекается из внешней памяти 20, поскольку ЛАППЧДИ 54 требует сигнал СР одновременно из соседних полей для вычисления движения изображения и генерирования выходного сигнала последовательной развертки с тем же или с более высоким разрешением. Это не компенсация движения, как известно в формате MPEG2. Для каждого поля соответствующие строки проходят через ЛАППЧДИ 54, который оценивает строки, промежуточные к строкам поля на основе величины движения изображения. Движение изображения оценивается из разностей между соответствующими пиксельными величинами в предыдущем и последующем полях. Если величины движения в целом равны нулю, тогда среднее значение из строки из предыдущего и последующего полей используется в качестве оценочной строки. Если существует высокая степень движения для оцениваемой пикселы, тогда величина пикселы оценивается из среднего из строки сверху и строки снизу промежуточной строки в текущем поле. Если существует только малая степень движения, тогда промежуточная строка оценивается из комбинации строки в предыдущем поле и усредненных строк из текущего поля. Чем больше присутствие движения, тем больше среднее из строк выше и ниже текущей строки из текущего поля используется относительно строки чересстрочной развертки из соседних полей. Предпочтительнее, чем ограниченная память 20 для обеспечения соседних строк для усреднения строк, память, внутренняя к преобразователю блоков в линии яркости 60 выгодно используется для одновременного обеспечения видеосигнала из соседних строк в ЛАППЧДИ 54. Однако только предшествующая или последующая строка доступна из строчных памятей в преобразователе 60. Кроме того, ЛАППЧДИ 54 может прояснять кадры с помощью фильтров и задержек строки и/или поля, основанных на движении, происходящего внутри кадра. LAPCHDI 54 performs the linear conversion required by the output image display device and caused by alternating fields from the image frame. The CP signal is stored and subsequently retrieved from the external memory 20, because LAPCHDI 54 requires the CP signal at the same time from neighboring fields to calculate the image movement and generate the serial signal with the same or higher resolution. This is not motion compensation, as is known in the MPEG2 format. For each field, the corresponding lines pass through LAPCHDI 54, which evaluates the lines intermediate to the field lines based on the magnitude of the image movement. The movement of the image is estimated from the differences between the corresponding pixel values in the previous and subsequent fields. If the magnitude of the motion is generally zero, then the average of the row from the previous and subsequent fields is used as the estimated row. If there is a high degree of movement for the estimated pixels, then the pixel value is estimated from the average of the line above and the line below the intermediate line in the current field. If there is only a small degree of movement, then the intermediate line is estimated from a combination of the line in the previous field and the averaged lines from the current field. The greater the presence of movement, the greater the average of the lines above and below the current line from the current field is used relative to the interlaced line from adjacent fields. More preferably than limited memory 20 for providing adjacent lines for averaging lines, the memory internal to the block converter in the luminance line 60 is advantageously used to simultaneously provide the video signal from neighboring lines in LAPDCH 54. However, only the previous or next line is accessible from the line memories in the converter 60 In addition, LAPCHDI 54 can clarify frames using filters and line and / or field delays based on movement within the frame.

ЛАППЧДИ 54 требует памяти для обработки данных ВР, так как кадр изображения представляется в двух чередующихся полях, которые должны быть временно обработаны для того, чтобы правильно восстановить информацию движения из исходного изображения. Обработка не может быть завершена до тех пор, пока соседние строки из обоих полей не будут доступны. Поле изображения для данных СР равно приблизительно 240 активным строкам. Предпочтительнее, чем обеспечивать дополнительную внутреннюю память для этой функции, как было сделано ранее, обрабатываемые данные могут запоминаться и извлекаться из памяти 20. Значительная часть памяти 20 является доступной, поскольку она не полностью используется, как это было бы для обработки данных ВР (описанных выше). Направлением данных из ЛАППЧДИ 54 в память 20, а не обеспечением локальных памятей в интегральной схеме процессора отображения, размер и стоимость интегральной схемы уменьшается. Из-за существующих шин памяти шины считывания данных, и шины записи данных, и программно-аппаратных средств, связанных с ЛАППЧДИ 24, передача в память 20 является быстрой и эффективной. LAPCHDI 54 requires memory for processing BP data, since the image frame is represented in two alternating fields that must be temporarily processed in order to correctly restore the motion information from the original image. Processing cannot be completed until adjacent rows from both fields are available. The image field for CP data is approximately 240 active lines. It is preferable to provide additional internal memory for this function, as was done earlier, the processed data can be stored and retrieved from memory 20. A significant part of memory 20 is available, since it is not fully used, as it would be for processing BP data (described above ) By sending the data from LAPCHDI 54 to the memory 20, rather than providing local memories in the integrated circuit of the display processor, the size and cost of the integrated circuit is reduced. Due to the existing memory buses of the data read bus, and the data write bus, and the firmware associated with the LAPCHDI 24, the transfer to the memory 20 is fast and efficient.

Данные могут подаваться в шину памяти и из нее через памяти УОМТ, внутренние к обрабатывающим элементам (не показаны для упрощения чертежа). Элементы фиг. 2А имеют входные и/или выходные устройства обратного магазинного типа, которые позволяют декодеру 10 работать бесшовным образом. При загрузке сегмента данных в буферы/УОМТ каждый элемент может обращаться в шину памяти, когда она становится доступной, одновременно поддерживая постоянный поток данных внутри обрабатывающего элемента. Data can be fed into and out of the memory bus through the UOMT memory, internal to the processing elements (not shown to simplify the drawing). The elements of FIG. 2A have input and / or output devices of the reverse store type, which allow the decoder 10 to operate in a seamless manner. When loading a data segment into buffers / UOMT, each element can access the memory bus when it becomes available, while maintaining a constant data stream inside the processing element.

Процессор отображения имеет два отдельных генератора тактовых импульсов, управляющих отдельными секциями, область 66 генератора тактовых импульсов распаковки и область 68 генератора тактовых импульсов отображения, как видно на фиг.2С. Область 66 генератора тактовых импульсов распаковки содержит все функции, которые должны согласовываться синхронно с памятями прямого доступа 56, 58 преобразования блоков в строки, и должны выполняться с частотой тактовых импульсов от 40 до 81 МГц для получения требуемой полосы частот. Область 68 генератора тактовых импульсов отображения содержит функции, которые выполняются синхронно с конечным выходом с частотами тактовых импульсов от 27 до 81 МГц. Два генератора тактовых импульсов могут работать с одинаковой частотой или с разной частотой в зависимости от приложения. Видеоданные, проходящие между двумя областями генератора тактовых импульсов, проходят через УОМТ 71, 73 (каждый отдельно для яркости и цветности) при запросе считывания для устройств обратного магазинного типа, поступающем из контроллера преобразователя горизонтальной скорости выборки. The display processor has two separate clock generators controlling the individual sections, an unpacking clock generator region 66 and a display clock generator region 68, as seen in FIG. 2C. Region 66 of the decompression clock generator contains all functions that must be synchronized with direct access memories 56, 58 converting blocks into lines, and must be performed with a clock frequency of 40 to 81 MHz to obtain the required frequency band. The display clock generator region 68 contains functions that are executed synchronously with the final output with clock frequencies from 27 to 81 MHz. Two clock generators can operate at the same frequency or at different frequencies depending on the application. The video data passing between the two regions of the clock generator passes through the UOMT 71, 73 (each separately for luminance and color) when a read request is made for reverse store-type devices coming from the controller of the converter of horizontal sampling speed.

Каждое УОМТ включает управляющую логическую схему, чувствительную к сигналам подтверждения и запроса считывания и записи из процессора 40 отображения и КЛП 24. Управляющая логическая схема также существует для отслеживания количества данных в соответствующем УОМТ и для управления асинхронным интерфейсом между концом "шины" УОМТ, который использует тот же самый генератор тактовых импульсов, как шина данных, и конец "отображения" УОМТ, который использует генератор тактовых импульсов распаковки. Поскольку секция отображения содержит управляющую логическую схему, количество схем фактически работающих вне генератора тактовых импульсов "шины" желательно минимизируется. Each UOMT includes a control logic that is sensitive to acknowledgment and read and write requests from the display processor 40 and the CLP 24. A control logic also exists to track the amount of data in the corresponding UOMT and to control the asynchronous interface between the end of the UOMT bus that uses the same clock generator as the data bus, and the end of the WOMT “display” that uses the decompression clock. Since the display section contains a control logic, the number of circuits actually operating outside the “bus” clock is desirably minimized.

Первичные или распакованные в соответствии с MPEG2 данные (кроме вторичных повторно сжатых данных) выбираются из внешней памяти 20 на поблочной основе и подаются через УОМТ3 46 и УОМТ4 48 во вторичные распаковщики яркости и цветности, которые обеспечивают распакованные пиксельные блочные величины яркости и цветности. Блоки распакованных пиксельных величин яркости и цветности подаются в соответствующие преобразователи 56 и 58 блоков в строки, содержащие локальные памяти ППД. Сплошные ряды блоков 8х8 (яркости) и блоков 4х4 (цветности) записываются в соответствующие локальные памяти. Памяти считываются построчно или множественными строками параллельно в зависимости от текущей функции схем преобразователя, соединенных с памятью внешней памяти. Когда данные считаются, новые данные записываются в это местоположение для минимизации величины требуемой локальной памяти. Примерные размеры для локальных памятей преобразователей 56 и 58 блоков в строки равны 16 байтов разрядности при 960 словах глубины и 16 байтов разрядности при 720 словах глубины. Локальные памяти включают входные мультиплексоры и выходные мультиплексоры для упорядочивания входных данных в данные разрядности 16 байт для запоминания в локальной памяти и для упорядочивания подходящим образом данных разрядности 16 байт, считываемых из памяти, для использования соответствующим вертикальным преобразователем частоты выборки. Primary or decompressed in accordance with MPEG2 data (except secondary re-compressed data) is selected from the external memory 20 on a block-by-block basis and fed through the UOMT3 46 and UOMT4 48 to the secondary brightness and color decompressors, which provide the unpacked pixel block brightness and color values. Blocks of unpacked pixel values of brightness and color are supplied to the corresponding converters 56 and 58 of the blocks in the line containing the local memory PPD. Continuous rows of 8x4 blocks (brightness) and 4x4 blocks (color) are recorded in the corresponding local memory. The memory is read line by line or in multiple lines in parallel, depending on the current function of the converter circuits connected to the external memory. When data is read, new data is written to this location to minimize the amount of local memory required. The approximate sizes for local memories of converters 56 and 58 blocks per line are 16 bytes of capacity for 960 words of depth and 16 bytes of capacity for 720 words of depth. Local memories include input multiplexers and output multiplexers for arranging the input data into 16-byte data for storing in local memory and for appropriately arranging 16-byte data read from the memory for use by an appropriate vertical sampling rate converter.

Горизонтальный и вертикальный преобразователи частоты выборки для обработки распакованных в соответствии с MPEG2 видеоданных, подлежащих отображению на устройстве отображения высокого разрешения 16:9, будут выполнять линейные преобразования, перечисленные в таблицах I и II (см. в конце описания) соответственно. Горизонтальный преобразователь должен допускать максимальную выходную частоту пиксел 81 МГц. The horizontal and vertical sampling rate converters for processing the MPEG2-decompressed video data to be displayed on a 16: 9 high-resolution display device will perform the linear transforms listed in Tables I and II (see end of description), respectively. The horizontal converter must allow a maximum output frequency of 81 MHz pixel.

Таблицы I и II описывают преобразования сигнала яркости. Аналогичные преобразования выполняются относительно сигналов цветности. Относительно цветности сжатый сигнал находится в формате 4:2:0, а вышеупомянутое преобразование цветности включает дополнительное преобразование из 4:2:0 в 4:2:2. Обычно обработка цветности будет включаться вместе с любым другим требуемым вертикальным преобразованием. Для вертикального преобразования цветности обычно используется двухотводный многофазный фильтр для комбинированного повторного квантования и преобразования 4:2:0 в 4:2:2. Tables I and II describe the conversion of the luminance signal. Similar conversions are performed on color signals. Regarding color, the compressed signal is in a 4: 2: 0 format, and the above color conversion includes an additional conversion from 4: 2: 0 to 4: 2: 2. Typically, color processing will be included along with any other vertical conversion required. For vertical color conversion, a two-tap multiphase filter is usually used for combined re-quantization and conversion of 4: 2: 0 to 4: 2: 2.

При рассмотрении фиг.4-8 может показаться, что крестики и кружки не выровнены или неправильно совмещены. Несмотря на то что фигуры действительно аппроксимируют размещение, общее соотношение крестика с окружностью является правильным. Кажущееся неправильное выравнивание или совмещение является правильным и происходит из-за нецелочисленного коэффициента преобразования. When considering Fig.4-8, it may seem that the crosses and circles are not aligned or incorrectly aligned. Despite the fact that the figures really approximate the placement, the general ratio of the cross to the circle is correct. Apparent misalignment or alignment is correct and is due to an integer transform coefficient.

Фиг. 4 иллюстрирует изобразительно вертикальную/временную зависимость входных и выходных строк цветности, когда требуется только преобразование 4: 2: 0 в 4: 2:2 (т.е. принять 480 последовательный и отобразить 480 чересстрочный или принять 1080 последовательный и отобразить 1080 чересстрочный). Фигура 4 представляет часть строк в поле. Кружки представляют исходные пикселы в формате 4:2:0. "Крестики" представляют пикселы преобразованного сигнала 4:2:2. Интерполированные строки в каждом поле вычисляются из строк в соответствующем поле. Фигура 4 изображает отображение на основе поля. В этом случае четные строки цветности (начиная со строки 0) используются для генерирования первого или верхнего поля, а нечетные строки цветности используются для генерирования второго или нижнего поля. FIG. 4 illustrates the graphically vertical / time relationship of input and output color strings when only 4: 2: 0 to 4: 2: 2 conversion is required (i.e., accept 480 serial and display 480 interlaced or accept 1080 serial and display 1080 interlaced). Figure 4 represents a portion of the lines in a field. The circles represent the original pixels in 4: 2: 0 format. The crosses represent the pixels of the converted 4: 2: 2 signal. The interpolated lines in each field are calculated from the lines in the corresponding field. Figure 4 depicts a display based on the field. In this case, even chroma lines (starting from line 0) are used to generate the first or top field, and odd chroma lines are used to generate the second or lower field.

Фиг.5А и 6А иллюстрируют варианты преобразования яркости в виде, аналогичном виду, описанному по отношению к фиг.2А. Фиг.5А иллюстрирует вертикальную и временную зависимость входных и выходных строк яркости, когда 720 последовательный формат преобразуется в чересстрочный 1080 формат. Фиг.6А иллюстрирует вертикальную и временную зависимость входных и выходных строк яркости, когда 720 последовательный формат преобразуется в чересстрочный 480 формат. 5A and 6A illustrate luminance conversion options in a view similar to that described with respect to FIG. 2A. 5A illustrates the vertical and temporal relationship of input and output brightness lines when 720 serial format is converted to interlaced 1080 format. 6A illustrates the vertical and temporal relationship of input and output brightness lines when 720 serial format is converted to interlaced 480 format.

Фиг. 5В и 6В иллюстрируют соответствующие варианты преобразования цветности относительно преобразований яркости, описанных выше. Фиг.5В изображает вертикальную и временную зависимость входных и выходных строк цветности, когда 720 последовательный формат преобразуется в чересстрочный 1080 формат. Фиг. 6В иллюстрирует вертикальную и временную зависимость входных и выходных строк цветности, когда 720 последовательный формат преобразуется в 480 чересстрочный формат. FIG. 5B and 6B illustrate respective color conversion options with respect to the luminance transforms described above. 5B depicts the vertical and temporal relationship of input and output color strings when 720 serial format is converted to interlaced 1080 format. FIG. 6B illustrates the vertical and temporal relationship of input and output color strings when 720 serial format is converted to 480 interlaced format.

Никакая временная обработка не включена в эти примерные преобразования. Обработка яркости и цветности происходит только в вертикальном направлении. Кроме того, входная информация цветности является на основе кадра и необходимо рассматривать только преобразование 4:2:0 в 4:2:2 на основе кадра. No temporary processing is included in these exemplary transformations. Processing of brightness and color occurs only in the vertical direction. In addition, the input color information is frame-based, and only 4: 2: 0 to 4: 2: 2 conversion based on the frame needs to be considered.

Фиг.7А и 7В являются другими. Фиг.7А изображает вертикальную и временную зависимость входных и выходных строк яркости, когда 1080 чересстрочный формат преобразуется в 480 чересстрочный формат. Фиг.7В изображает вертикальную и временную зависимость входных и выходных строк цветности, когда 1080 чересстрочный формат преобразуется в 480 чересстрочный формат. Figa and 7B are different. Fig. 7A depicts the vertical and temporal dependence of input and output brightness strings when 1080 interlaced format is converted to 480 interlaced format. Fig. 7B depicts the vertical and temporal relationship of input and output color strings when 1080 interlaced format is converted to 480 interlaced format.

Фиг. 8А и 8В изобразительно иллюстрируют вертикальное преобразование яркости и цветности соответственно видеосигнала СР, выполняемого ЛАППЧДИ 54. Напомним, что вертикальная и временная обработка включается в эти преобразования предпочтительнее, чем только вертикальная обработка. Обычно работа алгоритма устранения чередования требуется только для размеров изображения до 720х480 чересстрочной развертки (т.е. разрешения CCIR601). Эти изображения могут происходить из процесса декодирования MPEG2 или как ввод из входного порта СР. FIG. 8A and 8B illustratively illustrate a vertical conversion of luminance and color, respectively, of a video signal CP performed by LAPCHDI 54. Recall that vertical and temporal processing is included in these transformations rather than just vertical processing. Usually, the operation of the striping elimination algorithm is required only for image sizes up to 720x480 interlaced (i.e., CCIR601 resolution). These images can come from the MPEG2 decoding process or as input from the input port of the CP.

Фиг. 9 является блок-схемой маршрута сигнала через приемник, включающий декодер, в соответствии с принципами настоящего изобретения. Входной сигнал принимается приемником в блоке 120. Входной сигнал форматируется как сигнал, совместимый с MPEG2 или несовместимый с MPEG2, как описано выше. Формат сигнала определяется в блоке 122 и определенный сигнал направляется в подходящий маршрут обработки. Если формат сигнала является совместимым с MPEG2, сигнал декодируется в блоке 124, как описано выше, и создаются блочные данные, совместимые с процессором отображения, и запоминаются в памяти 20. Если сигнал является несовместимым с MPEG2, сигнал обрабатывается и запоминается в памяти 20 в блоке 126, как описано выше. Эти данные являются также блочными данными, совместимыми с процессором 40 отображения по фиг.1. Блочные данные, совместимые с процессором отображения, передаются в процессор 40 отображения из памяти 20. Блок 128 создает отформатированные данные, которые совместимы с конкретным устройством отображения или с другим запоминающим устройством. Данные, требующие более высокого разрешения, передаются между процессором 40 отображения и памятью 20 во время такой обработки. Наконец, данные, совместимые с устройством отображения, посылаются в устройство отображения (или запоминающий носитель данных) в блоке 130. FIG. 9 is a block diagram of a signal path through a receiver including a decoder, in accordance with the principles of the present invention. The input signal is received by the receiver in block 120. The input signal is formatted as a signal compatible with MPEG2 or incompatible with MPEG2, as described above. The signal format is determined in block 122 and a specific signal is sent to a suitable processing route. If the signal format is compatible with MPEG2, the signal is decoded in block 124, as described above, and block data compatible with the display processor is created and stored in memory 20. If the signal is incompatible with MPEG2, the signal is processed and stored in memory 20 in block 126 as described above. This data is also block data compatible with the display processor 40 of FIG. 1. Block data compatible with the display processor is transmitted to the display processor 40 from the memory 20. Block 128 creates formatted data that is compatible with a particular display device or other storage device. Data requiring higher resolution is transferred between the display processor 40 and the memory 20 during such processing. Finally, data compatible with the display device is sent to the display device (or storage medium) in block 130.

Общая архитектура, которая раскрыта выше, применима для запоминания информации поля и кадра изображения в памяти 20 во время другой обработки данных стандартного разрешения, а также, когда память 20 не используется иначе. Например, данные стандартного разрешения часто фильтруются комбинированным фильтром, который может использовать достаточную память для запоминания поля или кадра изображения. Эта память обычно отделяется от памяти, используемой для других функций. При использовании общей структуры, описанной выше, кадровая память может быть использована, таким образом экономя затраты на проектирование и реализацию. Экранное отображение может также использовать память 20 аналогичным образом для исключения необходимости в отдельной памяти. The general architecture, which is disclosed above, is applicable for storing field information and image frames in the memory 20 during other processing of standard definition data, as well as when the memory 20 is not used otherwise. For example, standard-resolution data is often filtered by a combined filter that can use enough memory to store a field or image frame. This memory is usually separated from the memory used for other functions. By using the general structure described above, frame memory can be used, thus saving design and implementation costs. Screen display may also use memory 20 in a similar manner to eliminate the need for separate memory.

Claims (14)

1. Цифровой процессор, имеющий общую архитектуру для обработки видеосигналов, представленных во множестве форматов, содержащий входную цепь для приема отформатированных видеоданных высокого разрешения и отформатированных видеоданных стандартного разрешения, декодер, соединенный с упомянутой входной цепью, для формирования отформатированных видеоданных высокого разрешения и отформатированных видеоданных стандартного разрешения, память для хранения отформатированных данных высокого разрешения для обработки процессором, и процессор отображения для обработки упомянутых отформатированных данных высокого разрешения с целью отображения, в котором упомянутый цифровой процессор дополнительно содержит преобразователь, соединенный с упомянутой входной цепью, для преобразования упомянутых отформатированных данных стандартного разрешения в блочный пиксельный формат, совместимый с отформатированными данными высокого разрешения, упомянутая память обеспечивает общую память для хранения данных высокого разрешения и преобразованных данных стандартного разрешения во время обработки упомянутым процессором, и упомянутый процессор отображения также обрабатывает упомянутые преобразованные отформатированные данные стандартного разрешения с целью отображения. 1. A digital processor having a common architecture for processing video signals in a variety of formats, comprising an input circuit for receiving formatted high-resolution video data and formatted standard-definition video data, a decoder coupled to said input circuit to generate formatted high-resolution video data and formatted standard-format video data permissions, a memory for storing high-resolution formatted data for processing by the processor, and a process a display p for processing said high resolution formatted data for display purposes, wherein said digital processor further comprises a converter coupled to said input circuit for converting said standard resolution formatted data into a block pixel format compatible with high resolution formatted data, said memory provides shared memory for storing high-resolution data and converted standard-resolution data in processing time by said processor, and said display processor also processes said converted standard definition formatted data for display. 2. Процессор по п.1, отличающийся тем, что упомянутые декодированные и распакованные данные высокого разрешения представлены в блочном пиксельном формате, упомянутые данные высокого разрешения являются совместимыми со стандартом экспертной группы по кинематографии MPEG2, упомянутый процессор отображения принимает видеоданные в блочном пиксельном формате, и упомянутый преобразователь преобразует упомянутые данные стандартного разрешения в блочный пиксельный формат. 2. The processor according to claim 1, characterized in that said decoded and decompressed high-resolution data is presented in block pixel format, said high-resolution data is compatible with the MPEG2 cinematography expert group standard, said display processor receives video data in block pixel format, and said converter converts said standard resolution data into a block pixel format. 3. Процессор по п. 1, отличающийся тем, что упомянутая входная цепь принимает пакетные сжатые данные. 3. The processor according to claim 1, characterized in that said input circuit receives packet compressed data. 4. Процессор по п.1, отличающийся тем, что упомянутая память принимает данные на основе блоков данных и данные поля и кадра в формате растра. 4. The processor according to claim 1, characterized in that said memory receives data based on data blocks and field and frame data in a raster format. 5. Процессор по п.2, отличающийся тем, что дополнительно содержит устройство повторного сжатия для повторного сжатия упомянутых декодированных и распакованных в соответствии со стандартом MPEG2 данных перед запоминанием в упомянутой памяти. 5. The processor according to claim 2, characterized in that it further comprises a re-compression device for re-compression of the data decoded and decompressed in accordance with the MPEG2 standard before storing in said memory. 6. Процессор по п.1, отличающийся тем, что упомянутый процессор отображения является программируемым для обеспечения выходного формата видеоданных, совместимого с устройством отображения, соединенным с упомянутым процессором отображения. 6. The processor according to claim 1, characterized in that said display processor is programmable to provide an output video format compatible with a display device connected to said display processor. 7. Процессор по п.1, отличающийся тем, что упомянутая входная цепь включает вход для приема данных формата стандарта MPEG2 и вход для приема данных формата, отличного от стандарта MPEG2, упомянутый процессор отображения включает в себя преобразователь блоков данных в строки для обработки данных блочного формата стандарта MPEG2 и преобразованных из строк в блоки данных формата, отличного от формата стандарта MPEG2, и упомянутая общая память сохраняет упомянутые данные формата стандарта MPEG2 и упомянутые данные, отличные от стандарта формата MPEG2, во время обработки упомянутым процессором. 7. The processor according to claim 1, characterized in that said input circuit includes an input for receiving data of the MPEG2 format and an input for receiving data of a format other than the MPEG2 standard, said display processor includes a data block to string converter for processing block data the MPEG2 standard format and converted from strings to data blocks of a format different from the MPEG2 standard format, and said shared memory stores said data of the MPEG2 standard format and said data other than the MPEG2 format standard, while The processing name of the processor. 8. Процессор по п.7, отличающийся тем, что упомянутая память принимает данные на основе блоков данных и данные поля и кадра в формате растра. 8. The processor according to claim 7, characterized in that said memory receives data based on data blocks and field and frame data in a raster format. 9. Процессор по п.1, отличающийся тем, что содержит первый маршрут обработки, связанный с упомянутой первой цепью, содержащий вход для приема информации формата стандарта MPEG2, MPEG2-декодер, соответствующий упомянутому декодеру, и упомянутый процессор отображения, имеющий выход для передачи информации изображения в устройство отображения, второй маршрут обработки, связанный с упомянутой входной цепью, содержащей вход для приема информации формата стандартного разрешения, преобразователь строк данных в блоки данных и упомянутый процессор отображения, средство переключения для выборочной передачи информации отображения в упомянутый выход отображения по упомянутому первому и упомянутому второму маршрутам обработки и в котором упомянутая общая память основана на блоках и данные в память и из памяти передают по упомянутому первому и упомянутому второму маршрутам обработки, упомянутый процессор отображения включает в себя средство для изменения разрешения упомянутой информации формата стандартного разрешения, и упомянутое средство переключения запоминает упомянутую информацию формата стандартного разрешения в упомянутой памяти во время обработки. 9. The processor according to claim 1, characterized in that it comprises a first processing route associated with said first circuit, comprising an input for receiving MPEG2 format information, an MPEG2 decoder corresponding to said decoder, and said display processor having an output for transmitting information image to the display device, a second processing route associated with said input circuit comprising an input for receiving standard resolution format information, a converter of data lines into data blocks, and said processor imagery, switching means for selectively transmitting display information to said display output along said first and said second processing routes and in which said shared memory is block based and data is transferred to and from memory in said first and said second processing routes, said display processor includes means for changing the resolution of said standard resolution format information, and said switching means remembers said inf Formation of a standard resolution format in said memory during processing. 10. Процессор по п.9, отличающийся тем, что упомянутая память принимает данные на основе блоков данных и данные поля и кадра в растровом формате. 10. The processor according to claim 9, characterized in that said memory receives data based on data blocks and field and frame data in a raster format. 11. Способ обработки видеосигналов, представленных во множестве форматов, содержащий этапы: принимают сигнал, содержащий данные, подлежащие обработке, идентифицируют упомянутый принимаемый сигнал в качестве одного из сигналов: сигнала формата стандарта MPEG или сигнала формата стандартного разрешения, декодируют входной сигнал формата стандарта MPEG для формирования данных блочного пиксельного формата при приеме, приводят упомянутые данные блочного пиксельного формата к формату, подходящему для отображения изображения, сохраняют упомянутые данные формата MPEG в памяти во время обработки, и передают приведенные в соответствие с отображением данные в устройство отображения, отличающийся тем, что упомянутый способ дополнительно содержит предварительную обработку входного сигнала в формате стандартного разрешения для формирования данных блочного пиксельного формата, совместимого с упомянутым сигналом формата MPEG, и сохраняют упомянутые предварительно обработанные данные формата стандартного разрешения в упомянутой памяти во время обработки. 11. A method of processing video signals in a variety of formats, comprising the steps of: receiving a signal containing data to be processed, identifying said received signal as one of the signals: an MPEG format signal or a standard resolution format signal, decode the input MPEG format signal for generating pixel block format data at reception, bring said block pixel format data to a format suitable for displaying an image, save said the data in MPEG format in memory during processing, and transmit the data adapted to the display to a display device, characterized in that said method further comprises preprocessing the input signal in a standard resolution format to generate block pixel format data compatible with said format signal MPEG, and save said pre-processed standard-resolution format data in said memory during processing. 12. Способ по п.11, отличающийся тем, что на упомянутом этапе предварительной обработки осуществляют упомянутое преобразование данных строчного формата или данных блочного пиксельного формата. 12. The method according to claim 11, characterized in that at said pre-processing step, said conversion of data in a row format or data in a block pixel format is carried out. 13. Способ по п.11, отличающийся тем, что на упомянутом этапе приведения в соответствие преобразуют данные блочного пиксельного формата в данные строчного формата. 13. The method according to claim 11, characterized in that at the said stage of alignment transform the data of the block pixel format into the data of the line format. 14. Способ по п.11, отличающийся тем, что упомянутая память принимает данные на основе блоков данных и данные поля и кадра в формате растра. 14. The method according to claim 11, characterized in that said memory receives data based on data blocks and field and frame data in a raster format.
RU99115826/09A 1996-12-18 1997-12-15 Memory architecture for multiple-format video- signal processor unit RU2214066C2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP96402785.8 1996-12-18
EP96402785 1996-12-18

Publications (2)

Publication Number Publication Date
RU99115826A RU99115826A (en) 2001-05-10
RU2214066C2 true RU2214066C2 (en) 2003-10-10

Family

ID=8225352

Family Applications (4)

Application Number Title Priority Date Filing Date
RU99115889/09A RU2217879C2 (en) 1996-12-18 1997-09-30 Multiformat video signal processor
RU99115826/09A RU2214066C2 (en) 1996-12-18 1997-12-15 Memory architecture for multiple-format video- signal processor unit
RU99115887/09A RU2204217C2 (en) 1996-12-18 1997-12-15 Interleaving data processing video decoder
RU99116021/09A RU2215375C2 (en) 1996-12-18 1997-12-15 Concurrent decoding of interleaving data streams with aid of decoder

Family Applications Before (1)

Application Number Title Priority Date Filing Date
RU99115889/09A RU2217879C2 (en) 1996-12-18 1997-09-30 Multiformat video signal processor

Family Applications After (2)

Application Number Title Priority Date Filing Date
RU99115887/09A RU2204217C2 (en) 1996-12-18 1997-12-15 Interleaving data processing video decoder
RU99116021/09A RU2215375C2 (en) 1996-12-18 1997-12-15 Concurrent decoding of interleaving data streams with aid of decoder

Country Status (13)

Country Link
EP (10) EP0945022B1 (en)
JP (12) JP3907705B2 (en)
KR (10) KR100510208B1 (en)
CN (15) CN1250010C (en)
AU (10) AU4601697A (en)
BR (4) BR9713712A (en)
DE (8) DE69719365T2 (en)
HK (5) HK1026100A1 (en)
MY (7) MY117533A (en)
RU (4) RU2217879C2 (en)
TR (1) TR199901359T2 (en)
TW (3) TW366662B (en)
WO (10) WO1998027734A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2506714C1 (en) * 2005-07-22 2014-02-10 Мицубиси Электрик Корпорейшн Image encoder and image decoder, image encoding method and image decoding method
US8762842B2 (en) 2004-02-09 2014-06-24 Samsung Electronics Co., Ltd. Information storage medium containing interactive graphics stream for change of AV data reproducing state, and reproducing method and apparatus thereof

Families Citing this family (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6222525B1 (en) 1992-03-05 2001-04-24 Brad A. Armstrong Image controllers with sheet connected sensors
US8674932B2 (en) 1996-07-05 2014-03-18 Anascape, Ltd. Image controller
EP0945022B1 (en) * 1996-12-18 2003-02-26 Thomson Consumer Electronics, Inc. Efficient fixed-length block compression and decompression
US6748020B1 (en) 2000-10-25 2004-06-08 General Instrument Corporation Transcoder-multiplexer (transmux) software architecture
US7006147B2 (en) * 2000-12-22 2006-02-28 Thomson Lincensing Method and system for MPEG chroma de-interlacing
JP2002261623A (en) * 2001-02-28 2002-09-13 Canon Inc Decoding device, decoding method, storage medium and program software
CN1306710C (en) * 2001-04-11 2007-03-21 华邦电子股份有限公司 Programmable running length decoder
DE10139066A1 (en) * 2001-08-09 2003-02-27 Rohde & Schwarz Improving reception characteristics of digital terrestrial television by mobile receiver, by interleaving MPEG transport stream prior to modulation and de-interleaving at receiver
CA2435757C (en) 2001-11-29 2013-03-19 Matsushita Electric Industrial Co., Ltd. Video coding distortion removal method and apparatus using a filter
EP1328114A1 (en) * 2002-01-10 2003-07-16 Canal+ Technologies Société Anonyme Image resolution management in a receiver/decoder
US8284844B2 (en) 2002-04-01 2012-10-09 Broadcom Corporation Video decoding system supporting multiple standards
US20030202606A1 (en) * 2002-04-05 2003-10-30 Michael Tinker Multi-phase processing for real-time display of a compressed video bitstream
EP2933756B1 (en) * 2002-04-23 2020-04-29 Ntt Docomo, Inc. System and method for arithmetic encoding and decoding
US9577667B2 (en) 2002-04-23 2017-02-21 Ntt Docomo, Inc. System and method for arithmetic encoding and decoding
US7031388B2 (en) * 2002-05-06 2006-04-18 Koninklijke Philips Electronics N.V. System for and method of sharpness enhancement for coded digital video
US7469012B2 (en) 2002-05-14 2008-12-23 Broadcom Corporation System and method for transcoding entropy-coded bitstreams
EP2860979A1 (en) * 2002-05-28 2015-04-15 Sharp Kabushiki Kaisha Method and systems for image intra-prediction mode estimation, communication, and organization
JP4015890B2 (en) * 2002-06-28 2007-11-28 松下電器産業株式会社 Pixel block data generation apparatus and pixel block data generation method
FR2844130B1 (en) 2002-09-04 2004-11-19 St Microelectronics Sa PROCESS FOR PROCESSING AUDIO / VIDEO DATA WITHIN AN AUDIO / VIDEO DISC PLAYER, AND CORRESPONDING PLAYER.
US7748020B2 (en) * 2002-10-08 2010-06-29 Canon Kabushiki Kaisha Receiving apparatus and method for processing interruptions in streaming broadcasts
US7126955B2 (en) 2003-01-29 2006-10-24 F5 Networks, Inc. Architecture for efficient utilization and optimum performance of a network
US20040161039A1 (en) * 2003-02-14 2004-08-19 Patrik Grundstrom Methods, systems and computer program products for encoding video data including conversion from a first to a second format
US7126822B2 (en) 2003-03-31 2006-10-24 Intel Corporation Electronic packages, assemblies, and systems with fluid cooling
US9330060B1 (en) * 2003-04-15 2016-05-03 Nvidia Corporation Method and device for encoding and decoding video image data
US8423597B1 (en) 2003-08-29 2013-04-16 Nvidia Corporation Method and system for adaptive matrix trimming in an inverse discrete cosine transform (IDCT) operation
WO2005104560A1 (en) * 2004-04-27 2005-11-03 Koninklijke Philips Electronics N.V. Method of processing decoded pictures.
US8159940B1 (en) 2004-11-11 2012-04-17 F5 Networks, Inc. Obtaining high availability using TCP proxy devices
KR100690130B1 (en) * 2004-12-02 2007-03-08 엘지전자 주식회사 Apparatus and method for recording and reproducing multi format video
KR100609548B1 (en) * 2005-01-05 2006-08-08 엘지전자 주식회사 Multi-Type Video Stream Record Playing System and Method
CN100394398C (en) * 2005-01-07 2008-06-11 深圳清华大学研究院 Method and apparatus for decoding and verifying AVS video frequency
KR100763178B1 (en) 2005-03-04 2007-10-04 삼성전자주식회사 Method for color space scalable video coding and decoding, and apparatus for the same
US7783781B1 (en) 2005-08-05 2010-08-24 F5 Networks, Inc. Adaptive compression
KR20070048025A (en) * 2005-11-03 2007-05-08 삼성전자주식회사 Apparatus and method for outputting multimedia data
US8275909B1 (en) 2005-12-07 2012-09-25 F5 Networks, Inc. Adaptive compression
US7882084B1 (en) 2005-12-30 2011-02-01 F5 Networks, Inc. Compression of data transmitted over a network
JP4517300B2 (en) * 2006-01-06 2010-08-04 ソニー株式会社 Display device, display method, learning device, learning method, and program
MX357910B (en) * 2006-07-06 2018-07-30 Thomson Licensing Method and apparatus for decoupling frame number and/or picture order count (poc) for multi-view video encoding and decoding.
ZA200900857B (en) 2006-07-06 2010-05-26 Thomson Licensing Method and apparatus for decoupling frame number and/or picture order count (POC) for multi-view video encoding and decoding
US7529416B2 (en) * 2006-08-18 2009-05-05 Terayon Communication Systems, Inc. Method and apparatus for transferring digital data between circuits
US7471218B2 (en) * 2006-09-18 2008-12-30 National Semiconductor Corporation Methods and systems for efficiently storing and retrieving streaming data
US8417833B1 (en) 2006-11-29 2013-04-09 F5 Networks, Inc. Metacodec for optimizing network data compression based on comparison of write and read rates
US9118927B2 (en) 2007-06-13 2015-08-25 Nvidia Corporation Sub-pixel interpolation and its application in motion compensated encoding of a video signal
US8873625B2 (en) 2007-07-18 2014-10-28 Nvidia Corporation Enhanced compression in representing non-frame-edge blocks of image frames
JP2009135836A (en) * 2007-11-30 2009-06-18 Victor Co Of Japan Ltd Digital image radio transmitter and its image data processing method, digital image radio receiver, and digital image radio transmitting and receiving system
JP5214742B2 (en) * 2008-01-21 2013-06-19 テレフオンアクチーボラゲット エル エム エリクソン(パブル) Predictive image processing
US8331664B2 (en) 2008-01-21 2012-12-11 Telefonaktiebolaget Lm Ericsson (Publ) Prediction-based image processing
CN101252707A (en) * 2008-03-21 2008-08-27 华为技术有限公司 Method and apparatus for creating and analyzing messages
EP2128822B1 (en) 2008-05-27 2012-01-04 TELEFONAKTIEBOLAGET LM ERICSSON (publ) Index-based pixel block processing
JPWO2010116869A1 (en) * 2009-04-08 2012-10-18 シャープ株式会社 Moving picture encoding apparatus and moving picture decoding apparatus
FR2944936A1 (en) 2009-04-23 2010-10-29 Thomson Licensing METHODS OF ENCODING AND DECODING AN IMAGE DATA BLOCK, CODING AND DECODING DEVICES IMPLEMENTING SAID METHODS
CN102414991B (en) * 2009-04-24 2014-11-05 诺基亚公司 Data rearrangement for decoder
US20120087595A1 (en) * 2009-06-19 2012-04-12 Mitsubishi Electric Corporation Image encoding device, image decoding device, image encoding method, and image decoding method
KR101452859B1 (en) 2009-08-13 2014-10-23 삼성전자주식회사 Method and apparatus for encoding and decoding motion vector
JP5257319B2 (en) 2009-10-09 2013-08-07 株式会社Jvcケンウッド Image coding apparatus and image coding method
US20110292247A1 (en) * 2010-05-27 2011-12-01 Sony Corporation Image compression method with random access capability
TWI426465B (en) * 2010-06-07 2014-02-11 V R Thchnology Co Ltd Method and apparatus of color image rotation for display and recording using jpeg
WO2012005520A2 (en) 2010-07-09 2012-01-12 Samsung Electronics Co., Ltd. Method and apparatus for encoding video by using block merging, and method and apparatus for decoding video by using block merging
KR101484281B1 (en) * 2010-07-09 2015-01-21 삼성전자주식회사 Method and apparatus for video encoding using block merging, method and apparatus for video decoding using block merging
CN106454379B (en) * 2010-09-30 2019-06-28 三菱电机株式会社 Dynamic image encoding device and its method, moving image decoding apparatus and its method
CN102821275B (en) * 2011-06-08 2017-08-08 南京中兴软件有限责任公司 Data compression method and device, uncompressing data and device
JP2013038688A (en) * 2011-08-10 2013-02-21 Ntt Electornics Corp Moving picture encoding and distributing system
JP5698644B2 (en) * 2011-10-18 2015-04-08 株式会社Nttドコモ Video predictive encoding method, video predictive encoding device, video predictive encoding program, video predictive decoding method, video predictive decoding device, and video predictive decode program
CN106937113B (en) * 2011-12-05 2020-06-02 同济大学 Image compression method and device based on mixed chroma sampling rate
CA2898147C (en) * 2012-01-30 2017-11-07 Samsung Electronics Co., Ltd. Method and apparatus for video encoding for each spatial sub-area, and method and apparatus for video decoding for each spatial sub-area
US9503724B2 (en) * 2012-05-14 2016-11-22 Qualcomm Incorporated Interleave block processing ordering for video data coding
US9798698B2 (en) 2012-08-13 2017-10-24 Nvidia Corporation System and method for multi-color dilu preconditioner
US20140134351A1 (en) * 2012-11-09 2014-05-15 Applied Materials, Inc. Method to deposit cvd ruthenium
CN102970597A (en) * 2012-11-20 2013-03-13 深圳市同洲电子股份有限公司 Audio and video transmission method and digital television terminal
RU2526890C1 (en) * 2013-02-01 2014-08-27 Александр Александрович Ваниев Apparatus for selecting moving targets
US9432614B2 (en) 2013-03-13 2016-08-30 Qualcomm Incorporated Integrated downscale in video core
KR101835316B1 (en) * 2013-04-02 2018-03-08 주식회사 칩스앤미디어 Method and apparatus for processing video
CA2923439C (en) * 2013-10-14 2018-08-21 Mediatek Singapore Pte. Ltd. Method of residue differential pulse-code modulation for hevc range extension
CN104717443B (en) * 2013-12-12 2017-08-25 中国航空工业集团公司第六三一研究所 Automatic switching method from many video formats to SMPTE274 agreement 1080i resolution videos
CN104717445B (en) * 2013-12-12 2017-11-24 中国航空工业集团公司第六三一研究所 Automatic switching method of more video formats to BT.656 agreement TSC-system formula videos
CN104717442B (en) * 2013-12-12 2018-02-09 中国航空工业集团公司第六三一研究所 Automatic switching method of more video formats to VESA agreement 1600X1200 resolution ratio 60Hz frame-rate videos
KR101623109B1 (en) * 2014-05-29 2016-05-20 부산대학교 산학협력단 Apparatus To Implement Physically Unclonable Functions On FPGA
US10841597B2 (en) 2015-06-05 2020-11-17 Telefonaktiebolaget Lm Ericsson (Publ) Encoding a pixel of an input video sequence
RU2607851C1 (en) * 2015-08-04 2017-01-20 Открытое акционерное общество "Научно-производственный испытательный центр "АРМИНТ" Device for selecting moving targets
US10798396B2 (en) * 2015-12-08 2020-10-06 Samsung Display Co., Ltd. System and method for temporal differencing with variable complexity
US10691361B2 (en) 2017-02-24 2020-06-23 Microsoft Technology Licensing, Llc Multi-format pipelined hardware decompressor
RU2669874C1 (en) * 2017-09-15 2018-10-16 Федеральное государственное унитарное предприятие "Государственный научно-исследовательский институт авиационных систем" (ФГУП "ГосНИИАС") Methods and device for compression of images, method and device for restoration of images
CN107947799B (en) * 2017-11-28 2021-06-29 郑州云海信息技术有限公司 Data compression method and device
GB2569959B (en) * 2018-01-03 2022-12-21 Displaylink Uk Ltd Decoding image data at a display device
US10277390B1 (en) * 2018-01-22 2019-04-30 Arm Limited Reduced-power detection of wireless packets using decimated preamble correlation
CN109088636B (en) * 2018-07-25 2021-10-29 郑州云海信息技术有限公司 Data processing method and system, electronic equipment and storage medium
CN110784225A (en) * 2018-07-31 2020-02-11 华为技术有限公司 Data compression method, data decompression method, related device, electronic equipment and system
CN109104199A (en) * 2018-08-29 2018-12-28 重庆物奇科技有限公司 Coding method, interpretation method and application based on huffman coding
CN109120273A (en) * 2018-08-29 2019-01-01 重庆物奇科技有限公司 Code device, code translator and system based on huffman coding
CN109672923B (en) * 2018-12-17 2021-07-02 龙迅半导体(合肥)股份有限公司 Data processing method and device
CN113497627A (en) * 2020-03-20 2021-10-12 华为技术有限公司 Data compression and decompression method, device and system
JP7549824B2 (en) 2020-12-04 2024-09-12 国立大学法人電気通信大学 COMMUNICATION SYSTEM, COMMUNICATION METHOD, AND PROGRAM
CN113726341B (en) * 2021-08-25 2023-09-01 杭州海康威视数字技术股份有限公司 Data processing method and device, electronic equipment and storage medium
CN113704206B (en) * 2021-10-29 2022-02-22 苏州浪潮智能科技有限公司 Metadata processing method and device, electronic equipment and storage medium

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5422119A (en) * 1977-07-20 1979-02-19 Nec Corp Forecasting encoder/decoder
JPS6329362A (en) * 1986-07-22 1988-02-08 Hitachi Ltd Time axis fluctuation correcting circuit for video signal reproducing device
FR2602936B1 (en) * 1986-08-13 1988-12-02 Trt Telecom Radio Electr DIFFERENTIAL MODULATION BY CODED PULSE CODING DEVICE, ASSOCIATED DECODING DEVICE, AND TRANSMISSION SYSTEM COMPRISING AT LEAST ONE SUCH CODING OR DECODING DEVICE
DE69031638T2 (en) * 1989-05-19 1998-03-19 Canon Kk System for the transmission of image information
JPH0358585A (en) * 1989-07-26 1991-03-13 Fujitsu Ltd Sub sample high-speed dpcm encoding and transmission system
GB8921319D0 (en) * 1989-09-21 1989-11-08 British Broadcasting Corp Digital coder
GB8929152D0 (en) * 1989-12-22 1990-02-28 Gen Electric A digital augmentation system for actv-ii
US5313471A (en) * 1991-02-26 1994-05-17 Matsushita Electric Industrial Co., Ltd. Error concealing method
US5455629A (en) * 1991-02-27 1995-10-03 Rca Thomson Licensing Corporation Apparatus for concealing errors in a digital video processing system
JPH0556372A (en) * 1991-08-27 1993-03-05 Toshiba Corp Television receiver using dsp
EP0551979A3 (en) * 1992-01-14 1994-09-14 Matsushita Electric Ind Co Ltd High efficiency coding apparatus
JPH05292423A (en) * 1992-04-10 1993-11-05 Hitachi Ltd Television receiver
KR950009680B1 (en) * 1992-05-19 1995-08-25 주식회사금성사 Image decoder of image compression and decompression system
US5289577A (en) * 1992-06-04 1994-02-22 International Business Machines Incorporated Process-pipeline architecture for image/video processing
EP0574901A2 (en) * 1992-06-16 1993-12-22 Kabushiki Kaisha Toshiba Image signal processor
SG44005A1 (en) * 1992-12-11 1997-11-14 Philips Electronics Nv System for combining multiple-format multiple-source video signals
US5614952A (en) * 1994-10-11 1997-03-25 Hitachi America, Ltd. Digital video decoder for decoding digital high definition and/or digital standard definition television signals
JP3224465B2 (en) * 1993-12-22 2001-10-29 シャープ株式会社 Image coding device
JP3541413B2 (en) * 1994-01-31 2004-07-14 ソニー株式会社 Information signal transmission method and apparatus
EP0687111B1 (en) * 1994-06-06 2003-08-06 sci worx GmbH Method for coding and decoding a data stream
DE69535800D1 (en) * 1994-06-08 2008-09-11 Matsushita Electric Ind Co Ltd Image conversion device
KR0134483B1 (en) * 1994-06-14 1998-05-15 배순훈 Address correction circuit of a decoder
EP0692911B1 (en) * 1994-07-15 2000-03-08 Matsushita Electric Industrial Co., Ltd. Method of splicing MPEG encoded video
JPH0898105A (en) * 1994-09-29 1996-04-12 Toshiba Corp Television receiver
US5623311A (en) * 1994-10-28 1997-04-22 Matsushita Electric Corporation Of America MPEG video decoder having a high bandwidth memory
US5644361A (en) * 1994-11-30 1997-07-01 National Semiconductor Corporation Subsampled frame storage technique for reduced memory size
GB2296618B (en) * 1994-12-30 2003-03-26 Winbond Electronics Corp System and method for digital video decoding
KR100213048B1 (en) * 1995-09-29 1999-08-02 윤종용 Receiver having analog and digital video mode and receiving method thereof
KR0157570B1 (en) * 1995-11-24 1999-02-18 김광호 Decoder for mpeg 2 bit
US5825424A (en) * 1996-06-19 1998-10-20 Thomson Consumer Electronics, Inc. MPEG system which decompresses and recompresses image data before storing image data in a memory and in accordance with a resolution of a display device
US5818530A (en) * 1996-06-19 1998-10-06 Thomson Consumer Electronics, Inc. MPEG compatible decoder including a dual stage data reduction network
EP0817498B1 (en) * 1996-06-28 2001-08-22 STMicroelectronics S.r.l. MPEG-2 decoding with a reduced RAM requisite by ADPCM recompression before storing MPEG-2 decompressed data optionally after a subsampling algorithm
EP0945022B1 (en) * 1996-12-18 2003-02-26 Thomson Consumer Electronics, Inc. Efficient fixed-length block compression and decompression

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8762842B2 (en) 2004-02-09 2014-06-24 Samsung Electronics Co., Ltd. Information storage medium containing interactive graphics stream for change of AV data reproducing state, and reproducing method and apparatus thereof
US8856652B2 (en) 2004-02-09 2014-10-07 Samsung Electronics Co., Ltd. Information storage medium containing interactive graphics stream for change of AV data reproducing state, and reproducing method and apparatus thereof
RU2506714C1 (en) * 2005-07-22 2014-02-10 Мицубиси Электрик Корпорейшн Image encoder and image decoder, image encoding method and image decoding method

Also Published As

Publication number Publication date
EP0945001B1 (en) 2003-04-23
EP0945028A1 (en) 1999-09-29
KR100543132B1 (en) 2006-01-20
WO1998027734A1 (en) 1998-06-25
DE69716465T2 (en) 2003-02-20
KR100542146B1 (en) 2006-01-12
EP0945025A1 (en) 1999-09-29
EP0947092B1 (en) 2003-05-07
EP0945027A1 (en) 1999-09-29
AU5381198A (en) 1998-07-15
HK1087284A1 (en) 2006-10-06
WO1998027741A1 (en) 1998-06-25
EP0945022A1 (en) 1999-09-29
JP2001506453A (en) 2001-05-15
TW369774B (en) 1999-09-11
WO1998027720A1 (en) 1998-06-25
KR100563488B1 (en) 2006-03-27
AU5797498A (en) 1998-07-15
MY117533A (en) 2004-07-31
KR20000057375A (en) 2000-09-15
DE69721819T2 (en) 2003-11-20
DE69716467D1 (en) 2002-11-21
DE69720513T2 (en) 2003-11-13
BR9713747A (en) 2000-03-21
DE69716467T2 (en) 2003-02-20
CN1246233A (en) 2000-03-01
DE69719797T2 (en) 2003-08-14
WO1998027737A1 (en) 1998-06-25
JP2001506454A (en) 2001-05-15
KR20000057467A (en) 2000-09-15
EP0947105B1 (en) 2003-02-12
CN1149855C (en) 2004-05-12
HK1026551A1 (en) 2000-12-15
KR100542624B1 (en) 2006-01-12
CN1496130A (en) 2004-05-12
CN1516475A (en) 2004-07-28
KR100774494B1 (en) 2007-11-08
MY120436A (en) 2005-10-31
DE69721819D1 (en) 2003-06-12
EP0945029A1 (en) 1999-09-29
EP0945025B1 (en) 2002-10-16
CN100518319C (en) 2009-07-22
BR9714679A (en) 2000-10-03
CN1246247A (en) 2000-03-01
CN1246244A (en) 2000-03-01
MY118698A (en) 2005-01-31
JP4648377B2 (en) 2011-03-09
AU4601697A (en) 1998-07-15
DE69719070T2 (en) 2003-07-31
CN100341335C (en) 2007-10-03
AU4507097A (en) 1998-07-15
KR20000057300A (en) 2000-09-15
BR9714678A (en) 2000-10-03
CN1246250A (en) 2000-03-01
CN1153451C (en) 2004-06-09
TW358309B (en) 1999-05-11
EP0947105A1 (en) 1999-10-06
EP0947092A1 (en) 1999-10-06
HK1026323A1 (en) 2000-12-08
KR20000057376A (en) 2000-09-15
WO1998027743A1 (en) 1998-06-25
CN1153472C (en) 2004-06-09
JP2008271610A (en) 2008-11-06
CN1247003A (en) 2000-03-08
MY119023A (en) 2005-03-31
BR9713712A (en) 2000-02-08
CN1735207A (en) 2006-02-15
JP2001506456A (en) 2001-05-15
KR20000057466A (en) 2000-09-15
AU5527598A (en) 1998-07-15
JP4588122B2 (en) 2010-11-24
CN1246249A (en) 2000-03-01
JP3907706B2 (en) 2007-04-18
AU5523598A (en) 1998-07-15
BR9714679B1 (en) 2009-05-05
KR20000057442A (en) 2000-09-15
JP2008113458A (en) 2008-05-15
CN1172535C (en) 2004-10-20
JP2001506452A (en) 2001-05-15
CN1246234A (en) 2000-03-01
CN1153471C (en) 2004-06-09
DE69719070D1 (en) 2003-03-20
JP2001506834A (en) 2001-05-22
DE69719797D1 (en) 2003-04-17
JP2001506455A (en) 2001-05-15
DE69716465D1 (en) 2002-11-21
KR20000057301A (en) 2000-09-15
AU5698598A (en) 1998-07-15
CN1247669A (en) 2000-03-15
RU2217879C2 (en) 2003-11-27
JP2001526848A (en) 2001-12-18
CN1146246C (en) 2004-04-14
EP0945022B1 (en) 2003-02-26
EP0947103A1 (en) 1999-10-06
KR100549733B1 (en) 2006-02-07
MY119348A (en) 2005-05-31
CN1246245A (en) 2000-03-01
WO1998027739A1 (en) 1998-06-25
WO1998027740A1 (en) 1998-06-25
KR20000057468A (en) 2000-09-15
CN1250010C (en) 2006-04-05
KR100517993B1 (en) 2005-09-29
RU2215375C2 (en) 2003-10-27
WO1998027742A1 (en) 1998-06-25
HK1066133A1 (en) 2005-03-11
JP2001505386A (en) 2001-04-17
EP0945028B1 (en) 2003-04-02
CN1191720C (en) 2005-03-02
KR100510208B1 (en) 2005-08-26
TR199901359T2 (en) 1999-09-21
RU2204217C2 (en) 2003-05-10
WO1998027721A1 (en) 1998-06-25
CN1571518A (en) 2005-01-26
DE69721299D1 (en) 2003-05-28
KR100510207B1 (en) 2005-08-26
EP0947103B1 (en) 2002-10-16
DE69719365D1 (en) 2003-04-03
KR100552576B1 (en) 2006-02-16
KR20000057296A (en) 2000-09-15
WO1998027738A1 (en) 1998-06-25
EP0945001A1 (en) 1999-09-29
CN100423583C (en) 2008-10-01
AU5897398A (en) 1998-07-15
EP0945027B1 (en) 2003-03-12
EP0945029B1 (en) 2002-10-16
CN1245032C (en) 2006-03-08
TW366662B (en) 1999-08-11
JP2001506446A (en) 2001-05-15
EP0947104A1 (en) 1999-10-06
MY117030A (en) 2004-04-30
HK1026100A1 (en) 2000-12-01
CN1738428A (en) 2006-02-22
CN1139260C (en) 2004-02-18
DE69720513D1 (en) 2003-05-08
DE69721299T2 (en) 2003-11-06
KR20000057377A (en) 2000-09-15
JP4627812B2 (en) 2011-02-09
AU5381098A (en) 1998-07-15
JP2001506457A (en) 2001-05-15
CN1166214C (en) 2004-09-08
EP0947104B1 (en) 2002-11-13
CN1153452C (en) 2004-06-09
DE69719365T2 (en) 2003-10-16
BR9714678B1 (en) 2011-04-19
CN1246248A (en) 2000-03-01
JP3907705B2 (en) 2007-04-18
AU5698098A (en) 1998-07-15
MY119474A (en) 2005-05-31

Similar Documents

Publication Publication Date Title
RU2214066C2 (en) Memory architecture for multiple-format video- signal processor unit
HU224291B1 (en) Lower resolution hdtv receiver
US6900845B1 (en) Memory architecture for a multiple format video signal processor
CN101611621B (en) Video receiver providing video attributes with video data
US5889562A (en) Memory requirement reduction in a SQTV processor by ADPCM compression
EP0932977B1 (en) Apparatus and method for generating on-screen-display messages using field doubling
MXPA99005597A (en) Memory architecture for a multiple format video signal processor
EP0977435B1 (en) Method and apparatus for conveying picture information
MXPA99005601A (en) A multiple format video signal processor
JPH11298892A (en) Decoding device of encoded image and image display device
KR19990040179A (en) High definition television system using MP2's digital video data compression technology