DE69633711T2 - Isolierungshalbleiteranordnung mit hoher Durchbruchspannung und Verfahren zu ihrer Herstellung - Google Patents

Isolierungshalbleiteranordnung mit hoher Durchbruchspannung und Verfahren zu ihrer Herstellung Download PDF

Info

Publication number
DE69633711T2
DE69633711T2 DE69633711T DE69633711T DE69633711T2 DE 69633711 T2 DE69633711 T2 DE 69633711T2 DE 69633711 T DE69633711 T DE 69633711T DE 69633711 T DE69633711 T DE 69633711T DE 69633711 T2 DE69633711 T2 DE 69633711T2
Authority
DE
Germany
Prior art keywords
breakdown voltage
epitaxial layer
diffusion region
region
high breakdown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69633711T
Other languages
English (en)
Other versions
DE69633711D1 (de
Inventor
Tatsuhiko Nagatani
Tomohide Terashima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE69633711D1 publication Critical patent/DE69633711D1/de
Application granted granted Critical
Publication of DE69633711T2 publication Critical patent/DE69633711T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine Halbleitereinrichtung mit hoher Durchbruchspannung und speziell eine Halbleitereinrichtung, die einen Trennbereich hoher Durchbruchspannung hat, um einen Elementbereich niedriger Durchbruchspannung zu trennen, und betrifft ein Herstellungsverfahren dafür.
  • Die vorliegende Erfindung ist besonders nützlich für eine Halbleitereinrichtung, welche die Durchbruchspannung des Trennbereichs verstärkt, ohne die Charakteristiken bzw. Eigenschaften der Elemente in dem Elementbereich mit niedriger Durchbruchspannung zu beeinträchtigen.
  • Beschreibung des Standes der Technik
  • 12 zeigt eine Schnittansicht einer herkömmlichen Halbleitereinrichtung, die einen Trennbereich 16 hoher Durchbruchspannung und einen Elementbereich 17 niedriger Durchbruchspannung aufweist. Die herkömmliche Halbleitereinrichtung weist auf: ein P– Halbleitersubstrat 1, einen vergrabenen n+ Diffusionsbereich 2, eine n– Epitaxieschicht 3, einen P– Diffusionsbereich 4, einen p+ Diffusionsbereich 5, einen n+ Diffusionsbereich 6, einen p+ Diffusionsbereich 7, einen n+ Diffusionsbereich 8, eine Polysiliziumelektrode 9, eine Elektrode 10 und eine Siliziumoxidschicht 11.
  • Die n– Epitaxieschicht 3 ist so ausgebildet, daß sie eine höhere Störstellenkonzentration als das P– Substrat 1 hat, und der P– Diffusionsbereich 4 ist so ausgebildet, daß er eine höhere Störstellenkonzentration als die n– Epitaxieschicht 3 hat. Außerdem ist der p+ Diffusionsbereich 5 so ausgebildet, daß er das Substrat 1 erreicht.
  • Der Trennbereich 16 hoher Durchbruchspannung hat die Funktion, eine hohe Spannung von einem Hochspannungsbereich zu trennen, der typischerweise rechts von dem Bereich 16 (in 12 nicht gezeigt) liegt. Elemente hoher Durchbruchspannung können jedoch manchmal in dem Trennbereich 16 integral ausgebildet sein. Der Elementbereich 17 mit niedriger Durchbruchspannung ist mit Elementen 18 niedriger Durchbruchspannung integral ausgebildet. Typischerweise umfassen die Elemente 18 niedriger Durchbruchspannung komplementäre Metalloxid-Halbleiter (CMOS, in 12 gezeigt) und Bipolar(BIP)-Elemente, während Elemente hoher Durchbruchspannung in dem Trennbereich 16 Elemente aufweisen, die eine "Resurf"-Technologie nutzen (vgl. z. B. US-PS 4 292 642 ).
  • Ein Problem bei der oben beschriebenen herkömmlichen Konfiguration besteht darin, daß bei Anwendung der Resurf-Technologie zum Erhalten einer hohen Durchbruchspannung das Produkt aus der Dicke der Epitaxieschicht 3 (Einheit: cm) und ihrer Störstellenkonzentration (Einheit: cm–3) 9,0 × 1011 (Einheit: cm–2) oder kleiner sein muß.
  • Wenn der Trennbereich 16 hoher Durchbruchspannung und der Elementbereich 17 niedriger Durchbruchspannung gleichzeitig innerhalb des Dickenbereichs der Epitaxieschicht 3 unter einer solchen Einschränkung gebildet werden, können die Eigenschaften des Elements 18 niedriger Durchbruchspannung nachteilig beeinflußt werden.
  • 13 zeigt eine Korrelation zwischen einer Durchbruchspannung des Trennbereichs 16 hoher Durchbruchspannung und des Elements 18 niedriger Durchbruchspannung der herkömmlichen Ausbildung sowie der Dicke der Epitaxieschicht 3. Die Abszisse (d. h. die X-Achse) repräsentiert die Dicke der Epitaxieschicht 3, und die Ordinate (d. h. die Y-Achse) repräsentiert einen Wert der niedrigen und der hohen Durchbruchspannung.
  • Wie 13 zeigt, sollte die Dicke der Epitaxieschicht 3 etwas dünner sein, um den Charakteristiken des Trennbereichs hoher Durchbruchspannung oder des Elements hoher Durchbruchspannung vollkommen zu genügen. Umgekehrt zeigt eine zweite Kurvenschar in 13, daß die Epitaxieschicht 3 etwas dicker sein sollte, um die Charakteristiken des Elements niedriger Durchbruchspannung zu gewährleisten.
  • Diese miteinander in Konflikt stehenden Durchbruchbeziehungen können zu dem Problem führen, daß dann, wenn die Dicke der Epitaxieschicht 3 dünner ausgebildet ist, um den Charakteristiken des Trennbereichs hoher Durchbruchspannung oder des Elements hoher Durchbruchspannung vollkommen zu genügen, der P– Diffusionsbereich 4, der eine hintere P– Gateschicht eines n-Kanal-MOS-Transistors wird, ein Durchgreifen erfährt, so daß die Durchbruchspannung des n-Kanal-MOS-Transistors verringert wird. Es ist also erforderlich, die Epitaxieschicht 3 in gewissem Maß dicker zu machen, um den Charakteristiken des Elements niedriger Durchbruchspannung zu genügen.
  • Infolgedessen sollte die Dicke der Epitaxieschicht 3 innerhalb eines sehr engen Bereichs gesteuert werden, weil es in dem Elementbereich 17 niedriger Durchbruchspannung notwendig ist, die Dicke der effektiven Epitaxieschicht 3 zu gewährleisten, so daß eine Charakteristik des Elements 18 nicht nachteilig beeinflußt wird, und das "Floating-up" auszuschließen, das durch den vergrabenen n+ Diffusionsbereich 2 in dem Trennbereich 16 hoher Durchbruchspannung verursacht wird, und eine ausreichende Dicke aufrechtzuerhalten, um den Resurf-Effekt zu zeigen.
  • Bei der herkömmlichen Halbleitereinrichtung mit einem Trennbereich hoher Durchbruchspannung und einem Elementbereich niedriger Durchbruchspannung ist es somit schwierig, einen Trennbereich hoher Durchbruchspannung mit ausreichender Trennung der Durchbruchspannung zu erhalten und gleichzeitig die Charakteristiken des Elements 18 niedriger Durchbruchspannung nicht zu beeinträchtigen.
  • Eine weitere Halbleitereinrichtung ist in der US-A- 4 589 004 angegeben.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Eine Aufgabe der vorliegenden Erfindung ist daher die Angabe einer neuen Einrichtung und eines neuen Verfahrens zum Herstellen der Einrichtung, mit denen die oben angegebenen Einschränkungen vorhandener Einrichtungen und Herstellungsverfahren überwunden wird.
  • Es ist eine weitere Aufgabe der Erfindung, eine Halbleitereinrichtung anzugeben, die einen Trennbereich hoher Durchbruchspannung und einen Elementbereich niedriger Durchbruchspannung aufweist, wobei der Trennbereich hoher Durchbruchspannung eine ausreichende Trennung der hohen Durchbuchspannung hat, jedoch die Charakteristiken eines Elements niedriger Durchbruchspannung in dem Elementbereich niedriger Durchbruchspannung nicht beeinträchtigt, und ferner ein Herstellungsverfahren dafür anzugeben.
  • Diese Aufgaben werden mit einer Halbleitereinrichtung gemäß Anspruch 1 und einem Verfahren gemäß Anspruch 2 gelöst. Alle nachstehend folgenden Erläuterungen sollen innerhalb dieser Einschränkung interpretiert werden.
  • Zur Lösung der vorstehenden und weiterer Aufgaben wird eine Halbleitereinrichtung angegeben, bei der ein vergrabener Diffusionsbereich eines zweiten Leitfähigkeitstyps (bevorzugt Typ n+) in einem Teil eines Halbleitersubstrats eines ersten Leitfähigkeitstyps (bevorzugt Typ P–) gebildet ist. Eine Epitaxieschicht des zweiten Leitfähigkeitstyps (bevorzugt Typ n–) ist in Kontakt mit dem Halbleitersubstrat und dem vergrabenen Diffusionsbereich gebildet.
  • Ein Trennbereich hoher Durchbruchspannung ist in der Epitaxieschicht gebildet und steht in Kontakt mit dem Halbleitersubstrat. Ein Elementbereich niedriger Durchbruchspannung ist auf der Epitaxieschicht gebildet. Bei dieser Konfiguration ist eine Dicke der Epitaxieschicht, die in Kontakt mit dem Halbleitersubstrat gebildet ist, dünner als dort, wo die Epitaxieschicht in Kontakt mit dem vergrabenen Diffusionsbereich gebildet ist.
  • Erstens weist eine Halbleitereinrichtung folgendes auf: ein Halbleitersubstrat eines ersten Leitfähigkeitstyps (bevorzugt Typ P–); einen vergrabenen Diffusionsbereich eines zweiten Leitfähigkeitstyps (bevorzugt Typ n+), der in einem Teil einer Primäroberfläche des Halbleitersubstrats gebildet ist; eine Epitaxieschicht vom zweiten Leitfähigkeitstyp (bevorzugt Typ n–), die in Kontakt mit dem Halbleitersubstrat und dem vergrabenen Diffusionsbereich gebildet ist, wobei eine Primäroberfläche eines Bereichs der Epitaxieschicht, der mit dem Halbleitersubstrat in Kontakt steht, mit einer Oxidschicht darauf gebildet wird und die Oxidschicht dann davon entfernt wird; einen Trennbereich hoher Durchbruchspannung, der auf der Epitaxieschicht gebildet ist, von der die Oxidschicht entfernt worden ist; und ein Element niedriger Durchbruchspannung, das auf einem Bereich der Epitaxieschicht gebildet ist, der mit dem vergrabenen Diffusionsbereich in Kontakt steht.
  • Zweitens weist eine Halbleitereinrichtung folgendes auf: ein Halbleitersubstrat eines ersten Leitfähigkeitstyps (bevorzugt Typ P–); einen vergrabenen Diffusionsbereich eines zweiten Leitfähigkeitstyps (bevorzugt Typ n+), der in einem Teil einer Primäroberfläche des Halbleitersubstrats gebildet ist; eine Epitaxieschicht vom zweiten Leitfähigkeitstyp (bevorzugt Typ n–), die in Kontakt mit dem Halbleitersubstrat und dem vergrabenen Diffusionsbereich gebildet ist, wobei eine Primäroberfläche der Epitaxieschicht, mit der ein Bereich der Epitaxieschicht mit dem Halbleitersubstrat in Kontakt steht, selektiv geätzt ist; einen Trennbereich hoher Durchbruchspannung, der auf der selektiv geätzten Epitaxieschicht gebildet ist; und ein Element niedriger Durchbruchspannung, das auf einem Bereich der Epitaxieschicht gebildet ist und mit dem vergrabenen Diffusionsbereich in Kontakt steht.
  • Drittens weist eine Halbleitereinrichtung folgendes auf: ein Halbleitersubstrat eines ersten Leitfähigkeitstyps (bevorzugt Typ P–); einen vergrabenen Diffusionsbereich eines zweiten Leitfähigkeitstyps (bevorzugt Typ n+), der in einem Teil einer Primäroberfläche des Halbleitersubstrats gebildet ist; eine Epitaxieschicht vom zweiten Leitfähigkeitstyp (bevorzugt Typ n–), die in Kontakt mit dem Halbleitersubstrat und dem vergrabenen Diffusionsbereich gebildet ist, wobei eine Primäroberfläche der Epitaxie schicht selektiv geätzt und mit einer darauf gebildeten Oxidschicht ausgebildet ist, wobei die Oxidschicht dann davon entfernt worden ist; einen Trennbereich hoher Durchbruchspannung, der auf der Epitaxieschicht gebildet ist, von der die Oxidschicht entfernt ist; und ein Element niedriger Durchbruchspannung, das auf einem Bereich der Epitaxieschicht gebildet ist, der mit dem vergrabenen Diffusionsbereich in Kontakt steht.
  • Gemäß einem weiteren Aspekt wird eine Halbleitereinrichtung angegeben, die ein Halbleitersubstrat eines ersten Leitfähigkeitstyps (bevorzugt Typ P–) und einen vergrabenen Diffusionsbereich eines zweiten Leitfähigkeitstyps (bevorzugt Typ n+), der in einem Teil einer Primäroberfläche des Halbleitersubstrats gebildet ist, aufweist. Eine Epitaxieschicht vom zweiten Leitfähigkeitstyp (bevorzugt Typ n–) ist in Kontakt mit dem Halbleitersubstrat und dem vergrabenen Diffusionsbereich gebildet. Ein Trennbereich hoher Durchbruchspannung ist auf einem Bereich der Epitaxieschicht, der mit dem Halbleitersubstrat in Kontakt steht, gebildet. Ein Elementbereich niedriger Durchbruchspannung ist auf einem anderen Bereich der Epitaxieschicht, der mit dem vergrabenen Diffusionsbereich in Kontakt steht, gebildet. Bei dieser Konfiguration wird verhindert, daß der vergrabene Diffusionsbereich in die Epitaxieschicht floatet (oder nach oben in sie gelangt).
  • Eine Halbleitereinrichtung weist folgendes auf: ein Halbleitersubstrat eines ersten Leitfähigkeitstyps (bevorzugt Typ P–); einen vergrabenen Diffusionsbereich eines zweiten Leitfähigkeitstyps (bevorzugt Typ n+), der in einem Teil einer Primäroberfläche des Halbleitersubstrats gebildet ist; eine undotierte Epitaxieschicht, die in Kontakt mit dem Halbleitersubstrat und der vergrabenen Diffusionsschicht gebildet ist; eine dotierte Epitaxieschicht vom zweiten Leitfähigkeitstyp (bevorzugt Typ n–), die in Kontakt mit der undotierten Epitaxieschicht gebildet ist; einen Trennbereich hoher Durchbruchspannung, der auf der dotierten Epitaxieschicht in Fortsetzung von einem Bereich der undotierten Epitaxieschicht, die mit dem Halbleitersubstrat in Kontakt steht, gebildet ist; und ein Element niedriger Durchbruchspannung, das auf einer Primäroberfläche der dotierten Epitaxieschicht in Fortsetzung von einem Bereich der undotierten Epitaxieschicht, der mit dem vergrabenen Diffusionsbereich in Kontakt steht, gebildet ist.
  • Bei dieser Implementierung ist die Störstellenkonzentration der undotierten Epitaxieschicht bevorzugt ein fünftel oder weniger als diejenige der dotierten Epitaxieschicht vom zweiten Leitfähigkeitstyp (bevorzugt Typ n–).
  • Eine Halbleitereinrichtung weist folgendes auf: ein Halbleitersubstrat eines ersten Leitfähigkeitstyps (bevorzugt Typ P–); einen vergrabenen Diffusionsbereich eines zweiten Leitfähigkeitstyps (bevorzugt Typ n+), der in einem Teil einer Primäroberfläche des Halbleitersubstrats gebildet ist; eine Epitaxieschicht vom ersten Leitfähigkeitstyp (bevorzugt Typ P–), die in Kontakt mit dem Halbleitersubstrat und der vergrabenen Diffusionsschicht gebildet ist; eine Epitaxieschicht vom zweiten Leitfähigkeitstyp (bevorzugt Typ n–), die in Kontakt mit der Epitaxieschicht vom ersten Leitfähigkeitstyp gebildet ist; einen Trennbereich hoher Durchbruchspannung, der auf der Epitaxieschicht vom zweiten Leitfähigkeitstyp als Fortsetzung von einem Bereich der Epitaxieschicht vom ersten Leitfähigkeitstyp, die mit dem Halbleitersubstrat in Kontakt steht, gebildet ist; und ein Element niedriger Durchbruchspannung, das auf einer Primäroberfläche der Epitaxieschicht vom zweiten Leitfähigkeitstyp als Fortsetzung von einem Bereich der Epitaxieschicht vom ersten Leitfähigkeitstyp, die mit dem vergrabenen Diffusionsbereich in Kontakt steht, gebildet ist.
  • Eine Halbleitereinrichtung weist folgendes auf: ein Halbleitersubstrat eines ersten Leitfähigkeitstyps (bevorzugt Typ P–) mit einer Primäroberfläche, in die Störstellen vom ersten Leitfähigkeitstyp implantiert sind; einen vergrabenen Diffusionsbereich eines zweiten Leitfähigkeitstyps (bevorzugt Typ n+), der in einem Teil der Primäroberfläche des Halbleitersubstrats gebildet ist, wobei Störstellen des ersten Leitfähigkeitstyps in die Primäroberfläche des vergrabenen Diffusionsbereichs implantiert sind; eine Epitaxieschicht vom zweiten Leitfähigkeitstyp, die auf der Primäroberfläche des Halbleitersubstrats, in welche die Störstellen vom ersten Leitfähigkeitstyp (bevorzugt Typ P–) implantiert sind, und auf dem vergrabenen Diffusionsbereich gebildet ist; einen Trennbereich hoher Durchbruchspannung, der auf der Primäroberfläche eines Bereichs der Epitaxieschicht, der mit dem Halbleitersubstrat in Kontakt steht, gebildet ist; und ein Element niedriger Durchbruchspannung, das auf der Primäroberfläche eines Bereichs der Epitaxieschicht, der mit dem vergrabenen Diffusionsbereich in Kontakt steht, gebildet ist.
  • Bei dieser Implementierung beträgt die Störstellenkonzentration der Epitaxieschicht vom zweiten Leitfähigkeitstyp bevorzugt das Zehnfache oder weniger als das Zehnfache derjenigen des Halbleitersubstrats.
  • Eine Halbleitereinrichtung weist folgendes auf: ein Halbleitersubstrat eines ersten Leitfähigkeitstyps (bevorzugt Typ P–); einen vergrabenen Diffusionsbereich eines zweiten Leitfähigkeitstyps (bevorzugt Typ n+), der durch Implantieren von Störstellen des zweiten Leitfähigkeitstyps in einem Teil einer Primäroberfläche des Halbleitersubstrats gebildet ist; eine Epitaxieschicht vom zweiten Leitfähigkeitstyp (bevorzugt Typ n–), die auf dem Halbleitersubstrat und der Primäroberfläche des vergrabenen Diffusionsbereichs gebildet ist; einen Trennbereich hoher Durchbruchspannung, der auf einem Bereich der Epitaxieschicht, der mit dem Halbleitersubstrat in Kontakt steht, gebildet ist; und ein Element niedriger Durchbruchspannung, das auf der Primäroberfläche eines Bereichs der Epitaxieschicht, der mit dem vergrabenen Diffusionsbereich in Kontakt steht, gebildet ist.
  • Eine andere Halbleitereinrichtung weist folgendes auf: ein Halbleitersubstrat eines ersten Leitfähigkeitstyps (bevorzugt Typ P–) und einen vergrabenen Diffusionsbereich eines zweiten Leitfähigkeitstyps (bevorzugt Typ n+), der in einem Teil einer Primäroberfläche des Halbleitersubstrats gebildet ist. Eine Epitaxieschicht des zweiten Leitfähigkeitstyps (bevorzugt Typ n–) ist in Kontakt mit dem Halbleitersubstrat und dem vergrabenen Diffusionsbereich gebildet. Ein Trennbereich hoher Durchbruchspannung ist in einem Bereich der Epitaxieschicht, der mit dem Halbleitersubstrat in Kontakt steht, gebildet.
  • Ein Störstellendiffusionsbereich des zweiten Leitfähigkeitstyps (bevorzugt Typ n–) ist auf einer Primäroberfläche der Epitaxieschicht, die mit dem vergrabenen Diffusionsbereich in Kontakt steht, gebildet. Ein Element niedriger Durchbruchspannung ist auf einer Primäroberfläche des Störstellendiffusionsbereichs gebildet.
  • Eine weitere Halbleitereinrichtung weist folgendes auf: ein Halbleitersubstrat eines ersten Leitfähigkeitstyps (bevorzugt Typ P–) und einen ersten vergrabenen Diffusionsbereich eines zweiten Leitfähigkeitstyps (bevorzugt Typ n+), der in einem ersten Teil einer Primäroberfläche des Halbleitersubstrats gebildet ist. Ein zweiter vergrabener Diffusionsbereich des zweiten Leitfähigkeitstyps (bevorzugt Typ n–) ist in einem zweiten Teil der Primäroberfläche des Halbleitersubstrats gebildet und hat eine Störstellenkonzentration, die niedriger als diejenige des ersten vergrabenen Diffusionsbereichs ist.
  • Eine Epitaxieschicht des zweiten Leitfähigkeitstyps (bevorzugt Typ n–) ist in Kontakt mit dem Halbleitersubstrat, dem ersten vergrabenen Diffusionsbereich und dem zweiten vergrabenen Diffusionsbereich gebildet. Ein Trennbereich hoher Durchbruchspannung ist auf einem Bereich der Epitaxieschicht, der mit dem Halbleitersubstrat und dem ersten vergrabenen Diffusionsbereich in Kontakt steht, gebildet. Ein Element niedriger Durchbruchspannung ist auf einem Bereich einer Primäroberfläche der Epitaxieschicht, der mit dem zweiten vergrabenen Diffusionsbereich in Kontakt steht, gebildet.
  • Die Halbleitereinrichtung gemäß noch einem anderen Aspekt weist ein Halbleitersubstrat eines ersten Leitfähigkeitstyps (bevorzugt Typ P–) und einen ersten vergrabenen Diffusionsbereich eines zweiten Leitfähigkeitstyps (bevorzugt Typ n+), der in einem Teil der Primäroberfläche des Halbleitersubstrats gebildet ist, auf. Ein zweiter vergrabener Diffusionsbereich des zweiten Leitfähigkeitstyps (bevorzugt Typ n–) ist in einem Teil der Primäroberfläche des Halbleitersubstrats gebildet und hat eine niedrigere Störstellenkonzentration als der erste vergrabene Diffusionsbereich. Eine Epitaxieschicht des zweiten Leitfähigkeitstyps (bevorzugt Typ n–) ist in Kontakt mit dem Halbleitersubstrat, dem ersten vergrabenen Diffusionsbereich und dem zweiten vergrabenen Diffusionsbereich gebildet.
  • Ein Trennbereich hoher Durchbruchspannung ist auf einem Bereich der Epitaxieschicht, der mit dem Halbleitersubstrat und dem ersten vergrabenen Diffusionsbereich in Kontakt steht, gebildet. Ein Störstellendiffusionsbereich des zweiten Leitfähigkeitstyps (bevorzugt Typ n–) ist auf einem Bereich einer Primäroberfläche der Epitaxieschicht gebildet, der mit dem zweiten vergrabenen Diffusionsbereich in Kontakt steht. Ein Element niedriger Durchbruchspannung ist auf einer Primäroberfläche des Störstellendiffusionsbereichs gebildet.
  • Gemäß einem Aspekt der vorliegenden Erfindung ist ein Multiplikationsprodukt aus einer Dicke einer Epitaxieschicht einer Halbleitereinrichtung, die den Trenn-Bereich hoher Durchbruchspannung aufweist, und einer Störstellenkonzentration der Epitaxieschicht (Einheit: cm–3) 9,0 × 1011 (Einheit: cm–2) oder kleiner.
  • Ein Verfahren zum Herstellen einer Halbleitereinrichtung gemäß einem anderen Aspekt weist die folgenden Schritte auf: Bilden eines vergrabenen Diffusionsbereichs eines zweiten Leitfähigkeitstyps (bevorzugt Typ n+) in einem Teil der Primäroberfläche eines Halbleitersubstrats eines ersten Leitfähigkeitstyps (bevorzugt Typ P–). Eine Epitaxieschicht des zweiten Leitfähigkeitstyps (bevorzugt Typ n–) wird in Kontakt mit dem Halbleitersubstrat und dem vergrabenen Diffusionsbereich gebildet, und eine Oxidschicht wird selektiv auf einem Bereich einer Primäroberfläche eines Bereichs der Epitaxieschicht, der mit dem Halbleitersubstrat in Kontakt steht, gebildet, und dann wird das Oxid davon entfernt.
  • Ein Trennbereich hoher Durchbruchspannung wird in der Epitaxieschicht in einem Bereich gebildet, der mit dem Halbleitersubstrat in Kontakt steht und von dem die Oxidschicht entfernt ist. Ein Element niedriger Durchbruchspannung wird auf der Primäroberfläche der Epitaxieschicht in einem Bereich der Schicht, der mit dem vergrabenen Diffusionsbereich in Kontakt steht, gebildet.
  • Ein Verfahren zum Herstellen einer Halbleitereinrichtung gemäß einem anderen Aspekt weist die folgenden Schritte auf: Bilden eines vergrabenen Bereichs eines zweiten Leitfähigkeitstyps (bevorzugt Typ n+) in einem Teil einer Primäroberfläche eines Halbleitersubstrats eines ersten Leitfähigkeitstyps (bevorzugt Typ P–). Eine Epitaxieschicht des zweiten Leitfähigkeitstyps (bevorzugt Typ n–) wird in Kontakt mit dem Halbleitersubstrat und dem vergrabenen Diffusionsbereich gebildet, und eine Primäroberfläche der Epitaxieschicht in einem Bereich der Schicht, der mit dem Halbleitersubstrat in Kontakt steht, wird selektiv geätzt.
  • Ein Trennbereich hoher Durchbruchspannung wird in der Epitaxieschicht gebildet, die mit dem Halbleitersubstrat in Kontakt steht und selektiv geätzt wird. Ein Element niedriger Durchbruchspannung wird auf der Primäroberfläche der Epitaxieschicht in einem Bereich der Schicht gebildet, der mit dem vergrabenen Diffusionsbereich in Kontakt steht.
  • Ein Verfahren zum Herstellen einer Halbleitereinrichtung gemäß einem anderen Aspekt weist die folgenden Schritte auf: Bilden eines vergrabenen Diffusionsbereichs eines zweiten Leitfähigkeitstyps (bevorzugt Typ n+) in einem Teil einer Primäroberfläche eines Halbleitersubstrats eines ersten Leitfähigkeitstyps (bevorzugt Typ P–). Eine Epitaxieschicht des zweiten Leitfähigkeitstyps (bevorzugt Typ n–) wird in Kontakt mit dem Halbleitersubstrat und dem vergrabenen Diffusionsbereich gebildet, und eine Primäroberfläche eines Bereichs der Epitaxieschicht in Kontakt mit dem Halbleitersubstrat wird selektiv geätzt.
  • Eine Oxidschicht wird selektiv auf der Primäroberfläche eines Bereichs der Epitaxieschicht, der mit dem Halbleitersubstrat in Kontakt steht, gebildet, und dann wird die Schicht entfernt. Ein Trennbereich hoher Durchbruchspannung wird in der Epitaxieschicht in dem Bereich gebildet, der mit dem Halbleitersubstrat in Kontakt steht und von dem die Oxidschicht entfernt ist. Ein Element niedriger Durchbruchspannung wird auf der Primäroberfläche eines Bereichs der Epitaxieschicht in Kontakt mit dem vergrabenen Diffusionsbereich gebildet.
  • Ein Verfahren zum Herstellen einer Halbleitereinrichtung gemäß einem anderen Aspekt weist die folgenden Schritte auf: Bilden eines vergrabenen Diffusionsbereichs eines zweiten Leitfähigkeitstyps (bevorzugt Typ n+) in einem Teil einer Primäroberfläche eines Halbleitersubstrats eines ersten Leitfähigkeitstyps (bevorzugt Typ P–). Eine undotierte Epitaxieschicht wird in Kontakt mit dem Halbleitersubstrat und dem vergrabenen Diffusionsbereich gebildet.
  • Eine Epitaxieschicht des zweiten Leitfähigkeitstyps (bevorzugt Typ n–) wird in Kontakt mit der undotierten Epitaxieschicht gebildet. Ein Bereich hoher Durchbruchspannung wird in der Epitaxieschicht des zweiten Leitfähigkeitstyps in Fortsetzung von der undotierten Epitaxieschicht in einem Bereich, der mit dem Halbleitersubstrat in Kontakt steht, gebildet.
  • Ein Element niedriger Durchbruchspannung wird auf der Primäroberfläche der Epitaxieschicht des zweiten Leitfähigkeitstyps in Fortsetzung von der undotierten Epitaxieschicht in einem Bereich, der mit dem vergrabenen Diffusionsbereich in Kontakt steht, gebildet. Bevorzugt ist die Störstellenkonzentration der undotierten Epitaxieschicht ein fünftel oder weniger derjenigen der Epitaxieschicht des zweiten Leitfähigkeitstyps (bevorzugt Typ n–).
  • Ein Verfahren zum Herstellen einer Halbleitereinrichtung gemäß einem anderen Aspekt weist die folgenden Schritte auf: Bilden eines vergrabenen Diffusionsbereichs eines zweiten Leitfähigkeitstyps (bevorzugt Typ n+) in einem Teil einer Primäroberfläche eines Halbleitersubstrats eines ersten Leitfähigkeitstyps (bevorzugt Typ P–). Eine Epitaxieschicht eines ersten Leitfähigkeitstyps (bevorzugt Typ P–) wird in Kontakt mit dem Halbleitersubstrat und dem vergrabenen Diffusionsbereich gebildet. Eine Epitaxieschicht des zweiten Leitfähigkeitstyps (bevorzugt Typ n) wird in Kontakt mit der Epitaxieschicht des ersten Leitfähigkeitstyps gebildet.
  • Ein Trennbereich hoher Durchbruchspannung wird in der Epitaxieschicht des zweiten Leitfähigkeitstyps in Fortsetzung von der Epitaxieschicht des ersten Leitfähigkeitstyps in einem Bereich gebildet, der mit dem Halbleitersubstrat in Kontakt steht, und ein Element niedriger Durchbruchspannung wird auf einer Primäroberfläche der Epitaxieschicht des zweiten Leitfähigkeitstyps (bevorzugt Typ n–) in Fortsetzung von der Epitaxieschicht des ersten Leitfähigkeitstyps in einem Bereich gebildet, der mit dem vergrabenen Diffusionsbereich in Kontakt steht.
  • Ein Verfahren zum Herstellen einer Halbleitereinrichtung gemäß einem anderen Aspekt weist die folgenden Schritte auf: Bilden eines vergrabenen Diffusionsbereichs eines zweiten Leitfähigkeitstyps (bevorzugt Typ n+) in einem Teil einer Primäroberfläche eines Halbleitersubstrats eines ersten Leitfähigkeitstyps (bevorzugt Typ-P), und Störstellen des ersten Leitfähigkeitstyps (bevorzugt Typ P) werden in eine Primäroberfläche des Halbleitersubstrats und eine Primäroberfläche des vergrabenen Diffusionsbereichs implantiert.
  • Eine Epitaxieschicht des zweiten Leitfähigkeitstyps (bevorzugt Typ n) wird auf den Primäroberflächen des Halbleitersubstrats und des vergrabenen Diffusionsbereichs, in die Störstellen des ersten Leitfähigkeitstyps (bevorzugt Typ p) implantiert sind, gebildet. Ein Trennbereich hoher Durchbruchspannung wird in einem Bereich der Epitaxieschicht gebildet, der mit dem Halbleitersubstrat in Kontakt steht. Ein Element niedriger Durchbruchspannung wird auf der Primäroberfläche der Epitaxieschicht in einem Bereich gebildet, der mit dem vergrabenen Diffusionsbereich in Kontakt steht.
  • Bevorzugt beträgt die Störstellenkonzentration der Epitaxieschicht des zweiten Leitfähigkeitstyps das Zehnfache oder weniger derjenigen des Halbleitersubstrats des ersten Leitfähigkeitstyps (bevorzugt Typ P–).
  • Ein Verfahren zum Herstellen einer Halbleitereinrichtung gemäß einem anderen Aspekt weist die folgenden Schritte auf: Bilden eines vergrabenen Diffusionsbereichs eines zweiten Leitfähigkeitstyps (bevorzugt Typ n+) durch Implantieren von Störstellen des zweiten Leitfähigkeitstyps in einen Teil einer Primäroberfläche eines Halbleitersubstrats eines ersten Leitfähigkeitstyps (bevorzugt Typ P–).
  • Eine Epitaxieschicht des zweiten Leitfähigkeitstyps (bevorzugt Typ n–) wird auf einer Primäroberfläche des Halbleitersubstrats und einer Primäroberfläche des vergrabenen Diffusionsbereichs gebildet. Ein Trennbereich hoher Durchbruchspannung wird in der Epitaxieschicht in einem Bereich gebildet, der mit dem Halbleitersubstrat in Kontakt steht, und ein Element niedriger Durchbruchspannung wird auf der Primäroberfläche der Epitaxieschicht in einem Bereich gebildet, der mit dem vergrabenen Diffusionsbereich in Kontakt steht.
  • Ein Verfahren zum Herstellen einer Halbleitereinrichtung gemäß einem anderen Aspekt weist die folgenden Schritte auf: Bilden eines vergrabenen Diffusionsbereichs eines zweiten Leitfähigkeitstyps (bevorzugt Typ n+) in einem Teil einer Primäroberfläche eines Halbleitersubstrats eines ersten Leitfähigkeitstyps (bevorzugt Typ P–). Eine Epitaxieschicht des zweiten Leitfähigkeitstyps (bevorzugt Typ n–) wird in Kontakt mit dem Halbleitersubstrat und dem vergrabenen Diffusionsbereich gebildet.
  • Ein Trennbereich hoher Durchbruchspannung wird in der Epitaxieschicht in einem Bereich gebildet, der mit dem Halbleitersubstrat in Kontakt steht. Ein Störstellendiffusionsbereich des zweiten Leitfähigkeitstyps (bevorzugt Typ n) wird auf einer Primäroberfläche der Epitaxieschicht in einem Bereich in Fortsetzung von dem vergrabenen Diffusionsbereich gebildet, und ein Element niedriger Durchbruchspannung wird auf dem Störstellendiffusionsbereich gebildet.
  • Ein Verfahren zum Herstellen einer Halbleitereinrichtung gemäß einem anderen Aspekt weist die folgenden Schritte auf: Bilden eines ersten vergrabenen Diffusionsbereichs eines zweiten Leitfähigkeitstyps (bevorzugt Typ n–) in einem Teil einer Primäroberfläche eines Halbleitersubstrats eines ersten Leitfähigkeitstyps (bevorzugt Typ P–). Ein zweiter vergrabener Diffusionsbereich des zweiten Leitfähigkeitstyps (bevorzugt Typ n–) hat eine niedrigere Störstellenkonzentration als der erste vergrabene Diffusionsbereich und wird in einem Teil der Primäroberfläche des Halbleitersubstrats gebildet.
  • Eine Epitaxieschicht des zweiten Leitfähigkeitstyps wird in Kontakt mit dem Halbleitersubstrat, dem ersten vergrabenen Diffusionsbereich und dem zweiten vergrabenen Diffusionsbereich gebildet. Ein Trennbereich hoher Durchbruchspannung wird in einem Bereich der Epitaxieschicht, der mit dem Halbleitersubstrat und dem einen vergrabenen Diffusionsbereich in Kontakt steht, gebildet, und ein Element niedriger Durchbruchspannung wird auf einer Primäroberfläche eines Bereichs der Epitaxieschicht gebildet, der mit dem vergrabenen Diffusionsbereich in Kontakt steht.
  • Ein Verfahren zum Herstellen einer Halbleitereinrichtung gemäß einem anderen Aspekt weist die folgenden Schritte auf: Bilden eines ersten vergrabenen Diffusionsbereichs eines zweiten Leitfähigkeitstyps (bevorzugt Typ n–) in einem Teil einer Primäroberfläche eines Halbleitersubstrats eines ersten Leitfähigkeitstyps (bevorzugt Typ P–). Ein zweiter vergrabener Diffusionsbereich des zweiten Leitfähigkeitstyps, der eine niedrigere Störstellenkonzentration als der erste vergrabene Diffusionsbereich hat, wird in einem Teil einer Primäroberfläche des Halbleitersubstrats gebildet.
  • Eine Epitaxieschicht des zweiten Leitfähigkeitstyps wird in Kontakt mit dem Halbleitersubstrat, dem ersten vergrabenen Diffusionsbereich und dem zweiten vergrabenen Diffusionsbereich gebildet. Ein Trennbereich hoher Durchbruchspannung wird in der Epitaxieschicht in einem Bereich gebildet, der mit dem Halbleitersubstrat und dem ersten vergrabenen Diffusionsbereich in Kontakt steht. Ein Störstellendiffusionsbereich des zweiten Leitfähigkeitstyps wird auf einer Primäroberfläche eines Bereichs der Epitaxieschicht gebildet, der mit dem anderen vergrabenen Diffusionsbereich in Kontakt steht, und ein Element niedriger Durchbruchspannung wird auf dem Störstellendiffusionsbereich gebildet.
  • Gemäß einem anderen Aspekt der Herstellungsverfahren der vorliegenden Erfindung ist ferner das Multiplikationsprodukt aus der Dicke (Einheit: cm) eines Bereichs der Epitaxieschicht, der den Trennbereich hoher Durchbruchspannung bildet, und der Konzentration des Störstellenkonzentrationsbereichs der Epitaxieschicht (Einheit: cm–3) 9,0 × 1011 (Einheit: cm–2) oder kleiner.
  • Weitere Ziele, Merkmale und Vorteile der Erfindung ergeben sich im einzelnen aus der nachstehenden Beschreibung.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Das Verständnis der Erfindung und ihrer Vorteile ergibt sich aus der nachstehenden genauen Beschreibung in Verbindung mit den beigefügten Zeichnungen; in diesen zeigen:
  • 1 eine Schnittansicht einer Halbleitereinrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
  • 2(a) bis 2(c) ein Verfahren zum Herstellen einer Halbleitereinrichtung gemäß einer zweiten Ausführungsform der Erfindung;
  • 3(a) bis 3(c) ein Verfahren zum Herstellen einer Halbleitereinrichtung gemäß einer dritten Ausführungsform der Erfindung;
  • 4(a) bis 4(d) ein Verfahren zum Herstellen einer Halbleitereinrichtung gemäß einer vierten Ausführungsform der Erfindung;
  • 5 eine Schnittansicht einer Halbleitereinrichtung, die nicht gemäß der vorliegenden Erfindung ausgebildet ist;
  • 6 ein Verfahren zum Herstellen eines Halbleiters, das nicht gemäß der vorliegenden Erfindung ausgebildet ist;
  • 7(a) und 7(b) ein Verfahren zum Herstellen einer Halbleitereinrichtung, das nicht gemäß der vorliegenden Erfindung ausgebildet ist;
  • 8(a) und 8(b) ein Verfahren zum Herstellen einer Halbleitereinrichtung, das nicht gemäß der vorliegenden Erfindung ausgebildet ist;
  • 9 eine Schnittansicht einer Halbleitereinrichtung, die nicht gemäß der vorliegenden Erfindung ausgebildet ist;
  • 10 eine Schnittansicht einer Halbleitereinrichtung, die nicht gemäß der vorliegenden Erfindung ausgebildet ist;
  • 11 eine Schnittansicht einer Halbleitereinrichtung, die nicht gemäß der vorliegenden Erfindung ausgebildet ist;
  • 12 eine Schnittansicht einer herkömmlichen Halbleitereinrichtung;
  • 13 den Zusammenhang zwischen der Dicke einer Epitaxieschicht und dem Durchbruchspannungsverlauf einer Halbleitereinrichtung.
  • GENAUE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Die Erfindung wird im einzelnen beispielhaft unter Bezugnahme auf die beigefügten Zeichnungen beschrieben, in denen identische oder entsprechende Teile durchweg gleiche Bezugszeichen haben; insbesondere zeigt 1 eine Halbleitereinrichtung gemäß der ersten Ausführungsform der Erfindung.
  • Erste Ausführungsform
  • Wie 1 zeigt, weist die Halbleitereinrichtung dieser Ausführungsform folgendes auf: ein Halbleitereinrichtung 1 eines ersten Leitfähigkeitstyps (bevorzugt Typ P–) (im folgenden als "P– Substrat 1" bezeichnet); einen vergrabenen Diffusionsbereich 2 eines zweiten Leitfähigkeitstyps (bevorzugt Typ n+) (nachstehend als "vergrabener n+ Diffusionsbereich 2" bezeichnet), eine Epitaxieschicht 3 des zweiten Leitfähigkeitstyps (bevorzugt Typ n–) (nachstehend als "n– Epitaxieschicht 3" bezeichnet); einen Diffusionsbereich 4 des ersten Leitfähigkeitstyps (nachstehend als "P– Diffusionsbereich 4" bezeichnet); einen Diffusionsbereich 5 des ersten Leitfähigkeitstyps (bevorzugt Typ p+) (nachstehend als "p+ Diffusionsbereich 5" bezeichnet); einen Diffusionsbereich 6 des zweiten Leitfähigkeitstyps (nachstehend als "n+ Diffusionsbereich 6" bezeichnet); einen Diffusionsbereich 7 des ersten Leitfähigkeitstyps (bevorzugt Typ p+) (nachstehend als "p+ Diffusionsbereich 7" bezeichnet); einen Diffusionsbereich 8 des zweiten Leitfähigkeitstyps (nachstehend als "n+ Diffusionsbereich 8" bezeichnet); eine Polysiliziumelektrode 9, eine Elektrode 10 (z. B. eine Gate-Elektrode) und eine Feldoxidschicht 11 (Siliziumoxidschicht).
  • Die n– Epitaxieschicht 3 hat eine höhere Störstellenkonzentration als das P– Substrat 1, und der P– Diffusionsbereich 4 hat eine höhere Störstellenkonzentration als die n– Epitaxieschicht 3. Der p+ Diffusionsbereich 5 ist so ausgebildet, daß er das P– Substrat 1 erreicht.
  • Die Halbleitereinrichtung weist einen Trennbereich 16 hoher Durchbruchspannung und einen Elementbereich 17 niedriger Durchbruchspannung auf. Der Trennbereich 16 hoher Durchbruchspannung hat die Funktion, eine hohe Spannung von einem Bereich hoher Spannung (in 1 nicht gezeigt, würde aber rechts von dem Bereich 16 in 1 liegen) zu trennen. Trennelemente hoher Durchbruchspannung können jedoch manchmal integral in dem Trennbereich 16 ausgebildet sein.
  • Wenn beispielsweise ein Sourcebereich unter einer Primäroberfläche des p+ Diffusionsbereichs 5 gebildet ist, dient die Polysiliziumelektrode 9 als Gateelektrode. Außerdem ist auf dem Elementbereich 17 niedriger Durchbruchspannung mindestens ein Element 18 niedriger Durchbruchspannung ausgebildet.
  • Die Halbleitereinrichtung dieser Ausführungsform ist so ausgebildet, daß die Dicke der n– Epitaxieschicht 3 in dem Trennbereich 16 hoher Durchbruchspannung dünner ausgebildet ist, so daß sie einen Resurf-Effekt zeigt, während gleichzeitig die n– Epitaxieschicht 3 in dem Elementbereich 17 niedriger Durchbruchspannung mit einer Dicke ausgebildet ist, die erforderlich ist, um die Charakteristiken des Elements 18 niedriger Durchbruchspannung zu verbessern.
  • Mit einer solchen Struktur behält die n– Epitaxieschicht 3 in dem Elementbereich 17 niedriger Durchbruchspannung mit Sicherheit eine ausreichende Dicke für die Epitaxieschicht 3, auch wenn der vergrabene n+ Diffusionsbereich 2 in die Epitaxieschicht 3 floatet (hochsteigt). In dem Trennbereich 16 hoher Durchbruchspannung kann die n– Epitaxieschicht 3 auf eine geeignete Dicke eingestellt werden, indem der Resurf-Bedingung genügt wird, die durch die folgende Gleichung (1) dargestellt ist.
  • Das heißt, das Multiplikationsprodukt aus der Dicke der n– Epitaxieschicht 3, die den Trennbereich 16 hoher Durchbruchspannung bildet (Einheit: cm), und der Störstellenkonzentration des Bereichs 16 (Einheit: cm–3) wird auf 9,0 × 1011 (Einheit: cm–2) oder kleiner eingestellt. N × t1 ≤ 9,0 × 1011 cm–2 Gleichung 1wobei:
    N: Störstellenkonzentration der Epitaxieschicht 3 des zweiten Leitfähigkeitstyps (Einheit: cm–3)
    t1: Dicke der Epitaxieschicht 3 des zweiten Leitfähigkeitstyps (Einheit: cm).
  • Um ein spezifisches Beispiel zu nennen: Die Epitaxieschicht 3 hat eine Störstellenkonzentration von 1 × 1013 bis 1 × 1017 und wird auf eine Dicke von 3 bis 20 μm gezüchtet. In dem Trennbereich 16 hoher Durchbruchspannung ist die Dicke um etwa 0,5 bis 5 μm relativ zu dem Bereich von 3 bis 20 μm vermindert, um einen neuen Bereich von 0,5 bis 19,5 μm zu schaffen und so der Gleichung (1) zu genügen.
  • Bei dieser Anordnung kann die Epitaxieschicht 3 in dem Elementbereich 17 niedriger Durchbruchspannung und dem Trennbereich 16 hoher Durchbruchspannung unterschiedliche Dicken haben, um jeweils optimale Bedingungen zu schaffen. Außerdem kann der gesteuerte Dickenbereich der Epitaxieschicht 3 erweitert werden. Es ist somit möglich, einen Trennbereich 16 hoher Durchbruchspannung bereitzustellen, der imstande ist, eine ausreichende Trennung der Durchbruchspannung zu erzielen, ohne die Charakteristiken eines Elements niedriger Durchbruchspannung zu beeinträchtigen.
  • Typischerweise weist das Element 18 niedriger Durchbruchspannung CMOS- oder BIP-Elemente (npn-Transistor und Lpnp-Transistor) auf, während die Elemente hoher Durchbruchspannung die Resurf-Technologie verwenden. Dabei weisen die Elemente niedriger Durchbruchspannung auch CMOS-Elemente (NMOS-Transistor und PMOS-Transistor) vom 3 bis 40-V-Typ und BIP-Elemente vom 3 bis 40-V-Typ auf, und die Elemente mit hoher Durchbruch-spannung weisen DMOS-Elemente vom 50 bis 1200-V-Typ und IGBT-Elemente vom 50 bis 1200-V-Typ auf.
  • Funktionell wird das Element 18 niedriger Durchbruchspannung häufig zur Verarbeitung von Analog- und Digitalsignalen genutzt, während das Element 18 hoher Durch bruchspannung häufig in einer Endstufe verwendet wird, die eine hohe Durchbruchspannung erforderlich macht. Eingangs-/Ausgangsinformation wird von dem Element 18 niedriger Durchbruchspannung verarbeitet und schließlich von dem Element hoher Durchbruchspannung ausgegeben, um den Betrieb einer Last zu steuern.
  • Da eine normale integrierte Steuerschaltung (IC) den erforderlichen und ausreichenden Ausgangswert zum Treiben einer Last nicht liefern kann, wird für typische Anwendungsfälle wie Kraftfahrzeug-ICs, Industrie-ICs und Anzeigeröhren-ICs ein Element hoher Durchbruchspannung (DMOS, IGBT) oder dergleichen verwendet.
  • Zweite Ausführungsform
  • Die 2(a) bis 2(c) zeigen ein beispielhaftes Verfahren zum Herstellen einer Halbleitereinrichtung mit einer Struktur gemäß der in 1 gezeigten ersten Ausführungsform. Wie 2(a) zeigt, wird zuerst in dem P– Substrat 1 der vergrabene n+ Diffusionsbereich 2 gebildet, auf dem man die n– Epitaxieschicht 3 aufwachsen läßt. Die n– Epitaxieschicht 3 wird so gebildet, daß sie eine höhere Störstellenkonzentration als das P– Substrat 1 hat. Dann wird gemäß 2(b) der Trennbereich 16 hoher Durchbruchspannung mittels selektiver Oxidation dick oxidiert, um die Siliziumoxidschicht 19 zu bilden.
  • Anschließend wird, wie 2(c) zeigt, die Oxidschicht 19 mit Flußsäure oder dergleichen entfernt, um eine Vertiefung 20 zu bilden und die Primäroberfläche der n– Epitaxieschicht 3 tiefer zu legen, so daß der Bereich 16 eine andere Dicke der Epitaxieschicht 3 als der Elementbereich 17 niedriger Durchbruchspannung hat.
  • Somit ist die Dicke des Elementbereichs 17 niedriger Durchbruchspannung ausreichend, auch wenn der vergrabene n+ Diffusionsbereich 2 einen Bereich der Epitaxieschicht 3 zum Floaten bringt bzw. anhebt. In dem Trennbereich 16 hoher Durchbruchspannung wird die Epitaxieschicht 3 so gesteuert, daß ihre Dicke ausreichend ist, um den Resurf-Effekt zu zeigen.
  • Als spezifisches Beispiel der Halbleitereinrichtung hat die n– Epitaxieschicht 3 eine Störstellenkonzentration von 1 × 1013 bis 1 × 1017 und wird auf eine Dicke von 3 bis 20 μm gezüchtet. Die Oxidschicht 19 hat eine Dicke von 1 bis 10 μm. Wenn die Oxidschicht 19 entfernt wird, dann wird die Epitaxieschicht 3 um etwa 0,5 bis 5 μm eingeschliffen oder dünner gemacht. Die Dicke der Epitaxieschicht 3 nach Entfernen der Oxidschicht 19 liegt zwischen 0,5 und 19,5 μm, so daß die erforderliche Dicke erhalten wird, um der in Gleichung (1) beschriebenen Resurf-Bedingung zu genügen.
  • Dieses Herstellungsverfahren ergibt eine Dickendifferenz bei der n– Epitaxieschicht 3 in dem Elementbereich 17 niedriger Durchbruchspannung und dem Trennbereich 16 hoher Durchbruchspannung, so daß für diese Bereiche jeweils optimale Bedingungen erhalten werden. Außerdem kann der gesteuerte Dickenbereich für die n– Epitaxieschicht 3 erweitert werden. Es ist daher möglich, einen Trennbereich 16 hoher Durchbruchspannung herzustellen, der imstande ist, eine ausreichende Trennung der Durchbruchspannung zu erzielen, ohne die Charakteristiken des Elements 18 niedriger Durchbruchspannung zu beeinträchtigen.
  • Mit einem solchen Herstellungsverfahren können ferner nach Erkenntnissen der Erfinder das Element 18 niedriger Durchbruchspannung und der Trennbereich 16 hoher Durchbruchspannung, die jeweils gute Charakteristiken haben, unter Anwendung von Standard-Herstellungsverfahren für Bipolartransistoren und Bipolar-CMOS-Transistoren produziert werden.
  • Dritte Ausführungsform
  • Die 3(a) bis 3(c) zeigen ein anderes Herstellungsverfahren für eine Halbleitereinrichtung mit der in 1 gezeigten Struktur. Wie 3(a) zeigt, wird zuerst in dem P– Substrat 1 der vergrabene n+ Diffusionsbereich 2 gebildet, auf dem die n– Epitaxieschicht 3 gezüchtet wird. Die n– Epitaxieschicht 3 ist so ausgebildet, daß sie eine höhere Störstellenkonzentration als das P– Substrat 1 hat.
  • Dann wird, wie 3(b) zeigt, ein Resist 21 aufgebracht, und in dem Resist 21 wird in dem Trennbereich 16 hoher Durchbruchspannung eine Öffnung unter Anwendung eines Fotolithografieverfahrens gebildet. Anschließend wird die Epitaxieschicht 3 in dem Trennbereich 16 hoher Durchbruchspannung selektiv geätzt, um eine Vertiefung 20 zu bilden und dadurch die Primäroberfläche der n– Epitaxieschicht 3 in dem Bereich 16 tiefer zu legen, so daß sie eine andere Dicke als in dem Elementbereich 17 niedriger Durchbruchspannung hat.
  • Daher ist die Epitaxieschicht 3 in dem Elementbereich 17 niedriger Durchbruchspannung auch dann dicker, wenn der vergrabene n+ Diffusionsbereich 2 nach oben floatet bzw. gehoben wird. In dem Trennbereich 16 hoher Durchbruchspannung wird die Dicke der Epitaxieschicht 3 so gesteuert, daß sie mit der Resurf-Bedingung konsistent ist.
  • Dieses Herstellungsverfahren ergibt eine unterschiedliche Dicke der Epitaxieschicht 3 in dem Elementbereich 17 niedriger Durchbruchspannung und dem Trennbereich 16 hoher Durchbruchspannung, so daß optimale Bedingungen für diese jeweiligen Bereiche erzielt werden. Außerdem kann der gesteuerte Dickenbereich für die n– Epitaxieschicht 3 erweitert werden. Es ist somit möglich, einen Trennbereich 16 zu erzeugen, der hohes Trennvermögen für eine hohe Durchbruchspannung hat, ohne die Charakteristiken des Elements 18 niedriger Durchbruchspannung zu beeinträchtigen.
  • Mit einem solchen Herstellungsverfahren können ferner nach Erkenntnissen der Erfinder das Element 18 niedriger Durchbruchspannung mit guten Charakteristiken und der Trennbereich 16 hoher Durchbruchspannung unter Anwendung von Standard-Herstellungsverfahren für Bipolartransistoren und Bipolar-CMOS-Transistoren produziert werden.
  • Vierte Ausführungsform
  • Die 4(a) bis 4(d) zeigen ein weiteres Verfahren zum Herstellen einer Halbleitereinrichtung mit der in 1 gezeigten Struktur. Die vierte Ausführungsform ist eine Kombination der Herstellungsverfahren der zweiten und der dritten Ausführungsform. Wie in den 4(a) und 4(b) gezeigt ist, wird zuerst die n– Epitaxieschicht 3 gezüchtet, und der Resist 21 wird aufgebracht und an dem Trennbereich 16 hoher Durchbruchspannung durch einen fotolithografischen Prozeß selektiv geöffnet. Dann wird die Epitaxieschicht 3 in dem Trennbereich 16 hoher Durchbruchspannung selektiv geätzt, um eine Vertiefung 20 zu bilden und dadurch die Primäroberfläche der Epitaxieschicht 3 in diesem Bereich tieferzulegen.
  • Wie die 4(c) und 4(d) zeigen, wird anschließend die Vertiefung 20 in dem Trennbereich 16 hoher Durchbruchspannung durch selektive Oxidation dick oxidiert, um eine Oxidschicht 19 zu bilden. Dann wird die Oxidschicht 19 durch eine Lösung wie etwa Flußsäure (HF) entfernt, um die Vertiefung 20 noch tiefer zu machen und die Primäroberfläche noch mehr abzusenken, so daß die Epitaxieschicht 3 in dem Bereich 16 und in dem Elementbereich 17 niedriger Durchbruchspannung eine unterschiedliche Dicke hat.
  • Somit hat in dem Elementbereich 17 niedriger Durchbruchspannung die Epitaxieschicht 3 auch dann eine ausreichende Dicke, wenn der vergrabene n+ Diffusionsbereich 2 einen Bereich der Epitaxieschicht 3 nach oben floaten läßt (bzw. diesen hebt). In dem Trennbereich 16 hoher Durchbruchspannung wird die Dicke der Epitaxieschicht 3 so gesteuert, daß sie ausreicht, um den Resurf-Effekt zu zeigen.
  • Dieses Herstellungsverfahren ergibt einen solchen Dickenunterschied der Epitaxieschicht 3 in dem Elementbereich 17 niedriger Durchbruchspannung und dem Trennbereich 16 hoher Durchbruchspannung, daß für diese Bereiche jeweils optimale Bedingungen erhalten werden. Außerdem kann der gesteuerte Dickenbereich für die n– Epitaxieschicht 3 erweitert werden. Es ist somit möglich, einen Trennbereich hoher Durchbruchspannung zu produzieren, der imstande ist, eine ausreichende Trennfähigkeit für hohe Spannung zu erreichen, ohne die Eigenschaften oder Charakteristiken des Elements 18 niedriger Durchbruchspannung zu beeinträchtigen.
  • Mit einem solchen Herstellungsverfahren können ferner nach Erkenntnissen der Erfinder das Element 18 niedriger Durchbruchspannung mit guten Charakteristiken und Trennbereiche hoher Durchbruchspannung mit guten Charakteristiken unter Anwendung von Standard-Herstellungsverfahren für Bipolartransistoren und Bipolar-CMOS-Transistoren hergestellt werden.
  • Fünftes Beispiel
  • 5 ist eine Halbleitereinrichtung, die nicht in Übereinstimmung mit der vorliegenden Erfindung ausgebildet ist. Wie 5 zeigt, weist die Halbleitereinrichtung dieses Beispiels folgendes auf: ein P– Substrat 1, einen vergrabenen n+ Diffusionsbereich 2, eine n– Epitaxieschicht 3, einen P– Diffusionsbereich 4, einen p+ Diffusionsbereich 5, einen n+ Diffusionsbereich 6, einen p+ Diffusionsbereich 7, einen n+ Diffusionsbereich 8, eine Polysiliziumelektrode 9, eine Elektrode 10 und eine Siliziumoxidschicht 11.
  • Die n– Epitaxieschicht 3 hat eine höhere Störstellenkonzentration als das P– Substrat 1, und der P– Diffusionsbereich 4 hat eine höhere Störstellenkonzentration als die n– Epitaxieschicht 3. Außerdem ist der p+ Diffusionsbereich 5 so ausgebildet, daß er das P– Substrat 1 erreicht.
  • Die Halbleitereinrichtung weist einen Trennbereich 16 hoher Durchbruchspannung und einen Elementbereich 17 niedriger Durchbruchspannung auf. Der Trennbereich 16 hoher Durchbruchspannung hat die Funktion, eine hohe Spannung von einem Bereich hoher Spannung (in 1 nicht zu sehen, würde aber rechts von dem Bereich 16 in 5 liegen) zu trennen. Trennelemente hoher D können aber manchmal in dem Trennbereich 16 integral ausgebildet sein.
  • Ein Element 18 niedriger Durchbruchspannung ist in dem Elementbereich 17 niedriger Durchbruchspannung ausgebildet, wobei das Element 18 niedriger Durchbruchspannung CMOS- und BIP-Elemente aufweist, während das Element hoher Durchbruchspannung die Resurf-Technologie anwendet.
  • Bei diesem fünften Beispiel wird, wie 5 zeigt, ein Floaten (oder Heben) des vergrabenen n+ Diffusionsbereich nach oben in die Epitaxieschicht 3 unterdrückt. Anders ausgedrückt, es ist der Diffusionsbereich 2 in dem Substrat 1 versenkt, um das Eindringen des Diffusionsbereichs in die Epitaxieschicht 3 zu begrenzen. Somit ist die Oberseite des vergrabenen n+ Diffusionsbereichs im allgemeinen koplanar mit einer Primäroberfläche des Substrats 1. Dagegen zeigt die herkömmliche Halbleitereinrichtung von 12 den vergrabenen n+ Diffusionsbereich 2, bei dem ein Floaten nach oben in die n– Epitaxieschicht 3 nicht unterdrückt ist.
  • Daher kann die Dicke der n– Epitaxieschicht 3 in dem Elementbereich 17 niedriger Durchbruchspannung im Vergleich mit der herkömmlichen Einrichtung effektiv größer gemacht werden, wenn die Dicke der n– Epitaxieschicht 3 für beide Einrichtungen in dem Trennbereich 16 hoher Durchbruchspannung gleich gemacht wird. Wenn ferner die effektive Dicke der n– Epitaxieschicht 3 in dem Elementbereich 17 niedriger Durchbruchspannung für beide Einrichtungen gleich gemacht wird, kann die effektive Dicke der n– Epitaxieschicht 3 in dem Trennbereich 16 hoher Durchbruchspannung bei diesem Beispiel gegenüber der herkömmlichen Einrichtung verringert sein.
  • Mit einer solchen Anordnung ist es möglich, ein Floaten des vergrabenen n+ Diffusionsbereichs 2 nach oben in die n– Epitaxieschicht 3 zu verringern und sowohl für den Elementbereich 17 niedriger Durchbruchspannung als auch für den Trennbereich 16 hoher Durchbruchspannung optimale Dickenbedingungen zu schaffen. Außerdem kann der gesteuerte Dickenbereich für die n– Epitaxieschicht 3 erweitert werden.
  • Es ist also möglich, einen Trennbereich 16 hoher Durchbruchspannung herzustellen, der eine ausreichende Trennung der Durchbruchspannung erreichen kann, ohne die Charakteristiken des Elements 18 niedriger Durchbruchspannung zu beeinträchtigen.
  • Sechstes Beispiel
  • Die 6(a) bis 6(c) zeigen ein Beispiel eines Verfahrens zum Herstellen einer Halbleitereinrichtung mit der in 5 gezeigten Struktur. Wie 6(a) zeigt, wird zuerst auf einem P– Substrat 1 der vergrabene n+ Diffusionsbereich 2 gebildet, auf dem zu erst eine undotierte Epitaxieschicht 12 bis zu einer Dicke von beispielsweise mehreren μm gezüchtet wird. Dann erfolgt, wie 6(b) zeigt, das n– epitaxiale Aufwachsen unter gewünschten Bedingungen, um die n– Epitaxieschicht 3 zu bilden. Durch anschließende Wärmebehandlung nimmt jeder Bereich die in 6(c) gezeigte Topographie an.
  • Dabei wird in dem Elementbereich 17 niedriger Durchbruchspannung das Floaten des vergrabenen n+ Diffusionsbereichs 2 in die Epitaxieschicht 3 unterdrückt, weil die Epitaxieschicht 12 undotiert ist und somit eine niedrige Störstellenkonzentration hat. Da sich der vergrabene n+ Diffusionsbereich 2 im wesentlichen durch die undotierte Epitaxieschicht 12 erstreckt, um mit der Epitaxieschicht 3 in Kontakt zu sein, besteht in dem Elementbereich 17 niedriger Durchbruchspannung keine Gefahr für Bipolarelemente mit niedriger Durchbruchspannung. Im Fall von CMOS-Elementen wirkt sich außerdem eine Störstellenkonzentration, die von derjenigen in einem Oberflächenbereich der Epitaxieschicht 3 verschieden ist, nicht auf die Charakteristiken der CMOS-Elemente aus.
  • Da die Epitaxieschicht 12 undotiert ist und die niedrige Störstellenkonzentration hat, kann sie dünner als die herkömmliche Einrichtung ausgebildet sein, und somit wird die n– Epitaxieschicht 3 um die Dicke der undotierten Epitaxieschicht 12 dünner als bei der herkömmlichen Einrichtung. Anders ausgedrückt, es wird, wie 6 zeigt, ein Absinken der n– Epitaxieschicht 3 in dem Trennbereich 16 hoher Durchbruchspannung reduziert, weil der Bereich 2 nicht in die n– Epitaxieschicht eintritt. Da außerdem die effektive Dicke der Epitaxieschicht, die durch die Resurf-Bedingung beschränkt ist, nur die Dicke der n– Epitaxieschicht 3 ist, kann die Epitaxieschicht 3 ausreichend dünner gemacht werden.
  • In der Praxis ist es zwar unvermeidbar, daß die undotierte Epitaxieschicht 12 eine geringe Störstellenkonzentration erhält, es ist aber erwünscht, daß die Konzentration ein Fünftel (1/5) oder weniger der Störstellenkonzentration in der n– Epitaxieschicht 3 beträgt.
  • Da, wie beschrieben, die Dicke der n– Epitaxieschicht 3 in dem Elementbereich 17 niedriger Durchbruchspannung im wesentlichen so ausgebildet werden kann, daß sie die jeweilige Stapeldicke der Epitaxieschicht 3 und der Epitaxieschicht 12 ist, und die Dicke der Epitaxieschicht 3 in dem Trennbereich 16 hoher Durchbruchspannung nur die Dicke der Epitaxieschicht 3 ist, ist es möglich, ohne weiteres eine Dicke der Epitaxieschicht 3 zu erzielen, die den Charakteristiken sowohl des Elements 18 niedriger Durchbruchspannung als auch des Trennbereichs hoher Durchbruchspannung genügt.
  • Mit einem solchen Herstellungsverfahren ist es möglich, ein Floaten des vergrabenen n+ Diffusionsbereichs 2 nach oben in die n– Epitaxieschicht 3 zu reduzieren (d. h. ein Absinken der n– Epitaxieschicht 3 zu reduzieren) und die optimalen Dickenbedingungen sowohl für den Elementbereich 17 niedriger Durchbruchspannung als auch den Trennbereich 16 hoher Durchbruchspannung zu schaffen. Außerdem kann der gesteuerte Dickenbereich für die n– Epitaxieschicht 3 erweitert werden.
  • Es ist somit möglich, einen Trennbereich hoher Durchbruchspannung herzustellen, der eine ausreichende Trennung einer hohen Durchbruchspannung erreichen kann, ohne die Eigenschaften und Charakteristiken des Elements 18 niedriger Durchbruchspannung zu beeinträchtigen. Mit einem solchen Herstellungsverfahren können ferner nach Erkenntnissen der Erfinder das Element 18 niedriger Durchbruchspannung mit guten Charakteristiken und Trennbereiche hoher Durchbruchspannung mit guten Charakteristiken unter Anwendung von Standard-Herstellungsverfahren für Bipolartransistoren und Bipolar-CMOS-Elemente produziert werden.
  • Siebtes Beispiel
  • Das siebte Beispiel betrifft ein Verfahren zum Herstellen einer Halbleitereinrichtung mit der in 5 gezeigten Struktur. Dieses siebte Beispiel zeigt ein Verfahren, bei dem die undotierte Epitaxieschicht 12 durch eine P– Epitaxieschicht 13 in dem Herstellungsverfahren der 6(a) bis 6(c) ersetzt ist. Somit ist eine Figur zur Veranschaulichung des Herstellungsverfahrens gleich wie die 6(a) bis 6(c) des sechsten Beispiels.
  • Wie 6(a) zeigt, wird auf einem P– Substrat 1 der vergrabene n+ Diffusionsbereich 2 gebildet, auf dem die P– Epitaxieschicht 13 ursprünglich bis zu einer Dicke von beispielsweise mehreren μm gezüchtet wird. Dann erfolgt gemäß 6(b) das n– epitaxiale Aufwachsen unter gewünschten Bedingungen zur Bildung der n– Epitaxieschicht 3. Durch eine nachfolgende Wärmebehandlung nimmt jeder Bereich die in 6(c) gezeigte Topographie an.
  • Da die Epitaxieschicht 13 mit P– Störstellen dotiert ist, sinkt die n– Epitaxieschicht 3 weniger weit in das P– Substrat 1 in dem Trennbereich 16 hoher Durchbruchspannung ab. Da die effektive Dicke der n– Epitaxieschicht 3 unter der Resurf-Bedingung nur die Dicke der n– Epitaxieschicht 3 ist, wird die effektive Dicke der n– Epitaxieschicht 3 ausreichend dünn.
  • Außerdem wird in dem Elementbereich 17 niedriger Durchbruchspannung ein Floaten des vergrabenen n+ Diffusionsbereichs 2 nach oben in die P– Epitaxieschicht 12 unterdrückt. Der vergrabene n+ Diffusionsbereich 2 gelangt jedoch in Kontakt mit der n– Epitaxieschicht 3; dies hat aber keinen nachteiligen Einfluß auf Bipolarelemente, die in dem Bereich 17 niedriger Durchbruchspannung gebildet sind, und auch CMOS-Elemente werden nicht negativ beeinflußt.
  • Da, wie beschrieben, die effektive Dicke der n– Epitaxieschicht 3 in dem Elementbereich 17 niedriger Durchbruchspannung im wesentlichen zu der jeweiligen Stapeldicke der Epitaxieschicht 3 und der Epitaxieschicht 12 gemacht werden kann, aber die effektive Dicke der Epitaxieschicht in dem Trennbereich 16 hoher Durchbruchspannung diejenige der n– Epitaxieschicht 3 ist, kann ohne weiteres eine Dicke der Epitaxieschicht 3 erzielt werden, die den Charakteristiken sowohl des Elements 18 niedriger Durchbruchspannung als auch des Elements hoher Durchbruchspannung genügt.
  • Mit einem solchen Herstellungsverfahren ist es möglich, ein Floaten des vergrabenen n+ Diffusionsbereichs 2 in die n– Epitaxieschicht 3 zu verringern (d. h. ein Absinken der n– Epitaxieschicht 3 zu verringern) und die optimalen Bedingungen sowohl für den Elementbereich 17 niedriger Durchbruchspannung als auch den Trennbereich 16 hoher Durchbruchspannung bereitzustellen. Außerdem kann der gesteuerte Dickenbereich für die n– Epitaxieschicht 3 erweitert werden. Es ist somit möglich, einen Trennbereich hoher Durchbruchspannung herzustellen, der eine ausreichende Trennung einer hohen Durchbruchspannung erzielen kann, ohne daß die Charakteristiken des Elements 18 niedriger Durchbruchspannung beeinträchtigt werden.
  • Mit einem solchen Herstellungsverfahren können ferner nach Erkenntnissen der Erfinder das Element 18 niedriger Durchbruchspannung mit guten Charakteristiken und Trennbereiche hoher Durchbruchspannung mit guten Charakteristiken unter Anwendung der Standard-Herstellungsverfahren für Bipolartransistoren und Bipolar-CMOS-Elemente hergestellt werden.
  • Achtes Beispiel
  • Die 7(a) bis 7(b) zeigen ein anderes Verfahren zum Herstellen einer Halbleitereinrichtung mit der in 5 gezeigten Struktur. Wie 7(a) zeigt, wird zuerst in dem P– Substrat 1 ein vergrabener n+ Diffusionsbereich 2 gebildet. Dann werden vor dem epitaxialen Aufwachsen P– Störstellen, wie etwa Bor (B), in eine freiliegende Gesamtoberfläche des Substrats 1 und des Bereichs 2 implantiert, um eine Borimplantierungsschicht 22 zu bilden. Danach läßt man eine n– Epitaxieschicht 3 aufwachsen, wie 7(b) zeigt. Durch anschließende Wärmebehandlung nimmt jeder Bereich die in 7(b) gezeigte Topographie an.
  • Dabei wird in dem Elementbereich 17 niedriger Durchbruchspannung aufgrund des Vorhandenseins der Borimplantierungsschicht 22 ein Floaten des vergrabenen n+ Diffusionsbereichs 2 in die n– Epitaxieschicht 3 unterdrückt. Da der vergrabene n+ Diffusionsbereich 2 eine ausreichend hohe Störstellenkonzentration hat, wirkt sich in dem Elementbereich 17 niedriger Durchbruchspannung die Implantierung mit Bor nicht auf den Bereich 2 aus, der ein n+ Bereich bleibt.
  • Andererseits findet in dem Trennbereich 16 hoher Durchbruchspannung tatsächlich ein Absinken der Borimplantierungsschicht 22 in die n– Epitaxieschicht 3 statt, so daß die n– Epitaxieschicht 3 effektiv dünner wird. Somit kann die Dicke der n– Epitaxieschicht 3 in dem Trennbereich 16 hoher Durchbruchspannung nach Abschluß des Waferprozesses (in den 7(a) bis 7(b) gezeigt) dünner als eine herkömmliche Einrichtung gemacht werden, ohne daß der Elementbereich 17 niedriger Durchbruchspannung dadurch beeinträchtigt wird.
  • Die Menge an implantiertem Bor wird so eingestellt, daß die Bedingungen erfüllt sind, daß dann, wenn die n– Epitaxieschicht 3 schließlich nach Wunsch ausgebildet und der Waferprozeß abgeschlossen ist, kein Anstieg in einem Störstellenprofil der n– Epitaxieschicht 3 und der Borimplantierungsschicht 22 und des Substrats 1 bei eindimensionaler Betrachtung stattfindet.
  • Wenn dabei die Differenz der Konzentration in der n– Epitaxieschicht 3 und dem P– Substrat 1 zu groß ist, wird ein gewünschter Leistungseffekt nicht erhalten. Daher soll eine Störstellenkonzentration in der n– Epitaxieschicht 3 das Zehnfache oder weniger als diejenige in dem P– Substrat 1 sein.
  • Mit einem solchen Herstellungsverfahren ist es möglich, ein Floaten des vergrabenen n+ Diffusionsbereichs 2 in die n– Epitaxieschicht 3 zu verringern (d. h. ein Absinken der n– Epitaxieschicht 3 zu verringern) und die optimalen Bedingungen sowohl für den Elementbereich 17 niedriger Durchbruchspannung als auch den Trennbereich 16 hoher Durchbruchspannung zu bieten. Außerdem kann der gesteuerte Dickenbereich für die n– Epitaxieschicht 3 erweitert werden. Es ist somit möglich, einen Trennbereich hoher Durchbruchspannung herzustellen, der eine ausreichende Trennung einer hohen Durchbruchspannung erzielen kann, ohne daß die Charakteristiken des Elements 18 niedriger Durchbruchspannung beeinträchtigt werden.
  • Mit einem solchen Herstellungsverfahren können ferner nach Erkenntnissen der Erfinder das Element 18 niedriger Durchbruchspannung mit guten Charakteristiken und Trennbereiche hoher Durchbruchspannung mit guten Charakteristiken unter Anwendung der Standard-Herstellungsverfahren für Bipolartransistoren und Bipolar-CMOS-Elemente hergestellt werden.
  • Neuntes Beispiel
  • Die 8(a) bis 8(b) zeigen ein anderes Verfahren zum Herstellen einer Halbleitereinrichtung mit der in 5 gezeigten Struktur. Wie 8(a) zeigt, wird zuerst auf das P– Substrat 1 ein Resist 21 mit Öffnungen zur Bildung der vergrabenen n+ Diffusionsbereiche 2 aufgebracht. Dann werden n-leitende Störstellen, wie etwa Antimon (Sb), durch die Öffnungen mit hoher Energie implantiert, um die vergrabenen n+ Diffusionsbereiche 2 ziemlich tief unter der Primäroberfläche des P– Substrats 1 zu bilden.
  • Dann wird, wie 8(b) zeigt, der Resist 21 entfernt, und eine Epitaxieschicht 3 wird gezüchtet. Da der vergrabene n+ Diffusionsbereich 2 durch hochenergetische Implantierung gebildet ist, liegt in diesem Fall die resultierende maximale Störstellenkonzentration tief in dem P– Substrat 1 und nicht an der Primäroberfläche.
  • Ferner werden die n-leitenden Störstellen mit ausreichend hoher Energie implantiert, so daß dann, wenn die n– Epitaxieschicht 3 schließlich aufgewachsen ist, ein Floaten des vergrabenen n+ Diffusionsbereichs 2 nach oben in die n– Epitaxieschicht 3 verhindert wird und die so gebildete n– Epitaxieschicht 3 nicht nach unten in das P– Substrat 1 sinken kann.
  • Somit wird in dem Elementbereich 17 niedriger Durchbruchspannung der vergrabene n+ Diffusionsbereich 2 daran gehindert, nach oben zu der Epitaxieschicht 3 zu floaten, und es gibt keine verschlechternde Auswirkung auf den Bereich 17 oder das Element 18, da der vergrabene n+ Diffusionsbereich eine ausreichende Störstellenkonzentration hat. Dagegen wird in dem Trennbereich 16 hoher Durchbruchspannung ein Absinkeffekt der n– Epitaxieschicht 3 durch die Antimonimplantierung nicht unterdrückt, so daß die n– Epitaxieschicht 3 effektiv dünner gemacht wird.
  • Somit ist die n– Epitaxieschicht 3 in dem Trennbereich 16 hoher Durchbruchspannung nach Abschluß des Waferprozesses dünner als bei einer herkömmlichen Einrichtung, ohne daß der Elementbereich 17 niedriger Durchbruchspannung beeinträchtigt wird.
  • Mit einer solchen Anordnung kann die Dicke der Epitaxieschicht 3 bestimmt werden, ohne ein Floaten des vergrabenen n+ Diffusionsbereichs 2 nach oben in die n– Epitaxieschicht 3 zu berücksichtigen, so daß die Dicke der Epitaxieschicht 3 in dem Trennbereich 16 hoher Durchbruchspannung den Resurf-Effekt zeigt. Es wird dadurch möglich, auf einfache Weise eine gewünschte Dicke der Epitaxieschicht zu erreichen, die den Charakteristiken sowohl des Elements 18 niedriger Durchbruchspannung als auch des Elements in dem Bereich 16 hoher Durchbruchspannung genügt.
  • Mit einem solchen Herstellungsverfahren ist es möglich, ein Floaten des vergrabenen n+ Diffusionsbereichs 2 in die n– Epitaxieschicht 3 zu verringern (d. h. ein Absinken der n– Epitaxieschicht 3 zu verringern) und die optimalen Bedingungen sowohl für den Elementbereich 17 niedriger Durchbruchspannung als auch den Trennbereich 16 hoher Durchbruchspannung bereitzustellen. Außerdem kann der gesteuerte Dickenbereich für die n– Epitaxieschicht 3 erweitert werden.
  • Es ist somit möglich, einen Trennbereich hoher Durchbruchspannung herzustellen, der eine ausreichende Trennung einer hohen Durchbruchspannung erzielen kann, ohne daß die Charakteristiken des Elements 18 niedriger Durchbruchspannung beeinträchtigt werden. Mit einem solchen Herstellungsverfahren können ferner nach Erkenntnissen der Erfinder das Element 18 niedriger Durchbruchspannung mit guten Charakteristiken und Trennbereiche hoher Durchbruchspannung mit guten Charakteristiken unter Anwendung der Standard-Herstellungsverfahren für Bipolartransistoren und Bipolar-CMOS-Elemente hergestellt werden.
  • Zehntes Beispiel
  • 9 zeigt eine nicht der Erfindung entsprechende Halbleitereinrichtung. Wie 9 zeigt, weist die Halbleitereinrichtung dieses Beispiels folgendes auf: ein P– Substrat 1, einen vergrabenen n+ Diffusionsbereich 2, eine n– Epitaxieschicht 3, einen P– Diffusionsbereich 4, einen p+ Diffusionsbereich 5, einen n+ Diffusionsbereich 6, einen p+ Diffusionsbereich 7, einen n+ Diffusionsbereich 8, eine Polysiliziumelektrode 9, eine Elektrode 10 und eine Siliziumoxidschicht 11.
  • Die n– Epitaxieschicht 3 hat eine höhere Störstellenkonzentration als das P– Substrat 1, und der P– Diffusionsbereich 4 hat eine höhere Störstellenkonzentration als die n– Epitaxieschicht 3. Außerdem ist der p+ Diffusionsbereich 5 so ausgebildet, daß er das Substrat 1 erreicht. Ferner weist die Halbleitereinrichtung von 9 einen n– Diffusionsbereich 14 auf.
  • Die Halbleitereinrichtung weist einen Trennbereich 16 hoher Durchbruchspannung und einen Elementbereich 17 niedriger Durchbruchspannung auf. Der Trennbereich 16 hoher Durchbruchspannung hat die Funktion, eine hohe Spannung von einem Bereich hoher Spannung zu trennen (in 9 nicht gezeigt), der sich rechts von dem Bereich 16 in 9 fortsetzt. Trennelemente hoher Durchbruchspannung können aber manchmal integral in dem Trennbereich 16 gebildet sein.
  • Auf einer Primäroberfläche der n– Epitaxieschicht 3 des Elementbereichs 17 niedriger Durchbruchspannung ist der n– Diffusionsbereich 14 ausgebildet, in dem ein Element 18 niedriger Durchbruchspannung gebildet ist. Das Element 18 niedriger Durchbruchspannung weist CMOS- und Bipolarelemente auf, während das Element hoher Durchbruchspannung die Resurf-Technologie verwendet.
  • Wenn, wie oben erläutert, der n– Diffusionsbereich 14 mit einer höheren Störstellenkonzentration als die n– Epitaxieschicht 3 auf der n– Epitaxieschicht 3 des Elementbereichs 17 niedriger Durchbruchspannung gebildet ist, kann die jeweilige Konzentration sowohl in dem Elementbereich 17 niedriger Durchbruchspannung als auch in dem Trennbereich 16 hoher Durchbruchspannung eingestellt werden, indem die Konzentration des n– Diffusionsbereichs 14 in dem Elementbereich 17 niedriger Durchbruchspannung erhöht wird, jedoch die Schwellenspannung beispielsweise eines p-Kanal- MOS als einem Element niedriger Durchbruchspannung nicht verringert wird, und indem die Störstellenkonzentration in der n– Epitaxieschicht 3 in dem Trennbereich 16 hoher Durchbruchspannung verringert wird, um der Resurf-Bedingung zu genügen.
  • Somit kann die n– Epitaxieschicht 3 in dem Elementbereich 17 niedriger Durchbruchspannung relativ zu einer herkömmlichen Einrichtung effektiv dicker gemacht werden. Außerdem kann die Störstellenkonzentration der n– Epitaxieschicht 3 in dem Trennbereich 16 hoher Durchbruchspannung mit einem niedrigen Wert eingestellt werden, der in Übereinstimmung mit der Resurf-Bedingung steht, so daß die Epitaxieschicht 3 den Charakteristiken sowohl des Elements hoher Durchbruchspannung als auch des Elements 18 niedriger Durchbruchspannung genügen kann.
  • Mit einem solchen Herstellungsverfahren ist es möglich, sowohl für den Elementbereich 17 niedriger Durchbruchspannung als auch den Trennbereich 16 hoher Durchbruchspannung optimale Bedingungen zu schaffen, indem die Störstellenkonzentration in der Epitaxieschicht 3 bzw. in dem n– Diffusionsbereich 14 für diese Bereiche geändert wird. Außerdem kann der gesteuerte Dickenbereich für die n– Epitaxieschicht 3 erweitert werden.
  • Es ist somit möglich, einen Trennbereich 16 hoher Durchbruchspannung herzustellen, der eine ausreichende Trennung einer hohen Durchbruchspannung erzielen kann, ohne daß die Charakteristiken des Elements 18 niedriger Durchbruchspannung beeinträchtigt werden. Mit einem solchen Herstellungsverfahren können ferner nach Erkenntnissen der Erfinder Elemente niedriger Durchbruchspannung mit guten Charakteristiken und Trennbereiche hoher Durchbruchspannung mit guten Charakteristiken unter Anwendung von Standard-Herstellungsverfahren für Bipolartransistoren und Bipolar-CMOS-Elemente hergestellt werden.
  • Elftes Beispiel
  • 10 zeigt eine nicht der Erfindung entsprechende Halbleitereinrichtung. Wie 10 zeigt, weist die Halbleitereinrichtung dieses Beispiels folgendes auf: ein P– Substrat 1, einen vergrabenen n+ Diffusionsbereich 2, eine n– Epitaxieschicht 3, einen P– Diffu sionsbereich 4, einen p+ Diffusionsbereich 5, einen n+ Diffusionsbereich 6, einen p+ Diffusionsbereich 7, einen n+ Diffusionsbereich 8, eine Polysiliziumelektrode 9, eine Elektrode 10 und eine Siliziumoxidschicht 11. Die n– Epitaxieschicht 3 hat eine höhere Störstellenkonzentration als das P– Substrat 1, und der P– Diffusionsbereich 4 hat eine höhere Störstellenkonzentration als die n– Epitaxieschicht 3.
  • Außerdem ist der p+ Diffusionsbereich 5 so ausgebildet, daß er das Substrat 1 erreicht. Die vorstehend erwähnten Elemente entsprechen denjenigen der 9 und sind auf gleiche Weise ausgebildet. Außerdem weist die Halbleitereinrichtung von 10 einen vergrabenen n– Diffusionsbereich 15 in dem P– Substrat 1 eines Elementbereichs 17 niedriger Durchbruchspannung auf. Der vergrabene n– Diffusionsbereich 15 ist so ausgebildet, daß er eine niedrigere Störstellenkonzentration als der vergrabene n+ Diffusionsbereich 2 hat und höchstens marginal nach oben in die n– Epitaxieschicht 3 floatet.
  • Die Halbleitereinrichtung weist ferner einen Trennbereich 16 hoher Durchbruchspannung auf, der die Funktion hat, eine hohe Spannung von einem Bereich hoher Spannung (in 10 nicht gezeigt, er würde sich aber rechts von dem Bereich 16 in 10 befinden) zu trennen. Trennelemente hoher Durchbruchspannung können aber manchmal integral in dem Bereich 16 gebildet sein. Ein Element 18 niedriger Durchbruchspannung ist in dem Elementbereich 17 niedriger Durchbruchspannung gebildet. Das Element 18 niedriger Durchbruchspannung weist CMOS- und Bipolarelemente auf, während das Element hoher Durchbruchspannung die Resurf-Technologie verwendet.
  • Wenn daher der vergrabene Diffusionsbereich 15 gebildet ist, kann ein "Durchgriff' eines n-Kanal-MOS-Transistors (z. B. ein Beispiel für ein Element 18 niedriger Durchbruchspannung) verhindert werden, obwohl bei einer herkömmlichen Halbleitereinrichtung das Durchgreifen ein Problem ist. Außerdem kann die Dicke der Epitaxieschicht 3 bestimmt werden, ohne daß ein Hochfloaten des vergrabenen n– Diffusionsbereichs 15 in die n– Epitaxieschicht 3 berücksichtigt werden muß.
  • Ferner ist ein Absinken der n– Epitaxieschicht 3 in dem Trennbereich 16 hoher Durchbruchspannung geringer als bei einer herkömmlichen Einrichtung, so daß die Epitaxieschicht 3 eine Dicke haben kann, die in Übereinstimmung mit der Resurf-Bedingung ist.
  • Mit einem solchen Herstellungsverfahren ist es möglich, ein Floaten des vergrabenen n+ Diffusionsbereichs 2 in die n– Epitaxieschicht 3 zu verringern (oder ein Absinken der n– Epitaxieschicht 3 zu verringern) und optimale Bedingungen sowohl für den Elementbereich 17 niedriger Durchbruchspannung als auch für den Trennbereich 16 hoher Durchbruchspannung zu schaffen. Außerdem kann der gesteuerte Dickenbereich für die n– Epitaxieschicht 3 erweitert werden.
  • Es ist somit möglich, einen Trennbereich hoher Durchbruchspannung herzustellen, der imstande ist, eine ausreichende Trennung einer hohen Durchbruchspannung zu erzielen, ohne die Charakteristiken des Elements 18 niedriger Durchbruchspannung zu beeinträchtigen. Außerdem können mit einem solchen Herstellungsverfahren Elemente niedriger Durchbruchspannung mit guten Charakteristiken und Trennbereiche hoher Durchbruchspannung mit guten Charakteristiken unter Anwendung von Standard-Herstellungsverfahren für Bipolartransistoren oder Bipolar-CMOS-Elemente hergestellt werden.
  • Es soll angenommen werden, daß ein anderer Elementbereich niedriger Durchbruchspannung in einem Bereich, der sich weiter nach außen fortsetzt (d. h. nach links von dem Elementbereich 17 niedriger Durchbruchspannung gemäß 10), vorgesehen werden soll und darin npn-Transistoren ausgebildet werden sollen. Im allgemeinen haben npn-Transistoren eine größere Toleranz für die Dicke der Epitaxieschicht 3 als die n-Kanal-MOS-Transistoren, obwohl die Charakteristiken von npn-Transistoren durch den Widerstandswert des vergrabenen Diffusionsbereichs beeinflußt werden. Somit wird der Bipolarelementbereich bevorzugt auf dem normalen vergrabenen n+ Diffusionsbereich vorgesehen, während auf dem n– Diffusionsbereich 15 eventuell nur MOS-Elemente vorgesehen werden.
  • Ferner kann in 10 der vergrabene Diffusionsbereich 2 in dem Trennbereich 16 hoher Durchbruchspannung gleichzeitig mit dem vergrabenen n– Diffusionsbereich 15 in dem Bereich 17 niedriger Durchbruchspannung und mit der gleichen Konzentration gebildet werden. Außerdem kann eine Doppelstruktur vorgesehen werden, indem der vergrabene n+ Diffusionsbereich 2 in dem vergrabenen n– Diffusionsbereich gebildet wird, der in dem Trennbereich 16 hoher Durchbruchspannung gebildet ist. Dadurch wird die Trennung der Durchbruchspannung für den Trennbereich 16 hoher Durchbruchspannung verstärkt.
  • Zwölftes Beispiel
  • 11 zeigt eine nicht der Erfindung entsprechende Halbleitereinrichtung. Die Halbleitereinrichtung dieses Beispiels kombiniert Aspekte des zehnten und des elften Beispiels. Wie 11 zeigt, weist die Halbleitereinrichtung folgendes auf: ein P– Halbleitersubstrat 1, einen vergrabenen n+ Diffusionsbereich 2, eine n– Epitaxieschicht 3, einen P– Diffusionsbereich 4, einen p+ Diffusionsbereich 5, einen n+ Diffusionsbereich 6, einen p+ Diffusionsbereich 7, einen n+ Diffusionsbereich 8, eine Polysiliziumelektrode 9, eine Elektrode 10 und eine Siliziumoxidschicht 11.
  • Die n– Epitaxieschicht 3 hat eine höhere Störstellenkonzentration als das P– Substrat 1, und der P– Diffusionsbereich 4 hat eine höhere Störstellenkonzentration als die n– Epitaxieschicht 3. Außerdem ist der p+ Diffusionsbereich 5 so ausgebildet, daß er das Substrat 1 erreicht. Die vorstehend beschriebenen Elemente entsprechen denen von 9 und sind auf die gleiche Weise gebildet.
  • Außerdem weist die Halbleitereinrichtung von 11 folgendes auf: einen n– Diffusionsbereich 14 einer Primäroberfläche der n– Epitaxieschicht 3 in dem Bereich 17 niedriger Durchbruchspannung und einen vergrabenen n– Diffusionsbereich 15 in dem P– Substrat 1 des Elementbereichs 17 niedriger Durchbruchspannung. Der vergrabene n– Diffusionsbereich 15 ist so ausgebildet, daß er eine niedrigere Störstellenkonzentration als der vergrabene n+ Diffusionsbereich 2 hat und höchstens marginal nach oben in die n– Epitaxieschicht 3 floatet.
  • Die Halbleitereinrichtung weist ferner einen Trennbereich 16 hoher Durchbruchspannung auf, der die Funktion hat, eine hohe Spannung von einem Bereich hoher Spannung (der in 11 nicht gezeigt ist, aber eine Fortsetzung des Bereichs 16 in 11 nach rechts wäre) zu trennen. Trennelemente hoher Durchbruchspannung können aber manchmal integral auf dem Trennbereich 16 ausgebildet sein.
  • Ein Element 18 niedriger Durchbruchspannung ist in dem Elementbereich 17 niedriger Durchbruchspannung gebildet. Das Element 18 niedriger Durchbruchspannung weist CMOS- und Bipolarelemente auf, während das Element hoher Durchbruchspannung die Resurf-Technologie verwendet.
  • Wenn, wie oben erörtert, der n– Diffusionsbereich 14 mit einer höheren Störstellenkonzentration als die n– Epitaxieschicht 3 auf der n– Epitaxieschicht 3 des Elementbereichs 17 niedriger Durchbruchspannung gebildet ist, kann die Konzentration sowohl in dem Elementbereich 17 niedriger Durchbruchspannung als auch in dem Trennbereich 16 hoher Durchbruchspannung jeweils eingestellt werden durch Erhöhen der Konzentration des n– Diffusionsbereichs 14 in dem Elementbereich 17 niedriger Durchbruchspannung und durch Verringern der Konzentration in der n– Epitaxieschicht 3 in dem Trennbereich 16 hoher Durchbruchspannung.
  • Somit kann die n– Epitaxieschicht 3 in dem Elementbereich 17 niedriger Durchbruchspannung in Bezug auf eine herkömmliche Einrichtung wesentlich dicker gemacht werden. Außerdem kann die Störstellenkonzentration der n– Epitaxieschicht 3 in dem Trennbereich 16 hoher Durchbruchspannung auf einen niedrigen Wert eingestellt werden, der in Übereinstimmung mit der Resurf-Bedingung ist, so daß die Epitaxieschicht 3 den Charakteristiken sowohl des Elements hoher Durchbruchspannung als auch des Elements 18 niedriger Durchbruchspannung genügen kann.
  • Außerdem ist der vergrabene n– Diffusionsbereich 15 so konfiguriert, daß er eine niedrigere Störstellenkonzentration als der vergrabene n+ Diffusionsbereich hat und höchstens marginal nach oben in die n– Epitaxieschicht 3 floatet. Wenn also der vergrabene Diffusionsbereich 15 gebildet ist, kann ein "Durchgreifen" beispielsweise eines n-Kanal-MOS-Transistors (der ein Beispiel für ein Element 18 niedriger Durchbruchspannung ist) verhindert werden, obwohl bei einer herkömmlichen Halbleitereinrichtung das Durchgreifen ein Problem darstellt.
  • Außerdem ist ein Absinken der n– Epitaxieschicht 3 geringer in dem Trennbereich 16 hoher Durchbruchspannung, so daß die Epitaxieschicht 3 eine mit der Resurf-Bedingung konsistente Dicke haben kann. Daher kombiniert das zwölfte Beispiel Merkmale des zehnten und des elften Beispiels, so daß der gesteuerte Dickenbereich für die n– Epitaxieschicht 3 erweitert werden kann, um den Charakteristiken sowohl des Elements 18 niedriger Durchbruchspannung als auch des Elements hoher Durchbruchspannung zu entsprechen.
  • Mit einem solchen Herstellungsverfahren ist es möglich, sowohl für den Elementbereich 17 niedriger Durchbruchspannung als auch den Trennbereich 16 hoher Durchbruchspannung optimale Bedingungen zu schaffen, indem die Störstellenkonzentration in der Epitaxieschicht 3 bzw. in dem n– Diffusionsbereich 14 für diese Bereiche geändert wird. Außerdem kann der gesteuerte Dickenbereich für die n– Epitaxieschicht 3 erweitert werden.
  • Es ist somit möglich, einen Trennbereich hoher Durchbruchspannung herzustellen, der eine ausreichende Trennung einer hohen Durchbruchspannung erzielen kann, ohne daß die Charakteristiken des Elements 18 niedriger Durchbruchspannung beeinträchtigt werden. Mit einem solchen Herstellungsverfahren können ferner nach Erkenntnissen der Erfinder Elemente niedriger Durchbruchspannung mit guten Charakteristiken und Trennbereiche hoher Durchbruchspannung mit guten Charakteristiken unter Anwendung von Standard-Herstellungsverfahren für Bipolartransistoren und Bipolar-CMOS-Elemente hergestellt werden.
  • Der Schritt des Bildens des Bereichs hoher Durchbruchspannung kann das selektive Bilden einer Oxidschicht auf einer Primäroberfläche der Epitaxieschicht und das an schließende Entfernen der Oxidschicht aufweisen, wobei die Schritte so ausgeführt werden, daß der Resurf-Bedingung in dem Trennbereich hoher Durchbruchspannung, in dem die Oxidschicht entfernt wurde, genügt wird.
  • Es ist auch möglich, die Primäroberfläche der Epitaxieschicht vor dem Schritt des selektiven Formens der Oxidschicht selektiv zu ätzen.
  • Alternativ kann der Schritt des Bildens des Trennbereichs hoher Durchbruchspannung das selektive Ätzen der Primäroberfläche der Epitaxieschicht aufweisen, so daß der Resurf-Bedingung in dem Bereich, der selektiv geätzt worden ist, genügt wird.
  • Der Schritt des Bildens der Epitaxieschicht kann den Schritt des Bildens einer undotierten Epitaxieschicht aufweisen, die mit dem Halbleitersubstrat und dem vergrabenen Diffusionsbereich in Kontakt steht. Außerdem wird eine Epitaxieschicht des zweiten Leitfähigkeitstyps in Kontakt mit der undotierten Epitaxieschicht gebildet.
  • Der Schritt des Bildens der Epitaxieschicht kann zusätzlich das Implantieren von Störstellen eines ersten Leitfähigkeitstyps in die Primäroberfläche der vergrabenen Diffusionsschicht und die Primäroberfläche des Substrats aufweisen.
  • Bei dem vorstehenden Herstellungsverfahren kann der Schritt des Bildens des vergrabenen Diffusionsbereichs auch das Implantieren von Störstellen des zweiten Leitfähigkeitstyps in den ersten Teil der Primäroberfläche des Substrats aufweisen.
  • Der Trennbereich hoher Durchbruchspannung kann außerdem einen Störstellendiffusionsbereich des zweiten Leitfähigkeitstyps auf der Epitaxieschicht in Fortsetzung des vergrabenen Diffusionsbereichs aufweisen. Bei diesem Prozeß weist der Schritt des Bildens des Elementbereichs niedriger Durchbruchspannung das Bilden eines Elements niedriger Durchbruchspannung auf der Primäroberfläche des Störstellendiffusionsbereichs auf.
  • Der Schritt des Bildens der Epitaxieschicht kann außerdem das Bilden eines Störstellendiffusionsbereichs des zweiten Leitfähigkeitstyps auf einer Primäroberfläche der Epitaxieschicht aufweisen, die mit dem zweiten vergrabenen Diffusionsbereich in Kontakt steht.

Claims (2)

  1. Halbleitereinrichtung, die folgendes aufweist: – ein Halbleitersubstrat (1) eines ersten Leitfähigkeitstyps, das eine Primäroberfläche aufweist; – einen vergrabenen Diffusionsbereich (2) eines zweiten Leitfähigkeitstyps, der eine erste Oberfläche und eine zweite Oberfläche aufweist, wobei die erste Oberfläche mit einem ersten Bereich der Primäroberfläche des Halbleitersubstrats (1) in Kontakt steht, und – eine Epitaxieschicht (3) des zweiten Leitfähigkeitstyps, die folgendes aufweist: – einen Trennbereich (16) hoher Durchbruchspannung, der mit der Primäroberfläche des Halbleitersubstrats (1) und der zweiten Oberfläche des vergrabenen Diffusionsbereiches (2) in Kontakt steht und der eine Dicke bezüglich der Substratoberfläche und eine Störstellenkonzentration besitzt, die konsistent mit einer Resurf-Bedingung ist, die darin besteht, daß das Multiplikationsprodukt aus der Dicke der Epitaxieschicht (3) in dem Trennbereich (16) hoher Durchbruchspannung und der Störstellenkonzentration des Trennbereiches (16) hoher Durchbruchspannung höchstens 9.0 × 1011 Störstellen/cm2 beträgt, und – einen Elementbereich (17) niedriger Durchbruchspannung, der an dem Trennbereich (16) hoher Durchbruchspannung angrenzt und der mit der Primäroberfläche des Halbleitersubstrates in Kontakt steht und der ein darin ausgebildetes Element (18) aufweist, wobei der Trennbereich (16) hoher Durchbruchspannung den Elementbereich (17) niedriger Durchbruchspannung gegenüber einer Quelle hoher Spannung von einem Bereich hoher Spannung trennt und die Charakteristik des Elements (18) weder von der Quelle hoher Spannung noch von der Dicke und der Störstellenkonzentration des Trennbereiches (16) hoher Durchbruchspannung nachteilig beeinflußt wird, wobei die Epitaxieschicht (3) in dem Trennbereich (16) hoher Durchbruchspannung gegenüber der Dicke in dem Elementbereich (17) niedriger Durchbruchspannung dünner ausgebildet ist zu einer Dicke, die konsistent mit der Resurf-Bedingung ist, und wobei ein weiterer Störstellen-Diffusionsbereich (14) des zweiten Leitfähigkeitstyps mit dem Elementbereich (17) niedriger Durchbruchspannung der Epitaxieschicht (3) in Kontakt steht.
  2. Verfahren zum Herstellen einer Halbleitereinrichtung gemäß Anspruch 1, welches die folgenden Schritte aufweist: a) Bilden eines vergrabenen Diffusionsbereiches (2) eines zweiten Leitfähigkeitstyps in einem ersten Bereich einer Primäroberfläche des Halbleitersubstrats (1) eines ersten Leitfähigkeitstyps; b) Bilden einer Epitaxieschicht (3) des zweiten Leitfähigkeitstyps derart, daß sie mit der Primäroberfläche des Halbleitersubstrats (1) und dem vergra-benen Diffusionsbereichs (2) in Kontakt steht; c) wobei das Bilden in Übereinstimmung mit einer Resurf-Bedingung erfolgt, die darin besteht, daß das Multiplikationsprodukt aus der Dicke der Epitaxieschicht (3) in dem Trennbereich (16) hoher Durchbruchspannung bezüglich der Substratoberfläche und der Störstellenkonzentration des Trennbereiches (16) hoher Durchbruchspannung höchstens 9.0 × 1011 Störstellen/cm2 beträgt, wobei der Trennbereich (16) hoher Durchbruchspannung in einem ersten Bereich der Epitaxieschicht (3) mit der Primäroberfläche des Halbleitersubstrats in Kontakt steht; und d) Bilden eines Elementbereiches (17) niedriger Durchbruchspannung in einem zweiten Bereich der Epitaxieschicht (3).
DE69633711T 1995-12-30 1996-09-18 Isolierungshalbleiteranordnung mit hoher Durchbruchspannung und Verfahren zu ihrer Herstellung Expired - Lifetime DE69633711T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP35359795 1995-12-30
JP35359795A JP3547884B2 (ja) 1995-12-30 1995-12-30 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
DE69633711D1 DE69633711D1 (de) 2004-12-02
DE69633711T2 true DE69633711T2 (de) 2006-02-02

Family

ID=18431922

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69633711T Expired - Lifetime DE69633711T2 (de) 1995-12-30 1996-09-18 Isolierungshalbleiteranordnung mit hoher Durchbruchspannung und Verfahren zu ihrer Herstellung

Country Status (5)

Country Link
US (2) US6376891B1 (de)
EP (1) EP0782194B1 (de)
JP (1) JP3547884B2 (de)
KR (1) KR100273858B1 (de)
DE (1) DE69633711T2 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3175923B2 (ja) * 1997-11-05 2001-06-11 松下電子工業株式会社 半導体装置
KR100492981B1 (ko) * 1998-07-31 2005-09-02 페어차일드코리아반도체 주식회사 래터럴 이중확산 모스 트랜지스터 및 그 제조방법
JP2001015741A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 電界効果トランジスタ
KR100350648B1 (ko) * 2000-01-17 2002-08-28 페어차일드코리아반도체 주식회사 모스 트랜지스터 및 그 제조 방법
US6936908B2 (en) 2001-05-03 2005-08-30 Ixys Corporation Forward and reverse blocking devices
KR100535062B1 (ko) 2001-06-04 2005-12-07 마츠시타 덴끼 산교 가부시키가이샤 고내압 반도체장치
US6710424B2 (en) 2001-09-21 2004-03-23 Airip RF chipset architecture
JP3719189B2 (ja) * 2001-10-18 2005-11-24 セイコーエプソン株式会社 半導体装置の製造方法
JP4326835B2 (ja) * 2003-05-20 2009-09-09 三菱電機株式会社 半導体装置、半導体装置の製造方法及び半導体装置の製造プロセス評価方法
JP4667756B2 (ja) * 2004-03-03 2011-04-13 三菱電機株式会社 半導体装置
DE102004024885B4 (de) * 2004-05-19 2007-09-06 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
US7427795B2 (en) * 2004-06-30 2008-09-23 Texas Instruments Incorporated Drain-extended MOS transistors and methods for making the same
US7187033B2 (en) * 2004-07-14 2007-03-06 Texas Instruments Incorporated Drain-extended MOS transistors with diode clamp and methods for making the same
JP4620437B2 (ja) * 2004-12-02 2011-01-26 三菱電機株式会社 半導体装置
US7468537B2 (en) * 2004-12-15 2008-12-23 Texas Instruments Incorporated Drain extended PMOS transistors and methods for making the same
US7262471B2 (en) * 2005-01-31 2007-08-28 Texas Instruments Incorporated Drain extended PMOS transistor with increased breakdown voltage
US7888767B2 (en) * 2006-07-21 2011-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Structures of high-voltage MOS devices with improved electrical performance
KR101453957B1 (ko) * 2008-03-21 2014-10-24 삼성전자주식회사 신뢰성이 향상된 반도체 집적 회로 장치
JP2010010408A (ja) * 2008-06-27 2010-01-14 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP5684450B2 (ja) * 2008-08-20 2015-03-11 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
US9184097B2 (en) * 2009-03-12 2015-11-10 System General Corporation Semiconductor devices and formation methods thereof
US8637954B2 (en) * 2010-10-25 2014-01-28 Infineon Technologies Ag Integrated circuit technology with different device epitaxial layers
CN103456798B (zh) * 2012-06-05 2015-10-14 上海华虹宏力半导体制造有限公司 Tvs器件及制造方法
CN105185832A (zh) * 2015-09-22 2015-12-23 上海华虹宏力半导体制造有限公司 超高压隔离结构
CN105974295A (zh) * 2016-03-29 2016-09-28 电子科技大学 一种基于太赫兹肖特基二极管的电特性来推导物理特性的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1131801A (en) 1978-01-18 1982-09-14 Johannes A. Appels Semiconductor device
NL187415C (nl) 1980-09-08 1991-09-16 Philips Nv Halfgeleiderinrichting met gereduceerde oppervlakteveldsterkte.
JPS57162359A (en) 1981-03-30 1982-10-06 Toshiba Corp Semiconductor device
JPS60167460A (ja) 1984-02-10 1985-08-30 Nec Corp 半導体集積回路装置およびその製造方法
JPS6158263A (ja) 1984-08-29 1986-03-25 Hitachi Micro Comput Eng Ltd 半導体装置の製造法
US5023193A (en) * 1986-07-16 1991-06-11 National Semiconductor Corp. Method for simultaneously fabricating bipolar and complementary field effect transistors using a minimal number of masks
US5156989A (en) 1988-11-08 1992-10-20 Siliconix, Incorporated Complementary, isolated DMOS IC technology
JPH02139961A (ja) 1988-11-21 1990-05-29 Olympus Optical Co Ltd バイポーラ・ｃｍｏｓ半導体装置における横型ｐｎｐトランジスタの製造方法
JP2835116B2 (ja) 1989-09-29 1998-12-14 株式会社東芝 電力用ｉｃおよびその製造方法
JP3285435B2 (ja) 1993-07-07 2002-05-27 三菱電機株式会社 半導体装置およびその製造方法
EP0645821B1 (de) * 1993-09-27 2001-09-26 STMicroelectronics S.r.l. Rauscharmer bipolarer Transistor

Also Published As

Publication number Publication date
US6596575B2 (en) 2003-07-22
KR970054364A (ko) 1997-07-31
JPH09186241A (ja) 1997-07-15
EP0782194A3 (de) 1998-06-10
US20020089028A1 (en) 2002-07-11
US6376891B1 (en) 2002-04-23
KR100273858B1 (ko) 2001-01-15
JP3547884B2 (ja) 2004-07-28
EP0782194A2 (de) 1997-07-02
EP0782194B1 (de) 2004-10-27
DE69633711D1 (de) 2004-12-02

Similar Documents

Publication Publication Date Title
DE69633711T2 (de) Isolierungshalbleiteranordnung mit hoher Durchbruchspannung und Verfahren zu ihrer Herstellung
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE60132994T2 (de) Verfahren zur herstellung eines leistungs-mosfets
DE3702810C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung, die aus CMOS-Transistoren, vertikalen Bipolartransistoren und Dioden besteht
DE4212829C2 (de) Verfahren zur Herstellung von Metall-Oxid-Halbleiter-Feldeffekttransistoren
DE112007000662B4 (de) Verfahren zum Herstellen von Transistoren mit epitaktischem Silizium-Germanium für reduzierten Übergangswiderstand bei Feldeffekt-Transistoren
DE102005022129B4 (de) Feldeffekttransistor und Verfahren zum Herstellen eines Feldeffekttransistors
EP0847593B1 (de) Verfahren zur herstellung einer eeprom-halbleiterstruktur
DE3110477A1 (de) Verfahren zur herstellung von cmos-bauelementen
DE2214935A1 (de) Integrierte Halbleiterschaltung
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE102020105207A1 (de) Stark dotierte vergrabene Schicht zum Reduzieren der MOSFET-AUS-Kapazität
EP1517361A2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einer Driftregion, die einen Graben aufweist
DE3222805A1 (de) Verfahren zur herstellung einer mos-schaltung in integrierter schaltungstechnik auf einem siliziumsubstrat
DE19520958C2 (de) Halbleitervorrichtung mit Wannenbereichen und Verfahren zur Herstellung der Halbleitervorrichtung
DE10141916A1 (de) MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE60028847T2 (de) Verfahren mit reduzierter Maskenzahl für die Herstellung von Mischsspannung-CMOS mit Hochleistung-Transistoren und -I/O Transistoren von hoher Zuverlässigkeit
DE10393858T5 (de) Integrierte Schaltkreisstruktur mit verbesserter LDMOS-Gestaltung
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
DE10351008A1 (de) Verbesserte Technik zur Herstellung von Transistoren mit erhöhten Drain- und Sourcegebieten mit unterschiedlicher Höhe
DE69433949T2 (de) Verfahren zur Herstellung von MOSFETS mit verbesserten Kurz-Kanal Effekten
DE3329224C2 (de) Verfahren zur Herstellung einer Bi-CMOS-Halbleiterschaltung
DE3424181A1 (de) Cmos verfahren zur herstellung integrierter schaltungen, insbesondere dynamischer speicherzellen
DE10321457A1 (de) Verfahren zur Herstellung integrierter Schaltungen mit gleichförmigen Silizidsperrschichten und damit hergestellte integrierte Schaltungen
DE2911726C2 (de) Verfahren zur Herstellung eines Feldeffekttransistors

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)