DE69631919T2 - Halbleiter-Speicherbauelement und Verfahren zum Herstellen desselben - Google Patents

Halbleiter-Speicherbauelement und Verfahren zum Herstellen desselben Download PDF

Info

Publication number
DE69631919T2
DE69631919T2 DE69631919T DE69631919T DE69631919T2 DE 69631919 T2 DE69631919 T2 DE 69631919T2 DE 69631919 T DE69631919 T DE 69631919T DE 69631919 T DE69631919 T DE 69631919T DE 69631919 T2 DE69631919 T2 DE 69631919T2
Authority
DE
Germany
Prior art keywords
low
area
resistance
thin film
control electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69631919T
Other languages
English (en)
Other versions
DE69631919D1 (de
Inventor
Tomoyuki Kodaira-shi Ishii
Koichi Hino-shi Seki
Toshiyuki Fussa-shi Mine
Takashi Kokubunji-shi Kobayashi
Kazuo Hino-shi Yano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of DE69631919D1 publication Critical patent/DE69631919D1/de
Publication of DE69631919T2 publication Critical patent/DE69631919T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7887—Programmable transistors with more than two possible different levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/685—Hi-Lo semiconductor devices, e.g. memory devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/962—Quantum dots and lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

  • GEBIET DER ERFINDUNG
  • Die Erfindung betrifft ein Halbleiterelement, das für hohe Integration benötigende Anwendungen geeignet ist.
  • HINTERGRUND DER ERFINDUNG
  • Ein Beispiel einer Literaturstelle aus dem Stand der Technik, die einen Einelektronenspeicher unter Verwendung von polykristallinem Silicium angibt, ist auf den Seiten 541 bis 544 von K. Yano et al. in IEEE International Electron Devices Meeting, 1993 offenbart. Dieses Dokument offenbart ein Halbleiter-Speicherelement mit den Merkmalen im Oberbegriff des Anspruchs 1. Gemäß der offenbarten Technik werden die Kanäle für Strompfade und die Speicherbereiche zum Einfangen von Elektronen gleichzeitig aus einem Dünnfilm aus polykristallinem Silicium hergestellt. Information wird dadurch gespeichert, dass die Tatsache genutzt wird, dass sich die Schwellenspannung ändert, wenn Elektronen in den Speicherbereichen eingefangen werden. Gemäß dieser Technik wird 1 Bit entsprechend der Speicherung eines Elektrons gespeichert. Unter Nutzung des Kristallkorns des polykristallinen Siliciums kann es realisiert werden, dass eine kleine Struktur bei Raumtemperatur arbeitet.
  • Beim Stand der Technik wurde ein nichtflüchtiger Speicher wie ein Flash-EEPROM unter Verwendung von MOSFETs mit potenzialfreien Gates und Steuergates realisiert. Information wird dadurch gespeichert und ausgelesen, dass die Tatsache genutzt wird, dass sich die Schwellenspannung der MOSFETs durch Einspeichern von Ladungsträgern in den potenzialfreien Gates ändert. Die potenzialfreien Gates werden im Allgemeinen aus polykristallinem Silicium hergestellt. Unter Verwendung von MOSFETs mit potenzialfreien Gates kann die Information von 1 Bit durch einen einzelnen Transistor für lange Zeit gespeichert werden. Ein Beispiel einer bekannten Struktur unter Verwendung der Speicherzellenstruktur eines Flash-EEPROM ist auf den Seiten 151 bis 157 von Nikkei Electronics Nr. 444, 1988 offenbart.
  • Ein anderes Beispiel aus dem Stand der Technik betreffend das Abscheiden von dünnem polykristallinem Silicium auf verschiedenen Isolatorfilmen ist von T. Hashimoto et al. in Conference on Solid State Devices and Materials, S. 97–100 (1989) offenbart. Hashimoto et al. offenbaren, dass ein kontinuierlicher Silicium-Dünnfilm unter Verwendung von LPCVD-Abscheidungen auf CVD-SiO2 und auf Si3N4 besser als auf thermischem SiO2 ist.
  • EP-A-0 566 506 offenbart ein Halbleiter-Speicherelement mit einem Halbleiterfilm auf einem Substrat, zwei niederohmigen Bereichen, die mit Endabschnitten des Halbleiterfilms gekoppelt sind, und einer Steuerelektrode, die den gesamten Halbleiterfilm bedeckt.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die Erfinder haben Probleme bei der bekannten Struktur entdeckt, die zur Erfindung geführt haben. Als Erstes werden hier einige der Probleme erörtert.
  • Es wird darauf hingewiesen, dass ein Einelektronenspeicher zum Speichern von Information durch eine kleine Anzahl von Elektronen möglicherweise auf Nanometerniveau arbeiten kann, da ein Element die Information von 1 Bit oder mehr speichern kann und die gespeicherte Ladung mit einer Einheit kontrolliert werden kann. Wegen der kleinen Anzahl gespeicherter Elektronen beeinträchtigt jegliche Streuung der gespeicherten Ladung die Zuverlässigkeit des Speicherelements.
  • Die im Anspruch 1 dargelegte Erfindung löst dieses Problem. Der seitlich herausragende Abschnitt am Halbleiterfilm gemäß der Erfindung hat den Zweck, am Fuß des Vorsprungs, kleine Bereiche eines konzentrierten elektrischen Felds bereitzustellen, um die gespeicherten Ladungen einzufangen.
  • Diese und andere Vorteile der Erfindung werden angesichts der folgenden detaillierten Beschreibung deutlicher werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • In den Zeichnungen zeigen nur die 22(a) und 22(b) die charakteristischen Merkmale der Erfindung. Die restlichen Figuren bilden Hintergrundinformation.
  • 1(a) und 1(b) sind Strukturdiagramme eines Halbleiterelements, wobei 1(a) eine perspektivische Ansicht ist und 1(b) eine Draufsicht ist.
  • 2 ist ein Diagramm, in dem Messwerte zur Abhängigkeit des zwischen den zwei niederohmigen Bereichen fließenden Stroms von der Spannung zwischen der Steuerelektrode und dem niederohmigen Bereich 1 der 1 aufgetragen sind.
  • 3(a) und 3(b) sind Strukturdiagramme der Elementstruktur, die als Erstes für Integration untersucht wurde, wobei 3(a) eine perspektivische Ansicht ist und 3(b) eine Draufsicht ist.
  • 4(a) und 4(b) veranschaulichen ein Strukturdiagramm eines Halbleiterelements, wobei 4(a) eine perspektivische Ansicht ist und 4(b) eine Draufsicht ist.
  • 5 veranschaulicht Abschnitte zum Darstellen des Herstellprozesses.
  • 6(a) und 6(b) veranschaulichen ein Strukturdiagramm eines Halbleiterelements, wobei 6(a) eine perspektivische Ansicht ist und 6(b) eine Draufsicht ist.
  • 7(a) und 7(b) veranschaulichen ein Strukturdiagramm eines Halbleiterelements, wobei 7(a) eine perspektivische Ansicht ist und 7(b) eine Draufsicht ist.
  • 8(a) und 8(b) veranschaulichen ein Strukturdiagramm eines Halbleiterelements, wobei 8(a) eine perspektivische Ansicht ist und 8(b) eine Draufsicht ist.
  • 9(a) und 9(b) veranschaulichen ein Strukturdiagramm eines Halbleiterelements, wobei 9(a) eine perspektivische Ansicht ist und 9(b) eine Draufsicht ist.
  • 10(a) und 10(b) veranschaulichen ein Strukturdiagramm eines Halbleiterelements, wobei 10(a) eine perspektivische Ansicht ist und 10(b) eine Draufsicht ist.
  • 11(a) und 11(b) veranschaulichen ein Strukturdiagramm eines Halblei terelements, wobei 11(a) eine perspektivische Ansicht ist und 11(b) eine Draufsicht ist.
  • 12(a) und 12(b) veranschaulichen ein Strukturdiagramm eines Halbleiterelements, wobei 12(a) eine perspektivische Ansicht ist und 12(b) eine Draufsicht ist.
  • 13(a) und 13(b) veranschaulichen ein Strukturdiagramm eines Halbleiterelements, wobei 13(a) eine perspektivische Ansicht ist und 13(b) eine Draufsicht ist.
  • 14(a) und 14(b) veranschaulichen ein Strukturdiagramm eines Halbleiterelements, wobei 14(a) eine perspektivische Ansicht ist und 14(b) eine Draufsicht ist.
  • 15(a) und 15(b) veranschaulichen ein Strukturdiagramm eines Halbleiterelements, wobei 15(a) eine perspektivische Ansicht ist und 15(b) eine Draufsicht ist.
  • 16(a) und 16(b) veranschaulichen ein Strukturdiagramm eines Halbleiterelements, wobei 16(a) eine perspektivische Ansicht ist und 16(b) eine Draufsicht ist.
  • 17(a) und 17(b) veranschaulichen ein Strukturdiagramm eines Halbleiterelements, wobei 17(a) eine perspektivische Ansicht ist und 17(b) eine Draufsicht ist.
  • 18(a) und 18(b) veranschaulichen ein Strukturdiagramm eines Halbleiterelements, wobei 18(a) eine perspektivische Ansicht ist und 18(b) eine Draufsicht ist.
  • 19(a) und 19(b) veranschaulichen ein Strukturdiagramm eines Halbleiterelements, wobei 19(a) eine perspektivische Ansicht ist und 19(b) eine Draufsicht ist.
  • 20(a) und 20(b) sind Diagramme, die eine Struktur zeigen, die im Wesentlichen dem Halbleiterelement der 16 entspricht wobei 20(a) eine perspektivische Ansicht ist und 20(b) eine Draufsicht ist.
  • 21(a) und 21(b) veranschaulichen ein Strukturdiagramm eines Halblei terelements, wobei 21(a) eine perspektivische Ansicht ist und 21(b) eine Draufsicht ist.
  • 22(a) und 22(b) veranschaulichen ein Strukturdiagramm eines Halbleiterelements einer Ausführungsform der Erfindung, wobei 22(a) eine perspektivische Ansicht ist und 22(b) eine Draufsicht ist.
  • 23(a) und 23(b) veranschaulichen ein Strukturdiagramm eines Halbleiterelements, wobei 23(a) eine perspektivische Ansicht ist und 23(b) eine Draufsicht ist.
  • 24 ist eine Draufsicht des Elements zum Speichern von 16 Bits durch wiederholtes Nutzen der Struktur des Halbleiterelements der 8.
  • 25 ist eine schematische Ansicht, die das Prototypelement mit Speicherzellen von 120 Bits durch wiederholte Nutzung der Struktur des Halbleiterelements der 8 zeigt.
  • 26 ist eine Draufsicht des Elements zum Speichern von 16 Bits durch wiederholtes Nutzen der Struktur des Halbleiterelements der 14.
  • 27(a) und 27(b) veranschaulichen ein Strukturdiagramm eines Halbleiterelements, wobei 27(a) eine perspektivische Ansicht ist und 27(b) eine Draufsicht ist.
  • 28(a) und 28(b) veranschaulichen ein Strukturdiagramm eines Halbleiterelements, wobei 28(a) eine perspektivische Ansicht ist und 28(b) eine Draufsicht ist.
  • 29(a) ist eine vergrößerte Ansicht des Dünnfilms der 29(b), wobei die Niederpotenzialbereiche des Dünnfilms gezeigt sind.
  • 29(b) ist ein schematisches Diagramm des Dünnfilmbereichs der 1.
  • DETAILLIERTE BESCHREIBUNG
  • Beim Speicherelement der 1 kann, da die Steuerelektrode (4) den gesamten Dünnschichtbereich (1) bedeckt, so dass der hochohmige Abschnitt des Dünnschichtbereichs beseitigt ist, um einen hohen Strom durchzulassen und dadurch die Lesezeitperiode zu verkürzen. Da der Dünnschichtbereich (1) vollständig durch die Steuerelektrode (4) bedeckt ist, ist die kapazitive Kopplung zwischen der Außenseite und dem Dünnschichtbereich (1) verringert, so dass er beständiger gegen Störungen von außen ist. Darüber hinaus kann der Abstand zwischen dem niederohmigen Bereich 1 (2) und dem niederohmigen Bereich 2 (3) in gewissem Ausmaß auf einen niedrigen Wert eingestellt werden, solange eine machbare Anpassung zur Steuerelektrode (4) besteht. Auch kann, abweichend von der Steuerelektrode (153) der 3, eine Rechteckform verwendet werden, so dass die Steuerelektrode (4) über eine kleine Fläche verfügen kann.
  • Selbst bei der Struktur, bei der die Steuerelektrode (4) die gesamte Fläche bedeckt, ist es zunächst nicht klar, ob ein Speichereffekt auftritt oder nicht wie von Yano et al. berichtet. Daher haben die Erfinder tatsächlich ein Prototypelement hergestellt, und sie konnten dessen Wirkungen klären. Genauer gesagt, wurde geklärt (wie es in der 2 dargestellt ist), dass das Speicherelement (der 1) gemäß der vorliegenden Ausführungsform bei der Leitfähigkeit des Dünnschichtbereichs (1) selbst bei Raumtemperatur Hysterese zeigt, wenn die Potenzialdifferenz zwischen der Steuerelektrode (4) und dem niederohmigen Bereich 1 (2) innerhalb eines vorbestimmten Bereichs wiederholt erhöht oder abgesenkt wird, wobei die Spannung zwischen dem niederohmigen Bereich 1 (2) und dem niederohmigen Bereich 2 (3) konstant gehalten wird.
  • In der 2 sind die Versuchsergebnisse für das Speicherelement (der 1) gemäß der vorliegenden Realisierungsform aufgetragen. Die linke Strom-Spannungs-Charakteristik (167) wird erhalten, nachdem die folgenden Bedingungen erfüllt sind: der niederohmige Bereich 1 (2) wird auf 0 V gesetzt; der niederohmige Bereich 2 (3) wird auf 1 V gesetzt; und das Potenzial der Steuerelektrode (4) wird auf –6 V gesetzt. Die rechte Strom-Spannungs-Charakteristik (168) wird erhalten, nachdem die folgenden Bedingungen erfüllt sind: der niederohmige Bereich 1 (2) wird auf 0 V gesetzt; der niederohmige Bereich 2 (3) auf 1 V gesetzt; und das Potenzial der Steuerelektrode (4) wird auf 12 V gesetzt. Hinsichtlich der Schwellenspannung zum Schreiben bei 12 V und beim Löschen bei –6 V wird eine Verschiebung von ungefähr 1 V aufgefunden. Es wurde geklärt, dass ein erfassbarer Strom von ungefähr 1 nA fließt.
  • Es sei darauf hingewiesen, dass die Operation selbst dann gilt, wenn die Potenzialdifferenz, wie sie für den niederohmigen Bereich 1 (2) und den niederohmigen 2 (3) zu liefern ist, auf einen Pegel vom hohen Wert von 1 V eingestellt wird. Hinsichtlich Quanteneffekt-Bauteilen ist es allgemein anerkannt, dass der Effekt verschwindet, wenn eine große Potenzialdifferenz angewandt wird. Dies führt dazu, dass der Speicher selbst bei einem Pegel von 1 V arbeiten kann, was vor den von den Erfindern ausgeführten Versuchen nie zuvor bekannt war.
  • Übrigens können unter Verwendung der Tatsache, dass die Änderung der Leitfähigkeit des Dünnschichtbereichs entsprechend den Löschbedingungen differiert, 1 Bit oder mehr in einem Dünnschichtbereich abgespeichert werden, so dass die Informationsaufzeichnungsdichte verbessert werden kann. Unter Verwendung der aktuellen Struktur ist es möglich, die Fläche der Struktur zu verringern, in der die gemeinsame Steuerelektrode (149) gemeinsam für die zwei Speicherelemente vorliegt, wie es in der 6 dargestellt ist. Auch kann unter Verwendung der vorliegenden Struktur die Fläche verringert werden, wenn der gemeinsame niederohmige Bereich (23 oder 24) gemeinsam für die zwei Speicherelemente genutzt wird, wie es in der 4 dargestellt ist. Durch Kombinieren dieser Strukturen können die Steuerelektroden (87) und (88) sowie die niederohmigen Bereiche (83) bis (86) gemeinsam genutzt werden, um die Herstellfläche selbst dann zu verringern, wenn die vier Speicherelemente mit Matrixform angeordnet sind, wie es in der 14 dargestellt ist.
  • Ferner kann selbst dann, wenn die Steuerelektroden und die niederohmigen Bereiche gemeinsam genutzt werden, wie es in den 4, 6 und 14 dargestellt ist, Information unabhängig in die einzelnen Elemente eingeschrieben und aus ihnen ausgelesen werden. Die Verfahren zum Schreiben und Lesen von Information werden nun einzeln unter Bezugnahme auf die 4, 6 und 14 beschrieben.
  • Gemäß der Ausführungsform der 4 zeichnet sich ein Speicherelement dadurch aus, dass die Anzahl der Stromansteuerpfade (oder der niederohmigen Bereiche) verringert ist, da der Dünnschichtbereich 1 (21) und der Dünnschichtbereich 2 (22) den niederohmigen Bereich 1 (23) und den niederohmigen Bereich 2 (24) gemeinsam haben. Selbst wenn die niederohmigen Bereiche gemeinsam genutzt werden, kann Information nur in entweder den Dünnschichtbereich 1 (21) oder den Dünnschichtbereich 2 (22), jedoch nicht in beide, dadurch eingeschrieben werden, dass der niederohmige Bereich 1 (23), der niederohmige Bereich 2 (24), die Steuerelektrode 1 (26) und die Steuerelektrode 2 (27) auf geeignete Spannungen gesetzt werden. In ähnlicher Weise kann Information nur entweder aus dem Dünnschichtbereich 1 (19) oder dem Dünnschichtbereich 2 (10), jedoch nicht aus dem anderen, gelöscht werden. Hierbei entspricht die Injektion von Elektronen der Schreiboperation, und das Freisetzen der Elektronen entspricht der Löschoperation. Diese entsprechenden Relationen können bei einigen Veröffentlichungen umgekehrt sein.
  • Nun werden die Verfahren zum Schreiben und Löschen von Information gemäß der vorliegenden Ausführungsform beschrieben. In den Dünnschichtbereich 1 (21) wird dadurch geschrieben, dass die individuellen Potenziale des niederohmigen Bereichs 1 (23) und des niederohmigen Bereichs 2 (24) fixiert werden (z. B. auf 0 V und 5 V) und die Steuerelektrode 1 (26) auf ein vorbestimmtes hohes Potenzial Vw (z. B. 10 V) gesetzt wird. Es sei darauf hingewiesen, dass "Vw", wie hier verwendet, die Spannung ist, die beim Schreiben an die Steuerelektrode anzulegen ist, "Ve" die Spannung bezeichnet, die beim Löschen an die Steuerelektrode anzulegen ist, und "Vr" der Spannung entspricht, die beim Lesen an die Steuerelektrode anzulegen ist. In den Dünnschichtbereich 2 (22) wird nicht geschrieben, solange die Steuerelektrode 2 (27) auf ein hohes Potenzial (z. B. 5 V) gesetzt ist. Beim Löschen wird die gespeicherte Information im Dünnschichtbereich 1 (21) dadurch gelöscht, dass die niederohmigen Bereiche (23) und (24) auf vorbestimmte Potenziale (z. B. 0 V bzw. 5 V) gesetzt werden und die Steuerelektrode 1 (26) auf ein vorbestimmtes niedriges Potenzial Ve (z. B. –5 V) gesetzt wird. Dabei wird die Information im Dünnschichtbereich 2 (22) nicht gelöscht, solange nicht die Steuerelektrode 2 (27) auf ein niedriges Potenzial (z. B. 5 V) gesetzt ist.
  • Gemäß der in der 6 dargestellten Ausführungsform ist das Speicherelement dadurch gekennzeichnet, dass die Anzahl der Steuerelektroden verringert ist, da der Dünnschichtbereich 1 (143) und der Dünnschichtbereich 2 (144) die Steuerelektrode (149) gemeinsam haben. Auch bei der vorliegenden Struktur kann die Information nur entweder in den Dünnschichtbereich 1 (143) oder den Dünnschichtbereich 2 (144), jedoch nicht in den anderen geschrieben werden, wenn der niederohmige Bereich 1 (145), der niederohmige Bereich 2 (146), der niederohmige Bereich 3 (147), der niederohmige Bereich 4 (148) und die Steuerelektrode (149) auf geeignete Spannungen gesetzt werden. In ähnlicher Weise kann die Information nur entweder aus dem Dünnschichtbereich 1 (143) oder dem Dünnschichtbereich 2 (144), jedoch nicht aus dem anderen gelöscht werden. In den Dünnschichtbereich 1 (143) kann dadurch geschrieben werden, dass der niederohmigen Bereich 1 (145) auf niedriges Potenzial (z. B. 0 V) gesetzt werden, der niederohmige Bereich 2 (146), der niederohmige Bereich 3 (147) und der niederohmige Bereich 4 (148) auf ein höheres Potenzial (z. B. alle auf 5 V) gesetzt werden und die Steuerelektrode (149) auf ein vorbestimmtes hohes Potenzial Vw (z. B. 10 V) gesetzt wird. Jedoch kann der niederohmige Bereich 2 (146) auf ein niedrigeres Potenzial gesetzt werden.
  • In den Dünnschichtbereich 2 (144) wird nicht geschrieben, wenn das hohe Potenzial Vw innerhalb einer konstanten Zeitperiode angelegt wird. Dabei kann dadurch gleichzeitig in den Dünnschichtbereich 1 (143) und den Dünnschichtbereich 2 (144) geschrieben werden, dass der niederohmige Bereich 3 (147) auf ein Potenzial (0 V) gesetzt wird, das so niedrig wie dasjenige des niederohmigen Bereichs 1 (145) ist. Die gespeicherte Information im Dünnschichtbereich 1 (143) kann dadurch gelöscht werden, dass der niederohmige Bereich 2 (144), der niederohmige Bereich 3 (147) und der niederohmige Bereich 4 (148) auf ein niedriges Potenzial (z. B. alle auf 0 V) gesetzt werden, der niederohmige Bereich 1 (145) auf ein höheres Potenzial (z. B. 5 V) gesetzt wird und der niederohmige Bereich 1 (145) auf ein vorbestimmtes niedriges Potenzial Ve (z. B. –5 V) gesetzt wird. Auch hier kann der niederohmige Bereich 2 (146) ein höheres Potenzial einnehmen. Die Information im Dünnschichtbereich 2 (144) wird nicht gelöscht, wenn das niedrige Potenzial Ve innerhalb einer konstanten Zeitperiode angelegt wird. Wie bei der Schreiboperation können der Dünnschichtbereich 1 (143) und der Dünnschichtbereich 2 (144) dadurch gelöscht werden, dass der niederohmige Bereich 3 (147) auf dasselbe Potenzial wie dasjenige des niederohmigen Bereichs 1 (145) gesetzt wird.
  • Die Ausführungsform der 14 zeichnet sich durch eine andere Realisierungsform der Erfindung aus, die mit weniger Stromtreiberpfaden (oder niederohmigen Bereichen) und weniger Steuerelektroden kontrolliert werden kann, da die vorigen Ausführungsformen kombiniert sind, um die Dünnschichtbereiche mit Matrixform anzuordnen. Es kann eine großskalige Integration mit einer kleinen Anzahl von Anschlüssen dadurch erzielt werden, dass die erfindungsgemäßen Strukturen wiederholt verwendet werden. Für die Speicherung von N Bits (d. h. 64 kBit) benötigt die oben genannte reine Anordnung von Einzelelementen 2 N (d. h. 128.000) An wiederholter Nutzung der vorliege Wurzel N (d. h. 256) Anschlüsse ausreichend.
  • Nun werden die Verfahren zum Schreiben, Löschen und Lesen beschrieben. In den Dünnschichtbereich 1 (79) wird dadurch geschrieben, dass der niederohmige Bereich 1 (83) auf ein niedriges Potenzial (z. B. 0 V) gesetzt wird, der niederohmige Bereich 2 (84), der niederohmige Bereich 3 (85) und der niederohmige Bereich 4 (86) auf ein höheres Potenzial (z. B. alle auf 5 V) gesetzt werden und die Steuerelektrode 1 (87) auf ein vorbestimmtes hohes Potenzial V2 (z. B. 10 V) gesetzt wird. Jedoch kann der niederohmige Bereich 2 (84) auf ein niedrigeres Potenzial gesetzt werden. Die Steuerelektrode 2 (88) wird nicht auf ein hohes Potenzial gesetzt (sondern z. B. auf 5 V). Dabei wird nicht in den Dünnschichtbereich 2 (80), den Dünnschichtbereich 3 (81) und den Dünnschichtbereich 4 (82) geschrieben. Dabei kann dadurch gleichzeitig in den Dünnschichtbereich 2 (79) und den Dünnschichtbereich 3 (81) geschrieben werden, dass der niederohmige Bereich 3 (85) auf ein Potenzial gesetzt wird, das so niedrig wie dasjenige des niederohmigen Bereichs 1 (83) ist.
  • Beim Löschen wird die im Dünnschichtbereich 1 (79) gespeicherte Information dadurch gelöscht, dass der niederohmige Bereich 2 (84), der niederohmige Bereich 3 (85) und der niederohmige Bereich 4 (86) auf ein vorbestimmtes niedriges Potenzial (z. B. alle auf 0 V) gesetzt werden, der niederohmige Bereich 1 (83) auf ein höheres Potenzial (z. B. 5 V) gesetzt wird, und die Steuerelektrode 1 (87) auf ein vorbestimmtes niedriges Potenzial Ve (z. B. –5 V) gesetzt wird. Jedoch kann der niederohmige Bereich 2 (84) auf ein höheres Potenzial gesetzt werden. Die Steuerelektrode 2 (88) wird nicht auf ein niedriges Potenzial gesetzt (sondern z. B. auf 5 V). Hierbei erfolgen die Anlegevorgänge für das hohe Potenzial Vw und das niedrige Ve innerhalb einer konstanten Zeitperiode. Dabei wird die Information nicht aus dem Dünnschichtbereich 2 (80), dem Dünnschichtbereich 3 (81) und dem Dünnschichtbereich 4 (82) gelöscht. Wie bei der Schreiboperation können der Dünnschichtbereich 1 (79) und der Dünnschichtbereich 3 (81) dadurch in einem Block gelöscht werden, dass der niederohmige Bereich 3 (85) auf dasselbe Potenzial wie der niederohmige Bereich 1 (83) gesetzt wird. Das blockweise Schreiben und Löschen von Information unter Steuerung durch die gemeinsame Steuerelektrode ist dann besonders effektiv, wenn durch wiederholtes Verwenden der vorliegenden Strukturen für einen großen Speicherumfang gesorgt ist, so dass die Schreib- und Löschzeitperioden drastisch verkürzt werden können.
  • Diese Spannungseinstellungen sind im Wesentlichen mit denen bei den folgenden Ausführungsformen identisch. Die Struktur, bei der die Steuerelektroden (87) und (88) auf den Dünnschichtbereichen (79) bis (82) ausgebildet sind, wie bei der vorliegenden Struktur, kann für ein Schreiben und Löschen der Information der Dünnschichtbereiche 1 bis 4 (79) bis (82) in einem Block sorgen. Dies kann für andere Ausführungsformen unter Verwendung der Struk tur gelten, bei der die Steuerelektroden (87) und (88) auf den Dünnschichtbereichen (79) bis (82) ausgebildet sind. Das Lesen von Information im Dünnschichtbereich 1 erfolgt durch Lesen der Leitfähigkeit des Dünnschichtbereichs 1 (79) auf solche Weise, dass die Stärke des Stroms, wie er zwischen dem niederohmigen Bereich 1 (83) und dem niederohmigen Bereich 2 (84) fließt, dadurch gemessen wird, dass eine Potenzialdifferenz zwischen den niederohmigen Bereich 1 (83) und den niederohmigen Bereich 2 (84) gelegt wird, um die Steuerelektrode 2 (88) auf ein vorbestimmtes niedriges Potenzial zu setzen und die Steuerelektrode 1 (87) auf ein Lesepotenzial Vr zu setzen, das höher als das Potenzial der Steuerelektrode 2 (88) ist. Es wird nur die Information des Dünnschichtbereichs 1 (79) ausgelesen, wenn die Steuerelektrode 2 (88) auf ein so niedriges Potenzial gesetzt wird, dass die einzelnen Dünnschichtbereiche unabhängig davon niedrige Leitfähigkeit aufweisen, welche Information in den einzelnen Dünnschichtbereichen gespeichert sein könnte.
  • Wenn die Dünnschichtbereiche mit Matrixform angeordnet sind, um in großem Maßstab zu speichern, ist die Grundstruktur die vorliegende Struktur, bei der die 4 Bits in Matrixform angeordnet sind. Selbst bei diesem großen Maßstab kann das Verfahren zum Steuern der Operationen zum Schrei Löschen und Lesen wie im Fall von 4 Bits bewerkstelligt werden. Dies gilt für andere Ausführungsformen mit vier Dünnschichtbereichen.
  • Die 1 ist ein Konstruktionsdiagramm eines Speicherelements. Ein Dünnschichtbereich (1) besteht aus undotiertem polykristallinem Silicium, und ein niederohmiger Bereich 1 (2) und ein niederohmiger Bereich 2 (3) bestehen aus dickerem, hochdotiertem polykristallinem n-Silicium. Beim tatsächlich realisierten Beispiel verfügt der Dünnschichtbereich (1) über eine mittlere Dicke von 3 nm, eine Breite von 0,1 μm und eine Länge von 0,2 μm, und der niederohmige Bereich 1 (2) und der niederohmige Bereich 2 (3) verfügen über eine Dicke von 40 nm. Unter dem Dünnschichtbereich (1), dem niederohmigen Bereich 1 (2) und dem niederohmigen Bereich 2 (3) liegt Si3N4 (7), unter dem wiederum SiO2 (6) liegt. Auf SiO2, das über dem Dünnschichtbereich (1), dem niederohmigen Bereich 1 (2) und dem niederohmigen Bereich 2 (3) angeordnet ist, ist eine Steuerelektrode (4) aus hochdotiertem polykristallinem n-Silicium ausgebildet.
  • Bei der Ausführungsform der 5 wird der Dünnschichtbereich (1) dadurch hergestellt, dass (amorphes) Si auf dem Si3N4-Träger (7) abgeschieden wird und es dann durch eine Wärmebehandlung bei 750°C kristallisiert wird. Die Zeitperiode dafür, dass das Si an der Waferoberfläche anhaftet, ist dann kürzer, wenn der Träger aus Si3N4 statt aus SiO2 besteht, so dass das Abscheiden des a-Si-Dünnfilms besser kontrolliert werden kann. Übrigens kann auch ein Verfahren zum Nitrieren der Oberfläche verwendet werden, da dadurch ein ähnlicher Effekt bewerkstelligt wird, wie er dann erhalten wird, wenn der Si3N4-Film hergestellt wird.
  • Um die Leitfähigkeitsänderung aufgrund einer kleinen Anzahl gespeicherter Ladungen auszulesen, ist es wirkungsvoll, zwischen dem Dünnschichtbereich (1) und der Steuerelektrode (4) eine kleine Kapazität einzustellen. Die Kapazität zwischen dem Dünnschichtbereich (1) und der Steuerelektrode (4) kann dadurch auf einen niedrigen Wert (siehe die 5) eingestellt werden, dass der Dünnschichtbereich (1) über den Isolierfilm (6) hergestellt wird. Da darüber hinaus der niederohmige Bereich 1 (2) und der niederohmige Bereich 2 (3) ebenfalls auf dem Isolator (6) hergestellt sind, so dass das Element insgesamt über dem Isolator (6) hergestellt ist, ist es möglich, nicht nur das Speicherelement mit mehreren Stufen einer Stapelstruktur aufzubauen, um dadurch die Speicherdichte zu erhöhen und eine Peripherieschaltung unter Nutzung der Substratfläche herzustellen, um dadurch die Fläche zu verringern, sondern es kann auch das Potenzial der niederohmigen Bereiche (2) und (3) auf entweder positive oder negative Polarität gesetzt werden. Dies schafft den Vorteil, dass der Freiheitsgrad der relativen Potenzialdifferenz zwischen der Steuerelektrode (4) und den niederohmigen Bereichen (2) und (3). Bei der Struktur mit dem niederohmigen Bereich im Volumen, wie bei einem normalen MOSFET, fließt ein Strom zwischen dem Element und dem Substrat, solange nicht die Vorspannungsrichtung am Übergang konstant ist, was jedoch unmöglich ist. Diese Erörterung gilt ähnlich für die folgenden Ausführungsformen.
  • Die Ladungsträger sind beispielsweise Elektronen, die durch Löcher ersetzt werden können. In diesem Fall werden die Relativwerte der Einstellspannungen für die individuellen Strukturen bei Operationen zum Schreiben, Löschen und Lesen mit umgekehrten Vorzeichen gegenüber denen verwendet, wenn Elektronen als Ladungsträger verwendet werden. Darüber hinaus bestehen der niederohmige Bereich 1 (2), der niederohmige Bereich 2 (3) und die Steuerelektrode (4) aus Silicium, das durch einen anderen Halbleiter oder ein Metall ersetzt werden kann. Der Dünnschichtbereich (1) besteht aus undotiertem polykristallinem Silicium, das durch ein anderes Halbleitermaterial ersetzt werden kann oder mit einem Fremdstoff dotiert werden kann. Die Steuerelektrode (4) liegt über dem Dünnschichtbereich (1), jedoch kann sie unter ihm liegen. Bei der vorliegenden Ausführungsform führt der Dünnschichtbereich (1) solche Funktionen aus, dass er als Strompfad zwischen den niederohmigen Bereichen wirkt und die Ladungen zur Speicherung einspeichert, jedoch kann er nur mit der Funktion versehen sein, als Strompfad zwischen den niederohmigen Bereichen zu dienen, und es kann ein Ladungsspeicherabschnitt für den Speicher hinzugefügt sein.
  • Bei dieser Modifizierung kann der Ladungsspeicherabschnitt aus einem Halbleiter oder einem Metall bestehen. Darüber hinaus kann ein SOI (Silicon on Insulator)-Substrat dazu verwendet, den niederohmigen Bereich 1 (2), den niederohmigen Bereich 2 (3) oder den Dünnschichtbereich (1) herzustellen. Diese Struktur ist hinsichtlich des niedrigen Widerstands von Vorteil, da der niederohmige Bereich 1 (2), der niederohmige Bereich 2 (3) und der Dünnschichtbereich (1) aus einkristallinem Silicium bestehen. Eine andere Maßnahme zum Verringern des Widerstands der niederohmigen Bereiche besteht im Kurzschließen derselben durch ein metallisches Material (z. B. W, TiN, WSi2, MoSi oder TiSi), und es kann dieses Verfahren verwendet werden. Die Steuerelektrode kann ebenfalls durch ein metallisches Material kurzgeschlossen werden, um ihren Widerstand zu senken. Dies gilt auch für die folgenden Ausführungsformen.
  • Ferner wird nun das Betriebsprinzip der vorliegenden Ausführungsform in Verbindung mit den 29(a) und 29(b) beschrieben. Die 29(a) zeigt eine vergrößerte Ansicht eines Abschnitts, der durch den Bezugsbuchstaben a gekennzeichnet ist, des Dünnschichtabschnitts der 29(b). Aufgrund der Dickenvariation des Dünnschichtbereichs 1, der aus ultradünnem Polysilicium besteht, variiert die potenzielle Energie abhängig von der Position entlang dem Bereich 1. Daher ist, bei Bedienungen mit niedrigem Strom, der Strompfad 190 auf den Niederpotenzialbereich (als schraffierter Abschnitt in der 29(a) dargestellt) des Films beschränkt. Es existieren auch Niederpotenzialbereiche 191 (ebenfalls als schraffierte Abschnitte in der 29(a) dargestellt), die vom Strompfad isoliert sind und als Speicherknoten wirken. Wenn die Spannung der Steuerelektrode 4 erhöht wird, werden lokale elektrische Felder zwischen dem Strompfad 190 und den isolierten Bereichen 191 erzeugt. Demgemäß werden Elektronen vom Strompfad 190 in die isolierten Niederpotenzialbereiche 191 übertragen und dort eingefangen. Da jeder isolierte Bereich sehr klein ist, bewirkt selbst der Einfang eines einzelnen Elektrons eine große Potenzialänderung. Daher ist die Anzahl eingefangener Elektronen in den isolierten Bereichen stabil. Da der Strompfad 190 sehr schmal ist, beeinflusst der Elektroneneinfang den Strom auf effektive Wei se. So kann gespeicherte Information durch Messen der Stromstärke gelesen werden. Durch Anlegen einer niedrigen Spannung an die Steuerelektrode 4 kann Information gelöscht werden, da die angefangenen Elektronen die isolierten Bereiche verlassen.
  • Mehr Speicher kann dadurch erzielt werden, wenn die Speicherelemente der vorliegenden Ausführungsformen wiederholt angeordnet werden. Dies gilt in ähnlicher Weise für die Speicherelemente der folgenden Ausführungsformen.
  • Nun wird der Prozess zum Herstellen der vorliegenden Ausführungsform unter Bezugnahme auf die 5 beschrieben. Zuallererst wird die Oberfläche des n-Si-Substrats (5) oxidiert, und der Si3N4-Film (7) wird auf der oxidierten Oberfläche abgeschieden. Auf diesem Si3N4-Film (7) wird hochdotiertes polykristallines Silicium abgeschieden, das so wirkt, dass es den niederohmigen Bereich 1 (2) um den niederohmigen Bereich 2 (3) bildet (wie in der 5(a) dargestellt). Darüber hinaus wird a-Si abgeschieden, das so wirkt, dass es den Dünnschichtbereich (1) bildet (wie es in der 5(b) dargestellt ist). Danach wird das SiO2 bei einer Temperatur von 750°C abgeschieden. Gleichzeitig damit kristallisiert das a-Si zum polykristallinen Silicium. Auf diesem polykristallinem Silicium wird das hochdotierte polykristallinen Silicium abgeschieden, das so wirkt, dass es die Steuerelektrode (4) bildet (wie es in der 5(c) dargestellt ist). Danach wird ein Zwischenschicht-Isolierfilm abgeschieden und ingeebnet, um die Oberflächenrauigkeit zu verringern, und er wird durch Metall verdrahtet. Wie es aus dem Herstellprozess erkennbar ist, ist der LOCOS-Schritt abweichend von einem MOS-Bauteil unter Verwendung des normalen Volumens erforderlich, so dass die Herstellung mit einer kleineren Anzahl von Schritten ausgeführt werden kann.
  • Die 7 zeigt eine zweite Ausführungsform. Die einzelnen Materialien der Struktur sind mit denen bei der Ausführungsform 1 identisch, jedoch besteht die Kennzeichnung darin, dass ein mit einem Dünnschichtbereich 1 (9) verbundener niederohmiger Bereich 1 (11) und ein mit einem Dünnschichtbereich 2 (10) verbundener niederohmiger Bereich 1 (1) gemeinsam vorliegen. Durch Einstellen der Spannungen des niederohmigen Bereichs 1 (11), des niederohmigen Bereichs 2 (12), des niederohmigen Bereichs 3 (13) und der Steuerelektrode (14) auf vorbestimmte Werte kann Information nur betreffend entweder den Dünnschichtbereich 1 (9) oder den Dünnschichtbereich 2 (10) geschrieben, gelöscht oder ausgelesen werden. Bei der Schreiboperation für den Dünnschichtbereich 1 (9) wird der niederohmige Bereich 1 (23) auf ein nie driges Potenzial (z. B. 0 V) gesetzt, wohingegen der niederohmige Bereich 2 (12) und der niederohmige Bereich 3 (13) auf höhere Potenziale (z. B. beide auf 5 V) gesetzt werden, und die Steuerelektrode (14) wird auf ein vorbestimmtes hohes Potenzial Vw (z. B. 10 V) gesetzt. Wenn die Zeitperiode zum Anlegen des hohen Potenzials Vw innerhalb eines konstanten Werts eingestellt wird, wird nicht in den Dünnschichtbereich 2 (10) geschrieben. Übrigens kann, wenn das Potenzial des niederohmigen Bereichs 3 (4) auf ein solches Potenzial (0 V) gesetzt wird, das so niedrig wie das des niederohmigen Bereichs 1 (11) ist, sowohl in den Dünnschichtbereich 1 (9) als auch in den Dünnschichtbereich 2 (10) geschrieben werden.
  • Bei der Operation des Löschens der Speicherinformation des Dünnschichtbereichs 1 (9) werden der niederohmige Bereich 2 (12) und der niederohmige Bereich 3 (13) auf niedrigere Potenziale (z. B. beide auf 0 V) gesetzt, wohingegen der niederohmige Bereich 1 (23) auf ein höheres Potenzial (z. B. 5 V) gesetzt werden kann, und die Steuerelektrode (14) auf ein vorbestimmtes niedriges Potenzial Ve (z. B. –5 V) gesetzt werden kann. Wenn die Anlegezeitperiode für das niedrige Potenzial Ve innerhalb einer konstanten Zeitperiode eingestellt wird, wird die Information im Dünnschichtbereich 2 (10) nicht gelöscht. Beim Löschen kann das Potenzial des niederohmigen Bereichs 2 (12) auf dasselbe Potenzial wie das des niederohmigen Bereichs 1 (23), wie bei der Schreiboperation, gesetzt werden, um für ein Blocklöschen des Dünnschichtbereichs 1 (9) und des Dünnschichtbereichs 2 (10) zu sorgen.
  • Das vorliegende Speicherelement kann doppelt soviel Information wie das der Ausführungsform 1 speichern, und es ist dadurch gekennzeichnet, dass es mit kleinerer Fläche als das der Ausführungsform 1 hergestellt werden kann, bei der die zwei Speicherelemente voneinander beabstandet sind. Die 8 zeigt eine dritte Ausführungsform. Diese ist der Ausführungsform 2 hinsichtlich der Materialien der einzelnen Abschnitte und auch dahingehend ähnlich, dass das Speicherelement aus zwei Dünnschichtbereichen (15) und (16), drei niederohmigen Bereichen (17) bis (15) und einer Steuerelektrode (20) besteht, jedoch ist es dahingehend verschieden, dass die zwei Dünnschichtbereiche (15) und (16) auf derselben Seite des gemeinsamen niederohmigen Bereichs 1 (17) liegen und die Längsrichtung der Steuerelektrode (20) und diejenige des gemeinsamen niederohmigen Bereichs 1 (17) parallel verlaufen. Die Information wird wie bei der Ausführungsform 2 geschrieben und gelöscht. Dank der Verwendung des gemeinsamen niederohmigen Bereichs 1 (17) zeichnet sich das Speicherelement dadurch aus, dass es mit kleiner Fläche hergestellt werden kann. Da darüber hinaus die Bereich und der ge meinsame niederohmige Bereich 1 (17) parallel verlaufen, so dass die Steuerelektrode nicht über den gemeinsamen niederohmigen Bereich 1 (17) verläuft, ist das Speicherelement ferner dadurch gekennzeichnet, dass es die Tendenz zeigt, durch die Potenzialschwankung der Steuerelektrode beeinflusst zu werden.
  • Die 4 zeigt eine vierte Ausführungsform. Die vorliegenden Ausführungsform ist mit den Ausführungsformen 2 und 3 hinsichtlich der Anzahl der Dünnschichtbereiche identisch, jedoch dahingehend verschieden, dass zwei Steuerelektroden (26) und (27) vorliegen und dass nur zwei niederohmige Bereiche (23) und (24) vorhanden sind. Im Ergebnis ist die vorliegende Ausführungsform dadurch gekennzeichnet, dass die Anzahl der Kontakte klein sein kann, um die durch die niederohmigen Bereiche belegte Fläche zu verkleinern. Wie zuvor bestehen der niederohmige Bereich 1 (23), der niederohmige Bereich 2 (24) und die Steuerelektroden (26) und (27) aus dotiertem polykristallinem Silicium, und ein Dünnschichtbereich 1 (21) und ein Dünnschichtbereich 2 (22) bestehen aus undotiertem polykristallinem Silicium. Das Verfahren zum Schreiben und Löschen von Information ist bei der vorliegenden Ausführungsform ähnlich demjenigen, das bereits zu Beginn des Abschnitts der detaillierten Beschreibung in dieser Beschreibung beschrieben wurde.
  • Die 21 zeigt eine fünfte Ausführungsform. Die vorliegende Ausführungsform besteht aus zwei Dünnschichtbereichen 1 (134) und 2 (135), drei niederohmigen Bereichen 1 bis 3 (136) bis (138) sowie zwei Steuerelektroden (139) und (140). Hierbei beinhaltet die Bezeichnung "niederohmige Bereiche 1 bis 3 (136) bis (138)", dass der niederohmige Bereich 1 (136) dem Bereich 136 entspricht, der niederohmige Bereich 2 dem Bereich (137) entspricht und der niederohmige Bereich 3 dem Bereich (138) entspricht, und diese Bezeichnung gilt für das Folgende. Die Struktur der vorliegenden Ausführungsform ist gegenüber der Ausführungsform 4 so modifiziert, dass der niederohmige Bereich 2 (24) in den niederohmigen Bereich 2 (137) und den niederohmigen Bereich 3 (138) unterteilt ist. Der niederohmige Bereich 2 (137) und der niederohmige Bereich 3 (138) sind über Kontaktlöcher mit Verdrahtungsleitungen oder Leiterbahnen anderer Schichten verbunden. Wenn das Material der Leiterbahnen anderer Schichten ausgewählt wird, ist es möglich, ein niederohmiges Element zu realisieren. Darüber hinaus kann auch der niederohmige Bereich 1 (135) unterteilt werden und mit Leiterbahnen anderer Schichten verbunden werden.
  • Die 9 zeigt eine sechste Ausführungsform. Das vorliegende Speicherelement speichert Information von 4 Bits oder mehr. Dieses Speicherelement besteht aus vier Dünnschichtbereichen 1 bis 4 (28) bis (31), drei niederohmigen Bereichen 1 bis 3 (32) bis (34) sowie zwei Steuerelektroden (35) und (36). Sowohl der erste Dünnschichtbereich als auch der zweite Dünnschichtbereich verbinden den ersten (32) und den zweiten (33) niederohmigen Bereich, und sowohl der dritte Dünnschichtbereich als auch der vierte Dünnschichtbereich verbinden den ersten (32) und den dritten (34) niederohmigen Bereich. Die erste Steuerelektrode (35) ist so ausgebildet, dass sie den ersten Dünnschichtbereich (28) und den dritten Dünnschichtbereich (30) bedeckt, und die zweite Steuerelektrode (36) ist so ausgebildet, dass sie den zweiten Dünnschichtbereich (29 und den vierten Dünnschichtbereich (31) bedeckt. Dank der Verwendung des gemeinsamen niederohmigen Bereichs 1 (32) kann der Zwischenraum zwischen dem niederohmige Bereich 2 (33) und dem niederohmigen Bereich 3 (34) verringert werden, um die Speicherelemente mit kleiner Fläche herzustellen. Da nicht für jeden Dünnschichtbereich ein Kontakt erforderlich ist, ist die vorliegenden Struktur dadurch gekennzeichnet, dass ihre Fläche verkleinert werden kann und eine Stapelstruktur mit Längswiederholungen leicht hergestellt werden kann.
  • Bei der Schreiboperation für den Dünnschichtbereich 1 (28) wird der niederohmige Bereich 2 (33) auf ein niedriges Potenzial (z. B. 0 V) gesetzt, der niederohmige Bereich 1 (32) und der niederohmige Bereich 3 (34) werden auf ein höheres Potenzial (z. B. beide auf 5 V) gesetzt, und die Steuerelektrode 1 (35) wird auf ein vorbestimmtes hohes Potenzial Vw (z. B. 10 V) gesetzt. Das Potenzial der Steuerelektrode 2 (36) wird nicht auf ein hohes Potenzial (sondern z. B. auf 5 V) gesetzt. Dabei wird nicht in den Dünnschichtbereich 2 (29), den Dünnschichtbereich 3 (30) und den Dünnschichtbereich 4 (31) geschrieben. Übrigens kann, wenn das Potenzial des niederohmigen Bereichs 3 (34) auf ein Potenzial (0 V) gesetzt wird, das so niedrig wie dasjenige des niederohmigen Bereichs 2 (33) ist, gleichzeitig in den Dünnschichtbereich 1 (28) und den Dünnschichtbereich 3 (30) geschrieben werden.
  • Bei der Löschoperation wird die gespeicherte Information im Dünnschichtbereich 1 (28) dadurch gelöscht, dass der niederohmige Bereich 1 (32) und der niederohmige Bereich 3 (34) auf ein vorbestimmtes niedriges Potenzial (z. B. beide auf 0 V) gesetzt werden, der niederohmige Bereich 2 (33) auf ein höheres Potenzial (z. B. 5 V) gesetzt wird und die Steuerelektrode 1 (35) auf ein vorbestimmtes niedriges Potenzial Ve (z. B. –5 V) gesetzt wird. Die Steuerelektrode 2 (36) wird nicht auf ein niedriges Potenzial (sondern z. B. auf 5 V) gesetzt. Jedoch erfolgt das Anlegen des hohen Potenzials Vw und des niedrigen Potenzials Ve innerhalb einer konstanten Zeitperiode. Dabei wird die Information im Dünnschichtbereich 2 (29), im Dünnschichtbereich 3 (30) und im Dünnschichtbereich 4 (31) nicht gelöscht. Beim Löschen können, wie bei der Schreiboperation, der Dünnschichtbereich 1 (28) und der Dünnschichtbereich 3 (30) dadurch blockmäßig gelöscht werden, dass das Potenzial des niederohmigen Bereichs 3 (34) auf dasselbe Potenzial wie dasjenige des niederohmigen Bereichs 2 (33) gesetzt ist. Um die Operationen zum blockweisen Schreiben und Löschen von Information zu kontrollieren, sind für die vielen Speicher derartige identische Steuerelektroden effektiv, für die die vorliegenden Struktur wiederholt genutzt wird, so dass die Zeitperioden für die Schreib- und Löschoperationen drastisch verkürzt werden können.
  • Diese Spannungseinstellungen sind auch bei den folgenden Ausführungsformen im Wesentlichen identisch. Bei der Struktur mit den Steuerelektroden (35) und (36) über den Dünnschichtbereichen (28) bis (31), wie bei der vorliegenden Struktur, kann die Information in den Dünnschichtbereichen 1 bis 4 (28) bis (31) dadurch in einem Block geschrieben und gelöscht werden, dass das Potenzial des Substrats angehoben oder abgesenkt wird. Dies ist ähnlich anderen Ausführungsformen unter Verwendung der Struktur, bei der die Steuerelektroden (35) und (36) über den Dünnschichtbereichen (28) bis (31) liegen. Das Lesen von Information im Dünnschichtbereich 1 erfolgt in solcher Weise, dass die Leitfähigkeit des Dünnschichtbereichs 1 (28) durch Anlegen einer Potenzialdifferenz zwischen dem niederohmigen Bereich 1 (32) und dem niederohmigen Bereich 2 (33), durch Setzen der Steuerelektrode 2 (36) auf ein vorbestimmtes niedriges Potenzial, der Steuerelektrode 1 (35) auf ein Lesepotenzial Vr über dem der Steuerelektrode 2 (36), und durch Messen des Werts des Stroms, der zwischen dem niederohmigen Bereich 1 (32) und dem niederohmigen Bereich 2 (33) fließen soll. Es kann die Information nur des Dünnschichtbereichs 1 (28) dadurch ausgelesen werden, dass die Steuerelektrode 2 (36) auf ein derart niedriges Potenzial gesetzt wird, dass die einzelnen Dünnschichtbereiche niedrige Leitfähigkeiten aufweisen, so dass Information in den einzelnen Dünnschichtbereichen gespeichert werden kann.
  • In der 24 ist eine Struktur dargestellt, bei der vier aktuelle Strukturen wiederholt so angeordnet sind, dass 16 Dünnschichtbereiche vorliegen. In der 25 ist darüber hinaus ein Prototypelement angegeben, das dadurch hergestellt wird, dass die vorliegenden Strukturen wiederholt angeordnet werden und Speicherzellen von 120 Bits in einer Matrix angeordnet werden. In der 25 verlaufen zehn Steuerelektroden in der Querrichtung. Sechs Sätze von drei niederohmigen Bereichen verlaufen in der Längsrichtung (die den niederohmigen Bereichen 1 bis 3 so entsprechen, dass zwei derselben den Dünnschichtbereichen 1 und 2 für eine Steuerelektrode entsprechen). Es sind 10 × 6 × 2 = 120 Dünnschichtbereiche angeordnet. Bei diesem großskaligen Speicher können die Verfahren zum Schreiben, Löschen und Lesen im Wesentlichen auf identische Weise bewerkstelligt werden.
  • Bei diesem Speicher wirken zwei Sätze von drei niederohmigen Bereichen (Attrappenleitungen) beider Ränder in einer Querrichtung und eine Steuerelektrode an jedem Rand in einer Längsrichtung als Puffer. Selbstverständlich könnten die zwei Sätze von drei niederohmigen Bereichen zwei Sätze eines niederohmigen Bereichs sein. Das Potenzial dieser Pufferleitungen wird auf einem festen Wert, wie Masse, gehalten. Daher speichert dieser Speicher tatsächlich 64 Bits. Es ist gut bekannt, dass dieselben spezifizierten Leitungen nach der Herstellung häufig verschiedene Formen aufweisen, wenn ihre Musterdichten verschieden sind. Unter Verwendung der Pufferstruktur wie bei dieser Ausführungsform können Formdifferenzen zwischen Speicherelementen und daher Differenzen der elektrischen Eigenschaften zwischen Bits verringert werden. Das Verhältnis der Pufferfläche zur Speicherfläche nimmt ab, wenn die Speichergröße zunimmt. Demgemäß beeinflusst die Verwendung dieser Pufferstruktur die Integration nicht in großem Ausmaß in nachteiliger Weise.
  • Die 10 zeigt eine siebte Ausführungsform. Diese Ausführungsform verfügt über vier Dünnschichtbereiche 1 bis 4 (37) bis (40), vier niederohmige Bereiche 1 bis 4 (41) bis (44) sowie zwei Steuerelektroden (45) und (46). Die Ausführungsform ist der Ausführungsform 5 dahingehend ähnlich, dass die vier Dünnschichtbereiche so ausgebildet sind, dass sie Information von 4 Bits oder mehr speichern, und auch hinsichtlich des Verfahrens zum Schreiben und Löschen. Diese Ausführungsform unterscheidet sich von der Ausführungsform 6, bei der die beiden niederohmigen Bereiche, die mit dem Dünnschichtbereich 1 und dem Dünnschichtbereich 2 verbunden sind, gemeinsam vorliegen, dahingehend, dass die niederohmigen Bereiche getrennt ausgebildet sind und mit Metall durch Durchgangslöcher verdrahtet sind. Ein anderer Unterschied liegt darin, dass die Steuerelektroden (45) und (46) unter den Dünnschichtbereichen (37) und (40) ausgebildet sind. Die vorliegende Ausführungsform ist dadurch gekennzeichnet, dass der Widerstand dadurch verringert werden kann, dass die metallische Leiterbahn kurzgeschlossen wird. Darüber hinaus kann die Konstruktion so modifiziert werden, dass der nie derohmige Bereich 3 (43) und der niederohmige Bereich 4 (44) nicht metallisch verdrahtet werden, sondern dass sich die Metall-Leiterbahn parallel zu den Steuerelektroden erstreckt. Diese Struktur ist dadurch gekennzeichnet, dass die Potenziale der Dünnschichtbereiche gegenüber externen Störsignalen stabilisiert sind, da ihr Abschnitt über den Dünnschichtbereichen mit den Metall-Leiterbahnen bedeckt ist, wohingegen der untere Abschnitt durch die Steuerelektroden bedeckt ist. Da die Steuerelektroden unter den Dünnschichtbereichen ausgebildet sind, können die Überlappungsabschnitte zwischen den Steuerelektroden und den niederohmigen Bereichen und den Kontaktlöchern einander überlappen.
  • Die 11 zeigt eine achte Ausführungsform. Diese Ausführungsform verfügt über vier Dünnschichtbereiche 1 bis 4 (47) bis (50), fünf niederohmige Bereiche 1 bis 5 (51) bis (55) sowie zwei Steuerelektroden (56) und (57). Die vorliegende Erfindung unterscheidet sich von der Ausführungsform 7 dahingehend, dass der niederohmige Bereich der Ausführungsform 6 unterteilt ist und mit den Metallleiterbahnen verbunden ist, und hinsichtlich der Vertikalbeziehungen zwischen den Dünnschichtbereichen und den Steuerelektroden. Die vorliegende Struktur ist bei Operationen wirkungsvoll, bei denen die Potenziale der niederohmigen Bereiche 2 bis 5 (52) bis (55) starke Änderungen erfahren. Darüber hinaus kann der niederohmige Bereich 1 (51) unterteilt werden, und die Teilbereiche können durch die Leiterbahn einer anderen Schicht miteinander verbunden werden.
  • Die 12 zeigt eine neunte Ausführungsform. Ein erster Dünnschichtbereich (58) verbindet einen ersten niederohmigen Bereich (62) und einen dritten niederohmigen Bereich (64); ein zweiter Dünnschichtbereich (59) verbindet den ersten niederohmigen Bereich (62) und einen vierten niederohmigen Bereich (65); ein dritter Dünnschichtbereich (60) verbindet einen zweiten niederohmigen Bereich (63) und den dritten niederohmigen Bereich (64); und ein vierter Dünnschichtbereich (61) verbindet den zweiten niederohmigen Bereich (63) und den vierten niederohmigen Bereich (65). Eine erste Steuerelektrode (66) ist so ausgebildet, dass sie den ersten Dünnschichtbereich (58) und den zweiten Dünnschichtbereich (59) bedeckt, und eine zweite Steuerelektrode (67) ist so ausgebildet, dass sie den dritten Dünnschichtbereich (60) und den vierten Dünnschichtbereich (61) bedeckt. Gemäß der vorliegenden Struktur ist es unmöglich, abweichend von der Ausführungsform 6, die Information gesondert in die einzelnen Dünnschichtbereiche (58) bis (61) zu schreiben und aus ihnen zu löschen, wenn der dritte niederohmige Bereich (64) und der vierte niederohmige Bereich (65) vereinheitlicht sind.
  • Der niederohmige Bereich 3 (64) ist mit einem niederohmigen Bereich 5 (156) von W einer anderen Schicht verbunden, wohingegen der niederohmige Bereich 4 (65) mit einem niederohmigen Bereich 6 (157) derselben Schicht wie der des niederohmigen Bereichs 5 (156) von W verbunden ist, und sie werden gesondert angesteuert. Das Material des niederohmigen Bereichs 5 (156) und des niederohmigen Bereichs 6 (157) kann ein anderes als das von W sein, wenn es über einen niedrigen Widerstand verfügt.
  • Bei der vorliegenden Ausführungsform verlaufen die Längsrichtung der Steuerelektroden (66) und (67) und die Längsrichtung des niederohmigen Bereichs 5 (156) und des niederohmigen Bereichs 6 (157) im Wesentlichen rechtwinklig zueinander. Jedoch können die Längsrichtungen des niederohmigen Bereichs 5 (156) und des niederohmigen Bereichs 6 (157) parallel zueinander verlaufen, und sie müssen nicht rechtwinklig zur Längsrichtung der Steuerelektroden (66) und (67) verlaufen. Die vorliegende Ausführungsform ist dadurch gekennzeichnet, dass sie dafür anfällig ist, durch Potenzialschwankungen der Steuerelektrode (66) und (67) beeinflusst zu werden, da diese Steuerelektroden (66) und (67) weniger den gemeinsamen niederohmigen Bereich 1 (62) noch den niederohmigen Bereich 2 (63) schneiden.
  • Die 13 zeigt eine zehnte Ausführungsform. Diese Ausführungsform verfügt über vier Dünnschichtbereiche 1 bis 4 (68) bis (71), fünf niederohmige Bereiche 1 bis 5 (72) bis (76) und zwei Steuerelektroden (77) und (78). Die vorliegende Ausführungsform ist gegenüber der Ausführungsform 9 dadurch modifiziert, dass der niederohmige Bereich 3 (64) und der niederohmige Bereich 4 (65) über dasselbe Material verbunden sind und der niederohmige Bereich 1 (62) und der niederohmige Bereich 2 (63) individuell unterteilt sind. Der niederohmige Bereich 2 (73) und der niederohmige Bereich 4 (74) sind über einen niederohmigen Bereich 6 (154) einer anderen Schicht von W verbunden, und der niederohmige Bereich 3 (74) und der niederohmige Bereich 5 (76) sind über einen niederohmigen Bereich 7 (155) derselben Schicht wie der des niederohmigen Bereichs 6 (154) von W verbunden.
  • Die 14 zeigt eine elfte Ausführungsform. Diese Ausführungsform verfügt über die vier Dünnschichtbereiche 1 bis 4 (79) bis (82), die vier niederohmigen Bereiche 1 bis 4 (83) bis (86) und die zwei Steuerelektroden (87) und (88). Die Ausführungsform unterscheidet sich von der sechsten Ausführungsform dadurch, dass der Dünnschichtbereich 1 (79), der Dünnschichtbereich 2 (80), der Dünnschichtbereich 3 (81) und der Dünnschichtbereich 4 (82) nicht gemeinsam über ihre niederohmigen Bereiche verfügen. Die vorlie gende Ausführungsform verfügt über eine größere Fläche als die sechste Ausführungsform, weist jedoch alle restlichen Merkmale auf. Die vorliegende Ausführungsform ist gegenüber der sechsten Ausführungsform dadurch gekennzeichnet, dass die niederohmigen Bereiche unabhängig gemacht sind, um den Freiheitsgrad zum Einstellen der Spannungen zu erhöhen, um dadurch die Einflüsse auf den Dünnschichtbereich 3 (81) und den Dünnschichtbereich 4 (82) bei Schreib- und Löschvorgängen für den Dünnschichtbereich 1 (79) und den Dünnschichtbereich 2 (80) zu verringern, und dass sie für stabile Operationen geeignet ist. Die Schreib- und Löschverfahren beim Speicherelement der vorliegenden Ausführungsform sind mit denen identisch, die zuvor am Anfang des Abschnitts der detaillierten Beschreibung dieser Beschreibung beschrieben wurden. In der 26 ist ein Element zur Speicherung von 16 Bits oder mehr unter wiederholter Verwendung der vorliegenden Struktur dargestellt.
  • Die 19 zeigt eine zwölfte Ausführungsform. Diese Ausführungsform verfügt über vier Dünnschichtbereiche 1 bis 4 (122) bis (125), sechs niederohmige Bereiche 1 bis 4 (126) bis (131) sowie zwei Steuerelektroden (132) und (133). Die Struktur ist derjenigen ähnlich, die gegenüber der vierten Ausführungsform modifiziert ist, so dass die zwei Strukturen der halbierten niederohmigen Bereiche 2 (24) einander gegenüberstehen, um die Steuerelektrode gemeinsam zu haben. Die vorliegende Struktur ist ein Element zum Speichern von 4 Bits oder mehr, wie bei der siebten und der achten Ausführungsform, jedoch mit größerer Fläche als denjenigen bei der siebten und der achten Ausführungsform. Wie die Ausführungsform 11 ist die vorliegende Struktur dadurch gekennzeichnet, dass die niederohmigen Bereiche unabhängig ausgebildet sind, um den Freiheitsgrad zum Einstellen der Spannungen zu erhöhen, um dadurch die Einflüsse auf den Dünnschichtbereich 3 (124) und den Dünnschichtbereich 4 (125) bei Schreib- und Löschvorgängen für den Dünnschichtbereich 1 (122) und den Dünnschichtbereich 2 (123) zu senken, und dass sie für stabile Operationen geeignet ist. Bei der vorliegenden Struktur sind der niederohmige Bereich 3 (128) und der niederohmige Bereich 4 (129) zueinander benachbart, jedoch können der niederohmige Bereich 2 (127) und der niederohmige Bereich 3 (128) sowie der niederohmige Bereich 5 (130) und der niederohmige Bereich 6 (131) einander benachbart sein. Diese modifizierte Struktur ist ebenfalls dadurch gekennzeichnet, dass die Spannungen der einzelnen Abschnitte bei den Operationen leicht eingestellt werden können.
  • Die 15 zeigt eine dritte Ausführungsform. Diese Ausführungsform unterscheidet sich von der neunten Ausführungsform dadurch, dass ein Dünn schichtbereich 1 (89), ein Dünnschichtbereich 3 (91) sowie ein Dünnschichtbereich 2 (90) und ein Dünnschichtbereich 4 (92) über keine gemeinsamen niederohmigen Bereiche verfügen. Ein niederohmige Bereich 7 (158), der zu einer anderen Schicht als der zum Herstellen eines niederohmigen Bereichs 2 (94), eines niederohmigen Bereichs 3 (95), eines niederohmigen Bereich 5 (97) und eines niederohmigen Bereich 6 (98) gehört, wird dazu verwendet, den niederohmigen Bereich 2 (94) und den niederohmigen Bereich 5 (97) zu verbinden, und ein zur selben Schicht wie der des niederohmigen Bereichs 7 (158) gehörender niederohmiger Bereich 8 (158) wird dazu verwendet, den niederohmigen Bereich 3 (95) und den niederohmigen Bereich 6 (98) zu verbinden. Die vorliegende Ausführungsform verfügt über eine größere Fläche als die neunte Ausführungsform, jedoch ist sie dadurch gekennzeichnet, dass der Dünnschichtbereich 3 (91) und der Dünnschichtbereich 4 (92) weniger beeinflusst werden, um die Operationen bei Schreib- und Löschvorgängen betreffend den Dünnschichtbereich 1 (89) und den Dünnschichtbereich 2 (90) zu stabilisieren.
  • Die 16 zeigt eine vierzehnte Ausführungsform. Die vorliegende Ausführungsform verfügt über eine Struktur, bei der die zwei Enden von drei dünnen Leitungen mit identischen niederohmigen Bereichen (102) und (103) verbunden sind und sie durch eine gemeinsame Steuerelektrode (104) gesteuert werden, so dass sie einen Dünnschichtbereich (101) bilden. Die Anzahl der dünnen Leitungen kann zwei oder mehr betragen. Wenn, im Fall einer dünnen Leitung, die Leitungsdicke verringert wird, nimmt die Änderung der Leitfähigkeit aufgrund der Ladungsspeicherung zu, jedoch steigt der Widerstand gleichzeitig an, so dass der Strom sinkt. Bei der vorliegenden Ausführungsform ist wegen der mehreren Leitungen die Flussrate des Stroms, der zwischen den niederohmigen Bereichen an den zwei Enden fließt, hoch, wenn die Leitungsdicke klein gehalten wird. Dank der Verwendung mehrerer Leitungen können ihre statistischen Eigenschaften dazu genutzt werden, die vorliegende Ausführungsform dadurch zu kennzeichnen, dass sie stabil gegen Eigenschaftsstreuungen der Einzelleitungen ist. Darüber hinaus ist die vorliegende Struktur dahingehend wesentlich, dass die gesonderten Abschnitte in den Dünnschichtbereichen liegen, und dies gilt für die in der 20 dargestellte Struktur, bei der die Dünnfilme in der Mitte kurzgeschlossen sind.
  • Die 23 zeigt eine fünfzehnte Ausführungsform. Die vorliegende Ausführungsform ist der Ausführungsform 14 hinsichtlich der Struktur ähnlich, bei der die zwei Enden der drei dünnen Leitungen mit identischen niederohmigen Bereichen (162) und (163) verbunden sind und die Steuerung durch eine gemeinsame Steuerelektrode (164) erfolgt, so dass sie einen Dünnschichtbereich (161) bilden, jedoch unterscheidet sie sich dadurch, dass die drei dünnen Leitungen eine Stapelstruktur aufweisen. Zwischen den dünnen Leitungen sind Isolierfilme (165) eingebettet. Die vorliegende Ausführungsform ist der Ausführungsform 14 dahingehend ähnlich, dass die Anzahl der dünnen Leitungen zwei oder mehr betragen kann. Die vorliegende Ausführungsform ist wie die Ausführungsform 14 gekennzeichnet, jedoch besteht ein anderes Merkmal darin, dass die Flächedes Dünnschichtbereichs (161) selbst dann nicht vergrößert ist, wenn mehrere dünne Leitungen vorhanden sind, da die Stapelstruktur vorliegt. Der Prozess zum Herstellen der vorliegenden Struktur ist dem bei der Ausführungsform 1 mit der Ausnahme ähnlich, dass die Dünnfilm-Herstellschritte beim Abscheiden der Dünnfilme wiederholt werden, sowie hinsichtlich der Herstellung der Isolierfilme, und dass die Dünnfilmabschnitte der drei Schichten auf einmal wirken. Andererseits kann die Stapelstruktur der vorliegenden Ausführungsform sowie diejenige Struktur, bei der die dünnen Leitungen der Ausführungsform 14 in einer gemeinsamen Ebene angeordnet sind, gemeinsam verwendet werden.
  • Die 17 zeigt eine sechzehnte Ausführungsform. Das vorliegende Speicherelement speichert Information von 4 Bits oder mehr. Das Speicherelement verfügt über vier Dünnschichtbereiche 1 bis 4 (105) bis (108), sechs nie derohmige Bereiche 1 bis 6 (109) bis (114) und zwei Steuerelektroden (115) und (116). Der erste Dünnschichtbereich (105) verbindet den ersten und den zweiten niederohmigen Bereich (109) und (111); der dritte Dünnschichtbereich (106) verbinden den zweiten und den vierten niederohmigen Bereich (110) und (112); der dritte Dünnschichtbereich (107) verbinden den dritten und den fünften niederohmigen Bereich (111) und (113); und der vierte Dünnschichtbereich (108) verbindet den vierten und den sechsten niederohmigen Bereich (112) und (114). Die erste Steuerelektrode (115) ist so ausgebildet, dass sie den ersten Dünnschichtbereich (105) und den zweiten Dünnschichtbereich (106) bedeckt, und die zweite Steuerelektrode (116) ist so ausgebildet, dass sie den dritten Dünnschichtbereich (107) und den vierten Dünnschichtbereich (108) bedeckt. Die vorliegende Struktur ist denen bei den Ausführungsformen 9 und 10 ähnlich, jedoch muss ihr niederohmige Bereich 3 (111) und ihr niederohmige Bereich 4 (112) wegen des Unterschieds zwischen den Schreib-, Lösch- und Leseoperationen mit keinerlei Kontakt ausgebildet sein, so dass ihre Fläche verkleinert werden kann. Die vorliegende Fläche unterscheidet sich von den vorigen Ausführungsformen, die auf das Element zum Speichern von 4 Bits oder mehr gerichtet sind, dadurch, dass die Stromflüsse zwischen dem niederohmigen Bereich 1 (109) und dem niederohmigen Bereich 5 (113) sowie dem niederohmigen Bereich 2 (110) und dem niederohmigen Bereich 6 (114) sowie der Dünnschichtbereich 1 (105) und der Dünnschichtbereich 3 (107) sowie der Dünnschichtbereich 2 (106) und der Dünnschichtbereich 4 (108) in den Pfaden in Reihe geschaltet sind. Bei der Schreiboperationen für den Dünnschichtbereich 1 (105) wird der niederohmige Bereich 1 (109) oder der niederohmige Bereich 5 (113) auf ein niedriges Potenzial (z. B. 0 V) gesetzt, und der niederohmige Bereich 2 (110) oder der niederohmige Bereich 6 (114) wird auf ein höheres Potenzial (z. B. 5 V) gesetzt. Die Steuerelektrode 1 (115) wird auf ein vorbestimmtes hohes Potenzial Vw (z. B. 12 V) gesetzt, und die Steuerelektrode 2 (116) wird auf ein Potenzial V1 (z. B. 5 V) gesetzt, das niedriger als das der Steuerelektrode 1 (115) ist.
  • Hierbei ist das Potenzial V1 von derart hohem Pegel, dass der Dünnschichtbereich 2 (106) unabhängig davon leidet, welche Information in ihm gespeichert ist. Dabei wird in den Dünnschichtbereich 2 (106), den Dünnschichtbe reich 3 (107) und den Dünnschichtbereich 4 (108) nicht geschrieben. Übrigens kann, wenn der niederohmige Bereich 2 (110) oder der niederohmige Bereich 6 (114) dabei auf ein Potenzial (z. B. 0 V) gesetzt wird, das so niedrig wie das des niederohmigen Bereichs 1 (109) oder des niederohmigen Bei reichs 5 (113) ist, gleichzeitig in den Dünnschichtbereich 1 (105) und den Dünnschichtbereich 2 (106) geschrieben werden.
  • Bei der Löschoperation wird die im Dünnschichtbereich 1 (105) gespeicherte Information dadurch gelöscht, dass der niederohmige Bereich 2 (110) oder der niederohmige Bereich 6 (114) auf ein vorbestimmtes niedriges Potenzial (z. B. beide auf 0 V) gesetzt wird, der niederohmige Bereich 1 (109) oder der niederohmige Bereich 5 (113) auf ein höheres Potenzial (z. B. 5 V) gesetzt wird und die Steuerelektrode 1 (115) auf ein vorbestimmtes niedriges Potenzial Ve (z. B. –5 V) gesetzt wird. Die Steuerelektrode 2 (116) wird auf kein niedriges Potenzial (sondern auf 5 V) gesetzt. Dabei wird die Information im Dünnschichtbereich 2 (106), im Dünnschichtbereich 3 (107) und im Dünnschichtbereich 4 (108) nicht gelöscht. Hierbei erfolgen die Anlegevorgänge für das hohe Potenzial Vw und das niedrige Potenzial Ve innerhalb einer konstanten Zeitperiode. Beim Löschen kann ein blockweises Löschen des Dünnschichtbereichs 1 (105) und des Dünnschichtbereichs 2 (106) wie bei der Schreiboperation dadurch bewerkstelligt werden, dass das Potenzial des niederohmigen Bereichs 2 (110) und des niederohmigen Bereich 6 (114) auf dasselbe Potenzial wie das jenige des niederohmigen Bereichs 1 (109) oder des niederohmigen Bereichs 5 (113) gesetzt wird. Diese Operationen zum blockweisen Schreiben und Löschen von Information, die so durch die gemeinsamen Steuerelektroden gesteuert werden, sind besonders wirkungsvoll, wenn unter wiederholter Verwendung der vorliegenden Struktur ein großer Speicher verwendet wird, so dass die Zeitperioden zum Schreiben und Löschen drastisch verkürzt werden können.
  • Das Lesen der Information aus dem Dünnschichtbereich 1 (105) erfolgt durch Auslesen der Leitfähigkeit des Dünnschichtbereichs 1 (105), so dass die Stärke des Stroms, der zwischen dem niederohmigen Bereich 1 (109) und dem niederohmigen Bereich 5 (113) fließen soll, gemessen wird, was durch Errichten einer Potenzialdifferenz (z. B. 0 V oder 1 V) zwischen dem niederohmigen Bereich 1 (109) und dem niederohmigen Bereich 5 (113) erfolgt, um die Steuerelektrode 1 (115) auf ein niedrigeres Lesepotenzial Vr (z. B. 3 V) als die Steuerelektrode 2 (116) zu setzen. Hierbei wird das Potenzial V2 auf einen derart hohen Pegel eingestellt, dass der Dünnschichtbereich 2 (106) unabhängig davon leidet, welche Information in ihm gespeichert ist, und auf einen derart niedrigen Pegel, dass keine Schreiboperation ausgelöst wird.
  • Die 18 zeigt eine siebzehnte Ausführungsform. Diese Ausführungsform verfügt über eine Struktur, die gegenüber der polykristalline so modifiziert ist, dass unter einem Dünnschichtbereich (117), auf dem eine zweite Steuerelektrode (121) liegt, eine Steuerelektrode (120) ausgebildet ist. Die Kapazität zwischen der zweiten Steuerelektrode (121) und dem Dünnschichtbereich (117) wird kleiner als die zwischen der ersten Steuerelektrode (120) und dem Dünnschichtbereich (117) gemacht. Dies kann dadurch bewerkstelligt werden, dass der Isolierfilm zwischen der Steuerelektrode 2 (121) und dem Dünnschichtbereich (117) dicker als der Isolierfilm zwischen der Steuerelektrode 1 (120) und dem Dünnschichtbereich (117) gemacht wird. Dabei wird die Kapazität zwischen dem Dünnschichtbereich (117) und der Steuerelektrode 2 (128) durch die Steuerelektrode 1 (120) weiter verringert, die in der Nähe des Dünnschichtbereichs (117) angeordnet ist. Diese Verringerung kann auch dadurch bewerkstelligt werden, dass das Material des Isolierfilms zwischen der Steuerelektrode 1 (120) und dem Dünnschichtbereich (117) sowie das Material des Isolierfilms zwischen der Steuerelektrode 2 (121) und dem Dünnschichtbereich (117) geändert werden. Die Steuerelektrode 1 (120) kann über dem Dünnschichtbereich (117) hergestellt werden, und die Steuerelektrode 2 (121) kann unter ihm hergestellt werden. Die Steuerelektrode 1 (120) wird bei Schreib- und Löschoperationen des Spei cherelements der vorliegenden Ausführungsform verwendet, und die Steuerelektrode 2 (121) wird bei der Leseoperation verwendet. Im Ergebnis kann die Änderung der Leitfähigkeit des Dünnschichtbereichs (117) durch die Ladungsspeicherung erhöht werden, während die hohen Geschwindigkeiten der Schreib- und Löschoperationen erhalten bleiben.
  • Die 22 zeigt eine Ausführungsform der Erfindung. Die vorliegende Ausführungsform unterscheidet sich von der Ausführungsform 1 dadurch, dass sie eine Struktur einnimmt, bei der ein Dünnschichtbereich (141) im Verlauf vom niederohmigen Bereich 1 (2) zum niederohmigen Bereich 2 (3) einen Vorsprung aufweist. Bei der vorliegenden Struktur ist der Ladungseinfangbereich dadurch klein gemacht, dass die Tatsache genutzt ist, dass die Ladungen durch den Vorsprung eingefangen werden, so dass Streuungen der gespeicherten Ladung zwischen den Elementen und der Änderung der Leitfähigkeit zwischen den Elementen im Fall gleicher gespeicherter Ladungsmengen verringert sind, um die Eigenschaften des Speichers zu stabilisieren. Ohne den Vorsprung sorgt der Dünnfilm dafür, wenn er als Rechteck ohne Vorsprung ausgebildet ist, dafür, dass die Ladung irgendwo auf seiner gesamten Fläche eingefangen wird. Es besteht die Tendenz, dass die Ladung wegen der Fläche im Vorsprung eingefangen wird, und es besteht die Tendenz, dass sich das elektrische Feld am Fuß (142) des Vorsprungs konzentriert. Im Ergebnis ist die vorliegende Ausführungsform dadurch gekennzeichnet, dass die Tendenz besteht,, dass die Ladung durch den Vorsprung eingefangen wird.
  • Die 27 zeigt eine neunzehnte Ausführungsform. Bei der vorliegenden Ausführungsform sind die zwei Strukturen der Ausführungsform 11 vertikal in zwei Schichten über einen Isolierfilm hinweg aufgestapelt, um 8 Bits oder mehr zu speichern. Diese zweischichtige Struktur ist dadurch gekennzeichnet, dass der Speicher ohne jede Flächenvergrößerung verdoppelt werden kann, so dass die Speicherdichte weiter erhöht werden kann, wenn die Strukturen in mehreren Schichten aufgestapelt werden. Dies bedeutet, dass in der Nähe der Zelle, abweichend von der Ausführungsform 11 (wie in der 14 dargestellt) kein Kontakt anzuordnen ist. Für die einzelnen Schichten können, wie bei der Ausführungsform 11, Schreib- und Lesevorgänge ausgeführt werden.
  • Die 28 zeigt eine zwanzigste Ausführungsform. Die vorliegende Ausführungsform ist gegenüber der Struktur der Ausführungsform 11 dahingehend modifiziert, dass eine Steuerelektrode 1 (177) und eine Steuerelektrode 2 (178) unter Dünnschichtbereichen 1 bis 4 (169) bis (172) liegen, über denen eine gemeinsame Steuerelektrode 3 (179) liegt, die den Dünnschichtbereichen 1 bis 4 (169) bis (172) gemeinsam ist. Die Steuerelektrode 1 (177) und die Steuerelektrode 2 (178) können über den Dünnschichtbereichen 1 bis 4 (169) bis (172) hergestellt werden, unter denen die Steuerelektrode 3 (179) liegen kann. Die vorliegende Struktur ist dadurch gekennzeichnet, dass die Information in den Dünnschichtbereichen 1 bis 4 (169) bis (172) unter Verwendung der Steuerelektrode 3 (179) blockweise gelöscht oder geschrieben werden kann. Selbst dann, wenn mehrere Zellen angeordnet sind, können durch Anbringen einer die Zellen eines gewünschten Bereichs überdeckenden Steuerelektrode zusätzlich zur Steuerelektrode, mit der 1 Bit zu schreiben ist, die Zellen in diesem Bereich blockweise gelöscht oder geschrieben werden, so dass die Funktionen als Speicherchip verbessert werden können.
  • Es ist möglich, ein Halbleiter-Speicherelement bereitzustellen, dessen Anschlüsse leicht von mehreren Speicherelementen gemeinsam genutzt werden können und das einen hohen Strom leiten kann und stabil gegen Störsignale ist.
  • Während die Erfindung vorstehend unter Bezugnahme auf eine Ausführungsform beschrieben wurde, ist der Fachmann durch diese Offenbarung dazu in die Lage versetzt, verschiedene Modifizierungen vorzunehmen.

Claims (8)

  1. Halbleiterspeicherelement mit einem auf einem Substrat ausgebildeten Halbleiterfilm (1; 141), zwei mit Endabschnitten des Halbleiterfilms gekoppelten niederohmigen Bereichen (2, 3), und einer Steuerelektrode (4) zum Anlegen eines elektrischen Feldes an den Halbleiterfilm, wobei das Element als Ein-Transistor-Speicherzelle ausgebildet ist, in der Informationen durch Änderung in der Schwellenspannung aufgrund von eingefangenen Ladungsträgern gespeichert wird, dadurch gekennzeichnet, daß der Halbleiterfilm (141) einen seitlich herausragenden, zur Substratoberfläche parallel verlaufenden Abschnitt aufweist und die Steuerelektrode (4) den gesamten Halbleiterfilm einschließlich des herausragenden Abschnitts bedeckt.
  2. Speicherelement nach Anspruch 1, wobei der Halbleiterfilm (1; 141) aus polykristallinem Silicium mit einer Dicke von 5 nm oder weniger besteht.
  3. Speicherelement nach Anspruch 1, wobei die niederohmigen Bereiche (2, 3) über einem Isolator (6) ausgebildet sind.
  4. Speicherelement nach Anspruch 1, wobei die niederohmigen Bereiche (2, 3) mit einer Verdrahtungsleitung einer weiteren Schicht verbunden sind.
  5. Speicherelement nach Anspruch 1 mit ferner einer zweiten Steuerelektrode (120) zum Anlegen eines elektrischen Feldes an den Halbleiterfilm (117).
  6. Speicherelement nach Anspruch 1, wobei der Halbleiterfilm (1; 141) über einem Isolator (6) ausgebildet ist.
  7. Speicherelement nach Anspruch 3 oder 6, wobei der Isolator (6) aus Nitrid besteht.
  8. Speicherelement nach einem der vorhergehenden Ansprüche, wobei der Speicherbereich in dem Halbleiterfilm (1; 141) als Niederpotentialbereich angeordnet ist.
DE69631919T 1995-02-17 1996-01-26 Halbleiter-Speicherbauelement und Verfahren zum Herstellen desselben Expired - Fee Related DE69631919T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5201295 1995-02-17
JP5201295 1995-02-17

Publications (2)

Publication Number Publication Date
DE69631919D1 DE69631919D1 (de) 2004-04-29
DE69631919T2 true DE69631919T2 (de) 2004-12-09

Family

ID=12902916

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69631919T Expired - Fee Related DE69631919T2 (de) 1995-02-17 1996-01-26 Halbleiter-Speicherbauelement und Verfahren zum Herstellen desselben

Country Status (3)

Country Link
US (5) US5684734A (de)
EP (2) EP0727820B1 (de)
DE (1) DE69631919T2 (de)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933735A (en) * 1997-01-16 1999-08-03 United Microelectronics Corp. Semiconductor read-only memory device and method of fabricating the same
CN1082723C (zh) * 1997-06-06 2002-04-10 联华电子股份有限公司 只读存储器结构及其制造方法
JPH11214640A (ja) 1998-01-28 1999-08-06 Hitachi Ltd 半導体記憶素子、半導体記憶装置とその制御方法
US6125062A (en) * 1998-08-26 2000-09-26 Micron Technology, Inc. Single electron MOSFET memory device and method
JP3534668B2 (ja) * 1998-11-20 2004-06-07 セイコーインスツルメンツ株式会社 半導体集積回路
JP3955409B2 (ja) * 1999-03-17 2007-08-08 株式会社ルネサステクノロジ 半導体記憶装置
US20040195202A1 (en) * 2000-04-28 2004-10-07 Alexander Pechenik Method for making a nano-stamp and for forming, with the stamp, nano-size elements on a substrate
US6365059B1 (en) 2000-04-28 2002-04-02 Alexander Pechenik Method for making a nano-stamp and for forming, with the stamp, nano-size elements on a substrate
TWI230392B (en) 2001-06-18 2005-04-01 Innovative Silicon Sa Semiconductor device
US7238557B2 (en) * 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6764883B1 (en) * 2003-01-07 2004-07-20 International Business Machines Corp. Amorphous and polycrystalline silicon nanolaminate
JP4044453B2 (ja) * 2003-02-06 2008-02-06 株式会社東芝 量子メモリおよび量子メモリを用いた情報処理方法
US20040228168A1 (en) 2003-05-13 2004-11-18 Richard Ferrant Semiconductor memory device and method of operating same
US7335934B2 (en) 2003-07-22 2008-02-26 Innovative Silicon S.A. Integrated circuit device, and method of fabricating same
US7606066B2 (en) 2005-09-07 2009-10-20 Innovative Silicon Isi Sa Memory cell and memory cell array having an electrically floating body transistor, and methods of operating same
US7683430B2 (en) 2005-12-19 2010-03-23 Innovative Silicon Isi Sa Electrically floating body memory cell and array, and method of operating or controlling same
US7492632B2 (en) 2006-04-07 2009-02-17 Innovative Silicon Isi Sa Memory array having a programmable word length, and method of operating same
WO2007128738A1 (en) 2006-05-02 2007-11-15 Innovative Silicon Sa Semiconductor memory cell and array using punch-through to program and read same
US8069377B2 (en) 2006-06-26 2011-11-29 Micron Technology, Inc. Integrated circuit having memory array including ECC and column redundancy and method of operating the same
US7542340B2 (en) 2006-07-11 2009-06-02 Innovative Silicon Isi Sa Integrated circuit including memory array having a segmented bit line architecture and method of controlling and/or operating same
KR101277402B1 (ko) 2007-01-26 2013-06-20 마이크론 테크놀로지, 인코포레이티드 게이트형 바디 영역으로부터 격리되는 소스/드레인 영역을 포함하는 플로팅-바디 ｄｒａｍ 트랜지스터
US8518774B2 (en) 2007-03-29 2013-08-27 Micron Technology, Inc. Manufacturing process for zero-capacitor random access memory circuits
US7935117B2 (en) * 2007-05-02 2011-05-03 Depuy Products, Inc. Expandable proximal reamer
US8064274B2 (en) 2007-05-30 2011-11-22 Micron Technology, Inc. Integrated circuit having voltage generation circuitry for memory cell array, and method of operating and/or controlling same
US8085594B2 (en) 2007-06-01 2011-12-27 Micron Technology, Inc. Reading technique for memory cell with electrically floating body transistor
US8194487B2 (en) 2007-09-17 2012-06-05 Micron Technology, Inc. Refreshing data of memory cells with electrically floating body transistors
US8536628B2 (en) 2007-11-29 2013-09-17 Micron Technology, Inc. Integrated circuit having memory cell array including barriers, and method of manufacturing same
US8349662B2 (en) 2007-12-11 2013-01-08 Micron Technology, Inc. Integrated circuit having memory cell array, and method of manufacturing same
US8773933B2 (en) 2012-03-16 2014-07-08 Micron Technology, Inc. Techniques for accessing memory cells
US8014195B2 (en) 2008-02-06 2011-09-06 Micron Technology, Inc. Single transistor memory cell
US8189376B2 (en) 2008-02-08 2012-05-29 Micron Technology, Inc. Integrated circuit having memory cells including gate material having high work function, and method of manufacturing same
US7957206B2 (en) 2008-04-04 2011-06-07 Micron Technology, Inc. Read circuitry for an integrated circuit having memory cells and/or a memory cell array, and method of operating same
US7947543B2 (en) 2008-09-25 2011-05-24 Micron Technology, Inc. Recessed gate silicon-on-insulator floating body device with self-aligned lateral isolation
US7933140B2 (en) 2008-10-02 2011-04-26 Micron Technology, Inc. Techniques for reducing a voltage swing
US7924630B2 (en) 2008-10-15 2011-04-12 Micron Technology, Inc. Techniques for simultaneously driving a plurality of source lines
US8223574B2 (en) 2008-11-05 2012-07-17 Micron Technology, Inc. Techniques for block refreshing a semiconductor memory device
US8213226B2 (en) 2008-12-05 2012-07-03 Micron Technology, Inc. Vertical transistor memory cell and array
US8319294B2 (en) 2009-02-18 2012-11-27 Micron Technology, Inc. Techniques for providing a source line plane
WO2010102106A2 (en) 2009-03-04 2010-09-10 Innovative Silicon Isi Sa Techniques for forming a contact to a buried diffusion layer in a semiconductor memory device
WO2010114890A1 (en) 2009-03-31 2010-10-07 Innovative Silicon Isi Sa Techniques for providing a semiconductor memory device
US8139418B2 (en) 2009-04-27 2012-03-20 Micron Technology, Inc. Techniques for controlling a direct injection semiconductor memory device
US8508994B2 (en) 2009-04-30 2013-08-13 Micron Technology, Inc. Semiconductor device with floating gate and electrically floating body
US8498157B2 (en) 2009-05-22 2013-07-30 Micron Technology, Inc. Techniques for providing a direct injection semiconductor memory device
US8537610B2 (en) 2009-07-10 2013-09-17 Micron Technology, Inc. Techniques for providing a semiconductor memory device
US9076543B2 (en) 2009-07-27 2015-07-07 Micron Technology, Inc. Techniques for providing a direct injection semiconductor memory device
US8199595B2 (en) 2009-09-04 2012-06-12 Micron Technology, Inc. Techniques for sensing a semiconductor memory device
US8174881B2 (en) 2009-11-24 2012-05-08 Micron Technology, Inc. Techniques for reducing disturbance in a semiconductor device
US8310893B2 (en) 2009-12-16 2012-11-13 Micron Technology, Inc. Techniques for reducing impact of array disturbs in a semiconductor memory device
US8416636B2 (en) 2010-02-12 2013-04-09 Micron Technology, Inc. Techniques for controlling a semiconductor memory device
US8576631B2 (en) 2010-03-04 2013-11-05 Micron Technology, Inc. Techniques for sensing a semiconductor memory device
US8411513B2 (en) 2010-03-04 2013-04-02 Micron Technology, Inc. Techniques for providing a semiconductor memory device having hierarchical bit lines
US8369177B2 (en) 2010-03-05 2013-02-05 Micron Technology, Inc. Techniques for reading from and/or writing to a semiconductor memory device
EP3511982A1 (de) 2010-03-15 2019-07-17 Micron Technology, Inc. Verfahren zur bereitstellung einer halbleiterspeichervorrichtung
US8411524B2 (en) 2010-05-06 2013-04-02 Micron Technology, Inc. Techniques for refreshing a semiconductor memory device
US8531878B2 (en) 2011-05-17 2013-09-10 Micron Technology, Inc. Techniques for providing a semiconductor memory device
US9559216B2 (en) 2011-06-06 2017-01-31 Micron Technology, Inc. Semiconductor memory device and method for biasing same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4639893A (en) * 1984-05-15 1987-01-27 Wafer Scale Integration, Inc. Self-aligned split gate EPROM
CA2031780C (en) * 1989-12-07 1995-10-17 Thomas Joseph Saloom Method and product for extruding plastic with accent color pattern
US5204835A (en) * 1990-06-13 1993-04-20 Waferscale Integration Inc. Eprom virtual ground array
JP2679389B2 (ja) * 1990-10-12 1997-11-19 日本電気株式会社 不揮発性半導体記憶セルのデータ消去方法
JP3158462B2 (ja) * 1991-03-11 2001-04-23 松下電器産業株式会社 半導体記憶装置及びその製造方法
JPH0613627A (ja) * 1991-10-08 1994-01-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3156307B2 (ja) * 1991-10-15 2001-04-16 株式会社日立製作所 一電子トンネルトランジスタ及びその集積回路
JPH05283654A (ja) * 1992-04-03 1993-10-29 Toshiba Corp マスクｒｏｍとその製造方法
JPH06216338A (ja) * 1992-11-27 1994-08-05 Internatl Business Mach Corp <Ibm> 半導体メモリセル及びその製造方法
JP3488236B2 (ja) * 1992-12-11 2004-01-19 インテル・コーポレーション 複合ゲート電極を有するｍｏｓトランジスタ
EP0661733A2 (de) * 1993-12-21 1995-07-05 International Business Machines Corporation Eindimensionale Silizium-Quantumdrahtelementen und Verfahren zur Herstellung
US5654558A (en) * 1994-11-14 1997-08-05 The United States Of America As Represented By The Secretary Of The Navy Interband lateral resonant tunneling transistor

Also Published As

Publication number Publication date
EP0727820B1 (de) 2004-03-24
US20050032276A1 (en) 2005-02-10
US6337293B1 (en) 2002-01-08
US5960266A (en) 1999-09-28
EP1209747A3 (de) 2002-07-24
EP0727820A1 (de) 1996-08-21
US6818914B2 (en) 2004-11-16
US20020052067A1 (en) 2002-05-02
US5684734A (en) 1997-11-04
EP1209747A2 (de) 2002-05-29
DE69631919D1 (de) 2004-04-29

Similar Documents

Publication Publication Date Title
DE69631919T2 (de) Halbleiter-Speicherbauelement und Verfahren zum Herstellen desselben
DE2916884C3 (de) Programmierbare Halbleiterspeicherzelle
DE3117719C2 (de)
DE3103160C2 (de) Wiederprogrammierbare, nichtflüchtige EPROM-Speicherzelle und mit solchen Speicherzellen aufgebauter Speicher
DE60219666T2 (de) Nichtflüchtige integrierte Mehrzustandsspeichersysteme, die dielektrische Speicherelemente verwenden
EP0916138B1 (de) Verfahren zum betrieb einer speicherzellenanordnung
DE69533250T2 (de) Elektrisch löschbares nicht-flüchtiges Speicherbauteil und Verfahren zur Herstellung desselben
DE4035660C2 (de) Elektrisch programmierbare Speichereinrichtung und Verfahren zum Zugreifen/Programmieren von Speicherzellen
DE69730937T2 (de) Nichtflüchtiger Speicher und Betriebsverfahren dafür
EP0025130B1 (de) Hochintegrierter Festwertspeicher
DE19611438B4 (de) Flash-EEPROM-Speicherzelle mit zwei Floatinggate-Elektroden und Verfahren zu deren Herstellung
DE69631579T2 (de) Nichtflüchtige Halbleiteranordnung und Verfahren zur Herstellung
DE4233790C2 (de) EEPROM, Verfahren zu dessen Herstellung und Verfahren zu dessen Betreiben
DE2838937A1 (de) Rom-speicheranordnung mit feldeffekttransistoren
DE112006000661B4 (de) Stromkompensierte Drainspannungsregelungs-Schaltung
DE2814973A1 (de) Halbleiterspeichervorrichtung und verfahren zu ihrer herstellung
DE2131218A1 (de) Ladungsgekoppelte Gedaechtnisbaueinheit
DE3844120A1 (de) Halbleitereinrichtung mit grabenfoermiger struktur
DE3029539A1 (de) Nichtfluechtige, programmierbare integrierte halbleiterspeicherzelle
DE2356275A1 (de) Leistungsunabhaengiger halbleiterspeicher mit doppelgate-isolierschichtfeldeffekttransistoren
DE19743555C2 (de) Nichtflüchtiges Speicherbauteil
DE2432352C3 (de) MNOS-Halbleiterspeicherelement
DE19840824C1 (de) Ferroelektrischer Transistor, dessen Verwendung in einer Speicherzellenanordnung und Verfahren zu dessen Herstellung
DE10158019C2 (de) Floatinggate-Feldeffekttransistor
DE19748495C2 (de) EEPROM-Zellstruktur und Verfahren zum Programmieren bzw. Löschen ausgewählter EEPROM-Zellstrukturen sowie EEPROM-Zellenfeld

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee