DE69533250T2

DE69533250T2 - Elektrisch löschbares nicht-flüchtiges Speicherbauteil und Verfahren zur Herstellung desselben

Info

Publication number: DE69533250T2
Application number: DE69533250T
Authority: DE
Inventors: Joel Hartmann
Original assignee: Commissariat a lEnergie Atomique CEA
Current assignee: Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date: 1994-11-10
Filing date: 1995-11-07
Publication date: 2005-07-28
Anticipated expiration: 2015-11-08
Also published as: JPH08213573A; FR2726935B1; FR2726935A1; DE69533250D1; EP0712163B1; EP0712163A1; US5696718A

Description

Technisches Gebiet
Die vorliegende Erfindung betrifft eine elektrisch löschbare nicht-flüchtige Speichervorrichtung sowie ein Verfahren zur Herstellung einer solchen Vorrichtung. Sie betrifft insbesondere eine Speichervorrichtung des Typs mit elektrischer Gesamtisolierung. Unter elektrischer Gesamtisolierung versteht man einen elektrische Isolierung, welche die unabhängige Programmierung der verschiedenen Teile der Speicherebene einer Speicherschaltung ermöglicht. Eine solche Isolierung ermöglicht insbesondere, einige Speicherbauteile zu polarisieren bzw. zu polen, ohne den Betrieb der restlichen Schaltung zu stören. Sie ermöglicht auch, die Festigkeit bzw. Widerstandsfähigkeit und die Zuverlässigkeit der Speicherbauteile zu erhöhen, wenn sie ionisierenden Strahlungen wie etwa den Röntgen-, Gamma- und Schwerionenstrahlen ausgesetzt sind.
Die Erfindung findet Anwendung insbesondere bei den Speicherkarten tragbarer Computer und den an Bord von Satelliten befindlichen und EPROM-Speicher ersetzenden Speichern.
Stand der Technik
Im Gegensatz zu den Arbeitsspeichern des Typs SRAM (Dynamic Random Access Memory) oder DRAM (Dynamic Random Access Memory) gibt es für die nicht-flüchtigen Speicher des Typs Flash-EPROM (Erasable Programmable Read-Only Memory) oder Flash-EEPROM (Electrically Erasable Read-Only Memory) weder eine Standard-Speicherpunktstruktur noch eine Standardfunktion. Dies erklärt sich im Wesentlichen durch die Tatsache, dass diese Produktgeneration noch jung ist, aber auch durch das Problem des elektrischen Löschens der Zellen oder Speicherpunkte, was am schwierigsten zu lösen ist. Dieses Problem ist die Ursache der meisten Schwierigkeiten der gegenwärtigen Bauteile.
Die Dokumente (1) und (2), angegeben am Schluss der vorliegenden Beschreibung, liefem mehr Details bezüglich der Speicherpunkte und ihrem Löschbetrieb.
Man kennt auch Speicherpunkte des Typs ETOX (EPROM with Thin Oxide), die ein Löschen durch Anlegen einer Spannung an die Source des den Speicherpunkt bildenden Transistors ermöglichen. Man kann zu diesem Thema das am Ende der vorliegenden Beschreibung angegebene Dokument (3) konsultieren. Diese Vorrichtungen haben den Vorteil, einfach herstellbar und technisch quasi total mit den EPROM-Speichern kompatibel zu sein, was für die auf diesem Gebiet schon spezialisierten Hersteller wichtig ist. Sie haben jedoch ein Problem bezüglich des elektrischen Verbrauchs und der Zuverlässigkeit: die an die Source angelegte Löschspannung muss die Größenordnung der Programmierungsspannung haben, also ungefähr 12 bis 13 V betragen. Diese Spannung entspricht auch ungefähr der Lawinenspannung des Source-Substrat-Übergangs und erzeugt folglich während der Löschphase einen großen Leckstrom, so dass der Stromverbrauch nicht mit Anwendungen des Typs Laptop-Computer kompatibel ist. Um dieses Problem zu mildem, ist es auch möglich, an die Source nur eine niedrige positive Spannung anzulegen (von 0 bis 5 V) und den Rest in Form einer negativen Spannung an das Steuergate zu legen. Dies erfordert generell eine Erhöhung der an das Steuergate gelegten Spannung auf über 15 V als Absolutwert. Das Erzeugen einer negativen Spannung in einer integrierten Schaltung ist nicht einfach zu realisieren und erfordert, einen Teil der Schaltung diesem Zweck zu widmen. Die zur Erzeugung dieser Spannung durch die Vorrichtung eingenommene Fläche kann mehrere mm² betragen, also einen nicht unerheblichen Teil der Gesamtfläche der Schaltung. Diese stellt bezüglich der Erhöhung der Integrationsdichte ein beträchtliches Handicap dar.
Die am Ende der vorliegenden Beschreibung angegebenen Dokumente (6) und (7) betreffen auch Speicherelementstrukturen.
Das Dokument (6) zeigt eine Struktur mit einem Speicherelement, realisiert auf einem Substrat des Typs SOI. Dieses Element ist elektrisch unabhängig (schwebend).
Das Dokument (7) zeigt ein Halbleiter-Speicherbauteil, realisiert in einer ersten Halbleiter-Kassette in einem massiven Substrat und isoliert von dem Substrat durch eine zweite Kassette, die es umgibt. Das Löschen des Speichers erfolgt durch das Anlegen einer Spannung an die erste Kassette.
Einer der Gegenstände der vorliegenden Erfindung ist eine Speichervorrichtung, die nicht die oben erwähnten Nachteile aufweist und die die unabhängige Programmierung verschiedener Teile des Speichers ermöglicht.
Ein anderer Gegenstand der vorliegenden Erfindung ist ein Verfahren zur Realisierung einer solchen Vorrichtung, das zugleich einfach ist und kompatibel mit den Anforderungen einer Erhöhung der Integrationsdichte der Schaltungen.
Darstellung der Erfindung
Die Erfindung betrifft, wie beansprucht in Anspruch 1, eine elektrisch löschbare, nicht-flüchtige Speichervorrichtung, die in wenigstens einem Teil eines Substrats, Speicherzone genannt, wenigstens einen Speicherpunkt des Typs schwebendes Gate umfasst, mit einer Source und einem Drain, getrennt durch einen Kanalbereich und dadurch gekennzeichnet, dass es eine einzige Einrichtung zum Polarisieren bzw. Polen des Substrats umfasst, gebildet durch Einrichtungen zum Anlegen einer Löschspannung des Speicherpunkts in dem Kanalbereich, und dadurch, dass das Substrat durch die obere Schicht einer Struktur des Typs SOI (Silicium auf Isolator) gebildet wird und einen einzigen Leitungstyp aufweist.
Die erfindungsgemäße Vorrichtung kann eine Vielzahl von gegenseitig durch elektrische Isolationseinrichtungen isolierten Speicherzonen umfassen.
Eine spezielle Adressierung für jede Speicherzone kann vorgesehen werden. In diesem Fall umfassen die Einrichtungen zum Anlegen einer Löschspannung zum Beispiel für jede Speicherzone eine Verbindungsleitung, verbunden mit dem der Speicherzone entsprechenden Teil des Substrats, um über das Substrat die Löschspannung an den (oder die) Kanalbereich(e) anzulegen.
Diese Leitung ermöglicht erfindungsgemäß das selektive Anlegen einer Löschspannung für den (oder die) Speicherpunkt(e), die sich in diesem Teil befinden.
Mit Gate(s), Source(s) und Drain(s) verbundene Verbindungsleitungen des (oder der) Speicherpunkts (Speicherpunkte) sind ebenfalls vorgesehen.
Die elektrischen Isolationseinrichtungen ermöglichen insbesondere, gegenseitige Störungen zwischen den Speicherzonen zu vermeiden, insbesondere während der Schreib- und/oder Löschoperationen.
Nach einem besonderen Aspekt der Erfindung umfassen die elektrischen Isolationseinrichtungen in das Substrat geätzte Isolationsgräben.
Zudem weist das Substrat eine Struktur des Typs Silicium-auf-Isolator oder SOI auf, wobei die Isolationsgräben in das Silicium geätzt und ausreichend tief sind, um die Isolationsschicht zu erreichen und in dem Substrat isolierte, den Speicherzonen entsprechende Kassetten zu bilden.
Die Erfindung betrifft auch ein Verfahren zur Herstellung einer wie oben beschriebenen Vorrichtung.
Dieses Verfahren umfasst im Wesentlichen die folgenden Schritte:

– das Herstellen eines Substrats durch die Bildung einer aktiven Halbleiterschicht auf einem durch eine elektrische Isolationsschicht und einen Träger gebildeten Stapel,
– das Ausbilden von Kassetten genannten Substratteilen jeweils des Typs N und/oder des Typs P in der aktiven Schicht,
– das Bilden von die Kassetten trennenden Isolationsgräben in der aktiven Schicht, ausreichend tief, um die Isolierschicht zu erreichen,
– das Realisieren eines oder mehrerer Speicherpunkte in den Kassetten, wobei diese Punkte jeweils einen Drain und eine Source, erzeugt durch Ionenimplantation in der aktiven Schicht beiderseits eines Kanalbereichs, sowie ein schwebendes Gate und ein Steuergate umfassen, gegenseitig isoliert und erzeugt an der Oberfläche der aktiven Schicht,
– das Herstellen von Anschlussleitungen, jeweils verbunden mit dem Drain, der Source und dem Steuergate jedes Speicherpunkts und mit der aktiven Halbleiterschicht jeder Kassette.

Unter Kassette versteht man Teile der aktiven Schicht, die entweder eine N- oder eine P-Leitung aufweisen. Die werden durch Gräben abgegrenzt, die sie trennen und gegenseitig isolieren.
Weitere Merkmale und Vorteile der Erfindung gehen aus der nachfolgenden Beschreibung hervor, die sich auf die beigefügten, nur erläuternden und keinesfalls einschränkenden Figuren bezieht.
Kurzbeschreibung der Figuren
Die 1 ist ein schematischer Schnitt einer erfindungsgemäßen Speichervorrichtung,
die 2 ist eine partiell explodierte Draufsicht der Vorrichtung der 1,
die 3 ist eine schematische Draufsicht einer erfindungsgemäßen Vorrichtung mit einer Vielzahl von Speicherpunkten,
die 4 ist ein Schnitt IV-IV eines Details der 3,
die 5 ist ein Querschnitt eines Details einer Realisierungsvariante der Vorrichtung der 3,
die 6 ist ein Schnitt gemäß VI-VI der Vorrichtung der 3, die 7 ist ein elektronischer Schaltplan einer erfindungsgemäßen Vorrichtung, und
die 8 bis 10 sind schematische Querschnitte, die Herstellungsschritte einer erfindungsgemäßen Vorrichtung zeigen.
Für ein besseres Verständnis der Figuren wurden unterschiedliche Maßstäbe gewählt.
Detaillierte Beschreibung von Realisierungsarten der vorliegenden Erfindung
Die in der 1 dargestellte Vorrichtung umfasst in einer Speicherzone, definiert durch einen Kassette genannten Teil des Substrats 10, einen Speicherpunkt 12 mit einem Kanalbereich 14, einer Source 16, einem Drain 18, einem schwebenden Gate 20 und einem Steuergate 22. Isolierschichten 24, 26 isolieren jeweils die Gates voneinander und beide zusammen von dem Kanalbereich 14. Die in der Kassette 10 – zum Beispiel vom Typ P – ausgebildeten Bauteile, sind elektrisch von der benachbarten Kassette 11 durch Isolationsgräben 28 getrennt. Über den Gräben 28 sind vorteilhaft Feldoxidzonen 30 vorgesehen, um die Speicherzonen abzugrenzen. Eine isolierende vergrabene Schicht 32, zum Beispiel aus Siliciumoxid, trägt auch zur Isolierung der Kassetten 10, 11 und zu ihrer Isolierung in Bezug auf zum Beispiel ein Trägersubstrat 34 aus Silicium bei.
Erfindungsgemäß umfasst die Vorrichtung Einrichtungen 38, 44 zur Polarisation bzw. Vorspannung (oder zum Anlegen einer Löschspannung) des Kanalbereichs über das Substrat 10. In dem Fall der Figur, wo die Kassette vom Leitungstyp P ist, das heißt dotiert mit Akzeptorverunreinigungen wie Bor, haben die Einrichtungen 38 Kontakt mit der Kassette 10 mittels eines stark P-dotierten Bereichs 38, gebildet durch Implantation in der Kassette 10. Der Bereich 38 ist von dem Drain 18 vorteilhaft durch ein Feldoxid 30 getrennt. Man sieht in der Figur metallische Verbindungsleitungen 40, 42, 44, die jeweils mit der Source 16, dem Drain 18 und dem Bereich 38 verbunden sind. Diese Leitungen sind in Bezug auf den Speicherpunkt durch eine dielektrische Schicht 46 isoliert.
Die Gates können ebenfalls Verbindungsleitungen aufweisen, aber im Falle der Figur ist diese Leitung direkt auf dem Steuergate ausgebildet.
Die Verbindungsleitung 44 und der Bereich 38 ermöglichen, an die Kassette und infolgedessen an den Kanalbereich eine Löschspannung des Speicherpunkts anzulegen.
Die 2 ist eine Draufsicht der Vorrichtung der 1. In ihr sind die Leitungen 40, 42, 44 besser zu sehen. Die Kontaktstellen dieser Leitungen mit der Source, dem Drain und dem Bereich 38 sind mit 40', 42' und 44' bezeichnet.
Die Source 16, der Drain 18, der Bereich 38 und die Gräben 28 sind in dieser Figur ebenfalls zu sehen. Das schwebende Gate 20 ist ein unter dem Steuergate 22 ausgebildetes Element.
Während die 2 nur einen einzigen Speicherpunkt zeigt, liefert die 3 ein Realisierungsbeispiel der Erfindung, bei dem die Speicherzone, das heißt die Kassette, eine Vielzahl matrixförmig angeordneter Speicherpunkte umfasst.
Die Vorrichtung der 3 umfasst zwanzig mit 112 bezeichnete Speicherpunkte, wobei diese Speicherpunkte in vier Reihen angeordnet sind, abgegrenzt durch von Leitungen 122 gebildeten Steuergates, jeweils den Punkten 112 entsprechend.
Beiderseits der Steuergates sieht man mit 116, 116' bezeichnete Source-Bereiche und mit 118 bezeichnete Drain-Bereiche.
Aus Gründen der Klarheit wurden bei den sich wiederholenden Mustern die Bezugszeichen nicht systematisch wiederholt.
Die Sourcen 116' sind miteinander und mit einer Zusammenschaltungsleitung 140 in einer Verbindungsstelle 140' verbunden. Ebenso sind die Sourcen 116 miteinander und mit der Zusammenschaltungsleitung 140 jeweils durch die Kontaktstellen 140⁽²⁾ und 140⁽³⁾ verbunden.
Die Drains 118 werden jeweils mit Zusammenschaltungsleitungen 142 adressiert und sind mit diesen in den Kontaktstellen 142' verbunden.
Erfindungsgemäß umfasst die Vorrichtung der 3 auch Polarisierungs- bzw. Polungseinrichtungen des Substrats mit einem Bereich 138, implantiert in das Substrat der Kassette 110 und in einer Kontaktstelle 144' mit einer Leitung 144 verbunden.
Zudem ist die Gesamtheit der Punkte 112 der Kassette von den benachbarten Kassetten isoliert durch einen Isolationsgraben 128, der ermöglicht, wie weiter oben beschrieben, die Punkte 112 zu adressieren, das heißt zu programmieren, zu lesen und zu löschen, unabhängig vom nicht dargestellten Rest der Schaltung.
Die 4, die ein Detail der 3 gemäß einem Schnitt IV-IV ist, ermöglicht ein besseres Verständnis der Realisierung der Kontaktstellen 140' und 144'. Die Verbindungslinien 140 und 144 sind vom Substrat der Kassette 110 isoliert durch eine Schicht 146 aus einem isolierenden Material wie zum Beispiel Glas, mit Bor oder mit Phosphor dotiert. Sie sind durch die Kontaktstellen 140' und 144' jeweils mit dem Source-Bereich 116' (des Typs N⁺) und dem Bereich 138 (des Typs P⁺) verbunden.
Man sieht in der Figur auch einen Isolationsgraben 128 und eine vergrabene Isolationsschicht 132.
Die der 4 ähnliche 5 zeigt eine Realisierungsvariante der Erfindung, bei der für eine Vorrichtung wie derjenigen der 3 die Verbindungsleitungen der Source und des Substrats nicht getrennt sind vereinigt sind. Die Vorrichtung umfasst folglich nur eine Leitung 141, die zugleich mit dem Source-Bereich 116' und dem Bereich 138 verbunden ist.
Die Vorrichtung der 3 wird besser verständlich durch die 6, die einen Schnitt von ihr darstellt, gemäß VI-VI, das heißt entsprechend der Drain-Verbindungsleitung 142.
Man findet Elemente aus den vorhergehenden Figuren wieder und insbesondere ein Basissubstrat 134, zum Beispiel aus Silicium, eine Oxidschicht 132, ein aktives Substrat der Kassette 110 und Isolationsgräben 128. Die Sourcen 116, 116' und die Drains 118 sind im Schnitt dargestellt. Es handelt sich um in dem Substrat der Kassette 110 implantierte Bereiche. Man sieht auch die schwebenden Gates 120 und die Steuergates, die nichts anderes sind als Leitungen 122, sowie Schichten 124, 126 aus isolierendem Material, welche die Gates voneinander und in Bezug auf das Substrat isolieren. Die in der Figur dargestellte Verbindungsleitung 142 ist eine leitfähige Schicht, zum Beispiel aus Aluminium, abgeschieden auf einer Isolierschicht 146, die Speicherpunkte 112 isoliert. In der Schicht 146 ausgebildete Öffnungen ermöglichen den Zugang zu Drain-Bereichen 118, auf denen Kontaktstellen 142' ausgebildet sind.
Die Tabelle I liefert für eine den 3, 4 und 6 entsprechende Vorrichtung die Versorgungsbedingungen der Speicherpunkte 112 für eine Schreibbetriebsart, eine Löschbetriebsart und eine Lesebetriebsart. In der Tabelle I werden die mit den Drains verbundenen Verbindungsleitungen 142 als "Bitleitung" bezeichnet und die mit den Steuergates verbundenen Leitungen 122 als "Wortleitung".
TABELLE I
Die Abkürzungen Vdprog, Vdread, Vpp und Vcc bezeichnen jeweils die an den Drain gelegte Programmierspannung, die an den Drain gelegte Lesespannung, die Programmierspannung des Gates, die allgemeine Versorgungsspannung.
Beispielsweise kann man haben:

– Vdprog = 7 V,
– Vdread = 1 V,
– Vpp = 12 V,
– Vcc = 5 V.

Bei einer Realisierungsvariante der Vorrichtung, die den 3 und 5 entspricht, ist es möglich, die Source und das Substrat elektrisch zu verbinden. In diesem Fall liegen beim Löschen die Source und das Substrat an demselben Potential und die Source ist folglich nicht schwebend. Die Tabelle II fasst die Versorgungsbedingungen zusammen (Polarisation bzw. Vorspannung der Speicherpunkte).
TABELLE II
Wie weiter oben erwähnt, erfolgt das Anlegen einer Löschspannung in dem Kanalbereich über das Substrat der Kassette. Der Isolationsgraben, der die Kassette abgrenzt, definiert also die Anzahl der Speicherpunkte, die simultan gelöscht werden können, wobei das Löschen durch Leitung des Fowler-Nordheim-Typs (oder Tunneleffekt) erfolgt.
Da die Vorrichtung eine Vielzahl Speicherzonen umfassen kann, das heißt eine Vielzahl Kassetten, darf die Versorgungsleitung des Substrats 144 nicht für alle Speicherzonen dieselbe sein, sonst würden alle Speicherpunkte gelöscht, wenn man diese Leitung auf die Spannung Vpp brächte.
Um die Speicherpunkte einer von einem Isolationsgraben umgebenen Kassette selektiv löschen zu können, kann ein zusätzlicher Selektions-Transistor vorgesehen werden.
Die 7, die ein elektronischer Schaltplan einer erfindungsgemäßen Vorrichtung ist, liefert dafür ein Beispiel. Sie zeigt eine Matrix mit 6 × 5 Speicherpunkten 212, von denen jeder ein schwebendes Gate 220 und ein Steuergate 222 aufweist.
Die Bezugszeichen 240', 242' und 222' bezeichnen jeweils Kontaktstellen der Verbindungsleitungen 240 mit den Sourcen der Speicherpunkten, der Bitleitungen 242 mit den Drains der Speicherpunkte und der Wortleitungen 222" mit den Steuergates 222.
Eine Löschleitung 244 ist in Kontaktstellen 238 mit dem Substrat verbunden. Virtuelle Leitungen 210, gestrichelt dargestellt, welche die Kontaktstellen 238 mit den Kanalbereichen 214 der Speicherpunkte 212 verbinden, zeigen, dass die Löschspannung in diesen Bereichen über das Substrat der Kassette angelegt wird.
Aus Gründen der Klarheit wurden bei den sich wiederholenden Mustern die Bezugszeichen nicht systematisch wiederholt.
Ein Selektionstansistor 200 ermöglicht, über die Leitung 244 eine Löschspannung Vpp an das Substrat anzulegen, wenn über eine Selektionsleitung 202 ein entsprechender Speicherzonen-Selektionsimpuls an sein Gate gelegt wird.
So ist es dank des Transistors 200 möglich, die Speicherpunkte 212 unabhängig von denen einer anderen, nicht dargestellten Speicherzone zu löschen.
Die 8 bis 10 zeigen beispielhaft Schritte eines Realisierungsverfahrens einer erfindungsgemäßen Vorrichtung.
Ein erster Schritt, dargestellt in der 8, besteht dann, ein Substrat vorzubereiten. Man bildet auf einem Basisträger 334 aus Silicium eine vergrabene Isolationsschicht 332, zum Beispiel aus Siliciumoxid, überdeckt von einer aktiven Substratschicht 310 aus Silicium. Die Schichten 332 und 310 haben zum Beispiel Dicken von jeweils 300 nm und 1,2 μm. Diese Struktur kann man zum Beispiel durch Sauerstoffionenimplantation und einem Tempern bei hoher Temperatur herstellen, oder indem man auf einer vorher auf dem Träger realisierten Siliciumoxidschicht einen Siliciumfilm anbringt. Zu diesem Thema kann man das am Ende der vorliegenden Beschreibung angegebene Dokument (4) konsultieren.
Das Verfahren wird fortgesetzt, indem man in dem Substrat Phosphor- und/oder Bor-Ionen implantiert, um Substratteile 310N und/oder 310P zu bilden, jeweils N und P dotiert, die als "Kassetten" bezeichnet werden und den Speicherzonen entsprechen. Die verschiedenen Implantationstypen werden realisiert, indem Masken verwendet werden. Auf die Ionen-Implantation folgt ein Tempern bei hoher Temperatur, zum Beispiel 1100°C. Wie 9 zeigt, schreitet man dann zu einer Photoätzung von einem oder mehreren Gräben 328. Diese Ätzung erfolgt zum Beispiel auf trockenem Wege, wobei SF₆ als Reaktionsgas dient. Eine thermische Oxidationsoperation bei 1000°C unter trockenem Sauerstoff ermöglicht, die Flanken 327 der Gräben über eine Dicke in der Größenordnung von 100 nm zu oxidieren. Anschließend scheidet man mittels LPCVD (Low Pressure Chemical Vapor Deposition) polykristallines Silicium 329 über eine Dicke von 1,5 μm ab, so dass die Gräben ganz gefüllt sind. Eine gänzlich trockene Ätzung mit dem Reaktionsgas SF₆ bewirkt, dass im Innern der Gräben 328 nur polykristallines Silicium 329 zurückbleibt. Der in der 9 dargestellte Graben ermöglicht also mit der vergrabenen Schicht 332 die Kassetten 310N und 310P zu isolieren. Man kann zur Verdeutlichung dieser Operation das am Ende der vorliegenden Beschreibung genannte Dokument (5) konsultieren. Gemäß einem Verfahren LOCOS (Localized Oxidation of Silicium) werden Feldoxidbereiche 330 realisiert.
Die Herstellung der Vorrichtung wird fortgesetzt durch die Bildung von Speicherpunkten 312 und nicht dargestellten Transitoren.
Sie umfasst die Anpassungen der Dotierungen in den Kanalbereichen 314, die Bildung einer Gateoxidschicht 326 und die Bildung der Gates. Die schwebenden Gates 320 und Steuergates 322 werden durch polykristallines Silicium gebildet, dotiert und getrennt durch ein Dielektrikum 324. Dieses Dielektrikum 324 kann einen Stapel aus drei Schichten umfassen, nämlich sukzessive Siliciumoxid, Siliciumnitrid und wieder Siliciumoxid. Außerdem wird das Steuergate 322 automatisch ausgerichtet in Bezug auf das schwebende Gate 320.
Die Bildung der Gates kann außerdem durch eine Oxidation der beiden Flanken 323 vervollständigt werden. Es folgt die Bildung der Source- und Drain-Bereiche 316 und 318 der Speicherpunkte 312 und der Selektionstransistoren (nicht dargestellt) sowie des Kontaktherstellungsbereichs auf dem Substrat. Diese Bereiche können durch Ionenimplantation gebildet werden (zum Beispiel Arsen mit 3·10¹⁵at/cm² mit 60 keV für die Bereiche des Typs P⁺).
Das Verfahren wird fortgesetzt durch die Realisierung der Verbindungsleitungen, insbesondere des Drains und der Source jedes Speicherpunkts und des Substrats jeder Speicherzone. Zu diesem Thema kann man sich auf die schon beschriebenen 1, 3, 4, 5 und 6 beziehen.
Eine Abscheidungs- und Fließoperation von Bor- und Phosphor-dotierem Glas (s. Bezugszeichen 46, 146) dient der Isolation der Verbindungsleitungen in Bezug auf die Gates aus polykristallinem Silicium und das Substrat. In diese Schicht sind Kontaktlöcher geätzt, um Kontaktstellen herzustellen. Die Realisierung der Kontaktstellen umfasst zum Beispiel die Metallisierung der Kontaktlöcher durch eine zweischichtige Abscheidung (Ti/TiN), realisiert durch Sputtern, und dann ihre Auffüllung mit Wolfram.
Eine Al-Cu-Legierungsschicht mit 0,5% Kupfer wird abgeschieden und dann geätzt, um die Verbindungsleitungen selbst zu bilden. Eine Passivierungsschicht aus Phosphor-dotiertem Glas kann auf der Gesamtheit der Struktur abgeschieden werden.
In diese Schicht werden dann als Zugang zu den Verbindungsleitungen Lötstellen freigeätzt.
IN DER BESCHREIBUNG GENANNTE DOKUMENTE

(1) US-A-4 783 766
(2) "Comparison of Current Flash EEPROM Erasing Methods: Stability and How to control" von K. Yoshikawa et al., IEDM 92, Seiten 595 bis 598.
(3) "A 90 ns One-Millin Erase/Program Cycle 1-Mbit Flash Memory" von Virgil Niles Kynett et al., IEEE Journal of Solid-State Circuits, Vol. 24, Nr. 5, Oktover 1989, Seiten 1259–1263.
(4) FR-A-2 681 472
(5) "The Implementation of a Commercial Thick Film SOI Process", de Kevin Yallup et al., Seiten 43–63.
(6) Pal. Abs. Jap., Vol. 16, Nr. 188, und J-A-4025077
(7) US-A-5 313 086

Claims

Elektrisch löschbare nicht-flüchtige Speichervorrichtung mit wenigstens einem Teil (10, 110) eines Substrats, Speicherzone genannt, wenigstens einen Speicherpunkt (12, 112, 212) des Typs mit schwebendem Gate, eine Source (16, 116) und einen Drain (18, 118) umfassend, getrennt durch einen Kanalbereich (14, 114, 214), wobei das Substrat durch die obere Schicht einer Struktur des Typs Silicium-auf-Isolator oder SOI gebildet wird, dadurch gekennzeichnet, dass diese Vorrichtung außerdem für jede Speicherzone Einrichtungen (38, 138, 238, 44, 144) zum Anlegen einer Löschspannung des Speicherpunkts in dem Kanalbereich (14, 114, 214) über das Substrat umfasst, das von einem Typ mit nur einer Konduktivität ist und das Kontakt hat mit dem Kanalbereich jedes Speicherpunkts der Speicherzone, und dadurch, dass die Einrichtungen zum Anlegen einer Löschspannung für jede Speicherzone eine Anschlussleitung (44, 144) umfassen, die mit dem der Speicherzone entsprechenden Teil des Substrats (10, 110) verbunden ist, um die Löschspannung über das genannte Substrat an den Kanalbereich anzulegen.
Speichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass sie eine Vielzahl von gegenseitig isolierten Speicherzonen (10, 11, 110) umfasst.
Speichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass sie Selektionstransistoren (200) der Anschlussleitungen (244) umfasst, die dazu dienen, Löschspannungen selektiv an jede Speicherzone anzulegen.
Speichervorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass sie in das Substrat geätzte Isolationsgräben (28, 128) umfasst, um die Speicherzonen zu isolieren.
Speichervorrichtung nach Anspruch 4, dadurch gekennzeichnet, dass das Substrat eine Struktur des Typs Silicium-auf-Isolator oder SOI aufweist, wobei die Isolationsgräben (28, 128) in das Silicium geätzt und ausreichend tief sind, um die Isolationsschicht zu erreichen und in dem Substrat isolierte, den Speicherzonen (10, 11, 110) entsprechende Kassetten zu bilden.
Verfahren zur Herstellung einer Speichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass es die folgenden Schritte umfasst: – das Herstellen eines Substrats durch die Bildung einer aktiven Halbleiterschicht auf einem durch eine elektrische Isolierschicht (332) und einen Träger gebildeten Stapel, – das Ausbilden von Kassetten genannten Substratteilen (310N, 310P) jeweils des Typs N und/oder des Typs P in der aktiven Schicht (310), – das Bilden von die Kassetten (310N, 310P) trennenden Isolationsgräben (328) in der aktiven Schicht, ausreichend tief, um die Isolierschicht (332) zu erreichen, – das Realisieren eines oder mehrerer Speicherpunkte (312) in den Kassetten, wobei diese Punkt jeweils einen Drain (316) und eine Source (318), erzeugt durch Ionenimplantation in der aktiven Schicht (310P) beiderseits eines Kanalbereichs (314), sowie ein schwebendes Gate (320) und eine Steuerelektrode (322) umfassen, gegenseitig isoliert und erzeugt an der Oberfläche der aktiven Schicht, – das Herstellen von Anschlussleitungen (40, 140, 42, 142, 44, 144), jeweils verbunden mit dem Drain (316), der Source (318) und der Steuerelektrode jedes Speicherpunkts und mit der aktiven Halbleiterschicht (310) jeder Kassette.
Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die Bildung der Kassetten (310N, 310P) mit jeweils einem Leitungstyp N und P eine Phosphor- und Bor-Ionenimplatation und dann eine Temperoperation umfasst.
Verfahren zur Herstellung einer Speichervorrichtung mit einer aktiven Siliciumschicht (310) und einer Isolierschicht (332) nach Anspruch 6, dadurch gekennzeichnet, dass die Bildung von Isolationsgräben umfasst: – das Ätzen von Gräben (328) in der aktiven Schicht (310), deren Flanken (327) sich bis zur Isolierschicht erstrecken, – Oxidieren der Flanken (327) unter trockenem Sauerstoff, – Abscheiden von polykristallinem Silicium in den Gräben (328).
Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass es außerdem vor der Bildung der Speicherpunkte (312) die Bildung von Feldoxidzonen (330) auf den Gräben (328) umfasst.