DE69628607T2

DE69628607T2 - Phasenschieber

Info

Publication number: DE69628607T2
Application number: DE69628607T
Authority: DE
Inventors: Michiaki Kamakura-shi Kasahara; Hazime Kamakura-shi Kawano; Kazuyoshi c/o Mitsubishi Denki K.K. Kamakura-shi Inami; Kohichi Kamakura-shi Muroi; Yoshitada Kamakura-shi Iyama
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1995-03-15
Filing date: 1996-03-15
Publication date: 2004-04-29
Anticipated expiration: 2016-03-16
Also published as: JPH08250963A; EP0732808A3; JP3853855B2; EP0732808B1; DE69628607D1; EP0732808A2; US5701107A

Description

1. Gebiet der Erfindung
Die Erfindung bezieht sich auf einen Fasenschieber, der als eine Schaltvorrichtung einen FET (Feldeffekttransistor) verwendet, welcher im Mikrowellen- und Millimeterwellen-Bandbereich arbeitet.
2. Beschreibung des Standes der Technik:
Der FET-verwendende Phasenschieber wird allgemein verwendet für verschiedene Übertragungsschaltungen und phasengesteuerte Antennen in Mikrowellen- und Millimeterwellen-Bandbereichen. Die herkömmlichen Phasenschieber enthalten einen mit einer Äquivalenzschaltung nach 14, der bekannt ist als Phasenschieber vom geschalteten Leitungstyp.
In 14 bezeichnet die Bezugszahl 1 einen ersten FET, 3 einen zweiten FET, 5 einen dritten FET, 6 ei- nen vierten FET, 25 eine Bezugsübertragungsleitung und 26 eine Verzögerungsübertragungsleitung. Ein Drainelektrode 27a des ersten FET 1 und eine Drainelektrode 27b des zweiten FET 3 sind mit einem Eingangsanschluss 10 verbunden, und eine Drainelektrode 27c des dritten FET 5 und eine Drainelektrode 27d des vierten FET 6 sind mit einem Ausgangsanschluss 11 verbunden. Die Bezugsübertragungsleitung 25 ist zwischen eine Sourceelektrode 28b des zweiten FET 3 und eine Sourceelektrode 28d des vierten FET 6 geschaltet, und die Verzögerungsübertragungsleitung 26 mit einer elektrischen Länge, die größer als die Bezugsübertragungsleitung 25 ist, ist zwischen eine Sourceelektrode 28a des ersten FET 1 und eine Sourceelektrode 28c des vierten FET 6 geschaltet. Die Bezugszahl 29 ist eine Gateelektrode für jeden FET.
Schindler et al. offenbart in Microwave and Millimeter-Wave Monolithic Circuits Symposium, 1988 Digest of Papers, IEEE 1988, Seiten 95–98, einen Phasenschieber mit einer ersten und einer zweiten Reihenschaltung zwischen einem RF IN-Anschluss und einem RF OUT-Anschluss und einer dritten Schaltung zwischen GND und einem Knoten zwischen der ersten und der zweiten Reihenschaltung. Ein ähnlicher Phasenschieber ist weiterhin offenbart in Lane et al. Electronically Scanned Antennas, IEE Colloquium 1988, Seiten 6–11.
Takasu et al. offenbart in Microwave Symposium Digest 1994, IEEE MTT-S International, Band 3, Seiten 1413-1416, einen X-Band-Fünf-Bit-GA-As-MMIC-Phasenschieber, der parasitische Wirkungen einer verteilten Leitung des FET verwendet.
US 5,021,758 A offenbart einen Mikrowellen-Phasenschieber enthaltend einen geschalteten Spi ralinduktor und einen MESFET zum Schalten des Induktors in die und aus der Schaltung, um parasitäre Kapazitäten zu verringern.
US 5,317,290 A offenbart ein Phasenschiebe-Netzwerk für einen Mehrbit-Phasenschieber. Diese Schaltung liefert in einem Schaltzustand ein Bandpass Netzwerk mit niedriger Einführungsphase und in dem anderen Schaltzustand ein Tiefpassnetzwerk mit hoher Einführungsphase.
A. Sharma liefert in Microwave Journal (1989), suppl., Nr. 9, Seiten 95–112 eine Übersicht über Phasenschieber für Mikrowellen- oder Millimeterwellensysteme, die 1989 bekannt oder in Gebrauch waren.
Zusammenfassung der Erfindung
Die Erfindung hat das Ziel, einen Phasenschieber anzugeben, der kompakt ist und eine kleine Frequenzcharakteristik hat.
Dieses Ziel wird erreicht mit einem Phasenschieber gemäß Anspruch 1. Verbesserungen dieses Phasenschiebers sind in den abhängigen Ansprüchen vorgesehen.
Bei einem Phasenschieber gemäß der Erfindung können beide Enden eines Induktorleitungsmusters, das parallel zu einem FET geschaltet ist, mit Sourceelektrodenmustern und Drainelektrodenmustern verbunden sein, die in einer interdigitalen (Kammzähne) form den FET sind. Hierbei bedeutet interdigital (Kammzähne) "geformt in einem verschachtelten Muster".
Bei einem Phasenschieber gemäß der Erfindung können Leitungsmuster, die die Eingangs- und Ausgangsan schlüsse eines Kondensators bilden, der parallel zu einem FET geschaltet ist mit Sourceelektrodenmustern und Draineleketrodenmustern verbunden sein, die in einer interdigitalen (Kammzähne) Form des FET sind.
Bei einem Phasenschieber gemäß der Erfindung können Gateelektrodenmuster in Spalten zwischen Quellenelektrodenmustern und Drainelektrodenmustern, die in einer interdigitalen (Kammzähne) Form sind, gebildet sein, um einen FET zu bilden, und verbleibende Sourceelektrodenmuster und Drainelektrodenmuster sind verbunden, um einen Induktor zu bilden.
Bei einem Phasenschieber gemäß der Erfindung können Gateelektrodenmuster in Spalten zwischen Sourceelektrodenmustern und Draineleketrodenmustern, die in einer interdigitalen (Kammzähne) Form sind, gebildet sein, um einen FET zu bilden, und ein Metall-Isolator-Metall-Kondensator (nachfolgend als "MIM-Kondensator" bezeichnet) ist zwischen verbleibenden Quellenelektrodenmustern und Drainelektrodenmustern gebildet.
Bei einem Phasenschieber gemäß der Erfindung können Gateelektrodenmuster in Spalten zwischen Sourceelektrodenmustern und Drainelektrodenmustern, die in einer interdigitalen (Kammzähne) Form sind, gebildet sein, um einen FET zu bilden, und ein interdigitaler Kondensator ist zwischen verbleibenden Quellenelektrodenmustern und Drainelektrodenmustern gebildet.
Bei einem Phasenschieber gemäß der Erfindung kann eine Erdung durch einen Sourceelektroden- oder Drainelektroden-Kondensator eines FET erfolgen.
Kurzbeschreibung der Zeichnungen
1 ist ein Schaltungsdiagramm, das ein Ausführungsbeispiel der Erfindung zeigt.
2a, 2b und 2c sind Schaltungsdiagramme, die die Arbeitsweise des Ausführungsbeispiels nach 1 illustrieren.
3 ist ein Schaltungsdiagramm, das ein Ausführungsbeispiel der Erfindung zeigt.
4a und 4b sind Schaltungsdiagramme, die die Arbeitsweise des Ausführungsbeispiels nach 3 beschreiben.
5 ist ein Schaltungsdiagramm, das ein Ausführungsbeispiel der Erfindung zeigt.
6 ist ein Schaltungsdiagramm, das ein Ausführungsbeispiel der Erfindung zeigt.
7a und 7b sind Schaltungsdiagramme, die die Arbeitsweise des Ausführungsbeispiels gemäß 6 illustrieren.
8 ist ein Schaltungsdiagramm, das ein Ausführungsbeispiel der Erfindung zeigt.
9 ist ein strukturelles Diagramm, das ein Ausführungsbeispiel der Erfindung zeigt.
10 ist ein strukturelles Diagramm, das ein Ausführungsbeispiel der Erfindung zeigt.
11 ist ein strukturelles Diagramm, das ein Ausführungsbeispiel der Erfindung zeigt.
12 ist ein strukturelles Diagramm, das ein Ausführungsbeispiel der Erfindung zeigt.
13 ist ein strukturelles Diagramm, das ein Ausführungsbeispiel der Erfindung zeigt.
14 ist ein Schaltungsdiagramm, das einen herkömmlichen Phasenschieber zeigt.
Beschreibung von bevorzugten Ausführungsbeispielen Ausführungsbeispiel 1
1 ist ein Schaltungsdiagramm, das ein Ausführungsbeispiel der Erfindung zeigt. Ausführungsbeispiel 1 schaltet zwischen der Durchgangsschaltung und der Phasenverzögerungsschaltung vom T-Typ.
Zuerst werden der erste FET 1, der zweite FET 3 und der dritte FET 5 eingeschaltet, und der vierte FET 6 wird ausgeschaltet, um eine Durchgangsschaltung zu bilden. Die Äquivalenzschaltung unter dieser Bedingung ist wie einfach in 2a gezeigt, da die FETs vollständig niedrige Impedanz bei eingeschalteten FETs haben und ein Hochfrequenzsignal durch die FETs hindurchgeht, während die FETs eine hohe Impedanz haben, wenn die FETs ausgeschaltet sind und das Hochfrequenzsignal abgeschnitten ist, und ein Widerstandswert ist ausreichend niedrig, wenn die FETs eingeschaltet sind. Zu dieser Zeit arbeite, wenn eine Konstante des dritten Induktors 4c gesetzt ist, um eine hohe Impedanz für das Hochfrequenzsignal zu ergeben, der dritte Induktor 4c, um das Hochfrequenzsignal abzuschneiden. Insbesondere kann, da der dritte FET 5 und der vierte FET 6, welche parallel zu der Hauptleitung, die den Eingangsanschluss 10 und den Ausgangsanschluss 11 verbindet, geschaltet sind, als offene Enden betrachtet werden, die Äquivalenzschaltung nach 2a als die Äquivalenzschaltung nach 2b angesehen werden und arbeitet als eine Durchgangsschaltung.
Dann werden der erste FET 1, der zweite FET 3 und der dritte FET 5 ausgeschaltet, und der vierte FET 6 wird eingeschaltet, um eine Phasenverzögerungsschaltung zu bilden. Die Äquivalenzschaltung unter dieser Bedingung ist wie einfach in 2a gezeigt, da ein Widerstandswert ausreichend niedrig ist, wenn der FET eingeschaltet ist. Zu dieser Zeit ist der erste Kondensator 2a in 2c eine kapazitive Komponente, wenn der dritte FET 5 ausgeschaltet ist. Somit werden die Durchgangsschaltung und die Phasenverzögerungsschaltung vom T-Typ geschaltet durch Steuern der Ein- und Aus-Zustände der FETs, um eine Phasenschiebe differenz zwischen Signalen zu bewirken, die durch beide obigen Schaltungen hindurchgehen.
Beim Ausführungsbeispiel 1 kann, da die Anzahl der FETs, die parallel zu der Hauptleitung, die den Eingangsanschluss 10 und den Ausgangsanschluss 11 verbindet, parallel geschaltet sind, herabgesetzt ist, der Phasenschieber einen Durchgangsverlust verringern und kompakt ausgebildet sein.
Ausführungsbeispiel 2
3 ist ein Schaltungsdiagramm, das das Ausführungsbeispiel 2 der Erfindung zeigt. Das Ausführungsbeispiel 2 schaltet zwischen der Durchgangsschaltung und der Phasenvoreilschaltung vom T-Typ. Zuerst werden der erste FET 1, der zweite FET 3 und der vierte FET 6 eingeschaltet, und der dritte FET 5 wird ausgeschaltet, um eine Durchgangsschaltung zu bilden. Die Äquivalenzschaltung unter dieser Bedingung ist wie einfach in 4a gezeigt, da die FETs eine vollständig niedrige Impedanz haben, wenn die FETs eingeschaltet sind, und ein Hochfrequenzsignal durch die FETs hindurchgeht, die FETs eine hohe Impedanz haben, wenn die FETs ausgeschaltet sind, und das Hochfrequenzsignal abgeschnitten wird, und einen ausreichend niedrigen Widerstandswert haben, wenn die FETs eingeschaltet sind. Somit dient sie, da der dritte FET 5 als ein offenes Ende mit Bezug auf die Hauptleitung, die den Eingangsanschluss 10 und den Ausgangsanschluss 11 verbindet, betrachtet wird, als eine Durchgangsschaltung. Zu dieser Zeit ist der vierte FET 6 eingeschaltet, um zu verhindern, dass das Hochfrequenzsignal aufgrund der Resonanz der kapazitiven Komponente und des ersten Induktors 4c, wenn der FET 5 ausgeschaltet ist, gedämpft wird.
Zuerst sind der erste FET 1, der zweite FET 3 und der vierte FET 6 ausgeschaltet, und der dritte FET 5 ist eingeschaltet, um eine Phasenvoreilschaltung zu bilden. Die Äquivalenzschaltung unter dieser Bedingung ist eine Phasenvoreilschaltung vom T-Typ, wie einfach in 4b gezeigt ist, da ein Widerstandswert ausreichend niedrig ist, wenn der FET eingeschaltet ist. Somit werden die Durchgangsschaltung und die Phasenvoreilschaltung vom T-Typ geschaltet durch Steuern der Ein- und Aus-Zustände der FETs, um eine Differenzphasenverschiebung bei Signalen durchzuführen, die durch die obigen Schaltungen hindurchgehen. Beim Ausführungsbeispiel 2 kann der Phasenschieber, da die Anzahl von FETs, die parallel zu der Hauptleitung, die den Eingangsanschluss 10 und den Ausgangsanschluss 11 verbindet, parallel geschaltet sind, verringert ist, einen Durchgangsverlust herabsetzen und kompakt ausgebildet sein.
Ausführungsbeispiel 3
5 ist ein Schaltungsdiagramm, das das Ausführungsbeispiel 3 der Erfindung zeigt. Das Ausführungsbeispiel 3 schaltet zwischen der Durchgangsschaltung und der Phasenvoreilschaltung vom T-Typ in der selben Weise wie beim Ausführungsbeispiel 2, aber ist unterschiedlich gegenüber dem Ausführungsbeispiel 2 dahingehend, dass der erste Kondensator 2a und der zweite Kondensator 2b in 3 weggelassen sind. Das Ausführungsbeispiel 2 verwendet den parallel zu dem FET geschalteten Kondensator, um die Phasenvoreilschaltung vom T-Typ zu bilden, während das Ausführungsbeispiel 3 anstelle des ersten Kondensators 2a und des zweiten Kondensators 2b nach Ausführungsbeispiel 2 eine kapazitive Komponente der ausgeschalteten FETs als einen Kondensator zur Bildung eines Phasenvoreilschaltung vom T-Typ verwendet. Die Arbeitsweise ist dieselbe wie beim Ausführungsbeispiel 2 mit der Ausnahme, dass der die Phasenvoreilschaltung vom T-Typ bildende Kondensator durch eine Kapazität realisiert wird, wenn der erste FET 1 und der zweite FET 3 ausgeschaltet sind. Im Unterschied zum Ausführungsbeispiel 2 benötigt das Ausführungsbeispiel 3 keinen Kondensator und verringert die Größe der Schaltung.
Ausführungsbeispiel 4
Es erfolgt eine Beschreibung des Ausführungsbeispiels 4 mit Bezug auf 6 und 7. 6 ist ein Schaltungsdiagramm, das das Ausführungsbeispiel 4 der Erfindung zeigt. Das Ausführungsbeispiel 4 ist so ausgebildet, dass zwischen einer LC-Phasenverzögerungsschaltung und einer LC-Phasenvoreilschaltung geschaltet wird, die eine Induktivität L und einen Kondensator C verwenden.
Zuerst werden der zweite FET 3 und der vierte FET 6 eingeschaltet, und der erste FET 1 und der dritte FET 5 werden ausgeschaltet. Wenn die FETs eingeschaltet sind, haben sie eine vollständig niedrige Impedanz und ein Hochfrequenzsignal geht durch die FETs hindurch, und wenn die FETs ausgeschaltet sind, haben sie eine hohe Impedanz und die Hochfrequenzsignale gehen durch die parallel geschaltete Schaltung hindurch. Die Äquivalenzschaltung des Phasenschiebers unter dieser Bedingung ist wie einfach in 7a gezeigt, da ein Widerstandswert bei eingeschalteten FETs ausreichend niedrig ist. Somit bilden die erste Induktivität 4a und der zweite Kondensator 2b zusammen mit einer kapazitiven Komponente des ausgeschalteten dritten FET 5 ein LC-Tiefpassfilter, das als eine Phasenverzögerungsschaltung arbeitet.
Dann werden der zweite FET 3 und der vierte FET 6 ausgeschaltet und der erste FET 1 und der dritte FET 5 werden eingeschaltet. Die Äquivalenzschaltung des Phasenschiebers unter dieser Bedingung ist wie einfach in 7b gezeigt, da der Widerstandswert bei eingeschalteten FETs ausreichend niedrig ist. Somit bilden die zweite Induktivität 4b und der erste Kondensator 2a ein LC-Hochpassfilter, das als eine Phasenvoreilschaltung arbeitet.
Somit werden die LC-Phasenvoreilschaltung und die LC-Phasenverzögerungsschaltung geschaltet durch Steuern des Ein- und Aus-Zustands der FETs, um unterschiedliche Phasenverschiebungen bei Signalen zu bewirken, die durch jede der obigen Schaltungen hindurchgehen. Der Phasenschieber kann gebildet werden durch Verwendung von zentrierten konstanten Elementen. Da die Anzahl von FETs, die in Reihe mit der Hauptleitung, die den Eingangsanschluss 10 und den Ausgangsanschluss 11 verbindet, verbunden sind, herabgesetzt ist, kann der Phasenschieber einen Durchgangsverlust verringern und kompakt ausgebildet sein.
Ausführungsbeispiel 5
8 ist ein Schaltungsdiagramm, das das Ausführungsbeispiel 5 der Erfindung zeigt. Das Ausführungsbeispiel unterscheidet sich von dem Ausführungsbeispiel 4 dahingehend, dass der erste Kondensator 2a in 6 weggelassen ist.
Beim Ausführungsbeispiel 4 wird eine kapazitive Komponente, die zwischen der Drainelektrode und der Sourceelektrode erzeugt wird, wenn eine Einschnürspannung an die Gateelektroden der FETs angelegt wird, so eingestellt, dass sie eine hohe Impedanz o der eine Abschneidwirkung mit Bezug auf ein durchgehendes Hochfrequenzsignal hat, und die parallel zu den FETs geschalteten Kondensatoren werden verwendet, um die LC-Phasenvoreilschaltung zu bilden. Das Ausführungsbeispiel 5 verwendet eine kapazitive Komponente der ausgeschalteten FETs als einen Kondensator, der die LC-Phasenvoreilschaltung bildet, anstelle des ersten Kondensators 2a beim Ausführungsbeispiel 4. Die Arbeitsweise ist dieselbe wie beim Ausführungsbeispiel 4 mit der Ausnahme, dass der die LC-Phasenvoreilschaltung bildende Kondensator realisiert wird durch die Kapazität des ausgeschalteten zweiten FET 3. Im Unterschied zum Ausführungsbeispiel 4 benötigt das Ausführungsbeispiel 5 keinen Kondensator und bewirkt eine Verkleinerung der Schaltung.
Ausführungsbeispiel 6
9 ist ein Schaltungsdiagramm, das einen Aspekt der Ausführungsbeispiele der Erfindung zeigt, zeigend einen zweiten FET, der mit einer ersten Induktivität verbunden ist. In 9 ist der zweite FET gebildet durch Anordnen streifenförmiger Drainelektrodenmuster 12 und streifenförmiger Sourceelektrodenmuster 13 in einer Form, als ob mehrere Kammzähne miteinander verschachtelt sind (interdigital), und ein Gateelektrodenmuster 14 ist zwischen die Drainelektrodenmuster 12 und die Sourceelektrodenmuster 13 eingefügt. Die Gateelektrodenmuster 14 sind miteinander und mit einer externen Leitung verbunden. Die Sourceelektrodenmuster 13 sind mit einem Verbindungsmuster 19a für andere FETs über Luftbrücken 15a verbunden, um eine Interferenz mit dem Gateelektrodenmuster 14 zu vermeiden.
Die Bezugszahl 18 bezeichnet ein Induktivitätslei tungsmuster. Ein Ende des Induktivitätsleitungsmusters 18 ist mit dem vorderen Ende eines Drainelektrodenmusters 12a verbunden, und das andere Ende mit dem vorderen Ende eines Sourceelektrodenmusters 13a über eine Luftbrücke 16. Die mehreren Drainelektrodenmuster 12, die wie die Zähne eine Kammes gebildet sind, sind gegenseitig durch eine Luftbrücke 17 verbunden, und die Sourceelektrodenmuster 13 sind gegenseitig durch die Luftbrücke 16 verbunden.
Bei der obigen Konfiguration kann die Fläche des Induktivitätsleitungsmusters 18 kleiner gemacht werden, als wenn seine beiden Enden von Verbindungsmustern 19a, 19b für benachbarte FETs verlängert sind. Weiterhin werden, da eine elektrische Interferenz mit benachbarten Schaltungen verringert werden kann, stabile elektrische Eigenschaften erzielt ohne Beeinträchtigung durch die Anordnung des Induktivitätsleitungsmusters 18.
Im allgemeinen hat die Kapazität der Induktivität, die erforderlich ist, um eine gewünschte Phasenverschiebungsgröße zu erhalten, einen kleineren Wert, wenn die verwendete Frequenz erhöht wird. Somit kann, wenn die Ausbildung in 9 gezeigt ist, das Induktivitätsleitungsmuster 18 kürzer ausgeführt werden, so dass eine Begrenzung der bemessenen Induktivitätskapazität herabgesetzt werden kann, und ein erhaltener Phasenschieber arbeitet bei einer hohen Frequenz stabil.
Die Beschreibung erfolgte in Verbindung mit einer bestimmten Struktur, aber alle Ausführungsbeispiele der Erfindung können in derselben Weise betrieben werden. In 9 sind die Drainelektrodenmuster 12 gegenseitig durch die Luftbrücke 17 verbunden und die Sourceelektrodenmuster 13 sind gegenseitig durch die Luftbrücke 16 verbunden. Um eine parasitäre Induktivitätskomponente aufgrund der Luftbrücken 16, 17 zu verringern, können beide Enden des Induktivitätsleitungsmusters 18 mit nicht allen, aber zumindest einem der Drainelektrodenmuster 12 und mit nicht allen, aber zumindest einem der Sourceelektrodenmuster 13 verbunden werden.
Ausführungsbeispiel 7
10 ist ein strukturelles Diagramm, das einen Aspekt des Ausführungsbeispiels 6 zeigt, zeigend den ersten FET verbunden mit dem ersten Kondensator. In 19 hat der erste FET dieselbe Elektrodenstruktur wie der zweite FET. Die Bezugszahl 20 bezeichnet einen MIM-Kondensator, der dem ersten Kondensator entspricht. Der MIM-Kondensator 20 ist mit dem zweiten FET mittels Anschlussleitungsmustern 21 verbunden.
Ein Anschlussleistungsmuster 21a ist mit dem vorderen Ende des Drainelektrodenmusters 12a und ein Anschlussleitungsmuster 21b mit vorderen Ende des Sourceelektrodenmusters 13a über die Luftbrücke 16 verbunden. Die mehreren Drainelektrodenmuster 12, die wie die Zähne eines Kammes ausgebildet sind, sind gegenseitig durch die Luftbrücke 17 verbunden, und die Sourceelektrodenmuster 13, sind gegenseitig durch die Luftbrücke 16 verbunden.
Mit der obigen Konfiguration können die Anschlussleitungsmuster 21 so kurz wie möglich und kleiner gemacht werden, als wenn sie von den Verbindungsmustern 19a, 19b für benachbarte FETs verlängert sind. Weiterhin kann eine parasitäre Induktivitätskomponente, die in die Anschlussleitungsmuster 21 einbezogen ist, die eine Frequenzcharakteristik verschlechtert, verringert werden, und eine elektrische Interferenz mit Schaltungen, die mit benachbarten FETs verbunden sind, kann ebenfalls verringert werden.
Es erfolgte eine Beschreibung in Verbindung mit einem bestimmten Kondensator, aber andere Kondensatoren gemäß den Ausführungsbeispielen der Erfindung, die dieselbe Konfiguration haben, können in derselben Weise betrieben werden.
In 10 sind die Drainelelektrodenmuster 12 durch die Luftbrücke 17 gegenseitig verbunden, und die Sourceelektrodenmuster 13 sind durch die Luftbrücke 16 gegenseitig verbunden. Um eine parasitäre Induktivitätskomponente aufgrund der Luftbrücken 16, 17 zu verringern, können die Anschlussleitungsmuster 21 mit zumindest einem der Drainelektrodenmuster 12 und mit zumindest einem der Sourceelektrodenmuster 13 verbunden sein.
Ausführungsbeispiel 8
11 ist ein Schaltungsdiagramm, das das Ausführungsbeispiel 8 zeigt, beim dem der zweite FET mit der ersten Induktivität verbunden ist. In 11 bezeichnet die Bezugszahl 22a eine erste FET-Zelle mit einem Gateelektrodenmuster 14a, das zwischen dem Drainelektrodenmuster 12a und dem Sourceelektrodenmuster 13a gebildet ist und die Bezugszahl 22b bezeichnet eine zweite FET-Zelle mit einem Gateelektrodenmuster 14b, das zwischen dem Drainelektrodenmuster 12c und dem Sourceelektrodenmuster 13b gebildet ist. Ein Induktivitätsleitungsmuster 18 ist zwischen den vorgenannten FET-Zellen und auch zwischen den Verbin dungsmustern 19a und 19b über eine Luftbrücke 15b gebildet. Somit kann, da das Induktivitätsleitungsmuster 18 innerhalb des FET angeordnet ist, das Induktivitätsleitungsmuster viel kürzer und die Schaltung kompakt ausgebildet werden.
Ausführungsbeispiel 9
11 ist ein Schaltungsdiagramm, das das Ausführungsbeispiel 9 zeigt, bei dem der erste FET mit dem ersten Kondensator verbunden ist. In 12 bezeichnet die Bezugszahl 20 einen MIM-Kondensator, der zwischen der ersten FET-Zelle 22a und der zweiten FET-Zelle 22b gebildet ist. Der MIM-Kondensator 20 ist mit den Verbindungsmustern 19 über die Anschlussleitungsmuster 21 und die Luftbrücke 15b verbunden. Somit können, da der MIM-Kondensator 20 innerhalb des FET angeordnet ist, die Anschlussleitungsmuster 21 viel kürzer ausgebildet werden.
Ausführungsbeispiel 10
13 ist ein Schaltungsdiagramm, das das Ausführungsbeispiel 10 der Erfindung zeigt, bei dem der erste FET mit dem ersten Kondensator verbunden ist. In 13 bezeichnet die Bezugszahl 23 einen interdigitalen Kondensator, der zwischen der ersten FET-Zelle 22a und der zweiten FET-Zelle 22b angeordnet und zwischen dem Drainelektrodenmuster 12b und den Sourceelektrodenmustern 13 gebildet ist. Somit ist der interdigitale Kondensator 23 innerhalb des FET realisiert aufgrund des Drainelektrodenmusters 12b und der Sourceelektrodenmuster 13 des FET, wodurch es möglich ist, einen kompakten Kondensator ohne Verwendung eines MIM-Kondensators zu bilden.
Die wie vorstehend beschrieben ausgebildete Erfindung liefert die folgenden Wirkungen.
Da die Konfiguration der Phasenschieber nach der Erfindung zwischen der Phasenverzögerungsschaltung vom T-Typ und der Phasenvoreilschaltung vom T-Typ schaltet in Abhängigkeit von der konzentrierten Konstanten der Induktivität und des Kondensators, kann der Phasenschieber mit einem großen Phasenschiebewert kompakt gemacht werden, der Phasenschieber mit einer kleinen Frequenzcharakteristik kann konfiguriert werden durch Vorsehen der Phasenverzögerungsschaltung und der Phasenvoreilschaltung mit entgegengesetzten Frequenzcharakteristiken.
Da die Erfindung zwischen der Phasenverzögerungsschaltung vom T-Typ und der Phasenvoreilschaltung vom T-Typ in Abhängigkeit von der konzentrierten Konstanten der Induktivität und dem Kondensator schaltet, und der Kondensator mit einer kleinen Kapazität, die erforderlich ist, um einen großen Phasenverschiebungswert zu erhalten, realisiert wird durch eine Kapazität des abgeschalteten FET, ist der erhaltene Phasenschieber kompakt und hat nur eine geringe Anzahl von Kondensatorelementen.
Da die Erfindung zwischen der Phasenverzögerungsschaltung vom T-Typ und der Phasenvoreilschaltung vom T-Typ in Abhängigkeit von der konzentrierten Konstanten der Induktivität und des Kondensators schaltet, und der Kondensator mit einer kleinen Kapazität, die erforderlich ist, um einen kleinen Phasenverschiebungswert zu erzielen, realisiert ist durch eine Kapazität des ausgeschalteten FET, ist der erhaltene Phasenschieber kompakt und hat nur eine kleine Anzahl von Kondensatorelementen.
Da die Erfindung zwischen der Phasenverzögerungsschaltung vom T-Typ und der Phasenvoreilschaltung vom T-Typ in Abhängigkeit von der konzentrierten Konstanten der Induktivität und des Kondensators schaltet, und der Kondensator mit einer kleinen Kapazität, die erforderlich ist zum Betreiben als Phasenschieber in einem Hochfrequenzband, realisiert ist durch eine Kapazität des ausgeschalteten FET, ist der erhaltene Phasenschieber kompakt und hat nur eine kleine Anzahl von Kondensatorelementen.
Da die Erfindung zwischen der Durchgangsschaltung und der Phasenverzögerungsschaltung vom T-Typ in Abhängigkeit von der konzentrierten Konstanten der Induktivität und einer Kapazität des ausgeschalteten FET schaltet, ist der erhaltene Phasenschieber kompakt mit geringerem Verlust und hat nur eine kleine Anzahl von Schaltungselementen, die den Phasenschieber bilden.
Da die Erfindung zwischen der Durchgangsschaltung und der Phasenvoreilschaltung vom T-Typ in Abhängigkeit von der konzentrierten Konstanten der Induktivität und des Kondensators schaltet, ist der erhaltene Phasenschieber kompakt mit geringerem Verlust und hat nur eine kleine Anzahl von Schaltungselementen, die den Phasenschieber bilden.
Da die Erfindung zwischen der Durchgangsschaltung und der Phasenvoreilschaltung vom T-Typ in Abhängigkeit von der konzentrierten Konstanten der Induktivität und einer Kapazität des ausgeschalteten FET schaltet, ist der erhaltene Phasenschieber kompakt mit geringerem Verlust und hat nur eine kleine Anzahl von Schaltungselementen, die den Phasenschieber bilden.
Da die Erfindung das kurze Induktivitätsleitungsmuster parallel zu einem FET anordnet, kann die Schaltung kompakt gemacht werden, die Begrenzung einer kleinen Induktivität wird erleichtert, und der Phasenschieber, der stabil in einem Hochfrequenzband arbeitet, kann leicht konfiguriert werden.
Da die Erfindung das kurze Linienmuster, das die Ein/Aus-Anschlüsse des Kondensators bildet, parallel zu dem FET anordnet, kann die Schaltung kompakt gemacht werden, die parasitäre Induktivität aufgrund des Leitungsmusters ist verringert, und der Phasenschieber mit einer reduzierten Frequenzcharakteristik kann konfiguriert werden.
Da die Erfindung das Induktivitätsleitungsmuster innerhalb des FET so ausbildet, dass es in der Lage ist, das Induktivitätsleitungsmuster, das parallel zu dem FET angeordnet ist, in einer kürzeren Form auszubilden, kann die Schaltung kompakt gemacht werden, die Beschränkung einer kleinen Induktivität ist erleichtert, und der Phasenschieber, der in einem Hochfrequenzband stabil arbeitet, kann leicht konfiguriert werden.
Da die Erfindung den MIM-Kondensator innerhalb des FET ausbildet, um in der Lage zu sein, das Leitungsmuster, das die Ein-/Aus-Anschlüsse des Kondensators bildet, parallel zu dem FET in einer kürzeren Weise anzuordnen, kann die Schaltung kompakt gemacht werden, die parasitäre Induktivität aufgrund des Leitungsmusters ist verringert, und der Phasenschieber mit einer reduzierten Frequenzcharakteristik kann konfiguriert werden.
Da die Erfindung den interdigitalen Kondensator innerhalb des FET bildet, kann die Schaltung kompakt gemacht werden und der Kondensator kann leicht gebildet werden ohne Verwendung eines Schaltungselements wie eines MIM-Kondensators.
Da die Erfindung die Gatespannung auf eine gegebene Spannung steuern kann, kann die Beschränkung gegen die Treiberschaltung des FET erleichtert werden, und der Phasenschieber enthaltend die externe Treiberschaltung kann kompakt ausgebildet werden.

Claims

Phasenschieber zum Verschieben einer Phase eines an einem Eingangsanschluß eingetretenen Signals und zum Ausgeben des verschobenen Signals an einem Ausgangsanschluß, welcher aufweist: a) einen ersten FET (1), dessen eines Ende mit dem Eingangsanschluß verbunden ist, b) einen zweiten FET (3), der zwischen das andere Ende des ersten FET und den Ausgangsanschluß geschaltet ist, wobei eine Drain-Elektrode und eine Source-Elektrode die Verbindungsanschlüsse teils sowohl des ersten FET (1) als auch des zweiten FET (3) sind, c) eine vorgeschriebene Serienschaltung (6, 4c; 5), die zwischen Erde (9) und einem Knotenpunkt zwischen dem ersten FET (1) und dem zweiten FET (3) geschaltet ist, und d) eine vorgeschriebene Steuerschaltung zum Steuern des ersten FET, des zweiten FET und der vorgeschriebenen Serienschaltung; welche vorgeschriebene Serienschaltung aufweist: c1) einen dritten FET (5), und c2) einen vierten FET (6) mit einem ersten Inductor (4c) der über einer Drain-Elektrodeund einer Source-Elektrode angeordnet ist und in Reihe mit dem dritten FET mit der Drain-Elektrode und der Source-Elektrode als Verbindungsanschlüsse geschaltet ist.
Phasenschieber nach Anspruch 1, worin der erste FET (1) einen zweiten Inductor (4) hat, der über einer Drain-Elektrode und einer Source-Elektrode angeordnet ist, und worin die vorgeschriebene Steuerschaltung mit Mitteln zum Anlegen einer Vorspannung an jede Gate-Elektrode des ersten bis vierten FETs versehen ist.
Phasenschieber nach Anspruch 2, worin der zweite FET (3) einen dritten Inductor (4b) hat, der über einer Drain-Elektrode und einer Source-Elektrode angeordnet ist.
Phasenschieber nach Anspruch 1, worin der erste FET (1) einen ersten Kondensator (2a) aufweist, der über einer Drain-Elektrode und einer Source-Elektrode angeordnet ist, und die Steuerschaltung mit einer Vorrichtung zum Anlegen einer Vorspannung an eine Gate-Elektrode von jedem des ersten bis vierten FET versehen ist.
Phasenschieber nach Anspruch 4, worin der zweite FET (3) einen zweiten Kondensator (2b) hat, der über einer Drain-Elektrode und einer Source-Elektrode angeordnet ist.
Phasenschieber nach Anspruch 2, worin der zweite FET (3) einen Kondensator (2a) hat, der über einer Drain-Elektrode und einer Source-Elektrode angeordnet ist.
Phasenschieber nach einem der Ansprüche 1 bis 6, worin die Source-Elektrode und die Drain-Elektrode wenigsten eines FET von den FETs mit dem angeordneten Inductor oder Kondensator eine interdigitale oder kammzahnartige Form haben, die gebildet ist durch parallele Anordnung zumindest eines streifenförmigen Musters, und ein Inductorleitungsmuster, das den auf dem FET mit den interdigital oder kammzahnartig geformten Elektroden angeordneten Inductor oder Kondensator bildet, ist gebildet durch Verbinden zumindest eines Elektrodenmusters von entweder dem Source-Elektrodenmuster oder dem Drain-Elektrodenmuster mit zumindest einem Elektrodenmuster des anderen Elektrodenmusters.
Phasenschieber nach einem der Ansprüche 1 bis 6, worin ein Teil (13a, 13b) der Source-Elektrode (13) und ein Teil (12a, 12c) der Drain-Elektrode (12) zumindest eines FET (3) von den FETs eine interdigitale oder sägezahnartige Gestalt haben, die gebildet ist durch parallele Anordnung zumindest eines streifenförmigen Musters, wobei ein Gate-Elektrodenmuster (14) in einem Spaltteil zwischen Source- und Drain-Elektrodenmuster mit einer interdigitalen oder kammzahnartigen Gestalt angeordnet ist, um den FET zu bilden, und verbleibende Teile (18) des Source- und des Drain-Elektrodenmusters (13, 12) verbunden sind, um den Inductor zu bilden.
Phasenschieber nach einem der Ansprüche 1 bis 6, worin die Source-Elektrode und die Drain-Elektrode zumindest eines FET von den FETs eine interdigitale oder kammzahnartige Gestalt haben, die durch parallele Anordnung zumindest eines streifenförmigen Musters gebildet ist, ein Gate-Elektrodenmuster sich in einem Spaltteil zwischen dem Source- und dem Drain-Elektrodenmuster mit einer interdigitalen oder kammzahnartigen Gestalt befindet, um den FET zu bilden, und ein Metall-Isolator-Metall-Kondensator auf einem Teil des verbliebenen Source- und Drain-Elektrodenmusters gebildet ist, um die Kondensatoren zu bilden.
Phasenschieber nach einem der Ansprüche 1 bis 6, worin die Source-Elektrode und die Drain-Elektrode zumindest eines FET von den FETs eine interdigitale oder kammzahnartige Gestalt haben, die durch parallele Anordnung zumindest eines streifenförmigen Musters gebildet ist, ein Gate-Elektrodenmuster sich in einem Spaltteil zwischen dem Source- und dem Drain-Elektrodenmuster mit einer interdigitalen oder kammzahnartigen Gestalt befindet, um den FET zu bilden, und ein interdigitaler Kondensator in einem Spalt zwischen dem verbleibenden Source- und Drain-Elektrodenmuster gebildet ist, um die Kondensatoren zu bilden.