JP2005033604A - 移相器 - Google Patents
移相器 Download PDFInfo
- Publication number
- JP2005033604A JP2005033604A JP2003271772A JP2003271772A JP2005033604A JP 2005033604 A JP2005033604 A JP 2005033604A JP 2003271772 A JP2003271772 A JP 2003271772A JP 2003271772 A JP2003271772 A JP 2003271772A JP 2005033604 A JP2005033604 A JP 2005033604A
- Authority
- JP
- Japan
- Prior art keywords
- variable
- phase shifter
- inductor
- unit
- variable capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/18—Phase-shifters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/18—Networks for phase shifting
- H03H7/20—Two-port phase shifters providing an adjustable phase shift
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Networks Using Active Elements (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
Abstract
【課題】低電圧駆動、連続移相変化及び高速移相変化という条件を満たし、且つ伝送効率の良い又はインピーダンス整合を可能とする新規な構成の移相器を提供する。
【解決手段】第1の可変容量素子を含むリアクタンス部と当該リアクタンス部に直列に接続され且つ第2の可変容量素子を含むサセプタンス部とを含む移相部と、第1の可変容量素子及び第2の可変容量素子の静電容量を連続的に変化させる制御信号を移相部に出力する制御部とを具備するものである。可変容量素子を連続変化させれば移相量の連続変化も可能になる。これらの素子は半導体上に形成することができ、低電圧駆動及び高速応答性も実現される。2つの可変容量素子を調整することにより、インピーダンスの変化を抑えることも可能となり、伝送効率を向上させることができるようになる。
【選択図】図7
【解決手段】第1の可変容量素子を含むリアクタンス部と当該リアクタンス部に直列に接続され且つ第2の可変容量素子を含むサセプタンス部とを含む移相部と、第1の可変容量素子及び第2の可変容量素子の静電容量を連続的に変化させる制御信号を移相部に出力する制御部とを具備するものである。可変容量素子を連続変化させれば移相量の連続変化も可能になる。これらの素子は半導体上に形成することができ、低電圧駆動及び高速応答性も実現される。2つの可変容量素子を調整することにより、インピーダンスの変化を抑えることも可能となり、伝送効率を向上させることができるようになる。
【選択図】図7
Description
本発明は、移相器に関する。
例えば特開2001−196804号公報(特許文献1)には以下のような移相器が開示されている。すなわち、外導体と、外導体の内部に収納される2つの内導体とを備え、前記2つの内導体は、2つの端子にそれぞれつながる2つの固定内導体と、可変内導体とからなり、可変内導体は、U字状に折り返された形状を有し、固定内導体との高周波的な接続を確保しながらスライド可能に構成されている。特許文献1に示された本移相器は、可変内導体をスライドさせ、インピーダンスを変化させる機械式なので、動作は低速である。
また、特開平7−99425号公報(特許文献2)の実施例1には図27に示すような移相器が開示されている。図27に示す移相器2000は、入力端子2005を有するSPDT(Single Pole Double Throw)スイッチ2001と、SPDTスイッチ2001と端子2006で接続されるLPF(Low Pass Filter)2002と、SPDTスイッチ2001と端子2007で接続されるHPF(High Pass Filter)2003と、端子2008でLPF2002と接続され、端子2009でHPF2003と接続され且つ出力端子2010を有するSPDTスイッチ2004とを含む。
移相器2000に含まれるLPF2002の回路図を図28に示す。図28に示すLPF2002は、インダクタL271及びL272と、キャパシタC271と、抵抗R271乃至R273と、FET(Field Effect Transistor)F271乃至F273と、ゲートバイアス端子2011とを含む。なお、端子2006及び2008は図27に示すものと同じである。FETF271のソースは端子2006に接続され、ドレインはインダクタL271に接続され、ゲートは抵抗R271を介してゲートバイアス端子2011に接続されている。一端がFETF271のドレインに接続されたインダクタL271の他端は、インダクタL272及びキャパシタC271に接続されている。一端がインダクタL271及びキャパシタC271に接続されたインダクタL272の他端は、FETF272のソースに接続されている。一端がインダクタL271及びインダクタL272に接続されたキャパシタC271の他端は、FETF273のソースに接続されている。FETF273のゲートは抵抗R273を介してゲートバイアス端子2011に接続され、ドレインは接地されている。FETF272のゲートは、抵抗R272を介してゲートバイアス端子2011に接続され、ドレインは端子2008に接続される。
移相器2000の動作を説明するため、まずLPF2002の動作を説明する。FETF271乃至F273はゲートバイアス端子2011の電圧により共通に制御される。すなわち、FETF271乃至F273が全てON又は全てOFFのいずれかの状態をとる。
図29(a)に、FETF271乃至F273が全てONになった時のLPF2002の等価回路であるLPF2002aを示す。FETF271乃至F273が全てONの場合、FETF271乃至F273は、理想的には等価回路において省略できる。よって、LPF2002aはインダクタL271及びL272と、キャパシタC271とを含む。ここでインダクタL271及びL272は、端子2006及び端子2008の間で直列に接続されている。また、キャパシタC271はインダクタL271及びL272の接続点に接続されており、その他端は接地されている。なお、インダクタL271及びL272とキャパシタC271とは図28に示したものと同じであり、端子2006及び2008は図27に示したものと同じである。LPF2002aのリアクタンス部はインダクタL271及びL272で構成され、サセプタンス部はキャパシタC271のみで構成される。
また、図29(b)にFETF271乃至F273が全てOFFになった時のLPF2002の等価回路であるLPF2002bを示す。FETF271乃至F273が全てOFFの場合、FETは特定の容量を有するキャパシタと考えることができるので、等価回路においてFETはキャパシタで表現されている。図29(b)において、LPF2002bは、インダクタL271及びL272と、キャパシタC271と、キャパシタF271a乃至F273aとを含む。なお、インダクタL271及びL272とキャパシタC271とは図28に示したものと同じであり、キャパシタF271a乃至F273aは図28に示したFETF271乃至F273に対応するキャパシタであり、端子2006及び2008は図27に示したものと同じである。ここでキャパシタF271a、インダクタL271及びL272及びキャパシタF272aは、端子2006及び端子2008の間にこの順番で直列に接続されている。また、インダクタL271及びL272の接続点にはキャパシタC271が接続されており、その他端はキャパシタF273aに接続されている。一端がキャパシタC271に接続されているキャパシタF273aの他端は接地されている。LPF2002bのリアクタンス部はインダクタL271及びL272と、キャパシタF271a及びF272aとで構成され、サセプタンス部はキャパシタC271とキャパシタF273aとで構成される。
次に、図29(a)に示すLPF2002aと図29(b)に示すLPF2002bとを比較する。LPF2002bのリアクタンス部は、LPF2002aのリアクタンス部にFETF271及びF272に対応するキャパシタF271a及びF272aを加えたものである。また、LPF2002bのサセプタンス部は、LPF2002aのサセプタンス部にFETF273に対応するキャパシタF273aを加えたものである。よってLPF2002aとLPF2002bの規格化リアクタンス及び規格化サセプタンスは異なる。この規格化リアクタンス及び規格化サセプタンスが異なる2状態をFETのスイッチング動作によって作り出すことにより、2つの異なるLPF2002の移相量を得ることができる。図示はしないが、図27に示すHPF2003にもFETが含まれ、LPF2002と同様に、当該FETのスイッチング動作によって異なる2つの移相量を得ている。移相器2000の移相量はLPF2002の移相量とHPF2003の移相量とによって決まるので、移相器2000全体としても、FETのスイッチング動作によって異なる移相量を得ることができる。例えば、特許文献2の実施例1にはLPF2002によって得られる2つの移相量を−67.5°及び−22.5°とし、HPF2003によって得られる2つの移相量を22.5°及び67.5°となるように構成素子を設計すると、1個の移相器2000で45°と90°の切り替えが実現できることが述べられている。しかし、この移相器2000で得られる移相量は離散的であり、連続的に移相量を変化させることはできない。
さらに、特開平7−99425号公報(特許文献2)の実施例2には図30に示すような移相器が開示されている。図30に示す移相器3000は、それぞれが入力端子3003と出力端子3004に接続されているLPF3001とHPF3002とが含まれている。すなわち、LPF3001とHPF3002とは、互いに並列となっている。
LPF3001は、インダクタL291及びL292と、可変容量素子C291乃至C293とを含む。可変容量素子C291、インダクタL291及びL292、可変容量素子C292とは、入力端子3003及び出力端子3004の間に、この順番で直列に接続されている。また、可変容量素子C293は、インダクタL291及びL292の接続点に接続されており、その他端は接地されている。
HPF3002は、インダクタL293と、可変容量素子C294乃至C296とを含む。可変容量素子C294及びC295は、入力端子3003及び出力端子3004の間に、この順番で直列に接続されている。また、インダクタL293は、可変容量素子C294及びC295の接続点に接続されており、その他端は可変容量素子C296に接続されている。一端がインダクタL293に接続されている可変容量素子C296の他端は、接地されている。
図30に示す移相器3000の動作原理を図31を用いて説明する。図31では、移相量を円の中心角で示し、信号成分を円の中心から円周方向に伸びたベクトルで示すものとする。図31において、信号成分3010はLPF3001の通過移相量を−45°としたときのLPF3001を通過する信号成分を示し、信号成分3011はHPF3002の通過移相量を45°としたときのHPF3002を通過する信号成分を示す。図31では移相器3000の通過移相量θは、信号成分3010と信号成分3011のベクトル合成により得られることを示している。すなわち、LPF3001及びHPF3002の個々の移相量については変化させることは無く、それらの入出力インピーダンスを変化させ、ベクトル合成することにより移相器3000の通過位相量θが決定される。なお、移相器3000の入出力インピーダンスを50Ωから変化させないようにするために、LPF3001及びHPF3002の入出力インピーダンスを調整している。このような動作原理により、LPF3001及びHPF3002の移相量並びに信号成分3010及び3011によって決まる特定の範囲において、所望の移相量を得ることができる。詳細については後述する。
また、特開平11−168354号公報(特許文献3)には以下のような移相器が開示されている。すなわち、2つのFETのドレインとソース間にそれぞれインダクタまたはキャパシタを接続し、前記FETのゲートにオン電圧を印加した場合、前記FETのドレインから入力された信号をそのままFETのソースから出力する。一方、前記FETのゲートにピンチオフ電圧を印加した場合、FETがオフ状態となり、前記入力信号は前記インダクタまたはキャパシタを通過するように構成されているものである。この特許文献3に述べられた移相器は2つのFETのON又はOFFの状態を組み合わせることにより、通過位相を4通りに変化させるものである。ただし、この変化は離散的であり、連続的に移相量を変化させるものではない。
さらに、特開2000−315902号公報(特許文献4)には以下のような移相器が開示されている。すなわち、第1のセラミック基板上に形成された高周波信号用の導体線路と、第2のセラミック基板上に形成されグランド面となる金属膜と、導体線路と前記金属膜とを対向させた状態で前記両基板間に配置され、樹脂とこの樹脂中に分散された液晶とからなる液晶・樹脂複合体とを備えたものである。本特許文献4に述べられた移相器は液晶・樹脂複合体の誘電率を制御電圧により変化させ、移相量を変化させるが、制御電圧が高いという難点がある。
また、米国特許第4837532号公報(特許文献5)には図32に示すような移相器が開示されている。本米国特許の移相器4000は、直列に接続した2つのインダクタと当該インダクタの接続点に一端が接続され且つ他端が接地された可変容量素子とからなる単位エレメントを、複数直列に接続することによって構成される。すなわち図32に示すように、入力端子Q0に接続される単位エレメントであるセクションS−1と、接続点Q1でセクションS−1に接続されるセクションS−2と、....図示しないセクションS−(n-1)に接続され且つ出力端子Qnに接続されるセクションS−nとが含まれる。単位エレメントである第1段目のセクションS−1では、入力端子Q0と接続点Q1の間にインダクタL1a及びインダクタL1bが直列に接続され、可変容量素子C1はインダクタL1a及びL1bの接続点に接続され、その他端は接地されている。同様に、単位エレメントである第2段目のセクションS−2では、接続点Q1及びQ2の間にインダクタL2a及びL2bとが直列に接続され、可変容量素子C2はインダクタL2a及びL2bの接続点に接続され、その他端は接地されている。単位エレメントである最終段のセクションS−nでは、図示しない接続点Q(n-1)と出力端子Qnの間にインダクタLna及びLnbとが直列に接続され、可変容量素子CnはインダクタLna及びLnbの接続点に接続され、その他端は接地されている。なお、移相器4000は、さらに、バイアス用インダクタL311と、バイアス用キャパシタC311とを含み、出力端子Qnとグランドとの間にバイアス用インダクタL311とバイアス用キャパシタC311とが直列に接続されており、バイアス用インダクタL311とバイアス用キャパシタC311の接続点がバイアス電圧入力端子4003となっている。
より具体的には、各インダクタLia及びLib(iは1乃至nの整数)のインダクタンスは等しく、それぞれL/2で表される。各可変容量素子Ciのキャパシタンスは等しく調整され、Cで表される。このとき、移相器4000の特性インピーダンスZ0は、以下の式で表される。すなわち、特性インピーダンスZ0は、可変容量素子CiのキャパシタンスCの関数となっている。但し、ルートの中の分母のみが変動するため、特性インピーダンスは変化する。
特性インピーダンスの変化はインピーダンスのミスマッチを生じさせ、反射による移相器の通過損失に繋がるので、無い方が望ましい。特許文献5には単位エレメント一段で移相器4000を構成する場合は、可変容量素子C1の静電容量を大きく変化させなければならないため特性インピーダンスが大きく変動し、それによってインピーダンスのミスマッチが大きくなるが、多段化することにより各単位エレメントにおける可変容量素子Ciの静電容量の調整度合いを小さくすることができるためインピーダンスのミスマッチを抑えることできることが示されている。理想的には段数を無限大に近づければ通過損失はゼロに近くなるが、現実的には段数は有限であるので通過損失はある程度存在する。よって伝送効率は悪化する。
なお、現在、図1に示すようなアンテナアプリケーションが存在する。図1に示すアンテナアプリケーションは例えばスマートアンテナであり、半導体基板14上に形成されるアレイアンテナブロック11、ミリ波回路ブロック12及び論理回路ブロック13により構成されている。アレイアンテナブロック11は、複数のアンテナ11aを含む。個々のアンテナ11aの構成を図2に示す。アンテナ11aは、受信部21と減衰器A21と移相器S21とが、この順番で直列に接続されている。受信部21で受信された信号は、減衰器A21で減衰され、移相器S21により移相量を調節され、図1に示したミリ波回路ブロック12内の信号合成部22に出力される。信号合成部22は、アレイアンテナブロック11上の全てのアンテナの入力信号を合成し、例えばミリ波回路ブロック12内の図示しない復調器に信号を出力する。
図1に示したようなアンテナアプリケーションでは、低電圧駆動、連続移相変化、高速移相変化という条件が求められているが、上で述べた特許文献1乃至4に述べられた移相器にはこの全ての条件を満たすものはない。特許文献5の移相器4000は、低電圧駆動、連続移相変化、高速移相変化を実現しているが、上でも述べたように移相量の変化に伴う特性インピーダンスの変化により、伝送効率が悪化してしまう。
特開2001−196804号
特開平7−99425号
特開平11−168354号
特開2000−315902号
米国特許第4837532号
上でも述べたように、本発明の目的は、低電圧駆動、連続移相変化及び高速移相変化という条件を満たし、且つ伝送効率の良い移相器を提供することである。
また本発明の他の目的は、低電圧駆動、連続移相変化及び高速移相変化という条件を満たし、インピーダンス整合を可能とする新規な構成の移相器を提供することである。
本発明の第1の態様に係る移相器は、第1の可変容量素子を含むリアクタンス部と当該リアクタンス部に直列に接続され且つ第2の可変容量素子を含むサセプタンス部とを含む移相部と、第1の可変容量素子及び第2の可変容量素子の静電容量を連続的に変化させる制御信号を移相部に出力する制御部とを具備する。リアクタンス部とサセプタンス部との両方に含まれる可変容量素子を連続変化させれば移相量の連続変化も可能になる。また、これらの素子は半導体上に形成することができ、低電圧駆動及び高速応答性も実現される。さらに、2つの可変容量素子を調整することにより、インピーダンスの変化を抑えることも可能となる。すなわち、伝送効率を向上させることができるようになる。
また、上記制御部が、
(Xはリアクタンス部のリアクタンス、Bはサセプタンス部のサセプタンス)
を一定に保つという条件をさらに満たすような制御信号を出力するようにしてもよい。インピーダンスZ0を一定に保つことにより、通過損失を限りなくゼロに近づけることができるようになる。
を一定に保つという条件をさらに満たすような制御信号を出力するようにしてもよい。インピーダンスZ0を一定に保つことにより、通過損失を限りなくゼロに近づけることができるようになる。
さらに、上記制御部が、第1の可変容量素子及び第2の可変容量素子を同時に制御するようにしてもよい。
本発明の第2の態様に係る移相器は、第1の可変容量素子を含むリアクタンス部と当該リアクタンス部に直列に接続され且つ第2の可変容量素子を含むサセプタンス部とを含む移相部と、制御信号を移相部に出力する制御部とを具備し、移相部が複数直列に接続されるものである。リアクタンス部とサセプタンス部との両方に含まれる可変容量素子を連続変化させれば移相量の連続変化も可能になる。また、これらの素子は半導体上に形成することができ、低電圧駆動及び高速応答性も実現される。さらに、2つの可変容量素子を調整することにより、インピーダンスの変化を抑えることも可能となる。すなわち、伝送効率を向上させることができるようになる。さらに、移相部の多段化により各移相部の制御に対する負担が低減される。
さらに、上記制御部が、第1の可変容量素子及び第2の可変容量素子を同時に制御するようにしてもよい。
本発明の第3の態様に係る移相器は、第1の可変容量素子を含むリアクタンス部と当該リアクタンス部に直列に接続され且つ第2の可変容量素子を含むサセプタンス部とを含む移相部と、制御信号を移相部に出力する制御部とを具備し、制御部が、第1の可変容量素子に対する第1の制御信号と、第2の可変容量素子に対する第1の制御信号とは独立した第2の制御信号とを出力するものである。リアクタンス部とサセプタンス部との両方に含まれる可変容量素子を連続変化させれば移相量の連続変化も可能になる。また、これらの素子は半導体基板上に形成することができ、低電圧駆動及び高速応答性も実現される。さらに、2つの可変容量素子を第1及び第2の制御信号により調整することにより、インピーダンスの変化を抑えることも可能となる。すなわち、伝送効率を向上させることができるようになる。
本発明の第4の態様に係る移相器は、第1の可変容量素子を含むリアクタンス部と当該リアクタンス部に直列に接続され且つ第2の可変容量素子を含むサセプタンス部とを含む移相部と、制御信号を移相部に出力する制御部とを具備し、第1の可変容量素子及び第2の可変容量素子が所定の容量比で構成され、制御信号が第1の可変容量素子及び第2の可変容量素子に対して共通であるものである。リアクタンス部とサセプタンス部との両方に含まれる可変容量素子を連続変化させれば移相量の連続変化も可能になる。また、これらの素子は半導体基板上に形成することができ、低電圧駆動及び高速応答性も実現される。さらに、第1の可変容量素子及び第2の可変容量素子を所定の容量比で構成することにより、各々に対して共通の制御信号を使用することができ、移相器全体の制御が容易になる。なお、2つの可変容量素子を制御信号により調整することにより、インピーダンスの変化を抑えることも可能となる。すなわち、伝送効率を向上させることができるようになる。
また、上記制御部が、
(Xはリアクタンス部のリアクタンス、Bはサセプタンス部のサセプタンス)
を一定に保つような制御信号を出力するようにしてもよい。さらに、上記所定の容量比が、第1の可変容量素子及び第2の可変容量素子の面積比によって定まるようにしてもよい。
を一定に保つような制御信号を出力するようにしてもよい。さらに、上記所定の容量比が、第1の可変容量素子及び第2の可変容量素子の面積比によって定まるようにしてもよい。
さらに、本発明の第1乃至第4の態様に係る移相器において、上記制御部が、第1の可変容量素子及び第2の可変容量素子の静電容量を同一方向に変化させるように制御するようにしてもよい。
また、本発明の第1乃至第3の態様に係る移相器において、上記制御部が、第2の可変容量素子の静電容量を増加させる場合に第1の可変容量素子の静電容量も増加させるという条件をさらに満たすような制御信号を出力するようにしてもよい。このような制御を行うことにより、インピーダンス整合が可能となる場合もある。
さらに、本発明の第1乃至第4の態様に係る移相器において、上記制御部が、移相器の通過移相量を増大させる場合に第1の可変容量素子及び第2の可変容量素子の静電容量を共に増加させるという条件をさらに満たすような制御信号を出力するようにしてもよい。このような制御を行うことにより、インピーダンス整合が可能となり、所望の移相量を実現できるようになる場合もある。
本発明によれば、低電圧駆動、連続移相変化及び高速移相変化という条件を満たし、且つ伝送効率の良い移相器が提供できる。
また、本発明の別の側面として、低電圧駆動、連続移相変化及び高速移相変化という条件を満たし、インピーダンス整合を可能とする新規な構成の移相器を提供することができる。
[発明の着想]
特許文献5で述べられた移相器4000は、サセプタンス部のみを変化させていたために特性インピーダンスが変化してしまうという問題があった。そこでリアクタンス部にも可変素子を用いることを検討する。これを式で表すと以下の(2)式のようになる。
ここで、Lはリアクタンス部のリアクタンス、Cはサセプタンス部のサセプタンス、矢印は可変素子であることを示す。このように、特性インピーダンスZ0を決定する式のルート内の分母には可変容量素子の静電容量が、分子には可変インダクタンス素子のインダクタンスが現れるので、可変容量素子による静電容量及び可変インダクタンス素子によるインダクタンスを調整して特性インピーダンスZ0を一定値に保つことを考える。
特許文献5で述べられた移相器4000は、サセプタンス部のみを変化させていたために特性インピーダンスが変化してしまうという問題があった。そこでリアクタンス部にも可変素子を用いることを検討する。これを式で表すと以下の(2)式のようになる。
図3に上で述べた着想に基づく移相器の回路図を示す。図3に示す移相器は、それぞれリアクタンス部を構成する可変インダクタL31乃至L35と、それぞれがサセプタンス部を構成する可変キャパシタC31乃至C34とが含まれる。可変インダクタL31、L32、L33、L34及びL35は、入力端子31及び出力端子32の間にこの順番で直列に接続されている。また、可変インダクタL31及びL32の接続点には可変キャパシタC31の一端が接続されており、可変キャパシタC31の他端は接地されている。さらに、可変インダクタL32及びL33の接続点には可変キャパシタC32の一端が接続されており、可変キャパシタC32の他端は接地されている。また、可変インダクタL33及びL34の接続点には可変キャパシタC33の一端が接続されており、可変キャパシタC33の他端は接地されている。さらに、可変インダクタL34及びL35の接続点には可変キャパシタC34の一端が接続されており、可変キャパシタC34の他端は接地されている。なお、図3に示した移相器の段数(ここではサセプタンス部の相当する数)は4段となっているが、これは1例であり、別の段数でもよい。図3に示す移相器はリアクタンス部とサセプタンス部の両方に可変素子が存在するので、(2)式を満たすようにリアクタンス部とサセプタンス部を制御すれば、特性インピーダンスを変化させることなく、移相量を変化させることが可能になる。しかし、現実的には可変インダクタは機械的な動作が必要になる素子でしか実現されておらず、図1に示したようなアンテナアプリケーションでは使用できない。
そこで、本発明では図4(a)乃至(d)に示す原理を利用する。図4(a)乃至(d)では、可変インダクタが、インダクタンス量固定のインダクタと可変キャパシタに置き換えられることを説明する。まず、図4(a)には、インダクタンスL41のインダクタL41が示されている。特定の周波数においては、図4(a)のインダクタL41は図4(b)に示すような等価回路で表現することができる。すなわち、図4(b)では、インダクタL42及びキャパシタC41がこの順番で直列に接続されている。
図4(c)は図4(a)のインダクタを可変インダクタに置き換えたものである。すなわち、図4(c)には、可変インダクタL43が示されている。図4(a)及び(b)で述べた関係と同様に、特定の周波数においては、図4(c)の可変インダクタは図4(d)に示すような等価回路で表現することができる。すなわち図4(d)では、インダクタL44及び可変キャパシタC42がこの順番で直列に接続されている。
このとき、図4(a)及び(b)が等価であるとすると以下に示す(3)式が成り立ち、図4(c)及び図4(d)が等価であるとすると以下に示す(4)式が成り立つ。
ここで、C41はキャパシタC41のキャパシタンス、C42はキャパシタC42のキャパシタンス、L41はインダクタL41のインダクタンス、L42はインダクタL42のインダクタンス、L43はインダクタL43のインダクタンス、L44はインダクタL44のインダクタンス、ωは特定の周波数における角周波数、矢印は可変素子の静電容量又はインダクタンスを示す。
このように、特定の周波数において可変インダクタは、固定のインダクタと可変キャパシタに置換できる。この原理を利用すれば、全ての素子を半導体基板において形成できるため高速応答性及び低電圧駆動が可能となると共に、インピーダンス整合を図ることも可能となる。すなわち、伝送効率を向上させることができる。
[発明の基本概念]
次に、以上述べた本発明の着想に基づく本発明の基本概念を説明する。
図5に本発明の基本概念に係る移相器の回路図を示す。図5に示すように、本発明に係る移相器は単位エレメントを複数直列に接続することによって構成される。すなわち、一点鎖線で囲まれた単位エレメントaと単位エレメントbと・・・単位エレメントn(nは自然数)とが、入力端子51と出力端子52との間にこの順番で直列に接続されている。また、単位エレメントaには、可変キャパシタC51a、C52a及びCv51aと、インダクタL51a及びL52aが含まれる。ここで、可変キャパシタC51a、インダクタL51a、可変キャパシタC52a及びインダクタL52aは、リアクタンス部を構成し、入力端子51と単位エレメントbとの間にこの順番で直列に接続されている。また、インダクタL51a及び可変キャパシタC52aの接続点には可変キャパシタCv51aの一端が接続されており、可変キャパシタCv51aの他端は接地されている。可変キャパシタCv51aは、サセプタンス部を構成する。同様に単位エレメントbには、可変キャパシタC51b、C52b及びCv51bと、インダクタL51b及びL52bが含まれる。ここで、可変キャパシタC51b、インダクタL51b、可変キャパシタC52b及びインダクタL52bは、リアクタンス部を構成し、単位エレメントaと図示しない単位エレメントcとの間にこの順番で直列に接続されている。また、インダクタL51b及び可変キャパシタC52bの接続点には可変キャパシタCv51bの一端が接続されており、可変キャパシタCv51bの他端は接地されている。可変キャパシタCv51bは、サセプタンス部を構成する。以下同様に繰り返し、単位エレメントnには、可変キャパシタC51n、C52n及びCv51nと、インダクタL51n及びL52nとが含まれる。ここで、可変キャパシタC51n、インダクタL51n、可変キャパシタC52n及びインダクタL52nは、リアクタンス部を構成し、図示しない単位エレメント(n-1)と出力端子52との間にこの順番で直列に接続されている。また、インダクタL51n及び可変キャパシタC52nの接続点には可変キャパシタCv51nの一端が接続されており、可変キャパシタCv51nの他端は接地されている。可変キャパシタCv51nは、サセプタンス部を構成する。
次に、以上述べた本発明の着想に基づく本発明の基本概念を説明する。
図5に本発明の基本概念に係る移相器の回路図を示す。図5に示すように、本発明に係る移相器は単位エレメントを複数直列に接続することによって構成される。すなわち、一点鎖線で囲まれた単位エレメントaと単位エレメントbと・・・単位エレメントn(nは自然数)とが、入力端子51と出力端子52との間にこの順番で直列に接続されている。また、単位エレメントaには、可変キャパシタC51a、C52a及びCv51aと、インダクタL51a及びL52aが含まれる。ここで、可変キャパシタC51a、インダクタL51a、可変キャパシタC52a及びインダクタL52aは、リアクタンス部を構成し、入力端子51と単位エレメントbとの間にこの順番で直列に接続されている。また、インダクタL51a及び可変キャパシタC52aの接続点には可変キャパシタCv51aの一端が接続されており、可変キャパシタCv51aの他端は接地されている。可変キャパシタCv51aは、サセプタンス部を構成する。同様に単位エレメントbには、可変キャパシタC51b、C52b及びCv51bと、インダクタL51b及びL52bが含まれる。ここで、可変キャパシタC51b、インダクタL51b、可変キャパシタC52b及びインダクタL52bは、リアクタンス部を構成し、単位エレメントaと図示しない単位エレメントcとの間にこの順番で直列に接続されている。また、インダクタL51b及び可変キャパシタC52bの接続点には可変キャパシタCv51bの一端が接続されており、可変キャパシタCv51bの他端は接地されている。可変キャパシタCv51bは、サセプタンス部を構成する。以下同様に繰り返し、単位エレメントnには、可変キャパシタC51n、C52n及びCv51nと、インダクタL51n及びL52nとが含まれる。ここで、可変キャパシタC51n、インダクタL51n、可変キャパシタC52n及びインダクタL52nは、リアクタンス部を構成し、図示しない単位エレメント(n-1)と出力端子52との間にこの順番で直列に接続されている。また、インダクタL51n及び可変キャパシタC52nの接続点には可変キャパシタCv51nの一端が接続されており、可変キャパシタCv51nの他端は接地されている。可変キャパシタCv51nは、サセプタンス部を構成する。
図5において、可変キャパシタC51a、C52a、C51b、C52b、・・・C51n及びC52nは全て同一の可変容量素子であり、そのキャパシタンスの可変域も全て同一である。また、インダクタL51a、L52a、L51b、L52b、・・・L51n及びL52nのインダクタンスは全て同一である。さらに、可変キャパシタCv51a、Cv51b、・・・Cv51(n-1)及びCv51nは全て同一の可変容量素子であり、そのキャパシタンスの可変域は全て同一である。
この図5に示すような移相器において、θを移相量、Bをサセプタンス部のサセプタンス、Xをリアクタンス部のリアクタンス、Z0をインピーダンスとすると、移相量θの決定条件は(5)式、インピーダンス整合の条件は(6)式のように表される。
なお、(5)式及び(6)式においてX及びBは以下のように表される。
X=2(jωL+1/jωC)
B=ωCv
なお、LはインダクタL51a、L52a、L51b、L52b、・・・L51n又はL52nのインダクタンスであり、Cは可変キャパシタC51a、C52a、C51b、C52b、・・・C51n又はC52nのキャパシタンス、Cvは可変キャパシタCv51a、Cv51b、・・・Cv51(n-1)又はCv51nのキャパシタンスである。
X=2(jωL+1/jωC)
B=ωCv
なお、LはインダクタL51a、L52a、L51b、L52b、・・・L51n又はL52nのインダクタンスであり、Cは可変キャパシタC51a、C52a、C51b、C52b、・・・C51n又はC52nのキャパシタンス、Cvは可変キャパシタCv51a、Cv51b、・・・Cv51(n-1)又はCv51nのキャパシタンスである。
本発明においては、この2つの条件を満たすようにB及びXを変化させればよい。すなわち、C及びCvを調整する必要がある。そうすれば、インピーダンスの整合が取れて、伝送効率が良くなる。
ここで、図5の点線で囲われた回路53に着目してみる。回路53には、可変キャパシタC52a、インダクタL52a、可変キャパシタC51b及びインダクタL51bとがこの順番で直列に接続されている。従って、実際の回路においては、可変キャパシタC52a及びC51bを直列に接続したものと等価な可変キャパシタにまとめてもよい。同様に、インダクタL52a及びL51bは、実際の回路においては、インダクタL52a及びL51bを直列に接続したものと等価なインダクタンスを有するインダクタにまとめてもよい。このようにすることにより、回路内の部品点数を減らすことができ、移相器をより小型に且つ安価に形成することが可能となる。この部品点数の削減は単位エレメントaと単位エレメントbにまたがった回路53のみではなく、他の部分でも適用可能である。すなわち、単位エレメントbと図示しない単位エレメントcとにまたがる回路でも可能であり、図示しない単位エレメント(n-1)と単位エレメントnとにまたがる回路でも可能である。
図6に、図5における移相器の部品点数を最大限削減した場合の回路を示す。図5に示した移相器と図6に示した移相器は等価である。図6に示す移相器は、可変キャパシタC51a、C62、・・・及びC52nと、可変キャパシタCv51a、Cv51b、・・・及びCv51nと、インダクタL51a、L62、・・・及びL52nとが含まれる。なお、可変キャパシタC51a及びC52nと、可変キャパシタCv51a、Cv51b、・・・及びCv51nと、インダクタL51a及びL52nとは、図5に示したものと同じである。点線部分で示された回路63は図5における回路53の等価回路である。回路63では、可変キャパシタC52a及びC51bとが直列に接続されたものに等しい可変キャパシタC62と、インダクタL52a及びL51bとが直列に接続されたものに等しいインダクタL62とが直列に接続されている。ここで、可変キャパシタC51aとインダクタL51aとによりリアクタンス部が構成され、可変キャパシタCv51aによりサセプタンス部が構成され、これらは直列に接続される。さらに、可変キャパシタC62とインダクタL62とによりリアクタンス部が構成され、可変キャパシタCv51bによりサセプタンス部が構成され、これらは直列に接続される。以下同様に、リアクタンス部とサセプタンス部は直列に接続される。
なお、図6に示す移相器では、以下の2式が成り立つ。
X=jωL+1/(jωC)
B=ωCv
ここで、Xはリアクタンス部のリアクタンス、Bはサセプタンス部のサセプタンス、ωは角周波数、LはインダクタL62のインダクタンス、Cは可変キャパシタC62のキャパシタンス、CvはCv51a乃至Cv51nのいずれかのキャパシタンスである。
X=jωL+1/(jωC)
B=ωCv
ここで、Xはリアクタンス部のリアクタンス、Bはサセプタンス部のサセプタンス、ωは角周波数、LはインダクタL62のインダクタンス、Cは可変キャパシタC62のキャパシタンス、CvはCv51a乃至Cv51nのいずれかのキャパシタンスである。
この図6に示すような移相器においても、(5)式及び(6)式で表された条件を満たすようにB及びXを変化させればよい。すなわち、C及びCvを調整する必要がある。そうすれば、インピーダンスの整合が取れて、伝送効率が良くなる。
[先行技術に対する差異]
従来技術の欄において述べた各移相器と本発明には、発明の着想及び基本概念の欄において述べた事項において大きな差異がある。しかしながら、従来の移相器には、本発明に係る移相器と回路の一部が共通するものが存在する。よって、当業者が従来の移相器の回路を組み合わせることができるとするならばそれらから本発明を想到できるとされるかもしれない。例えば、特許文献2の実施例2に係る移相器の回路と特許文献5に係る移相器の回路との組み合わせである。しかし、この2つの移相器の回路を組み合わせること自体に必然性は全く無く、組み合わせること自体に困難性がある。以下、その理由について詳しく述べる。
従来技術の欄において述べた各移相器と本発明には、発明の着想及び基本概念の欄において述べた事項において大きな差異がある。しかしながら、従来の移相器には、本発明に係る移相器と回路の一部が共通するものが存在する。よって、当業者が従来の移相器の回路を組み合わせることができるとするならばそれらから本発明を想到できるとされるかもしれない。例えば、特許文献2の実施例2に係る移相器の回路と特許文献5に係る移相器の回路との組み合わせである。しかし、この2つの移相器の回路を組み合わせること自体に必然性は全く無く、組み合わせること自体に困難性がある。以下、その理由について詳しく述べる。
まず、リアクタンス部及びサセプタンス部に可変キャパシタが含まれる点で本発明に係る移相器と共通する、特許文献2の実施例2に述べられた移相器について説明する。なお、本特許文献2に係る移相器の構成及び動作原理は図30及び図31の説明で先に示したとおりであり、ここでは図30に示した移相器3000の移相量θと当該移相器3000内の可変容量素子の制御との関係について述べる。
ここで移相器3000に含まれるLPF3001の通過移相量θLは例えば−45°、HPF3002の通過移相量θHは例えば45°といったように固定であって、これらを動的に変化させることは全く検討されていない。また、移相器3000全体のインピーダンスについては例えば50Ωといったように固定される。そして、移相器3000で得たい所望の移相量θが決められる。すると図31に示した動作原理により、LPF3001の入出力インピーダンスZL及びHPF3002の入出力インピーダンスZHが求められる。さらに、ZLが決まればLPF3001のリアクタンス部のリアクタンスXL及びサセプタンス部のサセプタンスBLが求められる。XLが決まれば可変容量素子C291及び可変容量素子C292の静電容量が決定され、BLが決まれば可変容量素子C293の静電容量が決定される。LPF3001と同様にHPF3002においても、リアクタンス部のリアクタンスXH及びサセプタンス部のサセプタンスBHが求められる。XHが決まれば可変容量素子C294及び可変容量素子C295の静電容量が決定され、BHが決まれば可変容量素子C296の静電容量が決定される。移相器3000全体の所望の移相量θを得るため、各可変容量素子は以上のように制御される。
この移相器3000の特徴は、(1)LPF3001及びHFP3002自体の通過移相量については固定させ、LPF3001及びHPF3002を組み合わせて移相器3000全体の移相量θが決定されること、(2)移相器3000全体のインピーダンスを例えば50Ωに固定させるため、LPF3001の入出力インピーダンスZL及びHPF3002の入出力インピーダンスZHが調整されることである。
次に、特許文献5に述べられた移相器4000について検討する。この移相器4000は、直列に接続されたリアクタンス部とサセプタンス部を含む単位エレメントが複数直列に接続されている点で、本発明に係る移相器と共通する。また、サセプタンス部に可変キャパシタが含まれる点も共通している。但し、従来技術の欄でも述べたが、リアクタンス部には可変キャパシタは含まれておらず、このためインピーダンスのミスマッチが必ず生じてしまう。この点については解決策は何ら示されていない。なお、本特許文献5に係る移相器4000の構成及び動作原理は図32及び(1)式の説明で先に示したとおりである。
ここで、本発明の移相器と共通する部分を有する、特許文献2の実施例2に述べられた移相器3000のLPF3001を、同じく本発明の移相器と共通する部分を有する、特許文献5に述べられた移相器4000に適用することについての問題を考察する。すなわち、移相器3000からLPF3001のみを抜き出し、移相器4000の構成のように複数直列に接続すれば、本発明の基本概念の欄において示した移相器(図5)の構成があたかも導き出されるように見える。しかし、組み合わせについて議論する場合には、その文献又は技術において組み合わせに対する動機付けが示されている必要があり、上記のような組み合わせは以下の点において否定されるべきものである。
まず第1に、特許文献2の移相器3000のLPF3001のみを抜き出して議論することの非合理性という点がある。移相器3000はLPF3001とHPF3002の組み合わせでなければ正常に動作しない。上でも述べたが、LPF3001だけでは、移相量は固定であり、移相器全体のインピーダンスを固定にするためLPF3001のインピーダンスは変化させなければならない。そして、その結果としてリアクタンス部とサセプタンス部の可変キャパシタの静電容量は離散的に変化させなければならなくなる。このようにLPF3001だけでは、移相器としては中途半端な回路であり、これのみにわざわざ注目して利用しようとすること自体に困難性がある。
第2に、インピーダンス整合について考え方の差が存在する点がある。すなわち、特許文献5の移相器4000については、インピーダンス整合について問題点の指摘はなされているが何ら解決しようとしていない。また、特許文献2の実施例2における移相器3000の、議論の対象たるLPF3001については、インピーダンス整合は全く考慮されていない。このように、本発明において非常に重要な着想及び課題であるインピーダンス整合は、組み合わせようとしている従来技術においては解決すべき課題とはされていない。よって例え組み合わせたところでインピーダンス整合という課題の解決は期待できず、このインピーダンス整合をとるという観点において組み合わせる動機付けは無い。
第3に、リアクタンス部のリアクタンスとサセプタンス部のサセプタンスの設計思想が全く異なる点である。上で述べたように、特許文献5の移相器4000は連続的な移相変化を実現するため可変キャパシタの静電容量を変化させ、特許文献2の移相器3000のLPF3001は移相量を固定とする一方インピーダンスを変化させるように可変キャパシタの静電容量を変化させるため、可変キャパシタについての調整は全く異なる設計思想の下で行われる。このような構成の差異を有するもの同士を組み合わせることは技術的に困難である。
第4に、リアクタンス部のリアクタンスとサセプタンス部のサセプタンスを変化させた時に生ずる移相量が相違する点である。上で述べた事項から明らかなように、特許文献2の移相器3000のLPF3001では移相量は固定であり、特許文献5の移相器4000では移相量は連続的に変化する。よって、効果も全く異なる。
以上のように、前提、課題、構成、及び効果が全て異なる移相器3000のLPF3001を移相器4000に適用することに何らの妥当な動機付けは無く、このような組み合わせを行うこと自体に困難性がある。また、例え仮にその組み合わせが困難ではない部分があったとしても、どのように可変キャパシタの静電容量を変化させるかという点については自明ではない。
[実施の形態1]
本発明の第1の実施の形態に係る移相器の構成を図7に示す。図7に示すように第1の実施の形態に係る移相器70は可変キャパシタC71乃至C78と可変キャパシタCv71乃至Cv77とインダクタL71乃至L78とを含む移相部と、制御部73とにより構成される。なお、本実施の形態に係る移相器において、容量固定のキャパシタは使用しないので、全ての可変キャパシタに対してキャパシタの記号による簡易表記を用いる。可変キャパシタC71、インダクタL71、可変キャパシタC72、インダクタL72、可変キャパシタC73、インダクタL73、可変キャパシタC74、インダクタL74、可変キャパシタC75、インダクタL75、可変キャパシタC76、インダクタL76、可変キャパシタC77、インダクタL77、可変キャパシタC78及びインダクタL78は、入力端子71及び出力端子72との間にこの順番で直列に接続されている。また、インダクタL71と可変キャパシタC72との接続点には可変キャパシタCv71の一端が接続されており、可変キャパシタCv71の他端は接地されている。さらに、インダクタL72と可変キャパシタC73との接続点には可変キャパシタCv72の一端が接続されており、可変キャパシタCv72の他端は接地されている。また、インダクタL73と可変キャパシタC74との接続点には可変キャパシタCv73の一端が接続されており、可変キャパシタCv73の他端は接地されている。さらに、インダクタL74と可変キャパシタC75との接続点には可変キャパシタCv74の一端が接続されており、可変キャパシタCv74の他端は接地されている。また、インダクタL75と可変キャパシタC76との接続点には可変キャパシタCv75の一端が接続されており、可変キャパシタCv75の他端は接地されている。さらに、インダクタL76と可変キャパシタC77との接続点には可変キャパシタCv76の一端が接続されており、可変キャパシタCv76の他端は接地されている。また、インダクタL77と可変キャパシタC78との接続点には可変キャパシタCv77の一端が接続されており、可変キャパシタCv77の他端は接地されている。
本発明の第1の実施の形態に係る移相器の構成を図7に示す。図7に示すように第1の実施の形態に係る移相器70は可変キャパシタC71乃至C78と可変キャパシタCv71乃至Cv77とインダクタL71乃至L78とを含む移相部と、制御部73とにより構成される。なお、本実施の形態に係る移相器において、容量固定のキャパシタは使用しないので、全ての可変キャパシタに対してキャパシタの記号による簡易表記を用いる。可変キャパシタC71、インダクタL71、可変キャパシタC72、インダクタL72、可変キャパシタC73、インダクタL73、可変キャパシタC74、インダクタL74、可変キャパシタC75、インダクタL75、可変キャパシタC76、インダクタL76、可変キャパシタC77、インダクタL77、可変キャパシタC78及びインダクタL78は、入力端子71及び出力端子72との間にこの順番で直列に接続されている。また、インダクタL71と可変キャパシタC72との接続点には可変キャパシタCv71の一端が接続されており、可変キャパシタCv71の他端は接地されている。さらに、インダクタL72と可変キャパシタC73との接続点には可変キャパシタCv72の一端が接続されており、可変キャパシタCv72の他端は接地されている。また、インダクタL73と可変キャパシタC74との接続点には可変キャパシタCv73の一端が接続されており、可変キャパシタCv73の他端は接地されている。さらに、インダクタL74と可変キャパシタC75との接続点には可変キャパシタCv74の一端が接続されており、可変キャパシタCv74の他端は接地されている。また、インダクタL75と可変キャパシタC76との接続点には可変キャパシタCv75の一端が接続されており、可変キャパシタCv75の他端は接地されている。さらに、インダクタL76と可変キャパシタC77との接続点には可変キャパシタCv76の一端が接続されており、可変キャパシタCv76の他端は接地されている。また、インダクタL77と可変キャパシタC78との接続点には可変キャパシタCv77の一端が接続されており、可変キャパシタCv77の他端は接地されている。
可変キャパシタC71及びインダクタL71、可変キャパシタC72及びインダクタL72、可変キャパシタC73及びインダクタL73、可変キャパシタC74及びインダクタL74、可変キャパシタC75及びインダクタL75、可変キャパシタC76及びインダクタL76、可変キャパシタC77及びインダクタL77、可変キャパシタC78及びインダクタL78はそれぞれリアクタンス部を構成する。また、可変キャパシタCv71乃至Cv77はそれぞれサセプタンス部を構成する。1つのリアクタンス部は1つのサセプタンス部と直列に接続されている。
可変キャパシタC71及びC78は同じ可変容量素子であり、そのキャパシタンス(以下本実施の形態においてC1で表す)の可変域も同一である。同様に、可変キャパシタC72乃至C77は同じ可変容量素子であり、そのキャパシタンス(以下本実施の形態においてC2で表す)の可変域も全て同一である。さらに、可変キャパシタCv71乃至Cv77は同じ可変容量素子であり、そのキャパシタンス(以下本実施の形態においてCvで表す)の可変域も全て同一である。
また、制御部73から伸びる矢印は各可変キャパシタに対する制御信号を伝達する制御信号線を示す。より具体的には、制御信号線V71は可変キャパシタC71及びC78に対する制御信号V71を伝達する信号線であり、制御信号線V72は可変キャパシタC72乃至C77に対する制御信号V72を伝達する信号線であり、制御信号線V73は可変キャパシタCv71乃至Cv77に対する制御信号V73を伝達する信号線である。すなわち、同一の可変容量素子には共通の制御信号を使用するようになっている。ただし、本実施の形態において、制御部73は、制御信号線V71乃至V73にそれぞれ独立した制御信号を出力するようになっている。
本実施の形態に係る移相器70における各素子の回路定数は、移相器70の使用条件を入出力インピーダンス50Ω且つ周波数1GHzとした場合、例えば次のようになっている。すなわち、C1=5.96乃至14.47[pF]、C2=3.62乃至12.67[pF]、Cv=1.0乃至3.0[pF]、L1=5.5[nH]、L2=9.5[nH]である。ここで、L1はインダクタL71及びL78のインダクタンスを、L2はインダクタL72乃至L77のインダクタンスを示す。特定の移相量θを実現する際には、(6)式を満たすように、すなわちインピーダンス整合が取れるように、可変領域内の特定の値が決定される。
図8に(6)式を満たすCv、C1及びC2の関係を表すグラフを示す。図8において、縦軸はC1、C2[pF]を、横軸はCv[pF]を表す。また、実線で示された曲線81は、Cvが制御信号V73により1.0から3.0[pF]まで変化したときのC1の変化を表し、点線で示された曲線82は、同じくCvが制御信号V73により1.0から3.0[pF]まで変化したときのC2の変化を表す。なお、上で述べたように、C1は制御信号V71によるC1の変化を、C2は制御信号V72によるC2の変化を表す。このグラフにおいて、(6)式を満たす静電容量のセットを得るには、まずCvの値を定める。次に、当該グラフ上でこのCvの特定値を通り縦軸に平行な直線とC1の変化を表す曲線81との交点に対応する縦軸の値により、C1の値が特定される。同様に、当該グラフ上でこのCvの特定値を通り縦軸に平行な直線とC2の変化を表す曲線82との交点に対応する縦軸の値により、C2の値が特定される。図8において、例えばCv=2.0[pF]と定めたとき、C1=約8[pF]、C2=約6[pF]と特定される。このようにして、(6)式を満たすC1、C2及びCvの静電容量のセットが得られる。なお、図8のグラフによれば、曲線81及び82は共に右肩上がりであり、制御部73は、Cvを増加させるような制御信号V73を出力する場合には、C1及びC2を増加させるような制御信号V71及びV72を出力する。
次に、図9乃至11を用いて本実施の形態に係る移相器70と従来の移相器との特性を比較する。ここでの従来の移相器とは、図7で示した移相器70の可変キャパシタC71乃至C78を全て取り除いたものとする。すなわち、特許文献5に述べられた移相器のように、サセプタンス部のみに可変キャパシタが使用されているものである。
図9に通過量を比較するグラフを示す。図9において、縦軸は通過量[dB]を、横軸はCv[pF]を表す。また、実線91は移相器70の通過量を、太線92は従来の移相器の通過量を示す。従来の移相器については約1.3[pF]で通過量が約-0.077[dB]、約2.7[pF]で通過量が約-0.072[dB]と低い値を示す、サインカーブに似た曲線を描いている。これに対し移相器70については約2.25[pF]で通過量が約-0.017[dB]、約3.0[pF]で通過量が約-0.02[dB]と良好な値を示している。特に1.0から1.5[pF]までは通過量がほぼ0[dB]である。約1.85から2.2[pF]までは従来の移相器の方が良い値を示しているが、全体的には明らかに移相器70の方が良い数値を示している。これは、(6)式によるインピーダンス整合の効果である。
図10にリターンロスを比較するグラフを示す。図10において、縦軸はリターンロス[dB]を、横軸はCv[pF]を表す。また、実線101は移相器70のリターンロスを、太線102は従来の移相器のリターンロスを示す。従来の移相器については約1.32[pF]でリターンロスが約-17.5[dB]と最大になっている。これに対し移相器70については3.0[pF]でリターンロスが約-23[dB]と最大になっている。すなわち、従来の移相器に比べて、リターンロスが少なくなっている。約1.85から2.2[pF]までは従来の移相器の方が良い値を示しているが、全体的に見れば移相器70の方が良い数値を示している。これは、(6)式によるインピーダンス整合の効果である。
図11に移相特性を比較するグラフを示す。図11において、縦軸は移相量[deg]を、横軸はCv[pF]を表す。また、実線111は移相器70の移相量を示し、太線112は従来の移相器の移相量を示す。従来の移相器はCvを1.0から3.0[pF]まで変化させても、約146[deg]しか移相量は得られない。これに対し移相器70はCvを同じように変化させることにより、約264[deg]という、より多くの移相量が得られる。また、図11からわかるように、従来の移相器及び移相器70は、Cvの連続変化による移相量の連続変化を実現している。なお、制御部73は、移相量を減少させる場合にはCvを減少させるような制御信号V73を出力し、さらに図8のグラフからC1及びC2についても減少させるような制御信号V71及びV72を出力する。移相量を増加させる場合にはこの逆の制御を行う。
[実施の形態2]
本発明の第2の実施の形態に係る移相器の構成を図12に示す。図12に示すように第2の実施の形態に係る移相器120は可変キャパシタC121乃至C125と可変キャパシタCv121乃至Cv124とインダクタL121乃至L125とを含む移相部と、制御部123とにより構成される。なお、本実施の形態に係る移相器において、容量固定のキャパシタは使用しないので、全ての可変キャパシタに対してキャパシタの記号による簡易表記を用いる。可変キャパシタC121、インダクタL121、可変キャパシタC122、インダクタL122、可変キャパシタC123、インダクタL123、可変キャパシタC124、インダクタL124、可変キャパシタC125及びインダクタL125は、入力端子121及び出力端子122との間にこの順番で直列に接続されている。また、インダクタL121と可変キャパシタC122との接続点には可変キャパシタCv121の一端が接続されており、可変キャパシタCv121の他端は接地されている。さらに、インダクタL122と可変キャパシタC123との接続点には可変キャパシタCv122の一端が接続されており、可変キャパシタCv122の他端は接地されている。また、インダクタL123と可変キャパシタC124との接続点には可変キャパシタCv123の一端が接続されており、可変キャパシタCv123の他端は接地されている。さらに、インダクタL124と可変キャパシタC125との接続点には可変キャパシタCv124の一端が接続されており、可変キャパシタCv124の他端は接地されている。
本発明の第2の実施の形態に係る移相器の構成を図12に示す。図12に示すように第2の実施の形態に係る移相器120は可変キャパシタC121乃至C125と可変キャパシタCv121乃至Cv124とインダクタL121乃至L125とを含む移相部と、制御部123とにより構成される。なお、本実施の形態に係る移相器において、容量固定のキャパシタは使用しないので、全ての可変キャパシタに対してキャパシタの記号による簡易表記を用いる。可変キャパシタC121、インダクタL121、可変キャパシタC122、インダクタL122、可変キャパシタC123、インダクタL123、可変キャパシタC124、インダクタL124、可変キャパシタC125及びインダクタL125は、入力端子121及び出力端子122との間にこの順番で直列に接続されている。また、インダクタL121と可変キャパシタC122との接続点には可変キャパシタCv121の一端が接続されており、可変キャパシタCv121の他端は接地されている。さらに、インダクタL122と可変キャパシタC123との接続点には可変キャパシタCv122の一端が接続されており、可変キャパシタCv122の他端は接地されている。また、インダクタL123と可変キャパシタC124との接続点には可変キャパシタCv123の一端が接続されており、可変キャパシタCv123の他端は接地されている。さらに、インダクタL124と可変キャパシタC125との接続点には可変キャパシタCv124の一端が接続されており、可変キャパシタCv124の他端は接地されている。
可変キャパシタC121及びインダクタL121、可変キャパシタC122及びインダクタL122、可変キャパシタC123及びインダクタL123、可変キャパシタC124及びインダクタL124、可変キャパシタC125及びインダクタL125はそれぞれリアクタンス部を構成する。また、可変キャパシタCv121乃至Cv127はそれぞれサセプタンス部を構成する。1つのリアクタンス部は1つのサセプタンス部と直列に接続されている。
可変キャパシタC121及びC125は同じ可変容量素子であり、そのキャパシタンス(以下本実施の形態においてC1で表す)の可変域も同一である。同様に、可変キャパシタC122乃至C124は同じ可変容量素子であり、そのキャパシタンス(以下本実施の形態においてC2で表す)の可変域も全て同一である。さらに、可変キャパシタCv121乃至Cv124は同じ可変容量素子であり、そのキャパシタンス(以下本実施の形態においてCvで表す)の可変域も全て同一である。
また、制御部123から伸びる矢印は各可変キャパシタに対する制御信号を伝達する制御信号線示す。より具体的には、制御信号線V121は可変キャパシタC121乃至C125と、可変キャパシタCv121乃至Cv124とに対する制御信号を伝達する制御信号線である。すなわち、本実施の形態では、全ての可変容量素子に共通の制御信号を使用するようになっている。このようにすると、制御部123は1種類の制御信号を生成すれば済むので、制御部123の構成が簡単になる。
本実施の形態に係る移相器120における各素子の回路定数は、移相器120の使用条件を入出力インピーダンス50Ω且つ周波数1GHzとした場合、例えば次のようになっている。すなわち、C1=k・Cv[pF]、C2=0.5・k・Cv[pF]、Cv=1.0乃至3.0[pF]、L1=4.9[nH]、L2=9.8[nH]である。ここで、L1はインダクタL121及びL125のインダクタンスを、L2はインダクタL122乃至L124のインダクタンスを示す。また、kは定数であり、本実施の形態においては例えばk=7である。特定の移相量θを実現する際には、(6)式を満たすように、すなわちインピーダンス整合が取れるように、可変領域内の特定の値が決定される。さらに、本実施の形態では、C1及びC2はCvに定数を乗じた関数で表されている。すなわち、C1、C2及びCvは下の式のような所定の容量比になっている。
C1:C2:Cv=k:0.5k:1
この容量比は例えば可変キャパシタの面積比によって定めることが可能である。
C1:C2:Cv=k:0.5k:1
この容量比は例えば可変キャパシタの面積比によって定めることが可能である。
図13に(6)式を満たすCv、C1及びC2の関係を表すグラフを示す。図13において、縦軸はC1、C2[pF]を、横軸はCv[pF]を表す。また、実線で示された直線131は、Cvが制御信号V121により1.0から3.0[pF]まで変化したときのC1の変化を表し、点線で示された直線132は、Cvが制御信号V121により1.0から3.0[pF]まで変化したときのC2の変化を表す。第1の実施の形態とは異なり、第2の実施の形態では、C1及びC2も制御信号V121により制御されている。このグラフにおいて、(6)式を満たす静電容量のセットを得るには、まずCvの値を定める。次に、当該グラフ上でこのCvの特定値を通り縦軸に平行な直線とC1の変化を表す直線131との交点に対応する縦軸の値により、C1の値が特定される。同様に、当該グラフ上でこのCvの特定値を通り縦軸に平行な直線とC2の変化を表す直線132との交点に対応する縦軸の値により、C2の値が特定される。図13において、例えばCv=2.0[pF]と定めたとき、C1=約14[pF]、C2=約7[pF]と特定される。このようにして、(6)式を満たすC1、C2及びCvの静電容量のセットが得られる。なお、図13のグラフによれば、直線131及び直線132は共に右肩上がりの直線であり、制御部123は、Cv、C1及びC2を線形に増加させる又は線形に減少させる同一の制御信号V121を出力する。
図14及び15を用いて、本実施の形態に係る定数kの設計思想について説明する。図14に示す単位エレメント一段で構成される移相器においては、可変キャパシタC141、インダクタL141、可変キャパシタC143及びインダクタL142が入力端子141と出力端子142との間にこの順番で直列に接続されている。インダクタL141と可変キャパシタC143との接続点には可変キャパシタC142の一端が接続されており、可変キャパシタC142の他端は接地されている。可変キャパシタC141、インダクタL141、可変キャパシタC143及びインダクタL142はリアクタンス部を構成し、可変キャパシタC142はサセプタンス部を構成する。リアクタンス部はサセプタンスと直列に接続されている。
ここで、可変キャパシタC141及びC143のキャパシタンスをCb、可変キャパシタC142のキャパシタンスをCv、インダクタL141及びL142のインダクタンスをLbとすると、この移相器のインピーダンスZ0は以下の(7)式のようになる。さらに(7)式をLbについて解いたものは(8)式のようになる。
ここでCb=k・Cv(kは0より大きい定数)を仮定すると、Lb、Cv及びkの関係は、図15に示すようなグラフになる。なお、本実施の形態においては使用周波数を1GHzとしているので、(8)式のωは定数として扱われる。図15において、縦軸はLb[nH]を、横軸はCv[pF]を表す。また、各曲線はkを離散的に変化させたときの、Cvを変数とするLbのグラフである。より具体的には、太い点線で示された曲線151はk=3の場合を、太線で示された曲線152はk=4の場合を、2点鎖線で示された曲線153はk=5の場合を、点線で示された曲線154はk=6の場合を、実線で示された曲線155はk=7の場合を、1点鎖線で示された曲線156はk=8の場合をそれぞれ示す。図15に示すグラフでは、Cvの変化によってLbが変動しているが、Lbは本来固定されたインダクタンスであり、この仮定においても変動は少ないほうが望ましい。曲線151乃至156の変動量はそれぞれ異なっているので、一番変動量の少ない条件を選択すればよい。各曲線の変動量を読み取ると、曲線151については少なくとも2.4[nH]、曲線152については約2[nH]、曲線153については約1.3[nH]、曲線154については約1[nH]、曲線155については約0.7[nH]、曲線156については約0.8[nH]である。すなわち、k=7の場合を示す曲線155の変動量が一番少ない。よって本実施の形態では一例として、k=7を採用している。ただし、kの値は整数でなくともよく、7に近い別の数値で代替してもよい。また、移相器の周波数等の使用条件が異なればkの値もそれに併せて再計算の必要があり、7から大きく離れた数値になる場合もある。
図16乃至18を用いて本実施の形態に係る移相器120の特性を説明する。比較対象の移相器として、図16に示すような移相器160を考える。移相器160はリアクタンス部及びサセプタンス部で構成される単位エレメントの段数が移相器120とは異なり、サセプタンス部の可変キャパシタのキャパシタンスが2.0[pF]の時にのみ、インピーダンスが整合するように設計されたものである。
図16に示すように移相器160は可変キャパシタC161乃至C168と可変キャパシタCv161乃至Cv167とインダクタL161乃至L168とを含む。可変キャパシタC161、インダクタL161、可変キャパシタC162、インダクタL162、可変キャパシタC163、インダクタL163、可変キャパシタC164、インダクタL164、可変キャパシタC165、インダクタL165、可変キャパシタC166、インダクタL166、可変キャパシタC167、インダクタL167、可変キャパシタC168及びインダクタL168は、入力端子161及び出力端子162との間にこの順番で直列に接続されている。また、インダクタL161と可変キャパシタC162との接続点には可変キャパシタCv161の一端が接続されており、可変キャパシタCv161の他端は接地されている。さらに、インダクタL162と可変キャパシタC163との接続点には可変キャパシタCv162の一端が接続されており、可変キャパシタCv162の他端は接地されている。また、インダクタL163と可変キャパシタC164との接続点には可変キャパシタCv163の一端が接続されており、可変キャパシタCv163の他端は接地されている。さらに、インダクタL164と可変キャパシタC165との接続点には可変キャパシタCv164の一端が接続されており、可変キャパシタCv164の他端は接地されている。また、インダクタL165と可変キャパシタC166との接続点には可変キャパシタCv165の一端が接続されており、可変キャパシタCv165の他端は接地されている。さらに、インダクタL166と可変キャパシタC167との接続点には可変キャパシタCv166の一端が接続されており、可変キャパシタCv166の他端は接地されている。また、インダクタL167と可変キャパシタC168との接続点には可変キャパシタCv167の一端が接続されており、可変キャパシタCv167の他端は接地されている。
可変キャパシタC161及びインダクタL161、可変キャパシタC162及びインダクタL162、可変キャパシタC163及びインダクタL163、可変キャパシタC164及びインダクタL164、可変キャパシタC165及びインダクタL165、可変キャパシタC166及びインダクタL166、可変キャパシタC167及びインダクタL167、可変キャパシタC168及びインダクタL168はそれぞれリアクタンス部を構成する。また、可変キャパシタCv161乃至Cv167はそれぞれサセプタンス部を構成する。1つのリアクタンス部は1つのサセプタンス部と直列に接続されている。
可変キャパシタC161及びC168は同じ可変容量素子であり、そのキャパシタンス(以下本実施の形態においてC1aで表す)の可変域も同一である。同様に、可変キャパシタC162乃至C167は同じ可変容量素子であり、そのキャパシタンス(以下本実施の形態においてC2aで表す)の可変域も全て同一である。さらに、可変キャパシタCv161乃至Cv167は同じ可変容量素子であり、そのキャパシタンス(以下本実施の形態においてCvaで表す)の可変域も全て同一である。
移相器160における各素子の回路定数は、使用条件を移相器120と同じとした場合、例えば次のようになっている。すなわち、C1a=ka・Cva[pF]、C2a=0.5・ka・Cva[pF]、Cva=1.0乃至3.0[pF]である。kaは定数であり、移相器160ではka=3である。なお、図15においてka=3でCva=2.0[pF]においてインピーダンス整合がとれるように、インダクタL161及びL168のインダクタンスは約6.8[nH]に、インダクタL162乃至L167のインダクタンスは約13.6[nH]に設定されている。図15のk=3の曲線151を見れば、インダクタL161乃至L168を固定にしてしまうと、Cva=2.0[pF]以外の部分では、インピーダンス整合が取れなくなることが分かる。
図17に移相特性を比較するグラフを示す。図17において、縦軸は移相量[deg]を、横軸はCv又はCva[pF]を表す。また、実線171は移相器120の移相量を示し、太線172は移相器160の移相量を示す。移相器160はCvaを1.0から3.0[pF]まで変化させると、約245[deg]の移相量が得られる。これに対し移相器120はCvを同じように変化させることにより、約260[deg]の移相量が得られる。移相器160に比して、移相器120の移相量は若干大きくなっている。また、図17からわかるように、移相器120は、Cvの連続変化による移相量の連続変化を実現している。
図18に通過量を比較するグラフを示す。図18において、縦軸は通過量[dB]を、横軸はCv又はCva[pF]を表す。また、実線181は移相器120の通過量を示し、太線182は移相器160の通過量を示す。移相器160は2.0[pF]で設計通りに通過量がほぼ0[dB]になっているが、2.0[pF]よりCvaが低くなると、通過特性は急激に悪化し、1.0[pF]で約-7.5[dB]と低い値を示している。これに対し移相器120はCvが1.0から3.0[pF]の範囲での通過量はほぼ0[dB]となり、良好な通過特性を持つ。このように、インダクンスが固定であってもできるだけインピーダンス整合が取れるような適切なkを選択すれば、通過量及び移相量についてよりよい特性を得ることができるようになる。
なお、制御部123は、移相量を増大させる場合には、Cvを増加させるような制御信号を出力する。また、図13によれば、Cvを増加させるような制御信号はC1及びC2も増加させるようになっている。
[実施の形態3]
本発明の第3の実施の形態に係る移相器の構成を図19に示す。図19に示すように第3の実施の形態に係る移相器190は可変キャパシタC191乃至C195と可変キャパシタCv191乃至Cv194とインダクタL191乃至L195とを含む移相部と、制御部193とにより構成される。なお、本実施の形態に係る移相器において、容量固定のキャパシタは使用しないので、全ての可変キャパシタに対してキャパシタの記号による簡易表記を用いる。可変キャパシタC191、インダクタL191、可変キャパシタC192、インダクタL192、可変キャパシタC193、インダクタL193、可変キャパシタC194、インダクタL194、可変キャパシタC195及びインダクタL195は、入力端子191及び出力端子192との間にこの順番で直列に接続されている。また、インダクタL191と可変キャパシタC192との接続点には可変キャパシタCv191の一端が接続されており、可変キャパシタCv191の他端は接地されている。さらに、インダクタL192と可変キャパシタC193との接続点には可変キャパシタCv192の一端が接続されており、可変キャパシタCv192の他端は接地されている。また、インダクタL193と可変キャパシタC194との接続点には可変キャパシタCv193の一端が接続されており、可変キャパシタCv193の他端は接地されている。さらに、インダクタL194と可変キャパシタC195との接続点には可変キャパシタCv194の一端が接続されており、可変キャパシタCv194の他端は接地されている。
本発明の第3の実施の形態に係る移相器の構成を図19に示す。図19に示すように第3の実施の形態に係る移相器190は可変キャパシタC191乃至C195と可変キャパシタCv191乃至Cv194とインダクタL191乃至L195とを含む移相部と、制御部193とにより構成される。なお、本実施の形態に係る移相器において、容量固定のキャパシタは使用しないので、全ての可変キャパシタに対してキャパシタの記号による簡易表記を用いる。可変キャパシタC191、インダクタL191、可変キャパシタC192、インダクタL192、可変キャパシタC193、インダクタL193、可変キャパシタC194、インダクタL194、可変キャパシタC195及びインダクタL195は、入力端子191及び出力端子192との間にこの順番で直列に接続されている。また、インダクタL191と可変キャパシタC192との接続点には可変キャパシタCv191の一端が接続されており、可変キャパシタCv191の他端は接地されている。さらに、インダクタL192と可変キャパシタC193との接続点には可変キャパシタCv192の一端が接続されており、可変キャパシタCv192の他端は接地されている。また、インダクタL193と可変キャパシタC194との接続点には可変キャパシタCv193の一端が接続されており、可変キャパシタCv193の他端は接地されている。さらに、インダクタL194と可変キャパシタC195との接続点には可変キャパシタCv194の一端が接続されており、可変キャパシタCv194の他端は接地されている。
可変キャパシタC191及びインダクタL191、可変キャパシタC192及びインダクタL192、可変キャパシタC193及びインダクタL193、可変キャパシタC194及びインダクタL194、可変キャパシタC195及びインダクタL195はそれぞれリアクタンス部を構成する。また、可変キャパシタCv191乃至Cv194はそれぞれサセプタンス部を構成する。1つのリアクタンス部は1つのサセプタンス部と直列に接続されている。
可変キャパシタC191及びC195は同じ可変容量素子であり、そのキャパシタンス(以下本実施の形態においてC1で表す)の可変域も同一である。同様に、可変キャパシタC192乃至C194は同じ可変容量素子であり、そのキャパシタンス(以下本実施の形態においてC2で表す)の可変域も全て同一である。さらに、可変キャパシタCv191乃至Cv194は同じ可変容量素子であり、そのキャパシタンス(以下本実施の形態においてCvで表す)の可変域も全て同一である。
また、制御部193から伸びる矢印は各可変キャパシタに対する制御信号を伝達する制御信号線を示す。より具体的には、制御信号線V191は可変キャパシタC191及びC195に対する制御信号V191を伝達する信号線であり、制御信号線V192は可変キャパシタC192乃至C194に対する制御信号V192を伝達する信号線であり、制御信号線V193は可変キャパシタCv191乃至Cv194に対する制御信号V193を伝達する信号線である。すなわち、同一の可変容量素子には共通の制御信号を使用するようになっている。ただし、本実施の形態において、制御部193は、制御信号線V191乃至V193にそれぞれ独立した制御信号を出力するようになっている。
本実施の形態に係る移相器190における各素子の回路定数は、移相器190の使用条件を入出力インピーダンス50Ω且つ周波数44GHzとした場合、例えば次のようになっている。すなわち、C1=0.0141乃至0.0229[pF]、C2=0.007乃至0.0115[pF]、Cv=0.052乃至0.073[pF]、L1=1[nH]、L2=2[nH]である。ここで、L1はインダクタL191及びL195のインダクタンスを、L2はインダクタL192乃至L194のインダクタンスを示す。特定の移相量θを実現する際には、(6)式を満たすように、すなわちインピーダンス整合が取れるように、可変領域内の特定の値が決定される。決定に至るプロセスは後述する。
図20に(6)式を満たすCv、C1、C2及び移相器190の移相量の関係を表すグラフを示す。図20において、右の縦軸はC1、C2[pF]を、左の縦軸はCv[pF]を、横軸は移相器190の移相量[deg]を表す。また、四角形でプロットされた点は特定の移相量において制御信号V191により実現されるべきC1の値を、三角形でプロットされた点は特定の移相量において制御信号V192により実現されるべきC2の値を、楕円でプロットされた点は特定の移相量において制御信号V193により実現されるべきCvの値を表す。(6)式を満たしつつ特定の移相量θを得るには、当該θに対応してプロットされたC1、C2及びCvの値のセットを用いればよい。
図21及び22を用いて、本実施の形態に係る移相器190の回路定数の決定に関する設計思想について説明する。当該設計思想の要旨は、1つの単位エレメントにおける伝達関数を1にすることにある。すなわち、1つの単位エレメントの通過損失を0[dB]にすることで、移相器190全体の通過量をも0[dB]にするという発想である。
まず、図21に示すような単位エレメント一段で構成される移相器210を想定する。移相器210の入力端子213は、内部インピーダンスがZの入力ポート211に接続されている。また、移相器210の出力端子214は内部インピーダンスがZの出力ポート212に接続されている。移相器210において、入力側から出力側に向け、インダクタンスが等しいインダクタL211及びL212が直列に接続されている。インダクタL211とL212との接続点には可変キャパシタCv211の一端が接続されており、可変キャパシタCv211の他端は接地されている。インダクタL211及びL212は、それぞれリアクタンス部を構成し、可変キャパシタCv211はサセプタンス部を構成する。なお、回路211及び212のインピーダンスZは移相器190の使用条件に合わせて、Z=50Ωとする。同様に移相器210の使用周波数も移相器190と同じ44GHzとする。
ここで、リアクタンス部のリアクタンスをX、サセプタンス部のサセプタンスをB、インダクタL211及びL212のインダクタンスをLa、可変キャパシタCv211の可変領域内の特定のキャパシタンスをCva、ωを角周波数とすると、以下のような2式が成り立つ。
X=ωLa (9)
B=ωCva (10)
X=ωLa (9)
B=ωCva (10)
このとき、移相器210の伝達関数は以下の(11)式で示される。また、移相量を得るための式は、(11)式の分子における実数部を分母に、虚数部を分子にした(12)式で示される。さらに、所望する移相量を300°(又は−60°)としたとき、(12)式をXについて解くと、(13)式のようになる。
図22に、移相器210の移相量を300°(又は−60°)とした場合における、Cvaと伝達関数の通過量の関係を表したグラフを示す。図22において、縦軸は伝達関数の通過量[dB]を、横軸はCva[pF]を表す。図22に示した曲線は上に凸であり、Cvaが約0.063[pF]のとき、伝達関数の通過量が0[dB]となっている。すなわち、移相器210の移相量が300°(又は−60°)である場合、移相器210の伝達関数=1を実現する可変キャパシタCv211の調整値Cvaは約0.063[pF]である。移相器210において使用周波数は固定されているのでωは定数として扱われ、Cvaが定まれば(10)式よりBが求まる。上で述べたようにZは50Ωなので、Bが定まれば、順次(13)式及び(9)式によりLが求まり、移相器210に含まれる全ての素子の回路定数が定まる。なお、移相器210においてLaは0.104[nH]となる。
次に、移相器210で示した原理を移相器190に適用することを検討する。本発明の着想の欄で述べたように、インダクタは、インダクタとキャパシタの直列接続に置換でき、可変インダクタはインダクタンス固定のインダクタと可変キャパシタの直列接続に置換できる。本発明においては、リアクタンス部に可変キャパシタを採用しているので、移相器210の原理を移相器190に適用する場合、インダクタL211及びL212は共に可変インダクタとみなされる。よってインダクタL211及びL212はそれぞれ、インダクタンス固定のインダクタ及び可変キャパシタに置換することができる。置換した場合のインダクタンス及びキャパシタンスの関係は(4)式に示したとおりであるので、(4)式を応用して、移相器190におけるC1及びL1を定めることができる。さらに、移相器190において、キャパシタンスがC2である可変キャパシタは、キャパシタンスがC1である可変キャパシタが2つ直列に接続されたものと等価であり、インダクタンスがL2であるインダクタは、インダクタンスがL1であるインダクタが2つ直列に接続されたものと等価である。すなわち、以下の2式が成り立つ。
C2=0.5・C1
L2=2・L1
よってC2及びL1も求められる。
C2=0.5・C1
L2=2・L1
よってC2及びL1も求められる。
このようにして、移相器190では、特定の移相量におけるC1、C2及びCvのキャパシタンスのセットが定まる。上の説明では移相量を300°(又は−60°)としたが、任意の移相量に対して、C1、C2及びCvのキャパシタンスのセットを同様に定めることができる。この結果を60°間隔で示すと、先に述べたような図20のようなグラフになる。図20に示したグラフにおいて、C1、C2及びCvの値は一見離散的に見える。しかし、プロットされた点をC1、C2及びCvそれぞれについて結ぶと、変化が緩やかな曲線になっている。すなわち、C1及びC2については右肩上がりの曲線であり、Cvについては上に凸の曲線である。つまり、移相器190の移相量を連続変化させる場合、制御部193が各曲線に沿うようにC1、C2及びCvの値を連続的に変化させればよい。なお、移相量が0から180[deg]の範囲内であれば、制御部193はCvを増加させる制御信号V193を出力する場合には、C1及びC2を増加させる制御信号V191及びV192を出力する。
以上述べたように、本実施の形態に係る移相器190は、所望の移相量における伝達関数の通過量が0[dB]となるように制御されるので、通過特性に優れた移相器を実現できる。また、図20に示したように360°移相量を連続変化させることが可能な移相器を実現している。
[実施の形態4]
本発明の第4の実施の形態に係る移相器の実装例を図23に示す。図23に示す第4の実施の形態に係る移相器230は、本発明の実施の形態2に係る移相器120の設計思想を基に、半導体基板上に素子を構成したものである。但し、移相器120とは、リアクタンス部及びサセプタンス部で構成される単位エレメントの段数が異なる。
本発明の第4の実施の形態に係る移相器の実装例を図23に示す。図23に示す第4の実施の形態に係る移相器230は、本発明の実施の形態2に係る移相器120の設計思想を基に、半導体基板上に素子を構成したものである。但し、移相器120とは、リアクタンス部及びサセプタンス部で構成される単位エレメントの段数が異なる。
接続関係については、図24を用いて説明する。図24は移相器230の回路図であり、符号は全て図23と共通である。すなわち、同じ符号ならば、同じ回路素子を示す。ただし、図24では、グランド231及び232は最小限の図示となっているため符号は付していない。移相器230は、カップリングキャパシタC231乃至C234とインダクタL231乃至L234と可変キャパシタCv231乃至Cv237とチョークインダクタLc231乃至Lc234とを含む移相部と、チョークインダクタLc235乃至Lc237とバイパスキャパシタC235乃至C237とを含む制御ライン部と、入力端子T231及び出力端子T232と、グランド231及び232とを含む。
カップリングキャパシタC231、インダクタL231、可変キャパシタCv231、インダクタL232、可変キャパシタCv232、カップリングキャパシタC232、インダクタL233、可変キャパシタCv233、カップリングキャパシタC233、インダクタL234、可変キャパシタCv234及びカップリングキャパシタC234は、入力端子T231と出力端子T232との間にこの順番で直列に接続されている。
また、カップリングキャパシタC231とインダクタL231との接続点にはチョークインダクタLc231の一端が接続されており、チョークインダクタLc231の他端はグランド232に接続されている。さらに、可変キャパシタCv231とインダクタL232との接続点にはチョークインダクタLc235の一端及び可変キャパシタCv235の一端が接続されており、可変キャパシタCv235の他端はグランド232に接続されている。チョークインダクタLc235の他端は制御電圧端子233及びバイパスキャパシタC235の一端に接続されており、バイパスキャパシタC235の他端はグランド231に接続されている。また、可変キャパシタCv232とカップリングキャパシタC232との接続点にはチョークインダクタLc232の一端が接続されており、チョークインダクタLc232の他端はグランド232に接続されている。さらに、カップリングキャパシタC232とインダクタL233との接続点にはチョークインダクタLc236の一端及び可変キャパシタCv236の一端が接続されており、可変キャパシタCv236の他端はグランド232に接続されている。チョークインダクタLc236の他端は制御電圧端子233及びバイパスキャパシタC236の一端に接続されており、バイパスキャパシタC236の他端はグランド231に接続されている。また、可変キャパシタCv233とカップリングキャパシタC233との接続点にはチョークインダクタLc233の一端が接続されており、チョークインダクタLc233の他端はグランド232に接続されている。さらに、カップリングキャパシタC233とインダクタL234との接続点にはチョークインダクタLc237の一端及び可変キャパシタCv237の一端が接続されており、可変キャパシタCv237の他端はグランド232に接続されている。チョークインダクタLc237の他端は制御電圧端子233及びバイパスキャパシタC237の一端に接続されており、バイパスキャパシタC237の他端はグランド231に接続されている。また、可変キャパシタCv234とキャパシタカップリングC234との接続点にはチョークインダクタLc234の一端が接続されており、チョークインダクタLc234の他端はグランド232に接続されている。
インダクタL231及び可変キャパシタCv231、インダクタL232及び可変キャパシタCv232、インダクタL233及び可変キャパシタCv233、インダクタL234及び可変キャパシタCv234はそれぞれリアクタンス部を構成する。また、可変キャパシタCv235乃至Cv237はそれぞれサセプタンス部を構成する。1つのリアクタンス部は1つのサセプタンス部と直列に接続されている。
なお、バイパスキャパシタC235乃至C237とチョークインダクタLc235乃至Lc237は制御電圧を可変キャパシタCv231乃至Cv237に印加するための素子である。また、カップリングキャパシタC231乃至C234は、可変キャパシタCv231乃至Cv237に与えられる制御電圧の直流成分をカットするためのキャパシタである。
可変キャパシタCv231及びCv234は同じ可変容量素子であり、そのキャパシタンス(以下本実施の形態においてC1で表す)の可変域も同一である。同様に、可変キャパシタCv232及びCv233は同じ可変容量素子であり、そのキャパシタンス(以下本実施の形態においてC2で表す)の可変域も全て同一である。さらに、可変キャパシタCv235乃至Cv237は同じ可変容量素子であり、そのキャパシタンス(以下本実施の形態においてCvで表す)の可変域も全て同一である。
図24に示すように、移相器230の制御信号(制御電圧)は制御電圧端子233のみから入力される。より具体的には、制御電圧端子233から入力された制御信号は可変キャパシタCv231乃至Cv237に伝達される。すなわち、本実施の形態では、第2の実施の形態と同様に全ての可変容量素子に共通の制御信号を使用するようになっている。このようにすると、図示しない制御部は1種類の制御信号を生成すれば済むので、制御部の構成が簡単になる。
本実施の形態に係る移相器230における可変容量素子の静電容量は、第2の実施の形態に係る移相器120と同様の考え方で決定される。すなわち、C1=k・Cv[pF]、C2=0.5・k・Cv[pF]である。kは定数である。従って、容量比は以下のようになる。
C1:C2:Cv=k:0.5k:1
この容量比は例えば可変キャパシタの面積比によって実現させることが可能であり、図23では、各可変キャパシタの面積を点線枠で示し、厳密ではないが上記の容量比を面積比で実現させていることを表現している。
C1:C2:Cv=k:0.5k:1
この容量比は例えば可変キャパシタの面積比によって実現させることが可能であり、図23では、各可変キャパシタの面積を点線枠で示し、厳密ではないが上記の容量比を面積比で実現させていることを表現している。
[実施の形態5]
本発明の第5の実施の形態に係る移相器の実装例を図25に示す。図25に示す第5の実施の形態に係る移相器250は、本発明の実施の形態4に係る移相器230に含まれる全てのチョークインダクタを高抵抗素子に置き換えたものである。所定の条件においては、チョークインダクタと高抵抗素子(以下本実施の形態において、単に抵抗という)とは等価であるので、移相器250と移相器230とは実質的に等価である。なお、移相器230と同様に移相器250も、本発明の実施の形態2に係る移相器120の設計思想を基に、半導体基板上に素子を構成したものである。但し、移相器120とは、リアクタンス部及びサセプタンス部で構成される単位エレメントの段数が異なる。
本発明の第5の実施の形態に係る移相器の実装例を図25に示す。図25に示す第5の実施の形態に係る移相器250は、本発明の実施の形態4に係る移相器230に含まれる全てのチョークインダクタを高抵抗素子に置き換えたものである。所定の条件においては、チョークインダクタと高抵抗素子(以下本実施の形態において、単に抵抗という)とは等価であるので、移相器250と移相器230とは実質的に等価である。なお、移相器230と同様に移相器250も、本発明の実施の形態2に係る移相器120の設計思想を基に、半導体基板上に素子を構成したものである。但し、移相器120とは、リアクタンス部及びサセプタンス部で構成される単位エレメントの段数が異なる。
接続関係については、図26を用いて説明する。図26は移相器250の回路図であり、符号は全て図25と共通である。すなわち、同じ符号ならば、同じ回路素子を示す。ただし、図26では、グランド251及び252は最小限の図示となっているため符号は付していない。移相器250は、カップリングキャパシタC251乃至C254とインダクタL251乃至L254と可変キャパシタCv251乃至Cv257と抵抗R251乃至R254とを含む移相部と、抵抗R255乃至R257とバイパスキャパシタC255乃至C257とを含む制御ライン部と、入力端子T251及び出力端子T252と、グランド251及び252とを含む。
カップリングキャパシタC251、インダクタL251、可変キャパシタCv251、インダクタL252、可変キャパシタCv252、カップリングキャパシタC252、インダクタL253、可変キャパシタCv253、カップリングキャパシタC253、インダクタL254、可変キャパシタCv254及びカップリングキャパシタC254は、入力端子T251と出力端子T252との間にこの順番で直列に接続されている。
また、カップリングキャパシタC251とインダクタL251との接続点には抵抗R251の一端が接続されており、抵抗R251の他端はグランド252に接続されている。さらに、可変キャパシタCv251とインダクタL252との接続点には抵抗R255の一端及び可変キャパシタCv255の一端が接続されており、可変キャパシタCv255の他端はグランド252に接続されている。抵抗R255の他端は制御電圧端子253及びバイパスキャパシタC255の一端に接続されており、バイパスキャパシタC255の他端はグランド251に接続されている。また、可変キャパシタCv252とカップリングキャパシタC252との接続点には抵抗R252の一端が接続されており、抵抗R252の他端はグランド252に接続されている。さらに、カップリングキャパシタC252とインダクタL253との接続点には抵抗R256の一端及び可変キャパシタCv256の一端が接続されており、可変キャパシタCv256の他端はグランド252に接続されている。抵抗R256の他端は制御電圧端子253及びバイパスキャパシタC256の一端に接続されており、バイパスキャパシタC256の他端はグランド251に接続されている。また、可変キャパシタCv253とカップリングキャパシタC253との接続点には抵抗R253の一端が接続されており、抵抗R253の他端はグランド252に接続されている。さらに、カップリングキャパシタC253とインダクタL254との接続点には抵抗R257の一端及び可変キャパシタCv257の一端が接続されており、可変キャパシタCv257の他端はグランド252に接続されている。抵抗R257の他端は制御電圧端子253及びバイパスキャパシタC257の一端に接続されており、バイパスキャパシタC257の他端はグランド251に接続されている。また、可変キャパシタCv254とカップリングキャパシタC254との接続点には抵抗R254の一端が接続されており、抵抗R254の他端はグランド252に接続されている。
インダクタL251及び可変キャパシタCv251、インダクタL252及び可変キャパシタCv252、インダクタL253及び可変キャパシタCv253、インダクタL254及び可変キャパシタCv254はそれぞれリアクタンス部を構成する。また、可変キャパシタCv255乃至Cv257はそれぞれサセプタンス部を構成する。1つのリアクタンス部は1つのサセプタンス部と直列に接続されている。
なお、バイパスキャパシタC255乃至C257と抵抗R255乃至R257は制御電圧を可変キャパシタCv251乃至Cv257に印加するための素子である。また、カップリングキャパシタC251乃至C254は、可変キャパシタCv251乃至Cv257に与えられる制御電圧の直流成分をカットするためのキャパシタである。
可変キャパシタCv251及びCv254は同じ可変容量素子であり、そのキャパシタンス(以下本実施の形態においてC1で表す)の可変域も同一である。同様に、可変キャパシタCv252及びCv253は同じ可変容量素子であり、そのキャパシタンス(以下本実施の形態においてC2で表す)の可変域も全て同一である。さらに、可変キャパシタCv255乃至Cv257は同じ可変容量素子であり、そのキャパシタンス(以下本実施の形態においてCvで表す)の可変域も全て同一である。
図26に示すように、移相器250の制御信号(制御電圧)は制御電圧端子253のみから入力される。より具体的には、制御電圧端子253から入力された制御信号は可変キャパシタCv251乃至Cv257に伝達される。すなわち、本実施の形態では、第2の実施の形態と同様に全ての可変容量素子に共通の制御信号を使用するようになっている。このようにすると、図示しない制御部は1種類の制御信号を生成すれば済むので、制御部の構成が簡単になる。
本実施の形態に係る移相器250における可変容量素子の静電容量は、第2の実施の形態に係る移相器120と同様の考え方で決定される。すなわち、C1=k・Cv[pF]、C2=0.5・k・Cv[pF]である。kは定数である。従って、容量比は以下のようになる。
C1:C2:Cv=k:0.5k:1
この容量比は例えば可変キャパシタの面積比によって実現させることが可能であり、図25では、各可変キャパシタの面積を点線枠で示し、厳密ではないが上記の容量比を面積比で実現させていることを表現している。
C1:C2:Cv=k:0.5k:1
この容量比は例えば可変キャパシタの面積比によって実現させることが可能であり、図25では、各可変キャパシタの面積を点線枠で示し、厳密ではないが上記の容量比を面積比で実現させていることを表現している。
以上本発明の実施の形態を説明したが、本発明はこれに限定されない。例えば、回路図は一例であり、各実施の形態で述べた回路と等価な回路を用いて実現することも可能である。また、移相器の使用条件が変化すれば、リアクタンス部及びサセプタンス部で構成される単位エレメントの段数や回路定数を変更しても良い。さらに、実施の形態2、4及び5で述べた可変キャパシタの容量比の実現は可変キャパシタの面積比によって実現されなくともよく、別の方法でも良い。また、実施の形態4及び5で述べた実装例も一例であり、別の配置でもよい。さらに、制御部が第1の可変容量素子及び第2の可変容量素子を同時に制御するようにしてもよい。
70 移相器 71 入力端子 72出力端子 73 制御部
C71乃至C78、Cv71乃至Cv77 可変キャパシタ
L71乃至L78 インダクタ
V71乃至V73 制御信号線
C71乃至C78、Cv71乃至Cv77 可変キャパシタ
L71乃至L78 インダクタ
V71乃至V73 制御信号線
Claims (9)
- 第1の可変容量素子を含むリアクタンス部と当該リアクタンス部に直列に接続され且つ第2の可変容量素子を含むサセプタンス部とを含む移相部と、
前記第1の可変容量素子及び前記第2の可変容量素子の静電容量を連続的に変化させる制御信号を前記移相部に出力する制御部と、
を具備する移相器。 - 前記制御部が、前記第1の可変容量素子及び前記第2の可変容量素子を同時に制御することを特徴とする請求項1記載の移相器。
- 第1の可変容量素子を含むリアクタンス部と当該リアクタンス部に直列に接続され且つ第2の可変容量素子を含むサセプタンス部とを含む移相部と、
制御信号を前記移相部に出力する制御部と、
を具備し、
前記移相部が、複数直列に接続されることを特徴とする移相器。 - 前記制御部が、前記第1の可変容量素子及び前記第2の可変容量素子を同時に制御することを特徴とする請求項4記載の移相器。
- 第1の可変容量素子を含むリアクタンス部と当該リアクタンス部に直列に接続され且つ第2の可変容量素子を含むサセプタンス部とを含む移相部と、
制御信号を前記移相部に出力する制御部と、
を具備し、
前記制御部が、前記第1の可変容量素子に対する第1の制御信号と、前記第2の可変容量素子に対する前記第1の制御信号とは独立した第2の制御信号とを出力することを特徴とする移相器。 - 第1の可変容量素子を含むリアクタンス部と当該リアクタンス部に直列に接続され且つ第2の可変容量素子を含むサセプタンス部とを含む移相部と、
制御信号を前記移相部に出力する制御部と、
を具備し、
前記第1の可変容量素子及び前記第2の可変容量素子が所定の容量比で構成され、前記制御信号が、前記第1の可変容量素子及び前記第2の可変容量素子に対して共通であることを特徴とする移相器。 - 前記所定の容量比が、前記第1の可変容量素子及び前記第2の可変容量素子の面積比によって定まることを特徴とする請求項8記載の移相器。
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003271772A JP2005033604A (ja) | 2003-07-08 | 2003-07-08 | 移相器 |
KR1020040040421A KR20050006030A (ko) | 2003-07-08 | 2004-06-03 | 이상기 |
TW093119225A TWI282186B (en) | 2003-07-08 | 2004-06-29 | Phase shifter |
US10/884,445 US7126442B2 (en) | 2003-07-08 | 2004-07-02 | Phase shifter |
CNA2004100688056A CN1577970A (zh) | 2003-07-08 | 2004-07-05 | 移相器 |
EP04254065A EP1496614B1 (en) | 2003-07-08 | 2004-07-07 | Phase shifter |
AT04254065T ATE431648T1 (de) | 2003-07-08 | 2004-07-07 | Phasenschieber |
DE602004021067T DE602004021067D1 (de) | 2003-07-08 | 2004-07-07 | Phasenschieber |
HK05101052.8A HK1067808A1 (en) | 2003-07-08 | 2005-02-07 | Phase shifter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003271772A JP2005033604A (ja) | 2003-07-08 | 2003-07-08 | 移相器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005033604A true JP2005033604A (ja) | 2005-02-03 |
Family
ID=33448043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003271772A Pending JP2005033604A (ja) | 2003-07-08 | 2003-07-08 | 移相器 |
Country Status (9)
Country | Link |
---|---|
US (1) | US7126442B2 (ja) |
EP (1) | EP1496614B1 (ja) |
JP (1) | JP2005033604A (ja) |
KR (1) | KR20050006030A (ja) |
CN (1) | CN1577970A (ja) |
AT (1) | ATE431648T1 (ja) |
DE (1) | DE602004021067D1 (ja) |
HK (1) | HK1067808A1 (ja) |
TW (1) | TWI282186B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113611991A (zh) * | 2021-07-28 | 2021-11-05 | 北京华镁钛科技有限公司 | 一种液晶移相器、液晶天线和移相方法 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8248302B2 (en) | 2008-05-12 | 2012-08-21 | Mediatek Inc. | Reflection-type phase shifter having reflection loads implemented using transmission lines and phased-array receiver/transmitter utilizing the same |
US8378448B2 (en) | 2009-03-18 | 2013-02-19 | International Business Machines Corporation | Chip inductor with frequency dependent inductance |
US8405453B2 (en) | 2010-07-20 | 2013-03-26 | International Business Machines Corporation | Millimeter-wave on-chip switch employing frequency-dependent inductance for cancellation of off-state capacitance |
JP5498314B2 (ja) * | 2010-08-09 | 2014-05-21 | 株式会社Nttドコモ | インピーダンス可変整合回路 |
EP2500977B1 (en) * | 2011-03-16 | 2015-09-16 | Alcatel Lucent | Phase shifting device |
US10587240B2 (en) * | 2015-08-29 | 2020-03-10 | Skyworks Solutions, Inc. | Circuits, devices and methods related to fine phase shifters |
US10187029B1 (en) * | 2016-03-09 | 2019-01-22 | Google Llc | Phase shifter |
US11296410B2 (en) * | 2018-11-15 | 2022-04-05 | Skyworks Solutions, Inc. | Phase shifters for communication systems |
US11211704B2 (en) * | 2019-05-29 | 2021-12-28 | Metawave Corporation | Switched coupled inductance phase shift mechanism |
US11824273B2 (en) * | 2019-11-14 | 2023-11-21 | Renesas Electronics America Inc. | Minimizing impedance variation during passive phase shifting |
CN112564731B (zh) * | 2020-12-03 | 2022-03-25 | 维沃移动通信有限公司 | 信号处理电路、方法和电子设备 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE584644C (de) * | 1931-04-26 | 1933-09-22 | Philips Nv | Schaltung, in der ein elektrisches Filter in Verbindung mit Verstaerkerroehren angewendet wird |
US3718873A (en) * | 1971-06-28 | 1973-02-27 | Us Army | Phase shifter having at least one t-section lc circuit |
US3778733A (en) | 1972-05-08 | 1973-12-11 | Alpha Ind Inc | Filter-type digital diode phase shifter |
US3882431A (en) * | 1973-08-10 | 1975-05-06 | Us Navy | Digital phase shifter |
US4630010A (en) * | 1985-08-20 | 1986-12-16 | The United States Of America As Represented By The Secretary Of The Air Force | Low pass T-section digital phase shifter apparatus |
US4837532A (en) | 1987-10-26 | 1989-06-06 | General Electric Company | MMIC (monolithic microwave integrated circuit) voltage controlled analog phase shifter |
US4961062A (en) | 1989-06-12 | 1990-10-02 | Raytheon Company | Continually variable analog phase shifter |
JPH0799424A (ja) | 1993-09-27 | 1995-04-11 | Hitachi Denshi Ltd | 回路の浮遊容量に蓄積した電荷を吸収する回路 |
JPH0799425A (ja) * | 1993-09-29 | 1995-04-11 | Mitsubishi Electric Corp | 移相器 |
US5422607A (en) * | 1994-02-09 | 1995-06-06 | The Regents Of The University Of California | Linear phase compressive filter |
US5471220A (en) * | 1994-02-17 | 1995-11-28 | Itt Corporation | Integrated adaptive array antenna |
FR2729505A1 (fr) * | 1995-01-18 | 1996-07-19 | Alcatel Espace | Antenne multifaisceaux forte capacite a balayage electronique en emission |
JP3853855B2 (ja) | 1995-03-15 | 2006-12-06 | 三菱電機株式会社 | 移相器 |
KR100247005B1 (ko) * | 1997-05-19 | 2000-04-01 | 윤종용 | 알에프 증폭기에서 전기 제어 임피던스 매칭장치 |
JP2950296B2 (ja) * | 1997-07-15 | 1999-09-20 | 日本電気株式会社 | 航空機の所定空間通過検出装置 |
JPH11168354A (ja) | 1997-12-04 | 1999-06-22 | Mitsubishi Electric Corp | 可変移相器 |
JP3874964B2 (ja) | 1999-04-28 | 2007-01-31 | 日本放送協会 | 可変移相器 |
US6320480B1 (en) | 1999-10-26 | 2001-11-20 | Trw Inc. | Wideband low-loss variable delay line and phase shifter |
JP2001196804A (ja) | 2000-01-14 | 2001-07-19 | Sumitomo Electric Ind Ltd | 可変移相器及びフェーズドアレイアンテナ |
JP3379516B2 (ja) * | 2000-06-16 | 2003-02-24 | 日本電気株式会社 | アクセス制御装置 |
AU2001276985A1 (en) * | 2000-07-20 | 2002-02-05 | Paratek Microwave, Inc. | Voltage controlled oscillators including tunable dielectric devices |
US6683513B2 (en) * | 2000-10-26 | 2004-01-27 | Paratek Microwave, Inc. | Electronically tunable RF diplexers tuned by tunable capacitors |
US6778733B2 (en) * | 2001-01-05 | 2004-08-17 | Teraxion Inc. | Lithographic fabrication of phase mask for fiber Bragg gratings |
-
2003
- 2003-07-08 JP JP2003271772A patent/JP2005033604A/ja active Pending
-
2004
- 2004-06-03 KR KR1020040040421A patent/KR20050006030A/ko not_active Application Discontinuation
- 2004-06-29 TW TW093119225A patent/TWI282186B/zh not_active IP Right Cessation
- 2004-07-02 US US10/884,445 patent/US7126442B2/en not_active Expired - Fee Related
- 2004-07-05 CN CNA2004100688056A patent/CN1577970A/zh active Pending
- 2004-07-07 DE DE602004021067T patent/DE602004021067D1/de not_active Expired - Fee Related
- 2004-07-07 AT AT04254065T patent/ATE431648T1/de not_active IP Right Cessation
- 2004-07-07 EP EP04254065A patent/EP1496614B1/en not_active Expired - Lifetime
-
2005
- 2005-02-07 HK HK05101052.8A patent/HK1067808A1/xx not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113611991A (zh) * | 2021-07-28 | 2021-11-05 | 北京华镁钛科技有限公司 | 一种液晶移相器、液晶天线和移相方法 |
CN113611991B (zh) * | 2021-07-28 | 2022-12-23 | 北京华镁钛科技有限公司 | 一种液晶移相器、液晶天线和移相方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20050006030A (ko) | 2005-01-15 |
CN1577970A (zh) | 2005-02-09 |
ATE431648T1 (de) | 2009-05-15 |
HK1067808A1 (en) | 2005-04-15 |
US20050007213A1 (en) | 2005-01-13 |
DE602004021067D1 (de) | 2009-06-25 |
TW200507334A (en) | 2005-02-16 |
EP1496614A1 (en) | 2005-01-12 |
US7126442B2 (en) | 2006-10-24 |
TWI282186B (en) | 2007-06-01 |
EP1496614B1 (en) | 2009-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6168243B2 (ja) | 移相器、インピーダンス整合回路、合分波器および通信端末装置 | |
JP4998550B2 (ja) | 周波数可変帯域除去フィルタ | |
US7239218B2 (en) | Phase shifter having switchable high pass filter and low pass filter paths and impedance adjustment circuits | |
EP2403140A2 (en) | Phase shifter | |
JP2005033604A (ja) | 移相器 | |
US7495529B2 (en) | Phase shift circuit, high frequency switch, and phase shifter | |
CN106712736B (zh) | 一种宽带可调节无源网络 | |
US20180069524A1 (en) | Phase shifter, impedance matching circuit, and communication terminal apparatus | |
US20080012660A1 (en) | Phase shifter circuit with proper broadband performance | |
CN105981298B (zh) | 可变滤波电路以及无线通信装置 | |
CN112865760B (zh) | 切换式相移器 | |
JP2004222250A (ja) | 周波数選択性バラントランス | |
CN212342793U (zh) | 使用t线圈部分的人工传输线 | |
KR101548980B1 (ko) | 고집적 필터형 위상 천이기 | |
JP4263606B2 (ja) | コンパクトな180度移相器 | |
WO2019073832A1 (ja) | 高周波モジュール及び通信装置 | |
JP7099628B2 (ja) | 移相器 | |
US20230044376A1 (en) | Power feed circuit for circularly polarized antenna | |
JPH10247801A (ja) | Rfスイッチ回路および送受共用器 | |
TWI803020B (zh) | 射頻切換器 | |
JP2015159488A (ja) | チューナブルフィルタ | |
US11658647B2 (en) | Adjustable delay line devices and methods thereof | |
JPH07321586A (ja) | 周波数帯域可変フィルタ | |
CN112687456A (zh) | 开关变压器和包括开关变压器的电子系统 | |
JPWO2019244244A1 (ja) | 移相器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090331 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090622 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090724 |