KR20050006030A - 이상기 - Google Patents

Abstract

본 발명은 저전압 구동, 연속 이상 변화 및 고속 이상 변화라는 조건을 만족시키고, 또한 전송 효율이 좋은 또는 임피던스 매칭을 가능하게 하는 신규 구성의 이상기를 제공한다. 본 발명에 따른 이상기는 제1의 가변용량소자를 포함하는 리액턴스부와 상기 리액턴스부에 직렬로 접속되고 또한 제2의 가변용량소자를 포함하는 서셉턴스부를 포함하는 이상부와, 제1의 가변용량소자 및 제2의 가변용량소자의 정전용량을 연속적으로 변화시키는 제어신호를 이상부에 출력하는 제어부를 구비한다. 가변용량소자를 연속 변화시키면 이상량의 연속 변화도 가능하게 된다. 이들의 소자는 반도체 위에 형성할 수 있고, 저전압구동 및 고속응답성도 실현된다. 2개의 가변용량소자를 조정함으로써 임피던스의 변화를 억제할 수도 있어, 전송효율을 향상시킬 수 있게 된다.

Description

이상기{PHASE SHIFTER}

본 발명은 이상기에 관한 것으로서, 특히 저전압 구동, 연속 이상 변화 및 고속 이상 변화라는 조건을 만족시키고, 또한 전송 효율이 좋은 또는 임피던스 매칭을 가능하게 하는 신규 구성의 이상기에 관한 것이다.

예컨대, 특개평 2001-196804호 공보(특허문헌1)에는 다음과 같은 이상기가 공개되어 있다. 즉, 외도체와 그 외도체 내부에 수납되는 2개의 내도체를 구비하고, 상기 2개의 내도체는 2개의 단자에 각각 연결되는 2개의 고정 내도체와 가변 내도체로 이루어지고, 가변 내도체는 U자 모양으로 접힌 형상을 가지며, 고정 내도체와의 고주파적인 접속을 확보하면서 활주 가능하게 구성되어 있다. 특허문헌 1에 개시된 이상기는 가변 내도체를 활주시켜 임피던스를 변화시키는 기계식으로서, 저속으로 동작한다.

또한, 특개평 7-99425호 공보(특허문헌2)의 실시예 1에는 도 27에 도시된 바와 같은 이상기가 공개되어 있다. 도 27에 도시된 이상기(2000)는 입력 단자(2005)를 구비하는 단극 쌍투형(SPDT; Single Pole Double Throw, 이하 "SPDT"라 함) 스위치 (2001)와, SPDT 스위치(2001)와 단자(2006)로 접속되는 저역 통과 필터(LPF; Low Pass Filter, 이하 "LPF"라 함)(2002)와, SPDT 스위치(2001)와 단자(2007)로 접속되는 고역 통과 필터(HPF; High Pass Filter, 이하 "HPF"라 함)(2003)와, 단자(2008)로 LPF(2002)와 접속되고 단자(2009)로 HPF(2003)와 접속되고 또한 출력 단자(2010)를 구비하는 SPDT 스위치(2004)를 포함한다.

이상기(2000)에 포함되는 LPF(2002)의 회로도가 도 28에 도시되어 있다. 도 28에 도시된 LPF(2002)는 인덕터(L271 및 L272)와, 캐퍼시터(C271)와, 저항(R271 내지 R273)과, 전계 효과 트랜지스터(FET; Field Effect Transistor, 이하 "FET"라 함) (F271 내지 F273)와, 게이트 바이어스 단자(2011)를 포함한다. 단자(2006 및 2008)는 도 27에 도시된 바와 같다. FET(F271)의 소스는 단자(2006)에 접속되고, 드레인은 인덕터(L271)에 접속되며, 게이트는 저항(R271)을 통하여 게이트 바이어스 단자 (2011)에 접속되어 있다. 일단(一端)이 FET(F271)의 드레인에 접속된 인덕터(L271)의 타단은 인덕터(L272) 및 캐퍼시터(C271)에 접속되어 있다. 일단이 인덕터(L271) 및 캐퍼시터(C271)에 접속된 인덕터(L272)의 타단은 FET(F272)의 소스에 접속되어 있다. 일단이 인덕터(L271) 및 인덕터(L272)에 접속된 캐퍼시터(C271)의 타단은 FET(F273)의 소스에 접속되어 있다. FET(F273)의 게이트는 저항(R273)을 통하여 게이트 바이어스 단자(2011)에 접속되고, 드레인은 접지되어 있다. FET(F272)의 게이트는 저항(R272)을 통하여 게이트 바이어스 단자(2011)에 접속되고, 드레인은 단자 (2008)에 접속되어 있다.

이상기(2000)의 동작을 설명하기 위해, 우선 LPF(2002)의 동작을 설명한다. FET (F271 내지 F273)는 게이트 바이어스 단자(2011)의 전압에 의해 공통으로 제어된다. 즉, FET(F271 내지 F273)는 모두 ON 또는 모두 OFF 중 어느 하나의 상태를 취한다.

도 29의 (a)는 FET(F271 내지 F273)가 모두 ON이 되었을 때의 LPF(2002)의 등가 회로인 LPF(2002a)를 도시하고 있다. FET(F271 내지 F273)가 모두 ON의 경우, FET( F271 내지 F273)는 이상적으로 등가 회로에 있어서 생략할 수 있다. 따라서, LPF(2002a)는 인덕터(L271 및 L272)와 캐퍼시터(C271)를 포함한다. 여기에서 인덕터(L271 및 L272)는 단자(2006) 및 단자(2008)의 사이에 직렬로 접속되어 있다. 또한, 캐퍼시터(C271)는 인덕터(L271) 및 인덕터(L272)의 접속점에 접속되어 있고, 기타 단자는 접지되어 있다. 인덕터(L271 및 L272)와 캐퍼시터(C271)는 도 28에 도시된 바와 같고, 단자(2006 및 2008)는 도 27에 도시된 것과 동일하다. LPF(2002a)의 리액턴스부는 인덕터(L271 및 L272)로 구성되고, 서셉턴스부는 캐퍼시터(C271)만으로 구성된다.

또한, 도 29의 (b)는 FET(F271 내지 F273)가 모두 OFF가 되었을 때 LPF(2002)의 등가 회로인 LPF(2002b)를 도시하고 있다. FET(F271 내지 F273)이 모두 OFF인 경우 FET는 특정한 용량을 가지는 캐퍼시터라고 생각할 수 있으므로, 등가회로에 있어서 FET는 캐퍼시터로 표현되어 있다. 도 29의 (b)에 있어서, LPF(2002b)는 인덕터 (L271 및 L272)와 캐퍼시터(C271)와 캐퍼시터(F271a 내지 F273a)를 포함한다. 한편, 인덕터(L271 및 L272)와 캐퍼시터(C271)는 도 28에 도시된 바와 같으며, 캐퍼시터(F271a 내지 F273a)는 도 28에 도시된 FET(F271 내지 F273)에 대응하는 캐퍼시터이며, 단자(2006 및 2008)는 도 27에 도시된 것과 동일하다. 여기서 캐퍼시터 (F271a), 인덕터(L271 및 L272) 및 캐퍼시터(F272a)는 단자(2006) 및 단자(2008)의 사이에 순서대로 직렬 접속되어 있다. 또한, 인덕터(L271 및 L272)의 접속점에는 캐퍼시터(C271)가 접속되고 있으며, 기타 단자는 캐퍼시터(F273a)에 접속되어 있다. 일단이 캐퍼시터(C271)에 접속되어 있는 캐퍼시터(F273a)의 타단은 접지되어 있다. LPF(2002b)의 리액턴스부는 인덕터(L271 및 L272)와 캐퍼시터(F271a 및 F272a)로 구성되고, 서셉턴스부는 캐퍼시터(C271)와 캐퍼시터(F273a)로 구성된다.

다음으로, 도 29의 (a)에 도시된 LPF(2002a)와 도 29의 (b)에 도시된 LPF(2002b)를 비교한다. LPF(2002b)의 리액턴스부는 LPF(2002a)의 리액턴스부에 FET(F271 및 F272)에 대응하는 캐퍼시터(F271a 및 F272a)를 더한 것이다. 또한, LPF(2002b)의 서셉턴스부는 LPF(2002a)의 서셉턴스부에 FET(F273)에 대응하는 캐퍼시터(F273a)를 더한 것이다. 따라서 LPF(2002a)와 LPF(2002b)의 규격화 리액턴스 및 규격화 서셉턴스는 상이하다. 상기 규격화 리액턴스 및 규격화 서셉턴스가 다른 두 상태를 FET의 스위칭 동작에 의해 조성함으로써 두 개의 다른 LPF(2002)의 이상량을 얻을 수 있다. 도시하지는 않았으나, 도 27에 도시된 HPF(2003)에도 FET가 포함되고, LPF (2002)와 같이 상기 FET의 스위칭 동작에 의해 상이한 두 개의 이상량을 얻고 있다. 이상기(2000)의 이상량은 LPF(2002)의 이상량과 HPF(2003)의 이상량에 의해 결정되므로, 이상기(2000) 전체로서도 FET의 스위칭 동작에 의해 상이한 이상량을 얻을 수 있다. 예컨대, 특허문헌 2의 실시예 1에는 LPF(2002)에 의해 얻을 수 있는 두 개의 이상량을 ­67.5°및 ­22.5°라고 하고 HPF(2003)에 의해 얻어지는 두 개의 이상량을 22.5°및 67.5°가 되도록 구성 소자를 설계하면, 하나의 이상기(2000)로 45°와 90°의 절환을 실현할 수 있다는 것이 기술되어 있다. 그러나, 전술한 이상기(2000)로 얻는 이상량은 이산적이며, 연속적으로 이상량을 변화시킬 수는 없다.

또한, 특개평 7-99425호 공보(특허문헌2)의 실시예 2에는 도 30에 도시된 것 같은 이상기가 공개되어 있다. 도 30에 도시된 이상기(3000)는 입력 단자(3003)와 출력 단자(3004)에 각각 접속되어 있는 LPF(3001)와 HPF(3002)가 포함되어 있다. 즉, LPF(3001)와 HPF(3002)는 서로 병렬로 되어 있다.

LPF(3001)는 인덕터(L291 및 L292)와 가변용량소자(C291 내지 C293)를 포함한다. 가변용량소자(C291), 인덕터(L291 및 L292), 가변용량소자(C292)는 입력 단자 (3003) 및 출력 단자(3004) 사이에 순서대로 직렬 접속되어 있다. 또한, 가변 용량소자(C293)는 인덕터(L291) 및 인덕터(L292)의 접속점에 접속되고 있으며 타단은 접지되어 있다.

HPF(3002)는 인덕터(L293)와 가변용량소자(C294 내지 C296)를 포함한다. 가변용량소자(C294 및 C295)는 입력 단자(3003) 및 출력 단자(3004)의 사이에, 순서대로 직렬 접속되어 있다. 또한, 인덕터(L293)는 가변용량소자(C294) 및 가변용량소자(C295)의 접속점에 접속되어 있고, 타단은 가변용량소자(C296)에 접속되어 있다. 일단이 인덕터(L293)에 접속되어 있는 가변용량소자(C296)의 타단은 접지되어 있다.

도 30에 도시된 이상기(3000)의 동작 원리를 도 31을 이용하여 설명한다. 도 31에서, 이상량을 원의 중심각으로 나타내고, 신호 성분을 원의 중심에서 원주방향으로 늘린 벡터로 나타내는 것으로 한다. 도 31에 있어서, 신호 성분(3010)은 LPF (3001)의 통과 이상량을 -45°로 했을 때 LPF(3001)을 통과하는 신호 성분을 나타내고, 신호 성분(3011)은 HPF(3002)를 통과하는 이상량을 45°라고 했을 때 HPF( 3002)를 통과하는 신호 성분을 나타낸다. 도 31에서 이상기(3000)를 통과하는 이상량 θ는 신호 성분(3010)과 신호 성분(3011)의 벡터 합성에 의해 얻을 수 있음을 나타내고 있다. 즉, LPF(3001) 및 HPF(3002)의 각 이상량에 대해서는 변화시키지 않고 이들의 입출력 임피던스를 변화시켜, 벡터 합성에 의해 이상기(3000)의 통과 위상량 θ가 결정된다. 또한, 이상기(3000)의 입출력 임피던스를 50Ω에서부터 변화되지 않도록 하기 위해, LPF(3001) 및 HPF(3002)의 입출력 임피던스를 조정하고 있다. 이와 같은 동작 원리에 의해, LPF(3001) 및 HPF(3002)의 이상량 및 신호 성분(3010 및 3011)에 의해 결정되는 특정한 범위에 있어서, 원하는 이상량을 얻을 수 있다. 이에 대해서는 상세하게 후술한다.

또한, 특개평 11-168354호 공보(특허문헌3)에는 다음과 같은 이상기가 공개되어 있다. 즉, 두 개의 FET의 드레인과 소스 간에 각각 인덕터 또는 캐퍼시터를 접속하고, 상기 FET의 게이트에 ON 전압을 인가했을 때, 상기 FET의 드레인으로부터 입력된 신호를 그대로 FET의 소스에서 출력한다. 한편, 상기 FET의 게이트에 핀치 오프(pinch-off) 전압을 인가한 경우, FET가 OFF 상태가 되고 전기 입력 신호는 상기 인덕터 또는 캐퍼시터를 통과하도록 구성되어 있다. 특허문헌 3에 기술된 이상기는 두 FET의 ON 또는 OFF 상태를 조합함으로써, 통과 위상을 네 가지로 변화시킨다. 다만, 상기 변화는 이산적이며, 연속적으로 이상량을 변화시키는 것은 아니다.

또한, 특개 2000-315902호 공보(특허문헌4)에는 아래와 같은 이상기가 공개되어 있다. 즉, 제1의 세라믹 기판 위에 형성된 고주파 신호용의 도체선로와, 제2의 세라믹 기판 위에 형성되어 그라운드면이 되는 금속막과, 도체선로와 전기 금속막을 대향시킨 상태로 상기 양 기판 사이에 배치되는 수지와 이 수지 속에 분산된 액정으로 구성되는 액정-수지 복합체를 구비한 것이다. 특허문헌 4에 기술된 이상기는 액정-수지 복합체의 유전율을 제어전압에 의해 변화시켜 이상량을 변화시키지만, 제어전압이 높은 단점이 있다.

또한, 미국 특허 제4837532호 공보(특허문헌 5)에는 도 32에 도시된 이상기가 공개되어 있다. 상기 미국 특허의 이상기(4000)는 직렬로 접속된 두 개의 인덕터와 상기 인덕터의 접속점에 한 끝이 접속되고 타단이 접지된 가변용량소자로 이루어지는 단위 엘레멘트를 복수 직렬로 접속함으로써 구성된다. 즉, 도 32에 도시된 바와 같이, 입력 단자(Qo)에 접속되는 단위 엘레멘트인 섹션(S-1)과, 접속점(Q1)에서 섹션(S-1)에 접속되는 섹션(S-2)와, …, 도시되지 않은 섹션[S-(n-1)]에 접속되고 또한 출력 단자(Ｑｎ)에 접속되는 섹션(S-n)가 포함된다. 단위 엘레멘트인 첫번째 단의 섹션(S-1)에서는, 입력 단자(Qo)와 접속점(Q1) 사이에 인덕터(L1a) 및 인덕터(L1b)가 직렬로 접속되고, 가변용량소자(C1)는 인덕터(L1a) 및 인덕터(L1b)의 접속점에 접속되며 타단은 접지되어 있다. 전술한 바와 같이, 단위 엘레멘트인 두번째 단의 섹션(S-2)에서는 접속점(Q1) 및 접속점(Q2) 사이에 인덕터(L2a 및 L2b)가 직렬로 접속되고, 가변용량소자(C2)는 인덕터(L2a) 및 인덕터(L2b)의 접속점에 접속되며 타단은 접지되어 있다. 단위 엘레멘트인 최종단의 섹션(S-n)에서는 도시되지 않은 접속점(Qn-1)과 출력단자(Ｑｎ) 사이에 인덕터(Ｌｎａ 및 Ｌｎｂ)가 직렬로 접속되고, 가변용량소자(Ｃｎ)는 인덕터(Ｌｎａ) 및 인덕터(Ｌｎｂ)의 접속점에 접속되며 타단은 접지되어 있다. 이상기(4000)는 다시 바이어스용 인덕터 (L311)와 바이어스용 캐퍼시터(C311)를 포함하고, 출력 단자(Ｑｎ)와 그라운드의 사이에 바이어스용 인덕터(L311)와 바이어스용 캐퍼시터(C311)가 직렬로 접속되어 있고, 바이어스용 인덕터(L311)와 바이어스용 캐퍼시터(C311)의 접속점이 바이어스 전압 입력단자(4003)가 되어 있다.

보다 구체적으로는, 각 인덕터(Ｌia 및 Ｌib, i는 1 내지 n의 정수)의 인덕턴스는 동등하고, 각각 L/2로 표시된다. 각 가변용량소자(Ｃｉ)의 캐퍼시턴스는 동등하게 조정되고, C로 표시된다. 이때, 이상기(4000)의 특성 임피던스 Z0는 수학식 1의 (1)식으로 표현된다. 즉, 특성 임피던스 Z0는 가변용량소자(Ｃｉ)의 캐퍼시턴스(C)의 함수로 되어 있다. 단, 제곱근 속의 분모만이 변동하기 때문에 특성 임피던스는 변화한다.

특성 임피던스의 변화는 임피던스의 부정합(mismatch)를 유발하고 반사에 의한 이상기의 통과 손실로 연결되므로, 없는 편이 바람직하다. 특허문헌 5에서, 단위 엘레멘트 일단으로 이상기(4000)를 구성할 경우는, 가변용량소자(C1)의 정전용량을 크게 변화시키지 않으면 안되기 때문에 특성 임피던스가 크게 변동하고, 이로 인하여 임피던스의 미스매치가 커지지만, 다단화함으로 인하여 각 단위 엘레멘트에 있어서의 가변용량소자(Ｃｉ)의 정전용량의 조정 값을 작게 할 수 있기 때문에 임피던스의 미스매치를 억제할 수 있음을 개시하고 있다. 이상적으로는 단수를 무한대 가까이 하면 통과 손실은 제로에 가까이 되지만, 현실적으로는 단수는 유한하므로 통과 손실은 어느 정도 존재한다. 따라서 전송 효율은 나빠진다.

한편, 도 1에 도시된 바와 같은 안테나 어플리케이션이 현재 존재한다. 도 1에 도시된 안테나 어플리케이션은 예컨대 스마트 안테나이며, 반도체 기판(14) 상에 형성되는 어레이 안테나 블록(11), 밀리파 회로블록(12) 및 논리회로 블록(13)으로 구성되어 있다. 어레이 안테나 블록(11)은 복수의 안테나(11a)를 포함한다. 개개의 안테나(11a)의 구성이 도 2에 도시되어 있다. 안테나(11a)는 수신부(21)와 감쇠기 (A21)와 이상기(S21)가 순서대로 직렬 접속되어 있다. 수신부(21)로 수신된 신호는 감쇠기(A21)로 감쇠되어, 이상기(S21)에 의해 이상량을 조절하고, 도 1에 도시된 밀리파 회로 블록(12) 내의 신호 합성부(22)로 출력된다. 신호 합성부(22)는 어레이 안테나 블록(11) 위의 모든 안테나의 입력신호를 합성하고, 예를 들면 밀리파 회로 블록(12) 내의 도시하지 않는 복조기에 신호를 출력한다.

도 1에 도시된 안테나 어플리케이션에서는 저전압구동, 연속이상변화, 고속이상변화라는 조건이 요구되고 있으나, 위에 기술한 특허문헌 1 내지 4에 기술된 이상기가 이 모든 조건을 만족시킬 수 있는 것은 존재하지 않는다. 특허문헌 5의 이상기(4000)는 저전압구동, 연속이상변화, 고속이상변화를 실현하고 있으나, 위에서도 기술한 것처럼 이상량의 변화에게 따르는 특성 임피던스의 변화에 의해 전송 효율이 악화한다.

전술한 바와 같이, 본발명의 목적은 저전압구동, 연속이상 변화 및 고속이상 변화라는 조건을 충족하고, 또한 전송 효율이 좋은 이상기를 제공하는 데 있다.

본 발명의 또 다른 목적은 저전압구동, 연속이상변화 및 고속이상변화라는 조건을 충족하고, 임피던스 매칭을 가능하게 하는 신규한 구성의 이상기를 제공하는 데 있다.

도 1은 본 발명의 이상기가 실장되는 안테나 어플리케이션의 예시도.

도 2는 안테나 어플리케이션에 포함되는 안테나의 구성도.

도 3은 본 발명의 착상을 설명하기 위한 회로도.

도 4a 내지 도 4d는 본 발명의 착상을 설명하기 위한 회로도.

도 5는 본 발명의 기본개념을 설명하기 위한 회로도.

도 6은 본 발명의 기본개념을 설명하기 위한 회로를 나타내는 그림이다.

도 7은 본 발명의 제1의 실시의 형태에 따른 이상기의 구성도.

도 8은 본 발명의 제1의 실시의 형태에 따른 이상기의 제어를 설명하기 위한 그래프.

도 9는 본 발명의 제1의 실시의 형태에 따른 이상기와 종래의 이상기의 통과량을 비교한 그래프.

도 10은 본 발명의 제1의 실시의 형태에 따른 이상기와 종래의 이상기의 리턴 로스(return loss)를 비교한 그래프.

도 11은 본 발명의 제1의 실시의 형태에 따른 이상기와 종래의 이상기의 이상특성을 비교한 그래프.

도 12는 본 발명의 제2의 실시의 형태에 따른 이상기의 구성도.

도 13은 본 발명의 제2의 실시의 형태에 따른 이상기의 제어를 설명하기 위한 그래프.

도 14는 본 발명의 제2의 실시의 형태에 따른 정수 k의 설계 사상을 설명하기 위한 그래프.

도 15는 본 발명의 제2의 실시의 형태에 따른 정수 k의 설계 사상을 설명하기 위한 그래프.

도 16은 본 발명의 제2의 실시의 형태에 따른 이상기와 대비되는 이상기의 구성도.

도 17은 본 발명의 제2의 실시의 형태에 따른 이상기, 및 이와 대비되는 이상기의 이상특성을 비교한 그래프.

도 18은 본 발명의 제2의 실시의 형태에 따른 이상기, 및 이와 대비되는 이상기의 통과량을 비교한 그래프.

도 19는 본 발명의 제3의 실시의 형태에 따른 이상기의 구성도.

도 20은 본 발명의 제3의 실시의 형태에 따른 이상기의 제어를 설명하기 위한 그래프.

도 21은 본 발명의 제3의 실시의 형태에 따른 회로정수의 결정에 관한 설계사상을 설명하기 위한 도면.

도 22는 본 발명의 제3의 실시의 형태에 따른 회로정수의 결정에 관한 설계사상을 설명하기 위한 그래프.

도 23은 본 발명의 제4의 실시의 형태에 따른 이상기의 실장을 예시한 구성도.

도 24는 본 발명의 제4의 실시의 형태에 따른 이상기의 회로 구성도.

도 25는 본 발명의 제5의 실시의 형태에 따른 이상기의 실장을 예시한 구성도.

도 26은 본 발명의 제5의 실시의 형태에 따른 이상기의 회로 구성도.

도 27은 종래 기술에 따른 이상기의 구성도.

도 28은 종래 기술에 따른 이상기의 일부에 대한 구성도.

도 29a 및 도 29b는 종래의 이상기의 동작원리를 설명하기 위한 도면.

도 30은 종래 기술에 따른 이상기의 구성도.

도 31은 종래 기술에 따른 이상기의 동작원리를 설명하기 위한 도면.

도 32은 종래 기술에 따른 이상기의 구성도.

<도면의 주요 부분에 대한 부호의 설명>

70 : 이상기 71 : 입력 단자

72 : 출력단자 73 : 제어부

C71 내지 C78, Cv71 내지 Cv77 : 가변캐퍼시터

L71 내지 L78 : 인덕터

V71 내지 Ｖ73　: 제어 신호선

본발명의 제1의 측면에 따른 이상기는, 제1의 가변용량소자를 포함하는 리액턴스부와 상기 리액턴스부에 직렬로 접속되고 또한 제2의 가변용량소자를 포함하는 서셉턴스부를 포함하는 이상부와, 제1의 가변용량소자 및 제2의 가변용량소자의 정전용량을 연속적으로 변화시키는 제어신호를 이상부에 출력하는 제어부를 구비한다. 리액턴스부와 서셉턴스부의 양쪽에 포함되는 가변용량소자를 연속 변화시키면 이상량의 연속 변화도 가능하게 된다. 또한, 이들의 소자는 반도체 위에 형성할 수 있으며, 저전압 구동 및 고속 응답성도 실현된다. 또한, 2개의 가변용량소자를 조정함으로써, 임피던스의 변화를 억제하는 것도 가능해 진다. 즉, 전송 효율을 향상시킬 수 있게 된다.

한편, 상기제어부는 임퍼던스(Z0), 즉

(X는 리액턴스부의 리액턴스, B는 서셉턴스부의 서셉턴스)

를 일정하게 유지한다는 조건을 더욱 충족할 수 있도록 제어신호를 출력하록 할 수 있다. 임피던스(Z0)를 일정하게 유지함으로써, 통과 손실을 한없이 제로에 가까이 할 수 있다.

또한 상기제어부는 제1의 가변용량소자 및 제2의 가변용량소자를 동시에 제어할 수 있도록 할 수 있다.

본 발명의 제2의 측면에 따른 이상기는, 제1의 가변용량소자를 포함하는 리액턴스부와 상기 리액턴스부에 직렬로 접속되고 또한 제2의 가변용량소자를 포함하는 서셉턴스부를 포함하는 이상부와, 제어신호를 이상부에 출력하는 제어부를 구비하고, 이상부가 복수직렬로 접속된다. 리액턴스부와 서셉턴스부의 양쪽에 포함되는 가변용량소자를 연속적으로 변화시키면 이상량의 연속 변화도 가능하게 된다. 또한, 이들 소자는 반도체 위에 형성할 수 있고, 저전압 구동 및 고속 응답성도 실현된다. 더욱이, 두 개의 가변용량소자를 제어함으로써 임피던스의 변화를 억제할 수도 있게 된다. 즉, 전송효율을 향상시킬 수 있게 된다. 또한 이상부의 다단화에 의해 각 이상부의 제어에 대한 부담이 저감된다.

한편, 상기 제어부는 특성 임피던스(Z0), 즉

(X는 리액턴스부의 리액턴스, B은 서셉턴스부의 서셉턴스)

를 일정하게 유지할 수 있도록 제어신호를 출력할 수 있다.

또한, 상기 제어부는 제1의 가변용량소자 및 제2의 가변용량소자를 동시에 제어 가능하도록 할 수 있다.

본 발명의 제3 측면에 따른 이상기는, 제1의 가변용량소자를 포함하는 리액턴스부와 상기 리액턴스부에 직렬로 접속되고 또한 제2의 가변용량소자를 포함하는 서셉턴스부를 포함하는 이상부와, 제어신호를 이상부에 출력하는 제어부를 구비하고, 상기 제어부는 제1의 가변용량소자에 대한 제1의 제어신호와, 제2의 가변용량소자에 대한 제1의 제어신호와 독립된 제2의 제어신호를 출력한다. 리액턴스부와 서셉턴스부의 양쪽에 포함되는 가변용량소자를 연속 변화시키면 이상량의 연속 변화도 가능하게 된다. 또한, 이들의 소자는 반도체기판 위에 형성할 수 있고, 저전압 구동 및 고속 응답성도 실현된다. 또한, 2 개의 가변용량소자를 상기 제1 및 제2의 제어신호에 의해 조정함으로써, 임피던스의 변화를 억제할 수 있다. 즉, 전송 효율을 향상시킬 수 있도록 된다.

한편, 상기 제어부는 임피던스(Z0), 즉

(X는 리액턴스부의 리액턴스, B은 서셉턴스부의 서셉턴스)

를 일정하게 유지할 수 있도록 제어신호를 출력할 수 있다.

본 발명의 제4 측면에 따른 이상기는, 제1의 가변용량소자를 포함하는 리액턴스부와 상기 리액턴스부에 직렬로 접속되고 또한 제2의 가변용량소자를 포함하는 서셉턴스부를 포함하는 이상부와, 제어신호를 이상부에 출력하는 제어부를 구비하고, 제1의 가변용량소자 및 제2의 가변용량소자가 소정의 용량비로 구성되며, 제어신호가 제1의 가변용량소자 및 제2의 가변용량소자에 대하여 공통이다. 리액턴스부와 서셉턴스부의 양쪽에 포함되는 가변용량소자를 연속 변화시키면 이상량의 연속 변화도 가능하게 된다. 또한, 이들 소자는 반도체기판 위에 형성할 수 있어, 저전압구동 및 고속응답성도 실현된다. 더욱이, 제1의 가변용량소자 및 제2의 가변용량소자를 소정의 용량비로 구성함으로써 각각에 대하여 공통의 제어신호를 사용할 수 있어, 이상기 전체의 제어가 용이해진다. 두 개의 가변용량소자를 제어신호에 의해 조정함으로써, 임피던스의 변화를 억제할 수도 있게 된다. 즉, 전송효율을 향상시킬 수 있게 된다.

한편, 상기 제어부는 임피던스(Z0), 즉

(X는 리액턴스부의 리액턴스, B은 서셉턴스부의 서셉턴스)

를 일정하게 유지할 수 있도록 제어신호를 출력하게 구성할 수 있다. 또한, 상기 소정의 용량비는 제1의 가변용량소자 및 제2의 가변용량소자의 면적비에 의해 정해지도록 할 수 있다.

또한, 본 발명의 제1 내지 제4 측면에 따른 이상기에 있어서, 상기 제어부는 제1의 가변용량소자 및 제2의 가변용량소자의 정전용량을 동일 방향으로 변화시킬 수 있도록 제어할 수 있다.

또한, 본 발명의 제1 내지 제3 측면에 따른 이상기에 있어서, 상기 제어부는 제2의 가변용량소자의 정전용량을 증가시킬 경우, 제1의 가변용량소자의 정전용량도 증가시킨다는 조건을 한층 더 충족시킬 수 있는 제어신호를 출력하도록 할 수 있다. 이러한 제어를 통해 얻어지는 바에 의해, 임피던스 매칭이 가능한 경우도 있다.

또한, 본 발명의 제1 내지 제4 측면에 따른 이상기에 있어서, 상기 제어부는 이상기의 통과 이상량을 증대시킬 경우에 제1의 가변용량소자 및 제2의 가변용량소자의 정전용량을 동시에 증가시킨다는 조건을 더 충족시킬 수 있는 제어신호를 출력하도록 할 수 있다. 이러한 제어를 통하여 임피던스 매칭이 가능하게 되어, 원하는 이상량을 실현할 수 있게 될 경우도 있다.

[발명의 착상]

특허문헌 5에서 기술한 이상기(4000)는 서셉턴스부만을 변화시키고 있어 특성 임피던스가 변화한다는 문제가 있었다. 여기에서 리액턴스부에도 가변소자를 쓰는 것을 검토한다. 이것을 식으로 나타내면 수학식 6[또는 (2)식]과 같이 된다.

여기에서, L은 리액턴스부의 리액턴스, C는 서셉턴스부의 서셉턴스, 화살표는 가변소자임을 나타낸다. 이와 같이, 특성 임피던스(Z0)를 결정하는 식의 평방근 속의 분모에는 가변용량소자의 정전용량이, 분자에는 가변 인덕턴스가 나타나므로, 가변용량소자에 의한 정전용량 및 가변 인덕턴스 소자에 의해 인덕턴스를 조정하여 특성 임피던스(Z0)를 일정 값으로 유지하는 것을 고려한다.

전술한 착상을 근거로 도 3에 이상기의 회로도가 도시되어 있다. 도 3에 도시된 이상기는 각각 리액턴스부를 구성하는 가변인덕터(L31 내지 L35)와, 각기 서셉턴스부를 구성하는 가변캐퍼시터(C31 내지 C34)가 포함되어 있다. 가변인덕터( L31, L32, L33, L34 및 L35)는 입력단자(31) 및 출력단자(32) 사이에 순서대로 직렬 접속되어 있다. 또한, 가변인덕터(L31) 및 가변인덕터(L32)의 접속점에는 가변캐퍼시터(C31)의 일단이 접속되고 있으며, 가변캐퍼시터(C31)의 타단은 접지되어 있다. 또한, 가변인덕터(L32) 및 가변인덕터(L33)의 접속점에는 가변캐퍼시터( C32)의 일단이 접속되어 있으며, 가변캐퍼시터(C32)의 타단은 접지되어 있다. 또한, 가변인덕터(L33) 및 가변인덕터(L34)의 접속점에는 가변캐퍼시터(C33)의 일단이 접속되어 있고, 가변캐퍼시터(C33)의 타단은 접지되어 있다. 또한, 가변인덕터 (L34) 및 가변인덕터(L35)의 접속점에는 가변캐퍼시터(C34)의 일단이 접속되어 있고, 가변캐퍼시터(C34)의 타단은 접지되어 있다. 도 3에 도시된 이상기의 단수(여기서는 서셉턴스부의 상당하는 수임)는 4 단으로 되어 있으나, 이는 하나의 예이며 별도의 단수라도 무방하다. 도 3에 도시된 이상기는 리액턴스부와 서셉턴스부의 양쪽에 가변소자가 존재하므로, 상기 (2)식을 만족시키도록 리액턴스부와 서셉턴스부를 제어하면, 특성 임피던스를 변화시키지 않고 이상량을 변화시킬 수 있다. 그러나, 현실적으로는 가변인덕터는 기계적인 동작이 필요하게 되는 소자로서 밖에 실현되지 않고 있음으로 인하여, 도 1에 도시된 안테나 어플리캐이션에서는 사용할 수 없다.

그런데, 본 발명에서는 도 4의 (a) 내지 (d)에 도시된 원리를 이용한다. 도 4의 (a) 내지 (d)에서는 가변인덕터가 인덕턴스량 고정의 인덕터와 가변캐퍼시터를 치환할 수 있음을 설명한다. 먼저 도 4의 (a)에는, 인덕턴스(L41)의 인덕터(L41)가 나타나 있다. 특정 주파수에 있어서, 도 4의 (a)의 인덕터(L41)는 도 4의 (b)에 도시된 등가회로로 표현할 수 있다. 즉, 도 4의 (b)에서, 인덕터(L42) 및 캐퍼시터 (C41)가 순서대로 직렬 접속되어 있다.

도 4의 (c)는 도 4 (a)의 인덕터를 가변인덕터로 치환한 것이다. 즉, 도 4의 (c)에는, 가변인덕터(L43)가 도시되어 있다. 도 4의 (a) 및 (b)에서 기술한 관계처럼 특정 주파수에 있어서는 도 4 (c)의 가변인덕터는 도4의 (d)에 도시된 등가회로로 표현할 수 있다. 즉, 도 4의 (d)에서, 인덕터(L44) 및 가변캐퍼시터(C42)가 이 순서대로 직렬 접속되어 있다.

이 때, 도 4의 (a) 및 (b)가 등가라고 하면 수학식 7의 (3)식이 성립하며, 도 4의 (c) 및 도 4의 (d)가 등가라고 하면 이하에 보이는 수학식 7의 (4)식이 성립한다.

여기에서, C41은 캐퍼시터(C41)의 캐퍼시턴스, C42는 캐퍼시터(C42)의 캐퍼시턴스, L41은 인덕터(L41)의 인덕턴스, L42는 인덕터(L42)의 인덕턴스, L43은 인덕터(L43)의 인덕턴스, L44는 인덕터(L44)의 인덕턴스, ω는 특정한 주파수에 있어서의 각 주파수, 화살표는 가변소자인 정전용량 또는 인덕턴스를 나타낸다.

전술한 바와 같이, 특정 주파수에 있어서 가변인덕터는 고정 인덕터와 가변캐퍼시터로 치환할 수 있다. 이 원리를 이용하면 모든 소자를 반도체 기판에 형성할 수 있기 때문에 고속 응답성 및 저전압 구동이 가능해 짐과 동시에, 임피던스 매칭을 도모하는 것도 가능하다. 즉, 전송효율을 향상시킬 수 있다.

[발명의 기본개념]

다음으로, 전술한 본 발명의 착상을 토대로 본 발명의 기본 개념을 설명한다. 도 5에 본 발명의 기본 개념과 관련한 이상기의 회로도가 도시되어 있다. 도 5에 도시된 바와 같이, 본 발명에 따른 이상기는 단위 엘레멘트를 복수 직렬로 접속함에 의해 구성된다. 즉, 일점쇄선(一點鎖線)으로 둘러싸인 단위 엘레멘트(a), 단위 엘레멘트(b), …, 단위 엘레멘트(n, n은 자연수)가 입력단자(51)와 출력단자 (52)의 사이에 그 순서대로 직렬 접속되어 있다.

또한, 단위 엘레멘트(a)에는 가변캐퍼시터(C51a, C52a 및 Ｃｖ51a)와 인덕터(L51a 및 L52a)가 포함된다. 여기에서, 가변캐퍼시터(C51a), 인덕터(L51a), 가변캐퍼시터(C52a) 및 인덕터(L52a)는 리액턴스부를 구성하고, 입력 단자(51)와 단위 엘레멘트(b)의 사이에 그 순서대로 직렬 접속되어 있다. 또한, 인덕터(L51a) 및 가변캐퍼시터(C52a)의 접속점에는 가변캐퍼시터(Ｃｖ51a)의 일단이 접속되어 있고, 가변캐퍼시터(Ｃｖ51a)의 타단은 접지되어 있다. 가변캐퍼시터(Ｃｖ51a)는 서셉턴스부를 구성한다. 이와 같이 단위 엘레멘트(b)에는 가변캐퍼시터(C5lb, C52b 및 Ｃｖ5lb)와 인덕터(L5lb 및 L52b)가 포함된다. 여기에서, 가변캐퍼시터(C5lb), 인덕터(L5lb), 가변캐퍼시터(C52b) 및 인덕터(L52b)는 리액턴스부를 구성하고, 단위 엘레멘트(a)와 도시하지 않는 단위 엘레멘트(c)의 사이에 그 순서대로 직렬 접속되어 있다. 또한, 인덕터(L5lb) 및 가변캐퍼시터(C52b)의 접속점에는 가변캐퍼시터(Cv5lb)의 일단이 접속되어 있고, 가변캐퍼시터(Cv5lb)의 타단은 접지되어 있다. 가변캐퍼시터(Cv5lb)는 서셉턴스부를 구성한다. 이하 동일하게 반복하여, 단위 엘레멘트(n)에는 가변캐퍼시터(C51n, C52n 및 Cv51n)와, 인덕터(L51n 및 L52n)가 포함된다. 여기에서, 가변캐퍼시터(C51n), 인덕터(L51n), 가변캐퍼시터(C52n) 및 인덕터(L52n)는 리액턴스부를 구성하고, 도시하지 않는 단위 엘레멘트(n-1)와 출력 단자(52)의 사이에 그 순서대로 직렬로 접속되어 있다. 또한, 인덕터(L51n) 및 가변캐퍼시터(C52n)의 접속점에는 가변캐퍼시터(Cv51n)의 일단이 접속되어 있고, 가변캐퍼시터(Cv51n)의 타단은 접지되어 있다. 가변캐퍼시터(Cv51n)는 서셉턴스부를 구성한다.

도 5에 있어서, 가변캐퍼시터(C51a, C52a, C5lb, C52b,…, C51n 및 C52n)는 모두 동일한 가변용량소자이며, 그 캐퍼시턴스의 가변영역도 모두 동일하다. 또한, 인덕터(L51a, L52a, L5lb, L52b,…, L51n 및 L52n)의 인덕턴스는 모두 동일하다. 또한, 가변캐퍼시터[Cv51a, Ｃｖ5lb,…Cv51(n-1) 및 Cv51n]는 모두 동일한 가변용량소자이며, 이의 캐퍼시턴스의 가변영역은 모두 동일하다.

도 5에 도시된 바와 같은 이상기에 있어서, θ를 이상량, B를 서셉턴스부의 서셉턴스, X를 리액턴스부의 리액턴스, Z0을 임피던스라고 하면, 이상량 θ의 결정조건은 수학식 8의 (5)식, 임피던스 매칭의 조건은 수학식 8의 (6)식과 같이 표현된다.

수학식 8의 (5)식 및 (6)식에 있어서 X 및 B는 아래와 같이 나타난다.

X=2(jωL+1/jωC)

B=ωＣｖ

그런데 L은 인덕터(L51a, L52a, L5lb, L52b,…, L51n 또는 L52n)의 인덕턴스이며, C는 가변캐퍼시터(C51a, C52a, C5lb, C52b,…C51n 또는 C52n)의 캐퍼시턴스, Cv는 가변캐퍼시터[Cv1a, Cv5lb,…Cv51(n-1) 또는 Cv51n]의 캐퍼시턴스이다.

본 발명에 있어서는, 이러한 두 개의 조건을 충족시키도록 B 및 X를 변화시키면 된다. 즉, C 및 Cv를 조정할 필요가 있다. 그렇게 하면, 임피던스의 매칭이 되어 전송 효율이 좋아진다.

여기에서, 도 5의 점선으로 둘러쌓인 회로(53)에 착안해 본다. 회로(53)에는 가변캐퍼시턴스(C52a), 인덕터(L52a), 가변캐퍼시터(C5lb) 및 인덕터(L5lb)가 그 순서대로 직렬로 접속되어 있다. 따라서, 실제의 회로에 있어서는 가변캐퍼시터(C52a 및 C5lb)를 직렬로 접속한 것과 등가인 가변캐퍼시터로 정리해도 무방하다. 이와 동일한 방법으로, 인덕터(L52a 및 L5lb)는 실제 회로에 있어서 인덕터(L52a 및 L5lb)를 직렬로 접속한 것과 등가인 인덕턴스를 갖는 인덕터로 정리해도 무방하다. 이렇게 함으로써, 회로내의 부품수를 줄일 수 있고, 이상기를 보다 소형이면서 또한 저렴하게 형성할 수 있다. 이러한 부품수의 삭감은 단위 엘레멘트(a)와 단위 엘레멘트(b)에 걸친 회로(53)뿐만 아니라 다른 부분에서도 적용이 가능하다. 즉, 단위 엘레멘트(b)와 도시하지 않는 단위 엘레멘트(c)에 걸친 회로에서도 가능하고, 도시하지 않는 단위 엘레멘트(n-1)와 단위 엘레멘트(n)에 걸친 회로에도 가능하다.

도 6은 도 5에 있어서 이상기 부품수를 최대한 삭감했을 경우의 회로를 도시한 것이다. 도 5에 도시된 이상기와 도 6에 도시된 이상기는 등가이다. 도 6 에 도시된 이상기는 가변캐퍼시터(C51a, C62,…, C52n)와, 가변캐퍼시터(Cv51a, Cv5lb,…, Cv51n)와, 인덕터(L51a, L62,…, L52n)를 포함한다.

가변캐퍼시터(51a 및 C52n)와, 가변캐퍼시터(Cv51a, Cv5lb,…, Cv51n)와, 인덕터(L51a 및 L52n)는 도 5에 도시한 것과 같다. 점선 부분으로 도시된 회로(63)는 도 5에 있어서의 회로(53)의 등가회로다. 회로(63)에는 가변캐퍼시터(C52a 및 C5lb)가 직렬로 접속된 것과 동등한 가변캐퍼시터(C62)와, 인덕터(L52a) 및 인덕터(L5lb)가 직렬로 접속된 것과 동등한 인덕터(L62)가 직렬로 접속되어 있다. 여기에서, 가변캐퍼시터(C51a)와 인덕터(L51a)에 의해 리엑턴스부가 구성되고, 가변캐퍼시터(Cv51a)에 의해 서셉턴스부가 구성되고, 이들은 직렬로 접속된다. 또한 가변캐퍼시터(C62)와 인덕터(L62)에 의해 리액턴스부가 구성되고, 가변캐퍼시터 (Cv5lb)에 의해 서셉턴스부가 구성되며, 이들은 직렬로 접속된다. 전술한 리액턴스부와 서셉턴스부는 직렬로 접속된다.

한편, 도 6에 보이는 이상기에서는, 다음의 두 식이 성립한다.

X=jωL+1/ (jωC)

B=ωCv

여기에서, X는 리액턴스부의 리액턴스, B는 서셉턴스부의 서셉턴스, ω는 각주파수, L은 인덕터(L62)의 인덕턴스, C는 가변캐퍼시터(C62)의 캐퍼시턴스, Cv는 캐퍼시터(Cv51a 내지 Cv51n) 중 어느 하나의 캐퍼시턴스이다.

도 6에 도시된 바와 같은 이상기에 있어서도, 수학식 8의 (5)식 및 (6)식으로 표현된 조건을 만족하도록 B 및 X를 변화하면 된다. 즉, C 및 Cv를 조정할 필요가 있다. 그렇게 하면, 임피던스 매칭이 되어 전송효율이 좋아진다.

[선행 기술과의 차이]

종래 기술에서 살펴본 각 이상기와 본 발명은 발명의 착상 및 기본개념에서 서술한 사항에 있어서 큰 차이가 있다. 그러면서도, 종래의 이상기에는 본 발명에 따른 이상기와 회로의 일부가 공통되는 것이 존재한다. 따라서, 당업자가 종래의 이상기 회로를 조합시킬 수 있다고 하면 이들로부터 본 발명에 생각이 미칠지도 모른다. 예컨대, 특허문헌 2의 실시예 2에 관련되는 이상기의 회로와 특허문헌 5에 관련되는 이상기의 회로와의 조합을 들 수 있다. 그러나, 상기 두 개의 이상기 회로를 조합시키는 것 자체에 필연성은 전혀 없고, 조합시키는 것 자체에 곤란성이 있다. 이하, 그 이유에 대해서 상세하게 기술한다.

우선, 리액턴스부 및 서셉턴스부에 가변캐퍼시터가 포함되는 점에서 본 발명에 따른 이상기와 공통되는 특허문헌 2의 실시예 2에 기술한 이상기에 대해서 설명한다. 특허문헌 2와 관련된 이상기의 구성 및 동작 원리는 도 30 및 도 31의 설명에서 서술한 바와 같으며, 여기에서는 도 30에 도시된 이상기(3000)의 이상량(θ)과 상기 이상기(3000) 내의 가변용량소자의 제어와의 관계에 대해서 기술한다.

여기서, 이상기(3000)에 포함되는 LPF(3001)의 통과 이상량(θL)은 예컨대 -45°, HPF(3002)의 통과 이상량(θH)는 예컨대 45°라고 한 바와 같이 고정되며, 이들을 동적으로 변화시키는 것은 전혀 검토되고 있지 않다. 또한, 이상기(3000) 전체의 임피던스에 대해서는 예컨대 50Ω이라고 언급된 바와 같이 고정된다. 그리하여, 이상기(3000)으로 얻은 원하는 이상량(θ)이 결정된다. 그렇게 하면 도 31에 도시된 동작원리에 따라, LPF(3001)의 입출력 임피던스(ZL) 및 HPF(3002)의 입출력 임피던스(ZH)가 구해진다. 또한, XL이 결정되면 LPF(3001)의 리액턴스부의 리액턴스 XL 및 서셉턴스부의 서셉턴스 BL이 구해진다. XL이 결정되면 가변용량소자(C291) 및 가변용량소자(C292)의 정전용량이 결정되고, BL이 결정되면 가변용량소자(C293)의 정전용량이 결정된다. LPF(3001)와 동일하게 HPF(3002)에 있어서도, 리액턴스부의 리액턴스 XH 및 서셉턴스부의 서셉턴스 BH가 구해진다. XH가 결정되면 가변용량소자(C294) 및 가변용량소자(C295)의 정전용량이 결정되고, BH가 결정되면 가변용량소자(C296)의 정전용량이 결정된다. 이상기(3000) 전체로서 원하는 이상량(θ)을 얻기 위해, 각 가변용량소자는 상기와 같이 제어된다.

전술한 이상기(3000)의 특징은 (1) LPF(3001) 및 ＨPF(3002) 자체의 통과 이상량에 대해서 고정시키고, LPF(3001) 및 HPF(3002)를 조합하여 이상기(3000) 전체의 이상량(θ)이 결정된다는 것, (2) 이상기(3000) 전체의 임피던스를 예컨대 50Ω으로 고정시키기 위해서, LPF(3001)의 입출력 임피던스 ZL 및 HPF(3002)의 입출력 임피던스 ZH가 조정된다는 것이다.

다음으로, 특허문헌 5에 기술된 이상기(4000)에 대하여 검토한다. 이상기 (4000)는 직렬로 접속된 리액턴스부와 서셉턴스부를 포함하는 단위 엘레멘트가 복수 직렬로 접속되어 있는 점에서, 본 발명에 따른 이상기와 공통된다. 또한, 서셉턴스부에 가변캐퍼시터가 포함되는 점도 공통된다. 다만, 종래 기술에서 기술하였으나 리액턴스부에는 가변캐퍼시터는 포함되고 있지 않고, 이 때문에 임피던스의 미스매치가 반드시 일어나고 만다. 이 점에 대해서는 아무 해결책도 보이지 않고 있다. 본 특허문헌 5에 관련된 이상기(4000)의 구성 및 동작 원리는 도 32 및 (1)식의 설명에서 기 서술한 바와 같다.

여기에서, 본 발명의 이상기와 공통되는 부분을 갖는 특허문헌 2의 실시예 2에 기술된 이상기(3000)의 LPF(3001)를 동등하게 본 발명의 이상기와 공통되는 부분을 갖는 특허문헌 5에 기술한 이상기(4000)에 적용하는 데 대한 문제를 고찰한다. 즉, 이상기(3000)로부터 LPF(3001)만을 적출하여 이상기(4000)의 구성처럼 복수 직렬로 접속하면, 본 발명의 기본개념에서 개시한 이상기(도 5)의 구성이 그대로 도출되는 것처럼 보인다. 그러나, 조합에 대해 논의하는 경우에는 이의 문헌 또는 기술에 있어서 조합한 것에 대한 동기가 나타나 있을 필요가 있어, 상기와 같은 조합은 아래와 같은 점에서 부정되어야 한다.

먼저 첫째로, 특허문헌 2의 이상기(3000)의 LPF(3001)만을 추출하여 논의한다는 데에 있어서 비합리적이라는 점이 있다. 이상기(3000)는 LPF(3001)와 HPF( 3002)의 조합이 아니면 정상적으로 동작하지 않는다. 위에서 기술했으나, LPF(3001)만에서는 이상량이 고정이며, 이상기 전체의 임피던스를 고정하기 위해 LPF(3001)의 임피던스를 변화시켜야 한다. 그리하여 그 결과로서 리액턴스부와 서셉턴스부의 가변캐퍼시터의 정전용량은 이산적으로 변화시키지 않으면 안되게 된다. 이와 같이, LPF(3001)만에서는 이상기로서 어중간한(불충분한) 회로이며, 이것만을 특히 주목해 이용한다는 자체에 곤란성이 있다.

둘째로, 임피던스 매칭에 대해서 사고방식의 차이가 존재한다는 점이 있다. 즉, 특허문헌 5의 이상기(4000)에 대해서는, 임피던스 매칭에 대해 문제점을 지적하고 있으나 아무런 해결을 하려 하지 않고 있다. 또한, 특허문헌 2의 실시예 2에 있어서 이상기(3000)의 논의 대상인 LPF(3001)에 대해서는 임피던스 매칭이 전혀 고려되고 있지 않다. 이와 같이, 본 발명에 있어서 대단히 중요한 착상 및 과제인 임피던스 매칭은 조합하려고 하는 종래 기술에 있어서는 해결해야 할 과제로 되지는 않고 있다. 따라서 비록 조합시켰다고 하더라도 임피던스 매칭이라는 과제의 해결은 기대할 수 없고, 이 임피던스 매칭을 한다는 관점에서의 조합을 한다는 동기가 없다.

셋째로, 리액턴스부의 리액턴스와 서셉턴스부의 서셉턴스의 설계 사상이 전혀 다른 점이다. 위에 기술한 것과 같이, 특허문헌 5의 이상기(4000)는 연속적인 이상 변화를 실현하기 위해 가변캐퍼시터의 정전용량을 변화시키며, 특허문헌 2의 이상기(3000)의 LPF(3001)는 이상량을 고정하는 한편 임피던스를 변화시킬 수 있도록 가변캐퍼시터의 정전용량을 변화시키기 위한 가변캐퍼시터에 대한 조정은 전혀 다른 설계사상에 의하고 있다. 이러한 구성의 차이를 갖는 것끼리 조합하는 것은 기술적으로 곤란하다.

넷째로, 리액턴스부의 리액턴스와 서셉턴스부의 서셉턴스를 변화시켰을 때에 일어나는 이상량이 다르다는 점이다. 위에서 기술한 사항에서 명백한 바와 같이, 특허문헌 2의 이상기(3000)의 LPF(3001)에서는 이상량이 고정이며, 특허문헌 5의 이상기(4000)에서는 이상량은 연속적으로 변화된다. 따라서, 효과도 전혀 다르다.

이상과 같이, 전제, 과제, 구성 및 효과가 모두 상이한 이상기(3000)의 LPF (3001)를 이상기(4000)에 적용하는 것에 대해서는 아무런 타당한 동기가 없고, 이러한 조합을 하는 것 자체에 곤란성이 있다. 또한, 예를 들면 설사 이러한 조합이 곤란하지 않은 부분이 있었다고 하더라도, 어떻게 가변캐퍼시터의 정전용량을 변화시킬 것인가 하는 점에 대해서는 자명하지 않다.

[실시의 형태 1]

본 발명의 제1의 실시 형태에 관련되는 이상기의 구성이 도 7에 도시되어 있다. 도 7에 도시된 바와 같이 제1의 실시 형태에 관련되는 이상기(70)는 가변캐퍼시터(C71 내지C78)와 가변캐퍼시터(Cv71 내지 Cv77)와 인덕터(L71 내지 L78)를 포함하는 이상부와, 제어부(73)에 의해 구성된다. 또한, 본 실시 형태에 관련되는 이상기에 있어서, 용량고정인 캐퍼시터는 사용하지 않기 때문에, 모든 가변캐퍼시터에 대해 캐퍼시터의 기호에 의한 간이 표기를 사용한다. 가변캐퍼시터(C71), 인덕터 (L71), 가변캐퍼시터(C72), 인덕터(L72), 가변캐퍼시터(C73), 인덕터(L73), 가변캐퍼시터(C74), 인덕터(L74), 가변캐퍼시터(C75), 인덕터(L75), 가변캐퍼시터(C76), 인덕터(L76), 가변캐퍼시터(C77), 인덕터(L77), 가변캐퍼시터(C78) 및 인덕터(L78)는 입력단자(71) 및 출력단자(72)의 사이에 그 순서대로 직렬로 접속되어 있다. 또한, 인덕터(L71)와 가변캐퍼시터(C72)의 접속점에는 가변캐퍼시터(Cv71)의 일단이 접속되어 있고, 가변캐퍼시터(Cv71)의 타단은 접지되어 있다. 또한 인덕터(L72)와 가변캐퍼시터(C73)의 접속점에는 가변캐퍼시터(Cv72)의 일단이 접속되어 있으며, 가변캐퍼시터(Cv72)의 타단은 접지되어 있다. 또한, 인덕터(L73)와 가변캐퍼시터(C74)의 접속점에는 가변캐퍼시터(Cv73)의 일단이 접속되고 있으며, 가변캐퍼시터(Cv73)의 타단은 접지되어 있다. 또한, 인덕터(L74)와 가변캐퍼시터 (C75)의 접속점에는 가변캐퍼시터(Cv74)의 일단이 접속되어 있고, 가변캐퍼시터(Cv74)의 타단은 접지되어 있다. 또한, 인덕터(L75)와 가변캐퍼시터(C76)의 접속점에는 가변캐퍼시터(Cv75)의 일단이 접속되어 있고, 가변캐퍼시터(Cv75)의 타단은 접지되어 있다. 인덕터(L76)와 가변캐퍼시터(C77)의 접속점에는 가변캐퍼시터(Cv76)의 일단이 접속되어 있고, 가변캐퍼시터(Cv76)의 타단은 접지되어 있다. 또한, 인덕터(L77)와 가변캐퍼시터(C78)의 접속점에는 가변캐퍼시터(Cv77)의 일단이 접속되어 있고, 가변캐퍼시터(Cv77)의 타단은 접지되어 있다.

가변캐퍼시터(C71) 및 인덕터(L71), 가변캐퍼시터(C72) 및 인덕터(L72), 가변캐퍼시터(C73) 및 인덕터(L73), 가변캐퍼시터(C74) 및 인덕터(L74), 가변캐퍼시터(C75) 및 인덕터(L75), 가변캐퍼시터(C76) 및 인덕터(L76), 가변캐퍼시터(C77) 및 인덕터(L77), 가변캐퍼시터(C78) 및 인덕터(L78)는 각각 리액턴스부를 구성한다. 또한, 가변캐퍼시터(Cv71 내지 Cv77)는 각각 서셉턴스부를 구성한다. 1 개의 리액턴스부는 1개의 서셉턴스부와 직렬로 접속되어 있다.

가변캐퍼시터(C71 및 C78)는 같은 가변용량소자이며, 그 캐퍼시턴스(이하 본 실시의 형태에 있어서 C1으로 표시함)의 가변영역도 동일하다. 동시에, 가변캐퍼시터(C72 내지 C77)는 동일한 가변용량소자이며, 그 캐퍼시턴스(이하 본실시의 형태에 있어서 C2로 나타냄)의 가변영역도 모두 동일하다. 또한, 가변캐퍼시터(Cv71 내지 Cv77)는 같은 가변용량소자이며, 그 캐퍼시턴스(이하 본실시의 형태에 있어서 Cv로 나타냄)의 가변영역도 모두 동일하다.

또한, 제어부(73)로부터 뻗어있는 화살표는 각 가변캐퍼시터에 대한 제어신호를 전달하는 제어신호선을 나타낸다. 보다 구체적으로는, 제어신호선(V71)은 가변캐퍼시터(C71 및 C78)에 대한 제어신호(V71)를 전달하는 신호선이며, 제어신호선(V72)은 가변캐퍼시터(C72 내지 C77)에 대한 제어신호(V72)를 전달하는 신호선이며, 제어신호선(V73)은 가변캐퍼시터(Cv71 내지 Cv77)에 대한 제어신호(V73)를 전달하는 신호선이다. 즉, 동일한 가변용량소자에는 공통인 제어신호를 사용하게 되어 있다. 다만, 본 실시의 형태에 있어서, 제어부(73)는 제어신호선(V71 내지 V73)에 각각 독립한 제어신호를 출력하게 되어 있다.

본 실시의 형태에 관련되는 이상기(70)에 있어서의 각 소자의 회로정수는 이상기(70)의 사용조건을 입출력 임피던스 50Ω 및 주파수 1 G㎐로 한 경우, 예를 들면 다음과 같이 된다. 즉, C1 = 5.96 내지 14.47 [pF], C2 = 3.62 내지 12.67 [pF], Cv = 1.0 내지 3.0 [pF], L1 = 5.5 [nH], L2 = 9.5 [nH]이다. 여기에서, L1은 인덕터(L71 및 L78)의 인덕턴스를, L2는 인덕터(L72 내지 L77)의 인덕턴스를 나타낸다. 특정한 이상량 θ를 실현할 때에는 (6)식을 만족시키도록, 즉, 임피던스 매칭이 되도록, 가변영역 내의 특정한 값이 결정된다.

도 8에 (6)식을 충족하는 Cv, C1 및 C2의 관계를 나타내는 그래프가 도시되어 있다. 도 8에 있어서, 종축은 C1, C2 [pF]를, 횡축은 Cv [pF]를 나타낸다. 또한, 실선으로 표시한 곡선(81)은 Cv가 제어신호(V73)에 의해 1.0 부터 3.0 [pF]까지 변화되었을 때의 Ｃ1의 변화를 나타내고, 점선으로 표시한 곡선(82)은 마찬가지로 Cv가 제어신호(V73)에 의해 1.0 부터 3.0 [pF]까지 변화했을 때의 Ｃ2의 변화를 나타낸다. 위에서 기술한 바와 같이, C1은 제어신호(V71)에 의한 C1의 변화를, C2는 제어신호(V72)에 의한 Ｃ2의 변화를 나타낸다. 이 그래프에 있어서, (6)식을 만족시키는 정전용량의 세트를 얻기 위해서는 우선 Cv의 값을 정한다. 다음으로, 상기 그래프 상에서 상기 Cv의 특정치를 통해 종축에 평행한 직선과 C1의 변화를 나타내는 곡선(81)과의 교점에 대응하는 종축의 값에 의해 C1의 값이 특정된다. 마찬가지로 상기 그래프 상에서 이 Cv의 특정치를 통해 종축에 평행한 직선과 C2의 변화를 나타내는 곡선(82)과의 교점에 대응하는 종축 값에 의해 C2의 값이 특정된다. 도 8에 있어서, 예를 들면 Cv = 2.0 [pF]이라고 가정할 때, C1 = 약 8 [pF], C2 = 약 6 [pF]으로 특정된다. 이와 같이 하여 (6)식을 충족시키는 Ｃ1, , C2 및 Cv의 정전용량의 세트를 얻을 수 있다. 도 8의 그래프에 따르면, 곡선(81 및 82)은 모두 오른쪽 위로 올라가, 제어부(73)는 Cv를 증가시키는 제어신호(V73)를 출력할 경우에 C1 및 C2를 증가시키도록 하는 제어신호(V71 및 V72)를 출력한다.

다음으로, 도 9 내지 11을 참조하여 본 실시의 형태에 따른 이상기(70)와 종래의 이상기의 특성을 비교한다. 여기에서의 종래 이상기라는 것은 도 7에 표시한 이상기(70)의 가변캐퍼시터(C71 내지 C78)를 모두 제외한 것으로 한다. 즉, 특허문헌 5에 기술한 이상기와 같이 서셉턴스부만에 가변캐퍼시터가 사용되고 있다.

도 9에 통과량을 비교하는 그래프가 도시되어 있다. 도 9에 있어서, 종축은 통과량 [dB]을, 횡축은 Cv [pF]을 나타낸다. 또한, 실선(91)은 이상기(70)의 통과량을, 굵은선(92)은 종래 이상기의 통과량을 보인다. 종래의 이상기에 대해서는 약 1.3 [pF]에서 통과량이 약 -0.077 [dB], 약 2.7 [pF]에서 통과량이 약 -0.072 [dB]로 낮은 값을 나타내고, 사인커브와 닮은 곡선을 그리고 있다. 이에 반하여 이상기 (70)에 있어서는 약 2.25 [pF]에서 통과량이 약 -0.017 [dB], 약3.0 [pF]에서 통과량이 약 -0.02 [dB]로서 양호한 값을 나타내고 있다. 특히 1.0로부터 1.5 [pF]까지는 통과량이 거의 0 [dB]이다. 약 1.85로부터 2.2 [pF]까지는 종래의 이상기 쪽이 좋은 값을 나타내고 있으나, 전체적으로는 분명히 이상기(70) 쪽이 좋은 수치를 나타내고 있다. 이는 (6)식에 의한 임피던스 매칭 효과이다.

도 10에 리턴로스(return loss)를 비교하는 그래프가 도시되어 있다. 도 10에 있어서, 종축은 리턴 로스 [dB]를, 횡축은 Cv [pF]를 나타낸다. 또한, 실선(101)은 이상기(70)의 리턴 로스를, 굵은선(102)은 종래의 이상기의 리턴 로스를 나타낸다. 종래의 이상기에 대해서는 약 1.32 [pF]에서 리턴 로스가 약 -17.5 [dB]로서 최대가 되고 있다. 이것에 대해 이상기(70)에 있어서는 3.0 [pF]에서 리턴 로스가 약 -23 [dB]로서 최대가 되고 있다. 즉, 종래의 이상기에 비교하면, 리턴 로스가 적어지고 있다. 약 1.85에서 2.2 [pF]까지는 종래의 이상기 쪽이 좋은 값을 나타내고 있으나, 전체적으로 보면 이상기(70) 쪽이 좋은 수치를 나타내고 있다. 이는 (6)식에 의한 임피던스 매칭 효과다.

도 11에 이상특성을 비교하는 그래프가 도시되어 있다. 도 11에 있어서, 종축은 이상량 [deg]을, 횡축은 Cv [pF]를 나타낸다. 또한, 실선(111)은 이상기(70)의 이상량을 나타내고, 굵은선(112)은 종래 이상기의 이상량을 나타낸다. 종래의 이상기는 Cv를 1.0로부터 3.0 [pF]까지 변화시키더라도, 약 146 [deg]밖에 이상량을 얻지 못했다. 이에 반해 이상기(70)은 Cv를 같은 정도로 변화시킴에 따라, 약 264 [deg]라는 보다 많은 이상량이 얻어진다. 또한, 도 11로부터 알 수 있는 바와 같이, 종래의 이상기 및 이상기(70)는 Cv의 연속변화에 의한 이상량의 연속변화를 실현하고 있다. 제어부(73)는 이상량을 감소시킬 경우에 Cv에 대해서도 감소시킬 수 있도록 제어신호(V73)를 출력하고, 또한 도 8의 그래프로부터 C1 및 C2에 대해서도 감소시킬 수 있는 제어신호(V71 및 V72)를 출력한다. 이상량을 증가시킬 경우에는 이 반대의 제어를 한다.

[실시의 형태 2]

본 발명의 제2의 실시의 형태에 따른 이상기의 구성이 도 12에 도시되어 있다. 도 12에 도시된 바와 같이, 제2의 실시의 형태에 따른 이상기(120)는 가변캐퍼시터(C121 내지 C125)와 가변캐퍼시터(Cv121 내지 Cv124)와 인덕터(L121 내지 L125)를 포함하는 이상부와, 제어부(123)에 의해 구성된다. 본 실시의 형태에 따른 이상기에 있어서 용량고정의 캐퍼시터는 사용하지 않으므로, 모든 가변캐퍼시터에 대하여 캐퍼시터의 기호에 의한 간이표기를 사용한다. 가변캐퍼시터(C121), 인덕터(L121), 가변캐퍼시터(C122), 인덕터(L122), 가변캐퍼시터(C123), 인덕터(L123), 가변캐퍼시터(C124), 인덕터(L124), 가변캐퍼시터(C125) 및 인덕터(L125)는 입력단자(121) 및 출력단자(122)의 사이에 그 순서대로 직렬로 접속되어 있다. 또한, 인덕터(L121)와 가변캐퍼시터(C122)의 접속점에는 가변캐퍼시터(Cv121)의 일단이 접속되고 있으며, 가변캐퍼시터(Cv121)의 타단은 접지되어 있다. 또한 인덕터(L122)와 가변캐퍼시터(C123)의 접속점에는 가변캐퍼시터(Cv122)의 일단이 접속되어 있고, 가변캐퍼시터(Cv122)의 타단은 접지되어 있다. 또한, 인덕터(L123)와 가변캐퍼시터(C124)의 접속점에는 가변캐퍼시터(Cv123)의 일단이 접속되어 있고, 가변캐퍼시터(Cv123)의 타단은 접지되어 있다. 인덕터(L124)와 가변캐퍼시터(C125)의 접속점에는 가변캐퍼시터(Cv124)의 일단이 접속되어 있고, 가변캐퍼시터(Cv124)의 타단은 접지되어 있다.

가변캐퍼시터(C121) 및 인덕터(L121), 가변캐퍼시터(C122) 및 인덕터(L122), 가변캐퍼시터(C123) 및 인덕터(L123), 가변캐퍼시터(C124) 및 인덕터(L124), 가변캐퍼시터(C125) 및 인덕터(L125)는 각각 리액턴스부를 구성한다. 또한, 가변캐퍼시터(Cv121 내지 Cv127)는 각각 서셉턴스부를 구성한다. 하나의 리액턴스부는 하나의 서셉턴스부와 직렬로 접속되어 있다.

가변캐퍼시터(C121 및 C125)는 동일한 가변용량소자이며, 이의 캐퍼시턴스(이하 본 실시의 형태에 있어서 C1으로 표시함)의 가변영역도 동일하다. 이와 동일하게, 가변캐퍼시터(C122 내지 C124)는 같은 가변용량소자이며, 그 캐퍼시턴스(이하 본 실시의형태에 있어서 C2로 표시함)의 가변영역도 모두 동일하다. 또한, 가변캐퍼시터(Cv121내지 Cv124)는 동일한 가변용량소자이며, 그 캐퍼시턴스(이하 본 실시의 형태에 있어서 Cv로 표시함)의 가변영역도 모두 동일하다.

또한, 제어부(123)로부터 뻗어있는 화살표는 각 가변캐퍼시터에 대한 제어신호를 전달하는 제어신호선을 표시한다. 보다 구체적으로는, 제어신호선(V121)은 가변캐퍼시터(C121 내지 C125)와 가변캐퍼시터(Cv121 내지 Cv124)에 대한 제어신호를 전달하는 제어신호선이다. 즉, 본실시의 형태에서는 모든 가변용량소자에 공통인 제어신호를 사용하게 되어 있다. 이렇게 하면, 제어부(123)는 한 종류의 제어신호를 생성하면 되므로 제어부(123)의 구성은 간단해진다.

본 실시의 형태에 따른 이상기(120)에 있어서 각 소자의 회로정수는 이상기(120)의 사용조건을 입출력 임피던스 50Ω 및 주파수 1G㎐로 한 경우, 예를 들면 다음과 같이 된다. 즉, C1 = ｋ·Cv [pF], C2 = 0.5·ｋ·Cv [pF], Cv = 1.0 내지 3.0 [pF], L1 = 4.9 [nH], L2 = 9.8 [nH]이다. 여기에서, L1은 인덕터(L121 및 L125)의 인덕턴스를, L2는 인덕터(L122 내지 L124)의 인덕턴스를 나타낸다. 또한 k는 정수이고, 본 실시의 형태에 있어서는 예를 들면 k=7이다. 특정한 이상량 θ를 실현할 때에는 (6)식을 충족하도록, 즉, 임피던스 매칭이 되도록 가변영역 내의 특정한 값이 결정된다. 또한, 본 실시의 형태에서는 C1 및 C2는 Cv에 정수를 곱한 함수로 나타내고 있다. 즉, C1, C2 및 Cv는 아래 식과 같이 소적의 용량비가 되고 있다.

C1：C2：Cv=k：0.5k：1

이 용량비는 예컨대 가변캐퍼시터의 면적비에 의해 정할 수 있다.

도 13에 (6)식을 만족시키는 Cv, C1 및 C2의 관계를 나타내는 그래프가 도시되어 있다. 도 13에 있어서 종축은 C1, C2 [pF]를, 횡축은 Cv [pF]를 나타낸다. 또한, 실선으로 나타낸 직선(131)은 Cv가 제어신호(V121)에 의해 1.0으로부터 3.0 [pF]까지 변화했을 때의 Ｃ1의 변화를 나타내고, 점선으로 표시한 직선(132)은 Cv가 제어신호(V121)에 의해 1.0으로부터 3.0 [pF]까지 변화했을 때의 Ｃ2의 변화를 나타낸다. 제1의 실시의 형태와는 달리, 제2의 실시의 형태에서는 C1 및 C2도 제어신호(V121)에 의해 제어되고 있다. 이 그래프에 있어서, (6)식을 만족하는 정전용량의 세트를 얻기 위해서는 먼저 Cv의 값을 정한다. 그 다음에, 상기 그래프 상에서 이 Cv의 특정치를 통해 종축에 평행한 직선과 C1의 변화를 의미하는 직선(131)과의 교점에 대응하는 종축의 값에 의해 C1의 값이 특정된다. 이처럼 상기 그래프 상에서 이 Cv의 특정치를 통해 종축에 평행한 직선과 C2의 변화를 나타내는 직선 (132)과의 교점에 대응하는 종축의 값에 의해 C2의 값이 특정된다. 도 13에 있어서, 예컨대 Cv=2.0 [pF]이라고 가정할 때, C1 = 약 14 [pF], C2 = 약 7 [pF]로 특정된다. 이렇게하여, (6)식을 만족하는 Ｃ1, C2 및 Cv의 정전용량의 세트를 얻을 수 있다. 도 13의 그래프에 따르면, 직선(131) 및 직선(132)은 함께 오른쪽으로 올라가는 직선이며, 제어부(123)는 Cv, C1 및 C2를 선형으로 증가 또는 선형에 감소시키는 동일한 제어신호(V121)를 출력한다.

도 14 및 15를 참조하여, 본 실시의 형태에 관련되는 정수 k의 설계사상에 대해서 설명한다. 도 14에 도시된 단위 엘레멘트 일단으로 구성되는 이상기에 있어서는 가변캐퍼시터(C141), 인덕터(L141), 가변캐퍼시터(C143) 및 인덕터(L142)가 입력 단자(141)와 출력 단자(142)의 사이에 그 순서대로 직렬로 접속되어 있다. 인덕터(L141)와 가변캐퍼시터(C143)의 접속점에는 가변캐퍼시터(C142)의 일단이 접속되고 있고, 가변캐퍼시터(C142)의 타단은 접지되어 있다. 가변캐퍼시터(C141), 인덕터(L141), 가변캐퍼시터(C143) 및 인덕터(L142)는 리액턴스부를 구성하고, 가변캐퍼시터(C142)는 서셉턴스부를 구성한다. 리액턴스부는 서셉턴스와는 직렬로 접속되어 있다.

여기에서, 가변캐퍼시터(C141 및 C143)의 캐퍼시턴스를 Cb, 가변캐퍼시터(C142)의 캐퍼시턴스를 Cv, 인덕터(L141 및 L142)의 인덕턴스를 Lb라고 하면, 이 이상기의 임피던스(Z0)는 수학식 9의 (7)식과 같이 된다. 또한 (7)식을 Lb에 대해 전개하면 수학식 9의 (8)식과 같이 된다.

여기서, Ｃｂ=ｋ·Cv(k는 0보다 큰 정수)를 가정하면, Lb, Cv 및 k의 관계는, 도 15에 도시된 바와 같은 그래프가 된다. 본 실시의 형태에 있어서는 사용주파수를 1 G㎐라고 하고 있으므로, 수학식 9의 (8)식의 ω는 정수로서 취급한다. 도 15에 있어서, 종축은 Lb [nH]을, 횡축은 Cv [pF]를 나타낸다. 또한, 각곡선은 k를 이산적으로 변화시켰을 때의, Cv를 변수로 하는 Lb의 그래프다. 보다 구체적으로는, 굵은 점선으로 나타낸 곡선(151)은 k=3의 경우를, 굵은 실선으로 나타낸 곡선(152)은 k=4의 경우를, 2점 쇄선으로 나타낸 곡선(153)은 k=5의 경우를, 점선으로 표시한 곡선(154)은 k=6의 경우를, 실선으로 나타낸 곡선(155)은 k=7의 경우를, 1점 쇄선에서 나타낸 곡선(156)은 k=8의 경우를 각각 나타낸다. 도 15에 도시된 그래프에서는, Cv의 변화에 의해 Lb가 변동하고 있으나, Lb는 본래 고정된 인덕턴스이며, 이 가정에 있어서도 변동은 적은 쪽이 바람직하다. 곡선(151 내지 156)의 변동량은 각각 다르기 때문에, 가장 변동량이 적은 조건을 선택하면 된다. 각 곡선의 변동량을 판독하면, 곡선(151)에 대해서는 적어도 2.4 [nH], 곡선(152)에 대해서는 약 2 [nH], 곡선(153)에 대해서는 약 1.3 [nH], 곡선(154)에 있어서는 약 1 [nH], 곡선(155)에 있어서는 약 0.7 [nH], 곡선(156)에 있어서는 약 0.8 [nH]이다. 즉, k=7의 경우를 나타내는 곡선(155)의 변동량이 가장 적다. 따라서 본 실시의 형태에서는 하나의 한 예로서, k=7을 채용하고 있다. 다만, k의 값은 정수가 아니더라도 좋으며, 7에 가까운 다른 수치로 대체해도 무방하다. 또한, 이상기의 주파수 등의 사용조건이 다르면 k의 값도 이와 더불어 다시 계산할 필요가 있어, 7로부터 크게 벗어난 수치가 될 경우도 있다.

도 16 내지 18을 참조하여 본 실시의 형태에 따른 이상기(120)의 특성을 설명한다. 비교 대상의 이상기로서, 도 16에 도시된 것과 같은 이상기(160)를 고려한다. 이상기(160)는 리액턴스부 및 서셉턴스부로 구성되는 단위 엘레멘트의 단수가 이상기(120)와 상이하여, 서셉턴스부의 가변캐퍼시터의 캐퍼시턴스가 2.0 [pF]의 때만, 임티던스 매칭이 되도록 설계된 것이다.

도 16에 도시된 바와 같이, 이상기(160)는 가변캐퍼시터(C161 내지 C168)와 가변캐퍼시터(Cv161 내지 Cv167)와 인덕터(L161 내지 L168)를 포함한다. 가변캐퍼시터(C161), 인덕터(L161), 가변캐퍼시터(C162), 인덕터(L162), 가변캐퍼시터(C163), 인덕터(L163), 가변캐퍼시터(C164), 인덕터(L164), 가변캐퍼시터(C165), 인덕터(L165), 가변캐퍼시터(C166), 인덕터(L166), 가변캐퍼시터(C167), 인덕터(L167), 가변캐퍼시터(C168) 및 인덕터(L168)는 입력단자(161) 및 출력 단자(162)의 사이에 그 순서대로 직렬로 접속되어 있다. 또한, 인덕터(L161)와 가변캐퍼시터(C162)의 접속점에는 가변캐퍼시터(Cv161)의 일단이 접속되어 있고, 가변캐퍼시터(Cv161)의 타단은 접지되어 있다. 또한, 인덕터(L162)와 가변캐퍼시터(C163)의 접속점에는 가변캐퍼시터(Cv162)의 일단이 접속되어 있고, 가변캐퍼시터(Cv162)의 타단은 접지되어 있다. 또한, 인덕터(L163)과 가변캐퍼시터(C164)의 접속점에는 가변캐퍼시터(Cv163)의 일단이 접속되어 있고, 가변캐퍼시터(Cv163)의 타단은 접지되어 있다. 또한, 인덕터(L164)와 가변캐퍼시터(C165)의 접속점에는 가변캐퍼시터(Cv164)의 일단이 접속되어 있고, 가변캐퍼시터(Cv164)의 타단은 접지되어 있다. 또한, 인덕터(L165)와 가변캐퍼시터(C166)의 접속점에는 가변캐퍼시터(Cv165)의 일단이 접속되어 있고, 가변캐퍼시터(Cv165)의 타단은 접지되어 있다. 또한, 인덕터(L166)와 가변캐퍼시터(C167)의 접속점에는 가변캐퍼시터(Cv166)의 일단이 접속되어 있고, 가변캐퍼시터(Cv166)의 타단은 접지되어 있다. 또한, 인덕터(L167)과 가변캐퍼시터(C168)의 접속점에는 가변캐퍼시터(Cv167)의 일단이 접속되어 있고, 가변캐퍼시터(Cv167)의 타단은 접지되어 있다.

가변캐퍼시터(C161) 및 인덕터(L161), 가변캐퍼시터(C162) 및 인덕터(L162), 가변캐퍼시터(C163) 및 인덕터(L163), 가변캐퍼시터(C164) 및 인덕터(L164), 가변캐퍼시터(C165) 및 인덕터(L165), 가변캐퍼시터(C166) 및 인덕터(L166), 가변캐퍼시터(C167) 및 인덕터(L167), 가변캐퍼시터(C168) 및 인덕터(L168)는 각각 리액턴스부를 구성한다. 또한, 가변캐퍼시터(Cv161 내지 Cv167)는 각각 서셉턴스부를 구성한다. 1개의 리액턴스부는 1개의 서셉턴스부와 직렬로 접속되어 있다.

가변캐퍼시터(C161 및 C168)는 같은 가변용량소자이며, 그 캐퍼시턴스(이하 본실시의 형태에 있어서 C1a로 표시함)의 가변영역도 동일하다. 이와 같이, 가변캐퍼시터(C162 내지 C167)는 같은 가변용량소자이며, 그 캐퍼시턴스(이하 본 실시의 형태에 있어서 C2a로 표시함)의 가변영역도 모두 동일하다. 또한, 가변캐퍼시터(Cv161 내지 Cv167)는 같은 가변용량소자이며, 그 캐퍼시턴스(이하 본 실시의 형태에 있어서 Cva로 표시함)의 가변영역도 모두 동일하다.

이상기(160)에 있어서의 각 소자의 회로정수는 사용조건을 이상기(120)와 같게 했을 경우, 예를 들면 다음과 같아진다. 즉, C1a = ka· Cva [pF], C2a = 0.5·ka· Cva [pF], Cva = 1.0 내지 3.0 [pF]이다. ka는 정수이며, 이상기(160)에서는 ka=3이다. 도 15에 있어서 ka=3으로 Cva=2.0 [pF]에 있어서 임피던스 매칭이 되는 것처럼, 인덕터(L161 및 L168)의 인덕턴스는 약 6.8 [nH]에, 인덕터(L162 내지 L167)의 인덕턴스는 약 13.6 [nH]에 설정되어 있다. 도 15의 ｋ=3의 곡선(151)을 보면, 인덕터(L161 내지 L168)를 고정하면 Cva=2.0 [pF]이외의 부분에서 임피던스 매칭이 되지 않는 것을 알 수 있다.

도 17에 이상특성을 비교한 그래프가 도시되어 있다. 도 17에 있어서, 종축은 이상량 [deg]을, 횡축은 Cv 또는 Cva [pF]를 나타낸다. 또한, 실선(171)은 이상기(120)의 이상량을 나타내고, 굵은선(172)은 이상기(160)의 이상량을 나타낸다. 이상기(160)는 Cva를 1.0으로부터 3.0 [pF]까지 변화시키면, 약 245 [deg]의 이상량을 얻는다. 이에 대해 이상기(120)는 Cv를 동등하게 변화시키면, 약 260 [deg]의 이상량을 얻을 수 있다. 이상기(160)에 비해, 이상기(120)의 이상량은 약간 크게 되고 있다. 또한, 도 17에서 아는 것과 같이, 이상기(120)는 Cv의 연속 변화에 의한 이상량의 연속 변화를 실현하고 있다.

도 18에 통과량을 비교하는 그래프를 보인다. 도 18에 있어서, 종축은 통과량 [dB]을, 횡축은 Cv 또는 Cva [pF]을 나타낸다. 또한, 실선(181)은 이상기(120)의 통과량을 나타내고, 굵은선(182)은 이상기(160)의 통과량을 나타낸다. 이상기(160)는 2.0 [pF]에서 설계대로 통과량이 거의 0 [dB]이 되어 있으나, 2.0 [pF]보다 Cva가 낮아지면 통과특성은 급격히 악변하여, 1.0 [pF]에서 약 -7.5 [dB]로 낮은 값을 나타낸다. 이에 대하여 이상기(120)는 Cv가 1.0으로부터 3.0 [pF]의 범위에서의 통과량이 거의 0 [dB]이 되고, 양호한 통과특성을 가진다. 인덕턴스가 고정이더라도 가능한 한 임피던스 매칭이 될 수 있도록 적절한 ｋ를 선택하면, 통과량 및 이상량에 대해서 보다 좋은 특성을 얻을 수 있도록 된다.

그런데, 제어부(123)는 이상량을 증대시킬 경우에 Cv를 증가시킬 수 있도록 하는 제어신호를 출력한다. 또한, 도 13에 따르면, Cv를 증가할 수 있는 제어신호는 C1 및 C2도 증가시키게 되고 있다.

[실시의 형태 3]

본 발명의 제3의 실시의 형태에 관련되는 이상기의 구성이 도 19에 도시되어 있다. 도 19에 도시된 바와 같이, 제3의 실시의 형태에 따른 이상기(190)는 가변캐퍼시터(C191 내지 C195)와 가변캐퍼시터(Cv191 내지 Cv194)와 인덕터(L191 내지 L195)를 포함하는 이상부와, 제어부(193)로 구성된다. 본 실시의 형태에 관련되는 이상기에 있어서 용량고정인 캐퍼시터를 사용하지 않기 때문에, 모든 가변캐퍼시터에 대하여 캐퍼시터의 기호에 의한 간이 표기를 사용한다. 가변캐퍼시터(C191), 인덕터(L191), 가변캐퍼시터(C192), 인덕터(L192), 가변캐퍼시터(C193), 인덕터(L193), 가변캐퍼시터(C194), 인덕터(L194), 가변캐퍼시터(C195) 및 인덕터(L195)는 입력단자(191) 및 출력단자(192)의 사이에 순서대로 직렬로 접속되어 있다. 또한, 인덕터(L191)와 가변캐퍼시터(C192)의 접속점에는 가변캐퍼시터 (Cv191)의 일단이 접속되어 있고, 가변캐퍼시터(Cv191)의 타단은 접지되어 있다. 또한 인덕터(L192)와 가변캐퍼시터(C193)의 접속점에는 가변캐퍼시터(Cv192)의 일단이 접속되어 있고, 가변캐퍼시터(Cv192)의 타단은 접지되어 있다. 또한, 인덕터(L193)와 가변캐퍼시터(C194)의 접속점에는 가변캐퍼시터(Cv193)의 일단이 접속되어 있고, 가변캐퍼시터(Cv193)의 타단은 접지되어 있다. 또한 인덕터(L194)와 가변캐퍼시터(C195)의 접속점에는 가변캐퍼시터(Cv194)의 일단이 접속되어 있고, 가변캐퍼시터(Cv194)의 타단은 접지되어 있다.

가변캐퍼시터(C191) 및 인덕터(L191), 가변캐퍼시터(C192) 및 인덕터(L192), 가변캐퍼시터(C193) 및 인덕터(L193), 가변캐퍼시터(C194) 및 인덕터(L194), 가변캐퍼시터(C195) 및 인덕터(L195)는 각각 리액턴스부를 구성한다. 또한, 가변캐퍼시터(Cv191 내지 Cv194)는 각각 서셉턴스부를 구성한다. 하나의 리액턴스부는 하나의 서셉턴스부와 직렬로 접속되어 있다.

가변캐퍼시터(C191 및 C195)는 같은 가변용량소자이며, 그 캐퍼시턴스(이하 본 실시의 형태에 있어서 C1로 표시함)의 가변영역도 동일하다. 이와 같이, 가변캐퍼시터(C192 내지 C194)는 같은 가변용량소자이며, 그 캐퍼시턴스(이하 본 실시의 형태에 있어서 C2로 표시함)의 가변영역도 모두 동일하다. 또한, 가변캐퍼시터(Cv191 내지 Cv194)는 같은 가변용량소자이며, 그 캐퍼시턴스(이하 본 실시의 형태에 있어서 Cv로 표시함)의 가변영역도 모두 동일하다.

또한, 제어부(193)로부터 뻗힌 화살표는 각 가변캐퍼시터에 대한 제어신호를 전달하는 제어신호선을 나타낸다. 보다 구체적으로는, 제어신호선(V191)은 가변캐퍼시터(C191 및 C195)에 대한 제어신호(V191)를 전달하는 신호선이며, 제어신호선(V192)은 가변캐퍼시터(C192 내지 C194)에 대한 제어신호(V192)를 전달하는 신호선이며, 제어신호선(V193)은 가변캐퍼시터(Cv191 내지 Cv194)에 대한 제어신호(V193)를 전달하는 신호선이다. 즉, 동일한 가변용량소자에는 공통의 제어신호를 사용하도록 되어 있다. 다만, 본 실시의 형태에 있어서, 제어부(193)는 제어신호선(V191 내지 V193)에 각각 독립한 제어신호를 출력하도록 되어 있다.

본 실시의 형태에 관련되는 이상기(190)에 있어서의 각 소자의 회로정수는 이상기(190)의 사용조건을 입출력 임피던스 50Ω 및 주파수 44 G㎐라고 한 경우, 예를 들면 아래와 같이 되고 있다. 즉, C1 = 0.0141 내지 0.0229 [pF], C2 = 0.007 내지 0.0115 [pF], Cv = 0.052 내지 0.073 [pF], L1=1 [nH], L2=2 [nH]이다. 여기에서, L1은 인덕터( L191 및 L195)의 인덕턴스를, L2는 인덕터(L192 내지 L194)의 인덕턴스를 나타낸다. 특정한 이상량(θ)을 실현할 때는 (6)식을 만족하도록, 즉 임피던스 매칭이 되도록, 가변영역 내의 특정한 값이 결정된다. 결정에 이르는 프로세스는 후술한다.

도 20은 (6)식을 만족시키는 Cv, C1, C2 및 이상기(190)의 이상량의 관계를 도시한 그래프이다. 도 20에 있어서, 오른쪽의 종축은 C1, C2 [pF]를, 왼쪽의 종축은 Cv [pF]를, 횡축은 이상기(190)의 이상량 [deg]을 나타낸다. 또한, 사각형으로 플롯(plot)된 점은 특정의 이상량에 있어서 제어신호(V191)에 의해 실현될 Ｃ1의 값을, 삼각형으로 플롯된 점은 특정한 이상량에 있어서 제어신호(V192)에 의해 실현될 Ｃ2의 값을, 타원으로 플롯된 점은 특정한 이상량에 있어서 제어신호(V193)에 의해 실현될 Cv의 값을 나타낸다. (6)식을 만족하면서 특정한 이상량(θ)을 얻기 위해서는, 상기 θ에 대응하여 플롯한 Ｃ1, C2 및 Cv의 값의 세트를 사용하면 된다.

도 21 및 22를 참조하여, 본 실시의 형태에 영향을 미치는 이상기(190)의 회로정수를 결정하기 위한 설계사상에 대해서 설명한다. 상기 설계사상의 요지는, 1개의 단위 엘레멘트에 있어서의 전달함수를 1로 하는 데 있다. 즉, 1개의 단위 엘레멘트의 통과손실을 0[dB]으로 한다는 것으로서, 이상기(190) 전체의 통과량도 0[dB]으로 한다는 발상이다.

먼저, 도 21에 도시된 바와 같이 단위 엘레멘트 일단으로 구성되는 이상기 (210)를 상정한다. 이상기(210)의 입력단자(213)는 내부임피던스가 Z의 입력 포트(port)(211)에 접속되어 있다. 또한, 이상기(210)의 출력 단자(214)는 내부 임피던스가 Z인 출력 포트(212)에 접속되어 있다. 이상기(210)에 있어서, 입력측에서부터 출력측을 향하여 인덕턴스가 동등한 인덕터(L211 및 L212)가 직렬로 접속되어 있다. 인덕터(L211)와 인덕터(L212)의 접속점에는 가변캐퍼시터(Cv211)의 일단이 접속되어 있고, 가변캐퍼시터(Cv211)의 타단은 접지되어 있다. 인덕터(L211 및 L212)는 각각 리액턴스부를 구성하고, 가변캐퍼시터(Cv211)는 서셉턴스부를 구성한다. 회로(211 및 212)의 임피던스 Z는 이상기(190)의 사용조건에 맞추어, Z=50Ω로 한다. 이와 같이 이상기(210)의 사용 주파수도 이상기(190)과 같은 44G㎐로 한다.

여기에서, 리액턴스부의 리액턴스를 X, 서셉턴스부의 서셉턴스를 B, 인덕터(L211 및 L212)의 인덕턴스를 La, 가변캐퍼시터(Cv211)의 가변영역 내의 특정 캐퍼시턴스를 Cva, ω를 각주파수라고 하면, 아래와 같은 두 식이 성립된다.

X=ωLa （9)

B=ωCva （10)

이 때, 이상기(210)의 전달함수는 아래 수학식 10의 (11)식으로 나타난다. 또한, 이상량을 얻기 위한 식은 (11)식의 분자에 있어서의 실수부를 분모로, 허수부를 분자로 한 (12)식으로 표시된다. 또한 원하는 이상량을 300°(또는 -60°）라고 했을 때, (12)식을 X에 대해서 전개하면 (13)식과 같이 된다.

도 22에서, 이상기(210)의 이상량을 300°(또는 -60°）이라고 했을 경우에, Cva와 전달함수의 통과량의 관계를 나타낸 그래프를 보인다. 도 22에 있어서, 종축은 전달함수의 통과량 [dB]을, 횡축은 Cva [pF]를 나타낸다. 도 22에 보인 곡선은 위가 볼록하고, Cva가 약 0.063 [pF]일 때 전달함수의 통과량이 0 [dB]이 되어 있다. 즉, 이상기(210)의 이상량이 300°(또는 -60°）일 경우, 이상기(210)의 전달함수 = 1을 실현하는 가변캐퍼시터(Cv211)의 조정치(Cva)는 약 0.063 [pF]이다. 이상기(210)에 있어서 사용주파수는 고정되어 있으므로 ω는 정수로서 취급되고, Cva가 정해지면 (10)식으로부터 B가 구해진다. 위에 기술한 것과 같이 Z는 50Ω임으로, B가 정해지면 순차 (13)식 및 (9)식에 의해 L이 구해져, 이상기(210)에 포함되는 모든 소자의 회로정수가 정해진다. 이상기 210에 있어서 La는 0.104 [nH]이 된다.

다음으로, 이상기(210)로 표시되는 원리를 이상기(190)에 적용하는 것을 검토한다. 본발명 착상에서 기술한 바와 같이, 인덕터는 인덕터와 캐퍼시터의 직렬접속으로 치환할 수 있어, 가변인덕터는 인덕턴스 고정의 인덕터와 가변캐퍼시터의 직렬접속으로 치환할 수 있다. 본 발명에 있어서는, 리액턴스부에 가변캐퍼시터를 채용하고 있어, 이상기(210)의 원리를 이상기(190)에 적용할 경우 인덕터(L211 및 L212)는 공히 가변인덕터로 간주된다. 따라서, 인덕터(L211 및 L212)는 각각 인덕턴스 고정의 인덕터 및 가변캐퍼시터로 치환할 수 있다. 치환했을 경우의 인덕턴스 및 캐퍼시턴스의 관계는 (4)식에 표시한 바와 같으므로, (4)식을 이용하여 이상기(190)에 있어서 C1 및 L1을 정할 수 있다. 또한, 이상기(190)에 있어서, 캐퍼시턴스가 C2인 가변캐퍼시터는 캐퍼시턴스가 C1인 가변캐퍼시터가 2개 직렬로 접속된 것과 등가이며, 인덕턴스가 L2인 인덕터는 인덕턴스가 L1인 인덕터가 2개 직렬로 접속된 것과 등가다. 즉, 아래 두 식이 성립한다.

C2 = 0.5·Ｃ1

L2 = 2·Ｌ1

따라서 C2 및 L1도 구해진다.

전술한 바에 의하여, 이상기(190)는 특정한 이상량에 있어서 C1, C2 및 Cv의 캐퍼시턴스의 세트가 정해진다. 위의 설명에서는 이상량을 300°(또는 -60°)로 했으나, 임의의 이상량에 대하여 C1, C2 및 Cv의 캐퍼시턴스의 세트를 전술한 바에 따라 정할 수 있다. 그 결과를 60°간격으로 나타내면, 앞에 기술한 것과 같은 도 20과 같은 그래프가 된다. 도 20에 보인 그래프에 있어서, C1, C2 및 Cv의 값은 일견 이산적으로 보인다. 그러나, 플롯된 점을 C1, C2 및 Cv 각각에 대해서 연결하면, 변화가 완만한 곡선이 되고 있다. 즉, C1 및 C2에 있어서는 오른쪽으로 올라가는 곡선이고, Cv에 있어서는 위가 볼록한 곡선이다. 즉, 이상기(190)의 이상량을 연속 변화시킨 경우, 제어부(193)가 각 곡선에 연접하도록 C1, C2 및 Cv의 값을 연속적으로 변화시키면 된다. 또한 이상량이 0으로부터 180 [deg]의 범위 내이면, 제어부(193)는 Cv를 증가시키는 제어신호(V193)를 출력할 경우 C1 및 C2를 증가시키는 제어신호(V191 및 V192)를 출력한다.

이상 기술한 바와 같이, 본 실시의 형태에 관련되는 이상기(190)는 원하는 이상량에 있어서 전달함수의 통과량이 0 [dB]이 되도록 제어되므로, 통과특성이 뛰어난 이상기를 실현할 수 있다. 또한, 도 20에 보인 것과 같이 360°이상량을 연속 변화시킬 수 있는 이상기를 실현하고 있다.

[실시의 형태 4]

본 발명의 제4의 실시의 형태에 관련된 이상기의 실장예가 도 23에 도시되어 있다. 도 23에 도시된 제4의 실시의 형태에 따른 이상기(230)는 본 발명의 실시의 형태 2에 따른 이상기(120)의 설계사상를 토대로 반도체 기판 위에 소자를 구성한 것이다. 다만, 이상기(120)와는 리엑턴스부 및 서셉턴스부로 구성되는 단위 엘레멘트의 단수가 다르다.

접속 관계에 있어서는, 도 24를 참조하여 설명한다. 도 24는 이상기(230)의 회로도이며, 부호는 모두 도 23과 공통이다. 즉, 같은 부호이면 같은 회로 소자를 나타낸다. 다만, 도 24에서는 그라운드(231 및 232)가 최소한으로 도시가 되어 있고 부호는 붙이고 있지 않다. 이상기(230)는 커플링 캐퍼시터(C231 내지 C234)와 인덕터(L231 내지 L234)와 가변캐퍼시터(Cv231 내지 Cv237)와 쵸크인덕터(Lc231 내지 Lc234)를 포함하는 이상부와, 쵸크인덕터(Lc235 내지 Lc237)와 바이패스 캐퍼시터(C235 내지 C237)를 포함하는 제어 라인부와, 입력단자(T231) 및 출력단자(T232)와, 그라운드(231 및 232)를 포함한다.

커플링 캐퍼시터(C231), 인덕터(L231), 가변캐퍼시터(Cv231), 인덕터(L232), 가변캐퍼시터(Cv232), 커플링 캐퍼시터(C232), 인덕터(L233), 가변캐퍼시터(Cv233), 커플링 캐퍼시터(C233), 인덕터(L234), 가변캐퍼시터(Cv234) 및 커플링 캐퍼시터(C234)는 입력단자(T231)와 출력단자(T232)의 사이에 순서대로 직렬로 접속되어 있다.

또한, 커플링 캐퍼시터(C231)와 인덕터(L231)의 접속점에는 쵸크인덕터(Lc231)의 일단이 접속되어 있고, 쵸크인덕터(Lc231)의 타단은 그라운드(32)에 접속되어 있다. 또한, 가변캐퍼시터(Cv231)와 인덕터(L232)의 접속점에는 쵸크인덕터(Lc235)의 일단 및 가변캐퍼시터(Cv235)의 일단이 접속되어 있고, 가변캐퍼시터(Cv235)의 타단은 그라운드(232)에 접속되어 있다. 쵸크인덕터(Lc235)의 타단은 제어전압단자(233) 및 바이패스 캐퍼시터(C235)의 일단에 접속되어 있고, 바이패스 캐퍼시터(C235)의 타단은 그라운드(231)에 접속되어 있다. 또한, 가변캐퍼시터(Cv232)와 커플링 캐퍼시터(C232)의 접속점에는 쵸크인덕터(Lc232)의 일단이 접속되어 있고, 쵸크인덕터(Lc232)의 타단은 그라운드(232)에 접속되어 있다. 또한 커플링 캐퍼시터(C232)와 인덕터(L233)의 접속점에는 쵸크인덕터(Lc236)의 일단 및 가변캐퍼시터(Cv236)의 일단이 접속되어 있고, 가변캐퍼시터(Cv236)의 타단은 그라운드(232)에 접속되어 있다. 쵸크인덕터(Lc236)의 타단은 제어전압단자(233) 및 바이패스 캐퍼시터(C236)의 일단에 접속되어 있고, 바이패스 캐퍼시터(C236)의 타단은 그라운드(231)에 접속되어 있다. 또한, 가변캐퍼시터(Cv233)와 커플링 캐퍼시터(C233)의 접속점에는 쵸크인덕터(Lc233)의 일단이 접속되어 있고, 쵸크인덕터(Lc233)의 타단은 그라운드(232)에 접속되어 있다. 또한, 커플링 캐퍼시터(C233)와 인덕터(L234)의 접속점에는 쵸크인덕터(Lc237)의 일단 및 가변캐퍼시터(Cv237)의 일단이 접속되어 있고, 가변캐퍼시터(Cv237)의 타단은 그라운드(232)에 접속되어 있다. 쵸크인덕터(Lc237)의 타단은 제어 전압단자(233) 및 바이패스 캐퍼시터(C237)의 일단에 접속되어 있고, 바이패스 캐퍼시터(C237)의 타단은 그라운드(231)에 접속되어 있다. 또한, 가변캐퍼시터(Cv234)와 커플링 캐퍼시터(C234)의 접속점에는 쵸크인덕터(Lc234)의 일단이 접속되어 있고, 쵸크인덕터(Lc234)의 타단은 그라운드(232)에 접속되어 있다.

인덕터(L231) 및 가변캐퍼시터(Cv231), 인덕터(L232) 및 가변캐퍼시터(Cv232), 인덕터(L233) 및 가변캐퍼시터(Cv233), 인덕터(L234) 및 가변캐퍼시터(Cv234)는 각각 리액턴스부를 구성한다. 또한, 가변캐퍼시터(Cv235 내지 Cv237)는 각각 서셉턴스부를 구성한다. 1개의 리액턴스부는 1 개의 서셉턴스부와 직렬로 접속되어 있다.

한편, 바이패스 캐퍼시터(C235 내지 C237)와 쵸크인덕터(Lc235 내지 Lc237)는 제어전압을 가변캐퍼시터(Cv231내지 Cv237)에 인가하기 위한 소자이다. 또한, 커플링 캐퍼시터(C231 내지 C234)는 가변캐퍼시터(Cv231 내지 Cv237)에 주어진 제어전압의 직류성분을 차단하기 위한 캐퍼시터이다.

가변캐퍼시터(Cv231 및 Cv234)는 같은 가변용량소자이며, 그 캐퍼시턴스(이하 본 실시의 형태에 있어서 C1로 표시함)의 가변영역도 동일하다. 전술한 바와 같이, 가변캐퍼시터(Cv232 및 Cv233)는 같은 가변용량소자이며, 그 캐퍼시턴스(이하 본 실시의 형태에 있어서 C2로 표시함)의 가변영역도 모두 동일하다. 또한, 가변캐퍼시터(Cv235 내지 Cv237)는 같은 가변용량소자이며, 그 캐퍼시턴스(이하 본 실시의 형태에 있어서 Cv로 표시함)의 가변영역도 모두 동일하다.

도 24에 도시된 바와 같이, 이상기(230)의 제어신호(제어 전압)는 제어전압단자(233)만으로 입력된다. 보다 구체적으로는, 제어전압단자(233)로부터 입력된 제어신호는 가변캐퍼시터(Cv231 내지 Cv237)에 전달된다. 즉, 본 실시의 형태에서는 제2의 실시의 형태와 같이 모든 가변용량소자에 공통인 제어신호를 사용하게 되어 있다. 이와 같이 하면, 도시하지 않는 제어부는 1 종류의 제어신호를 생성하면 되므로 제어부의 구성이 간단해진다.

본 실시의 형태에 따른 이상기(230)에 있어서 가변용량소자의 정전용량은 제2의 실시의 형태에 따른 이상기(120)와 동일한 고려에 의해 결정된다. 즉, C1=ｋ· Cv [pF], C2=0.5·ｋ· Cv [pF]이다. k는 정수이다. 따라서, 용량비는 아래와 같이 된다.

C1：C2：Cv=k：0.5k：1

이 용량비는 예를 들면 가변캐퍼시터의 면적비에 의해 실현시킬 수 있어, 도 23에서는 각 가변캐퍼시터의 면적을 점선 테두리로 표시하고, 엄밀하지 않지만 상기의 용량비를 면적비로 실현시켜고 있는 것을 나타내고 있다.

[실시의 형태 5]

본 발명의 제5의 실시의 형태에 따른 이상기의 실장예가 도 25에 도시되어 있다. 도 25에 도시된 제5의 실시의 형태에 따른 이상기(250)는 본 발명의 실시의 형태 4에 따른 이상기(230)에 포함되는 모든 쵸크인덕터를 고저항 소자로 치환한 것이다. 소정의 조건에 있어서 쵸크인덕터와 고저항 소자(이하 본 실시의 형태에 있어서, 단지 저항이라고 한다)는 등가이므로, 이상기(250)와 이상기(230)은 실질적으로 등가이다. 또한 이상기(230)와 같이 이상기(250)도 본 발명의 실시의 형태 2에 따른 이상기(120)의 설계사상을 기본으로, 반도체 기판 위에 소자를 구성한 것이다. 다만 이상기(120)와는 리액턴스부 및 서셉턴스부에서 구성되는 단위 엘레멘트의 단수가 다르다.

접속 관계에 대해서는 도 26을 참조하여 설명한다. 도 26은 이상기(250)의 회로도이며, 부호는 모두 도 25와 공통이다. 즉, 같은 부호이면 같은 회로소자를 나타낸다. 다만, 도 26에서는 그라운드(251 및 252)는 최소한의 도시로 되어있기 때문에 부호는 붙이지 않고 있다. 이상기(250)는 커플링 캐퍼시터(C251내지 C254)와 인덕터(L251 내지 L254)와 가변캐퍼시터(Cv251 내지 Cv257)와 저항(R251 내지 R254)를 포함하는 이상부와, 저항(R255 내지 R257)와 바이패스 캐퍼시터(C255 내지 C257)를 포함하는 제어 라인부와, 입력단자(T251) 및 출력단자(T252)와, 그라운드(251 및 252)를 포함한다.

커플링 캐퍼시터(C251), 인덕터(L251), 가변캐퍼시터(Cv251), 인덕터(L252), 가변캐퍼시터(Cv252), 커플링 캐퍼시터(C252), 인덕터(L253), 가변캐퍼시터(Cv253), 커플링 캐퍼시터(C253), 인덕터(L254), 가변캐퍼시터(Cv254) 및 커플링 캐퍼시터(C254)는 입력단자(T251)와 출력단자(T252)의 사이에 순서대로 직렬로 접속되어 있다.

또한, 커플링 캐퍼시터(C251)와 인덕터(L251)의 접속점에는 저항 R251의 일단이 접속되어 있고, 저항(R251)의 타단은 그라운드(252)에 접속되어 있다. 또한, 가변캐퍼시터(Cv251)과 인덕터(L252)의 접속점에는 저항(R255)의 일단 및 가변캐퍼시터(Cv255)의 일단이 접속되어 있고, 가변캐퍼시터(Cv255)의 타단은 그라운드(252)에 접속되어 있다. 저항(R255)의 타단은 제어전압단자(253) 및 바이패스 캐퍼시터(C255)의 일단에 접속되어 있고, 바이패스 캐퍼시터(C255)의 타단은 그라운드(251)에 접속되어 있다. 또한, 가변캐퍼시터(Cv252)와 커플링 캐퍼시터(C252)의 접속점에는 저항(R252)의 일단이 접속되어 있고, 저항(R252)의 타단은 그라운드(252)에 접속되어 있다. 또한, 커플링 캐퍼시터(C252)와 인덕터(L253)의 접속점에는 저항(R256)의 일단 및 가변캐퍼시터(Cv256)의 일단이 접속되어 있고, 가변캐퍼시터(Cv256)의 타단은 그라운드(252)에 접속되어 있다. 저항(R256)의 타단은 제어전압단자(253) 및 바이패스 캐퍼시터(C256)의 일단에 접속되어 있고, 바이패스 캐퍼시터(C256)의 타단은 그라운드(251)에 접속되어 있다. 또한, 가변캐퍼시터(Cv253)와 커플링 캐퍼시터(C253)의 접속점에는 저항(R253)의 일단이 접속되어 있고, 저항(R253)의 타단은 그라운드(252)에 접속되어 있다. 또한, 커플링 캐퍼시터(C253)와 인덕터(L254)의 접속점에는 저항(R257)의 일단 및 가변캐퍼시터(Cv257)의 일단이 접속되어 있고, 가변캐퍼시터(Cv257)의 타단은 그라운드 (252)에 접속되어 있다. 저항(R257)의 타단은 제어전압단자(253) 및 바이패스 캐퍼시터(C257)의 일단에 접속되어 있고, 바이패스 캐퍼시터(C257)의 타단은 그라운드(251)에 접속되어 있다. 또한, 가변캐퍼시터(Cv254)와 커플링 캐퍼시터(C254)의 접속점에는 저항(R254)의 일단이 접속되어 있고, 저항(R254)의 타단은 그라운드(252)에 접속되어 있다.

인덕터(L251) 및 가변캐퍼시터(Cv251), 인덕터(L252) 및 가변캐퍼시터(Cv252), 인덕터(L253) 및 가변캐퍼시터(Cv253), 인덕터(L254) 및 가변캐퍼시터(Cv254)는 각각 리액턴스부를 구성한다. 또한, 가변캐퍼시터(Cv255 내지 Cv257)는 각각 서셉턴스부를 구성한다. 하나의 리액턴스부는 하나의 서셉턴스부와 직렬로 접속되어 있다.

바이패스 캐퍼시터(C255 내지 C257)와 저항(R255 내지 R257)은 제어전압을 가변캐퍼시터(Cv251 내지 Cv257)에 인가하기 위한 소자이다. 또한, 커플링 캐퍼시터(C251 내지 C254)는 가변캐퍼시터(Cv251 내지 Cv257)에 주어지는 제어전압의 차단을 위한 캐퍼시터이다.

가변캐퍼시터(Cv251 및 Cv254)는 같은 가변용량소자이며, 그 캐퍼시턴스(이하 본 실시의 형태에 있어서 C1로 표시함)의 가변영역도 동일하다. 이와 같이, 가변캐퍼시터(Cv252 및 Cv253)는 같은 가변용량소자이며, 그 캐퍼시턴스(이하 본 실시의 형태에 있어서 C2로 표시함)의 가변영역도 모두 동일하다. 또한, 가변캐퍼시터(Cv255 내지 Cv257)는 같은 가변용량소자이며, 그 캐퍼시턴스(이하 본 실시의 형태에 있어서 Cv에서 나타냄)의 가변영역도 모두 동일하다.

도 26에 도시된 바와 같이, 이상기(250)의 제어신호(제어 전압)는 제어전압단자(253)만으로 입력된다. 보다 구체적으로는, 제어전압단자(253)로부터 입력된 제어신호는 가변캐퍼시터(Cv251 내지 Cv257)에 전달된다. 즉, 본 실시의 형태에서는 제2의 실시의 형태와 같이 모든 가변용량소자에 공통인 제어신호를 사용하도록 되어 있다. 이와 같이 하면, 도시하지 않는 제어부는 1 종류의 제어신호를 생성하면 되므로 제어부의 구성이 간단해진다.

본 실시의 형태에 따른 이상기(250)에 있어서, 가변용량소자의 정전용량은 제2의 실시의 형태에 따른 이상기(120)와 동일한 고려로부터 결정된다. 즉, C1 = ｋ· Cv [pF], C2 = 0.5·ｋ· Cv [pF]이다. k는 정수이다. 따라서, 용량비는 아래와 같이 된다.

C1：C2：Cv=k：0.5k：1

이 용량비는 예를 들면 가변캐퍼시터의 면적비에 의해 실현시킬 수 있어, 도 25에서는 각 가변캐퍼시터의 면적을 점선 테두리로 표시하며, 엄밀하지는 않지만 상기의 용량비를 면적비로 실현시키고 있는 것을 표현하고 있다.

이상 본 발명의 실시의 형태를 설명했으나, 본 발명은 여기에 한정되지 않는다. 예를 들면, 회로도는 하나의 예이고, 각 실시의 형태로 기술한 회로와 등가인 회로를 사용하여 실현할 수 있다. 또한, 이상기의 사용 조건이 변화하면, 리액턴스부 및 서셉턴스부로 구성되는 단위 엘레멘트의 단수나 회로정수를 변경할 수 있다. 또한, 실시의 형태 2, 4 및 5에서 기술한 가변캐퍼시터의 용량비의 실현은 가변캐퍼시터의 면적비에 의해 실현되지 않고 별도의 다른 방법이라도 무방하다. 또한, 실시의 형태 4 및 5에서 기술한 실장예도 그 한 예이고, 별도의 배치라도 무방하다. 또한 제어부가 제1의 가변용량소자 및 제2의 가변용량소자를 동시에 제어하도록 해도 무방하다.

살펴본 바와 같이, 본 발명에 따르면 저전압 구동, 연속이상변화 및 고속이상변화라는 조건을 충족하고, 또한 전송 효율이 좋은 이상기를 제공할 수 있는 장점이 있다.

또한, 본 발명에 따르면 저전압구동, 연속이상변화 및 고속이상변화라는 조건을 충족하면서, 임피던스 매칭을 가능하게 하는 신규한 구성의 이상기를 제공하는 할 수 있는 장점이 있다.

Claims (9)

1. 제1의 가변용량소자를 포함하는 리액턴스부와 상기 리액턴스부에 직렬로 접속되고 제2의 가변용량소자를 포함하는 서셉턴스부를 포함하는 이상부와,

   상기 제1의 가변용량소자 및 상기 제2의 가변용량소자의 정전용량을 연속적으로 변화시키는 제어신호를 상기 이상부에 출력하는 제어부

   를 포함하는 이상기.
2. 제1항에 있어서,

   상기 제어부는(X는 상기 리액턴스부의 리액턴스, B은 상기 서셉턴스부의 서셉턴스)를 일정하게 유지하는 조건을 더 만족시키기 위한 제어신호를 출력하는 것을 특징으로 하는 이상기.
3. 제1항에 있어서,

   상기 제어부는 상기 제1의 가변용량소자 및 상기 제2의 가변용량소자를 동시에 제어하는 것을 특징으로 하는 이상기.
4. 제1의 가변용량소자를 포함하는 리액턴스부와 상기 리액턴스부에 직렬로 접속되고 제2의 가변용량소자를 포함하는 서셉턴스부를 포함하는 이상부와,

   제어신호를 상기 이상부에 출력하는 제어부를 포함하며,

   상기 이상부는 복수 직렬로 접속되는 것을 특징으로 하는 이상기.
5. 제4항에 있어서,

   상기 제어부는(X는 상기 리액턴스부의 리액턴스, B은 상기 서셉턴스부의 서셉턴스)를 일정하게 유지하도록 하는 제어신호를 출력하는 것을 특징으로 하는 이상기.
6. 제4항에 있어서,

   상기 제어부는 상기 제1의 가변용량소자 및 상기 제2의 가변용량소자를 동시에 제어하는 것을 특징으로 하는 이상기.
7. 제1의 가변용량소자를 포함하는 리액턴스부와 상기 리액턴스부에 직렬로 접속되고 제2의 가변용량소자를 포함하는 서셉턴스부를 포함하는 이상부와,

   제어신호를 상기 이상부에 출력하는 제어부를 포함하며,

   상기 제어부는 상기 제1의 가변용량소자에 대한 제1의 제어신호와, 상기 제2의 가변용량소자에 대하여 상기 제1의 제어신호와는 독립된 제2의 제어신호를 출력하는 것을 특징으로 하는 이상기.
8. 제1의 가변용량소자를 포함하는 리액턴스부와 상기 리액턴스부에 직렬로 접속되고 제2의 가변용량소자를 포함하는 서셉턴스부를 포함하는 이상부와,

   제어신호를 상기 이상부에 출력하는 제어부를 포함하며,

   상기 제1의 가변용량소자 및 전기 제2의 가변용량소자는 소정의 용량비로 구성되며,

   상기 제어신호는 상기 제1의 가변용량소자 및 상기 제2의 가변용량소자에 대하여 공통인 것을 특징으로 하는 이상기.
9. 제8항에 있어서, 상기 소정의 용량비는 상기 제1의 가변용량소자 및 상기 제2의 가변용량소자의 면적비에 의해 정해지는 것을 특징으로 하는 이상기.