DE3513659C2 - - Google Patents

Description

Die Erfindung betrifft einen verteilten Leistungsverstärker mit den Merkmalen des Oberbegriffes von Patentanspruch 1.

Derartige Leistungsverstärker sind aus der Veröffentlichung "Electronics Letters", 29. März 1984, Band 20, Nr. 7, insbesondere Seiten 288 und 289, bekannt. Verteilte Leistungsverstärker der bekann­ ten Konstruktion besitzen Kopplungskondensatoren mit jeweils unterschiedlichen, vorgegebenen Kapazitätswerten, welche ent­ sprechend der Blindwiderstandskomponente des zugehörigen, vor­ teilhaft als Feldeffekttransistor ausgebildeten Transistors gewählt sind, so daß zu jeder der Steuerelektroden oder Gate­ elektroden ein jeweils unterschiedlicher, vorbestimmter Anteil des Eingangssignals gelangt. Die Eingangssignalbeaufschlagung jedes der Transistoren wird also selektiv auf die Eigenschaften des betreffenden Transistors und auf die Verluste abgestimmt, welche der Steuersignalübertragungsleitung oder Gateübertra­ gungsleitung zugeordnet sind, so daß eine gleichförmige Ein­ gangssignalbeaufschlagung jedes der Transistoren vorgenommen wird. Hieraus ergibt sich auch eine Erhöhung des Verstärkungs­ gewinns, ein verbesserter Wirkungsgrad und eine Erleichterung der Eingangsimpedanzanpassung.

Bei der bekannten Schaltung trifft jedoch die Schwierigkeit auf, das die Schaltungsmittel zur Anlegung der erforderlichen Vorspannung an die Transistoren vergleichsweise kompliziert sind und daß wegen der Gemeinsamkeit der Leitungswege, über die die Vorspannung und die Hochfrequenzsignale zu den Tran­ sistoren geführt werden, eine erhöhte Belastung der Steuer­ signalübertragungsleitung oder Gateübertragungsleitung auf­ tritt.

Durch die Erfindung soll demgemäß die Aufgabe gelöst werden, einen verteilten Verstärker mit den Merkmalen des Oberbegriffes von Patentanspruch 1 so auszugestalten, daß die Steuersignal­ leitungsbelastung bzw. Gateleitungsbelastung klein gehalten und komplizierte Vorspannungsschaltungszweige vermieden werden können.

Diese Aufgabe wird durch die kennzeichnenden Merkmale von Patentanspruch 1 gelöst. Eine vorteilhafte Ausgestaltung eines verteilten Verstärkers dieser Art ist in Anspruch 2 gekenn­ zeichnet.

Nachfolgend werden Ausführungsbeispiele eines verteilten Ver­ stärkers der hier angegebenen Art unter Bezugnahme auf die Zeichnung näher erläutert. Es stellen dar:

Fig. 1 ein schematisches Schaltbild eines verteilten Verstärkers mit einer Mehrzahl von Transistoren, welche in Kaskade zwischen einen Eingangsan­ schluß und einen Ausgangsanschluß in der hier angegebenen Weise geschaltet sind,

Fig. 2 ein schematisches Schaltbild einer Ersatz­ schaltung des verteilten Verstärkers nach Fig. 1 in etwas vereinfachter Darstellung,

Fig. 3 eine Aufsicht auf einen verteilten Verstärker gemäß Fig. 1, welcher als monolithischer integrierter Schaltkreis ausgebildet ist,

Fig. 4 einen Schnitt durch die integrierte Schaltung nach Fig. 3 entsprechend der in dieser Zeichnung angedeuteten Schnitt­ linie 4-4,

Fig. 5 eine Aufsicht auf einen Teil der Schal­ tung gemäß Fig. 1, wobei dieser Teil einen Kopplungskondensator und einen Feldeffekttransistor erkennen läßt,

Fig. 6 einen Schnitt durch den Schaltungsteil gemäß Fig. 5 entsprechend der in Fig. 5 angedeuteten Schnittlinie 6-6,

Fig. 7 einen Schnitt durch den Schaltungsteil gemäß Fig. 5 entsprechend der in Fig. 5 angedeuteten Schnittlinie 7-7 zur Verdeutlichung der Verbindung zwischen dem Koppelkondensator und dem Transistor und

Fig. 8 ein schematisches Schaltbild einer anderen Ausführungsform des verteilten Verstärkers der hier angegebenen Konstruktion.

In Fig. 1 ist ein verteilter Leistungsverstärker 10 darge­ stellte, welcher eine Anzahl von Feldeffekttransistoren, im vorliegenden Falle die Transistoren FET1 bis FET6 enthält, die in Kaskade zwischen einen Eingangsanschluß 12 und einen Ausgangsanschluß 14 geschaltet sind und welche eine Verstär­ kung von Hochfrequenzsignalen vornehmen, die dem Eingangsan­ schluß 12 von einer Signalquelle 15 über die Übertragungslei­ tung T₁ zugeführt wird. Vorliegend handelt es sich um eine Mikrostreifen-Übertragungsleitung mit einem bestimmten Wellen­ widerstand Z₀. Die Signale von der Signalquelle 15 gelangen dann weiter über einen Gleichstrom-Sperrkondensator C₁. Die verstärkten Hochfrequenzsignale werden am Ausgangsanschluß 14 dargeboten und einem Verbraucher 16 zugeführt.

Die Feldeffekttransistoren FET1 bis FET6 sind vorliegend Halbleiterfeldeffekttransistoren mit Metallelektrode (MESFET). Die Feldeffekttransistoren FET1 bis FET6 besitzen Eingangs­ elektroden, vorliegend Gateelektroden G₁ bis G₆, welche je­ weils in Kaskade über die Übertragungsleitungen T₂ bis T₇, vorliegend Mikrostreifen-Übertragungsleitungen, und die Kon­ densatoren C₂ bis C₇ in der dargestellten Weise zusammenge­ schlossen sind. Die Ausgangselektroden, vorliegend die Drain­ elektroden D₁ bis D₆, der genannten Feldeffekttransistoren FET1 bis FET6, sind über Übertragungsleitungen T₉ bis T₁₄ und T₁₅ bis T₂₀, vorliegend ebenfalls Mikrostreifen-Über­ tragungsleitungen, in der aus Fig. 1 erkennbaren Weise in Kaskade zusammengeschlossen. Die Sourceelektroden S₁ bis S₆ der Transistoren FET1 bis FET6 sind schließlich jeweils über einen für Hochfrequenz und für Gleichstrom gemeinsamen Schaltungszweig an ein Bezugspotential, vorliegend an Erde, gelegt. Die Gateelektrode G₁ des ersten der Feldeffekttran­ sistoren, nämlich des Feldeffekttransistors FET1 ist mit der Übertragungsleitung T₂, vorliegend, wie bereits gesagt, eine Mikrostreifen-Übertragungsleitung, gekoppelt. Die Über­ tragungsleitung T₂ ist mit dem Eingangsanschluß 12, und dadurch mit der Signalquelle 15, übert den Kondensator C₁ ge­ koppelt. Die Ausgangselektrode, d. h., die Drainelektrode D₁ des ersten Feldeffekttransistors FET1 ist mit einer Drain­ elektroden-Gleichstromvorspannungsschaltung 20 über die Übertragungsleitung T₉ in der dargestellten Weise gekoppelt. Ein jeweils nachfolgender der Feldeffekttransistoren, hier der letzte oder der sechste Feldeffekttransistor FET6 ist mit seiner Eingangselektrode oder Gateelektrode G₆ an die Schaltung 22 zum Abschluß der mit den Gateelektroden gekoppel­ ten Übertragungsleitungen in der dargestellten Weise verbunden. Die Drainelektrode D₆ des Feldeffekttransistors FET 6 ist an den Ausgangsanschluß 14 über die Übertragungsleitung T₁₄, die damit in Reihe liegende Übertragungsleitung T₂₀, den Gleich­ stromsperrkondensator C₉ und die damit wieder in Serie lie­ gende Übertragungsleitung T₂₁ verbunden. Vorliegend ist auch die Übertragungsleitung T₂₁ als Mikrostreifen-Übertragungs­ leitung ausgebildet.

Es sei bemerkt, daß die elektrischen Weglängen zwischen dem Eingangsanschluß 12 und dem Ausgangsanschluß 14 über jeden der einzelnen Feldeffekttransistoren FET 1 bis FET 6 im wesentlichen gleich sind. Das bedeutet, daß die Kapazitäts­ werte der Koppelkondensatoren C₂ bis C₇, die elektrischen Längen der Übertragungsleitungen oder Übertragungsleitungs­ abschnitte T₃ bis T₇, T₉ bis T₁₄ und T₁₅ bis T₁₉ zur Verbin­ dung der Feldeffekttransistoren FET 1 bis FET 6 sowie die Phaseneigenschaften oder Verzögerungseigenschaften der ge­ nannten Feldeffekttransistoren insgesamt so abgestimmt und gewählt sind, daß sich die gleichen elektrischen Weglängen vom Eingangsanschluß zum Ausgangsanschluß über die einzelnen Transistoren einstellen.

Die Schaltung 20 zur Vorspannung der Drainelektroden ist vor­ liegend ein Leiternetzwerk mit zwei parallel liegenden, zur Erde führenden Schaltungszweigen, von denen einer den Konden­ sator C₁₀ und der andere den Kondensator C₁₁ enthält, wobei die Übertragungsleitungen, vorliegend Mikrostreifen-Übertra­ gungsleitungen T₂₂ und T₂₃, Serienelemente der Leiterschaltung darstellen. Eine Spannungsquelle V_DD liefert eine Gleichspan­ nung zur Vorspannung der Drainelektroden über die Eingangs­ klemmen 21a und 21b. Die Kondensatoren C₁₀ und C₁₁ stellen Ableitungswege niedriger Impedanz für die Hochfrequenzsignale zur Erde hin dar, um zu verhindern, daß diese Hochfrequenzsig­ nale zu der die Vorspannung liefernden Gleichspannungsquelle V_DD gelangen, so daß diese Signale von der Spannungsquelle zur Lieferung der Vorspannung ferngehalten werden. Ein Gleich­ stromleitungsweg wird über die Übertragungsleitungen T₂₂ und T₂₃ geführt, so daß Gleichstrom von der zur Lieferung der Vorspannung dienenden Spannungsquelle V_DD von der Klemme 21a über die Streifenleiter der die Übertragungsleitungen T₂₂ und T₂₃ bildenden Mikrostreifenleitung der Vorspannungsschal­ tung 20 und dann über die Übertragungsleitungen T₉ bis T₁₄ und T₁₅ bis T₁₉ zu den Drainelektroden D₁ bis D₆ und von dort über die geerdeten Sourceelektroden S₁ bis S₆ jeweils zur Erde fließen kann. Es sei angemerkt, daß der Nebenschluß­ zweig, welcher den Kondensator C₁₀ enthält, außerdem einen in Serie geschalteten Widerstand R₂ enthält. Man erkennt aber, daß der Leitungsweg für den Gleichstrom nicht über den Widerstand R₂ zur Erde verläuft, so daß keine Gleichstrom­ leistung in dem Widerstand R₂ verlorengeht.

Die Schaltung 22 zum Abschluß der den Gateelektroden zugeord­ neten Übertragungsleitung enthält eine Serienschaltung aus einem Widerstand R₁ und der Übertragungsleitung T₈, welche vorliegend, wie bereits angedeutet, als Mikrostreifen-Über­ tragungsleitung ausgebildet ist. Eine Steuerelektrodenvor­ spannung für jede der Gateelektroden G₁ bis G₆ wird über die Widerstände R_G1 bis T_G6 zugeführt, welche elektrisch an eine gemeinsame Vorspannungsleitung 37 angeschlossen ist, die ihrerseits wiederum an eine Vorspannungsquelle V_GG in der dargestellten Weise angeschlossen ist. Die Kondensatoren C₂ bis C₇ bilden für die Vorspannung Gleichstrom-Sperrkonden­ satoren, so daß keine Vorspannung zu den Übertragungsleitungen T₂ bis T₇ gelangt.

Im Betrieb wird ein hochfrequentes Eingangssignal von einer Hochfrequenzquelle 15 über die Übertragungsleitung T₁ dem Eingangsanschluß 12 zugeführt und wird weiter durch den Kondensator C₁ an jede der Übertragungsleitungen T₂ bis T₇ der Reihe nach angekoppelt und gelangt daher auch zu den jeweils entsprechenden der Koppelkondensatoren C₂ bis C₇ und hierdurch an die entsprechenden Gateelektroden G₁ bis G₆ der Feldeffekttransistoren FET 1 bis FET 6, welche vorgespannt sind, um eine Verstärkung der Eingangssignale mit einem be­ stimmten Verstärkungsfaktor vorzunehmen. Das verstärkte Sig­ nal aus dem Feldeffekttransistor 1 wird von der Drainelek­ trode D₁ an die Übertragungsleitung T₉ weitergegeben und gelangt zu einem Schaltungspunkt 28a, um sich von dort längs der Übertragungsleitungen T₁₅ bis T₁₉ zu dem Schaltungspunkt 28f hin auszubreiten. Das von dem Feldeffekttransistor FET 2 abnehmbare verstärkte Signal gelangt über die Übertragungs­ leitung T₁₀ zu dem Schaltungspunkt 28b und von dort längs der Übertragungsleitungen T₁₆ bis T₁₉ wiederum zu dem Schal­ tungspunkt 28f, wo sich dieses Signal phasengerecht mit dem zuvor erwähnten, von dem Feldeffekttransistor FET 1 zuge­ führten Signal kombiniert. In entsprechender Weise liefern die nachfolgenden Transistoren FET 3 bis FET 6 jeweils ein verstärktes Hochfrequenzsignal an den jeweils folgenden der Schaltungspunkte 28c bis 28f und jedes dieser Signale kombi­ niert sich phasenrichtig an dem Schaltungspunkt 28f mit den von den vorausstehenden Feldeffekttransistoren zugeführten Signalen. Das gesamte zusammengesetzte Signal wird dann an dem Ausgangsanschluß 14 dargeboten.

Das Eingangssignal von der hochfrequenten Signalquelle 15 gelangt zu den Gateelektroden G₁ bis G₆ über die Kondensa­ toren C₂ bis C₇ sowie über die jeweiligen Übertragungslei­ tungen T₃ bis T₇. Die Kondensatoren C₂ bis C₇ bilden in Zusammenwirkung mit der eigenen oder inhärenten Eingangs­ kapazität, die zwischen der Gateelektrode und der Source­ elektrode jedes der Feldeffekttransistoren FET 1 bis FET 6 herrscht, jeweils einen Spannungsteiler für die Hochfrequenz­ energie. Da nur ein Teil der Eingangssignalspannung dazu verwendet wird, die Gateelektrode des jeweiligen Feldeffekt­ transistors zu beaufschlagen, kann bei dieser Schaltungsan­ ordnung die Gesamteingangsspannung und damit die Gesamtein­ gangsleistung zu dem Verstärker 10 entsprechend erhöht werden. Wenn also jeder der Kondensatoren C₂ bis C₇ eine Kapazität aufweist, welche gleich der Eigenkapazität jedes Feldeffekt­ transistors ist, so entsteht ein symmetrischer Spannungs­ teiler und die Spannung an der Gateelektrode ist halb so groß wie die Eingangsspannung. Die Eingangsspannung kann somit verdoppelt werden und einhergehend damit erhöht sich das Vermögen der Verarbeitung von Eingangsleistung durch den verteilten Verstärker um den Faktor vier. Um denselben Ver­ stärkungsfaktor je Stufe aufrechtzuerhalten, wird die Gate­ elektrodenperipherie für jedes Gerät um einen Faktor erhöht, welcher dem Spannungsteilerverhältnis entspricht. Im obigen Beispiel wird also die Gateelektrodenperipherie um den Fak­ tor zwei erhöht. Dies wird ohne jegliche zusätzliche Be­ lastung auf der Gatesignalübertragungsleitung erreicht, was auf dem Vorhandensein des kapazitiven Spannungsteilers be­ ruht. Eine Erhöhung der Gateelektrodenperipherie bewirkt eine Erhöhung der Gesamthochfrequenz-Ausgangsperipherie für jeden Feldeffekttransistor, wodurch die optimale Gleichstrom- Verbraucherleitung-Ausgangsimpedanz jedes Feldeffekttran­ sistors näher an die tatsächliche Ausgangsimpedanz an der Drainelektroden-Anschlußleitung gebracht wird.

Vorzugsweise ist der Kapazitätswert jedes der Kondensatoren C₂ bis C₇ so gewählt, daß sich eine vorbestimmte Beaufschla­ gung jedes der Feldeffekttransistoren FET 1 bis FET 6 ergibt. Dadurch wird der Betrag der Eingangsleistung, der jedem der Feldeffekttransistoren zugeleitet wird, so optimiert, daß die Feldeffekttransistoren jeweils gleichförmig mit Eingangs­ leistung beaufschlagt werden. Der Kapazitätswert jedes der Kondensatoren C₂ bis C₇ wird entsprechend der festen, inhärenten Kapazität C_GS1 bis C_GS6 (s. Fig. 2) jedes der Feldeffekttran­ sistoren gewählt, so daß jedem der Transistoren ein jeweils gleiches Eingangssignal erhält und ein jeweils bestimmter, unterschiedlich bemessener Anteil des Eingangssignales auf den mit den Gateelektroden gekoppelten Übertragungsleitungen T₂ bis T₇ selektiv von jedem Feldeffekttransistor abgezweigt wird. Auf diese Weise läßt sich die Eingangsleistung zu dem verteilten Verstärker 10 beachtlich erhöhen und die gesamte Steuerelektrodenperipherie kann, wie oben ausgeführt, erhöht werden. Auch der Verstärkungsgewinn des Verstärkers wird dadurch vergrößert. Es ist daher davon auszugehen, daß die Eingangsleistung beispielsweise um einen Faktor vier und die gesamte Geräteperipherie um den Faktor zwei vergrößert werden kann und da jedes Gerät gleichförmig angeregt wird, zeigt der Verstärker einen vergrößerten Verstärkungsgewinn und einen erhöhten Wirkungsgrad, ohne daß das Eingangssignal einen der Feldeffekttransistoren sättigt.

Betrachtet man Fig. 2, so erkennt man, daß in der Ersatz­ schaltung 10′ des verteilten Verstärkers 10 nach Fig. 1 die Koppelkondensatoren C₂ bis C₇, die Eigenkapazitäten zwischen Gateelektrode und Sourceelektrode jedes Feldeffekttransistors FET 1 bis FET 6, versinnbildlicht durch die Kondensatoren C_GS1 bis C_GS6, und schließlich auch jeweils ein Gateelektroden- Eigenwiderstand, angedeutet durch die Widerstand R_GS1 bis R_GS6 enthalten sind. Außerdem enthalten die einzelnen Ersatzschaltungsabschnitte die Drainelektrodenwiderstände R_DS1 bis R_DS6 der Transistoren FET 1 bis FET 6 und die Eigen­ kapazitäten zwischen Drainelektrode und Sourceelektrode C_DS1 bis C_DS6 der einzelnen Transistoren. Es sei bemerkt, daß jeder Feldeffekttransistor in dem Ersatzschaltbild eine Stromquelle enthält, welche einen Strom g_me erzeugt, wobei G_m die Durchleitung jedes Transistors und e die Spannung an der Eigenkapazität C_GS zwischen Sourceelektrode und Drain­ elektrode der Transistoren ist, wie dies angegeben wurde. Es ist weiter anzumerken, daß der Wert e, nämlich die Spannung an der Eigenkapazität C_GS zwischen Gateelektrode und Source­ elektrode, die Spannung ist, die durch den Spannungsteiler bestimmt wird, welcher jeweils aus den Koppelkondensatoren C₂ bis C₇ und den Eigenkapazitäten C_GS1 bis C_GS6 für jede Gateelektrode G₁ bis G₈ gebildet ist.

Die Wellenwiderstände der Übertragungsleitungen T₂ bis T₇ werden entsprechend den Kapazitäten C_GS1 bis C_GS6 und den Koppelkondensatoren C₂ bis C₇ gewählt, um ein Kettennetzwerk 10a′ zu bilden, das eine Eingangsimpedanz aufweist, die an den Wellenwiderstand der Signalquelle 15 und der Übertragungs­ leitung T₁ angepaßt ist. Es sei darauf hingewiesen, daß das Kettennetzwerk 10a′ die Mikrostreifen-Übertragungsleitungen T₃ bis T₇ enthält und einen bestimmten Wellenwiderstand ver­ wirklicht, wie an anderen Stelle angegeben wurde. Es sei weiter bemerkt, daß die Impedanz der Kettenschaltung 10a′ auch eine Funktion der Impedanz der die Schaltung abschließen­ den Schaltung 22 ist, welche vorliegend komplex sein muß, um ein optimales Verhalten der Schaltung über die Betriebsband­ breite zu erreichen. Der Realteil der komplexen Impedanz der Abschlußschaltung 22 wird teilweise von dem Widerstand R₁ gebildet.

Es ist weiterhin anzumerken, daß die Impedanzen der Übertra­ gungsleitungen T₉ bis T₁₄ und T₁₅ bis T₁₉ entsprechend den Eigenkapazitäten C_DS1 bis C_DS6 gewählt sind, um den verteil­ ten Verstärker 10 bezüglich der Schaltung 10b′ des Ersatz­ schaltbildes mit einer bestimmten Ausgangsimpedanz auszu­ statten, die in der zuvor bereits angedeuteten Weise an die Impedanz des Verbrauchers 16 (s. Fig. 1) angepaßt ist.

In den Fig. 3 bis 7 ist eine praktische Ausführungsform des verteilten Leistungsverstärkers 10 in Gestalt einer monolithischen integrierten Schaltung 10′′ wiedergegeben, wobei diese Schaltung auf einem Substrat 40, vorliegend aus Galliumarsenid, hergestellt ist, an dessen Unterseite ein Leiterbelag 42 als Erdungsebene angebracht ist und welches auf Teilen seiner Oberseite epitaktische Ablagerungen 44 in Mesastruktur (s. Fig. 4, 6 und 7) trägt, wobei die die Mesastrukturen tragende Oberfläche von derjenigen Fläche, welche den Leiterbelag 42 für die Erdungsebene trägt, abge­ wandt ist und so ausgebildet ist, daß dort die aktiven Be­ reiche zur Bildung der Feldeffekttransistoren FET 1 bis FET 6 hergestellt werden können. Die Sourceelektroden jedes der Transistoren FET 1 bis FET 6 sind elektrisch mit dem die Er­ dungsebene bildenden Leiterbelag 42 über durchplattierte Öffnungen 47 verbunden, welche in dem Substrat 40 vorgesehen sind, wobei eine überlagernde, aufplattierte Schicht 46 die Sourceelektroden der Feldeffekttransistoren FET 1 bis FET 6 insgesamt miteinander verbindet. Weiter ist festzustellen, daß jeder der Feldeffekttransistoren FET 1 bis FET 6 gleichen Aufbau besitzt und jeweils einen allgemeinen Drainelektroden­ bereich D₁ bis D₆, einen allgemeinen Gateelektrodenbereich G₁ bis G₆ sowie die gemeinsame Sourceelektroden-Überlagerungs­ schicht 46 aufweist, die mit dem die Erdungsebene bildenden Leiterbelag 42 über die durchplattierten Öffnungen 47 verbun­ den ist, wie aus der Zeichnung ersehen werden kann. Betrachtet man also beispielsweise einen der Feldeffekttransistoren FET 1 bis FET 6, vorliegend den Feldeffekttransistor FET 1, so er­ kennt man aus den Fig. 4 bis 7, daß dieser den erwähnten allgemeinen Drainelektrodenbereich D₁ und im Abstand vonein­ ander angeordnete Drainelektrodenfinger D_1a bis D_1c aufweist, wobei Sourceelektrodenkontakte S_1a bis S_1d von den jeweils zugehörigen Drainelektrodenfingern D_a bis D_c durch die Gate­ elektroden G_1a bis G_1f in der dargestellten Weise getrennt sind. Die Gateelektroden G_1a bis G_1f sind an einem gemeinsamen Gateanschluß zusammengeschaltet, welcher vorliegend und auch in Fig. 1 mit G₁ bezeichnet ist. Außerdem ist zu erkennen, daß die Sourceelektrodenteile S_1a bis S_1d elektrisch über die Leiterschicht 46 verbunden sind, die sich über den Feldeffekt­ transistor FET 1 erstreckt und auch über die anderen Feld­ effekttransistoren FET 2 bis FET 6 hinweg verläuft, wie aus den Fig. 3 und 4 erkennbar ist. Die Mikrostreifen-Übertra­ gungsleitungen T₁ bis T₂₄ werden durch entsprechend geformte Streifenleitungsabschnitte T_s1 bis T_s24 gebildet, welche von dem die Erdungsebene bildenden Leiterbelag 42 durch ein Dielektrikum getrennt sind, welches in dem vorliegenden Bei­ spiel durch den halbisolierenden Galliumarsenidwerkstoff des Substrates 40 gebildet ist. Ein Leiter 45 auf dem Substrat 40 dient zur Anlegung der Gateelektrodenvorspannung an die Gate­ elektroden der Feldeffekttransistoren FET 1 bis FET 6. Der Leiter ist mit jeder der Gateelektroden unmittelbar über die Widerstände R_G1 bis R_G6 gekoppelt, wie aus der Zeichnung er­ sichtlich ist. Die Widerstände R_G1 bis R_G6 sind vorliegend durch Halbleiter-Feldeffekttransistoren mit Metallelektrode (MESFET) sowie offener bzw. freier Gateelektrode gebildet, wie in Fig. 5 für den Widerstand R_G1 dargestellt ist, um einen verhältnismäßig hohen Widerstand (ungefähr≈2 KOhm) zu ver­ wirklichen, wobei die Drainelektrode und die Sourceelektrode D bzw. S ohmsche Anschlußkontakte dieses als Widerstand R_G1 wirkenden Transistors darstellen. Wie weiterhin in den Fig. 5 und 7 gezeigt ist, weist jeder der Koppelkondensatoren C₂ bis C₇, in dem dargestellten Beispiel, der Kondensatoren C₂, eine erste Elektrode C_2a auf, die auf dem halbisolierenden Substrat 40 angeordnet ist. Über dieser ersten Elektrode C_2a ist ein geeignetes Dielektrikum C_2b abgelagert. Ein zweiter Kondensatorbelag oder eine zweite Elektrode C_2c ist wiederum auf einem Teil des Dielektrikum abgelagert. Der zweite Kon­ densatorbelag C_2c ist elektrisch mit den Streifenleitern T_S2, T_S3 verbunden, welche die Übertragungsleitungen T₂ und T₃ bilden. Der untere Kondensatorbelag C_2a des Kondensators C₂ ist in der dargestellten Weise an einen der zuvor erwähnten Anschlüsse des Widerstandes R_G1 gelegt und ist mit den Gate­ elektrodenfingern G_1a bis G_1f des Feldeffekttransistors FET 1 in der dargestellten Weise gekoppelt, so daß der Kondensator­ belag C_2a den zuvor erwähnten Gateelektrodenanschluß G₁ des Feldeffekttransistors FET 1 bildet. Demgemäß ist der Eingangs­ anschluß 12 mit dem ersten Leiterbelag C_2c des Kondensators C₂ über den Streifenleiter T_s2 des die Übertragungsleitung T₂ bildenden Mikrostreifen verbunden und ist außerdem an den Mikrostreifenleiter T_s3, welcher die Übertragungsleitung T₃ bildet, angeschlossen. In entsprechender Weise sind die Gate­ elektrodenanschlüsse G₂ bis G₆, welche von den jeweils unteren Leiterbelägen (nicht dargestellt) der Kondensator C₃ bis C₇ gebildet sind, an die Mikrostreifenleiter T_s3 bis T_s7 ange­ schlossen, welche die Übertragungsleitungen T₃ bis T₇ bilden. Die Mikrostreifenleiter T_s9 bis T_s14, welche die Übertragungs­ leitungen T₉ bis T₁₄ bilden, verbinden in der dargestellten Weise die Drainelektroden D₁ bis D₆ der Feldeffekttransistoren FET 1 bis FET 6 mit der Ausgangsübertragungsleitung, welche die Übertragungsleitungsabschnitte T₁₅ bis T₂₀ enthält, wobei diese Abschnitte vopn den Streifenleitern T_s15 bis T_s20 gebildet sind. Es sei bemerkt, daß jeder Streifenleitungsabschnitt T_s9 bis T_s13 entsprechend den Übertragungsleitungen T₉ bis T₁₃ eine bestimmte Länge besitzt. Die vorbestimmte Länge jedes Streifen­ leitungsabschnittes T_s9 bis T_s14 wird so gewählt, daß sich eine Phasenkompensation bezüglich Signalen ergibt, die sich durch die Feldeffekttransistoren FET 1 bis FET 6 ausbreiten. Weiter ist anzumerken, daß in dem Ausführungsbeispiel nach Fig. 3 die Länge der Übertragungsleitung T₁₄ (Fig. 1) im wesent­ lichen gleich Null ist, so daß in Fig. 3 ein Streifenleitungs­ abschnitt T_s14 nicht gezeigt ist. Allgemein ist jedoch ein Streifenleitungsabschnitt T_s14 erforderlich. Nachdem das Ein­ gangssignal, welches sich längs der Übertragungsleitungen T₂ bis T₇ ausbreitet, kapazitiv über die Kondensatoren C₂ bis C₇ an die Gateelektroden G₁ bis G₆ angekoppelt wird, ist die Phasenlage des Signales anteilsmäßig eine Funktion der Kapa­ zität jedes der Kopplungskondensatoren C₂ bis C₇. Um daher die richtige Phasenbeziehung an dem Schaltungspunkt 28f zwischen jedem durch die Drainelektroden D₁ bis D₆ angekop­ pelten Signal aufrechtzuerhalten, wird die elektrische Weg­ länge der Übertragungsleitungen T₉ bis T₁₄ so justiert, daß die erforderliche Phasenbeziehung bezüglich der jeder Drain­ elektrode D₁ bis D₆ angekoppelten Signale gegeben ist.

Wie zuvor erwähnt, ist die maximale Ausgangsleistung, welche von dem verteilten Verstärker dargeboten wird, als von drei Faktoren beschränkt anzusehen.

Dementsprechend wird das Eingangssignal von dem Eingangsan­ schluß 12 des verteilten Verstärkers 10 aus eingekoppelt und breitet sich längs der Eingangs-Gateelektrodenleitung aus, welche die Übertragungsleitungen T₂ bis T₇ enthält. Ein jeweils ausgewählter Anteil des Eingangssignales wird an die Gateelek­ troden G₁ bis G₆ jedes einzelnen der entsprechenden Feldeffekt­ transistoren FET 1 bis FET 6 angekoppelt. Die Spannungsampli­ tude des besagten Signales, welches an die zugehörigen Drain­ elektroden gelangt, ist jedoch in Abhängigkeit von dem vorbe­ stimmten Kapazitätsverhältnis der Koppelkondensatoren C₂ bis C₇ in Kombination mit den internen Kapazitäten C_GS1 bis C_GS6 zwischen den Gate- und Sourceelektroden jedes der Feldeffekt­ transistoren FET 1 bis FET 6 gewählt. Durch richtige Dimensio­ nierung des Wertes der Kapazitäten der Kondensatoren C₂ bis C₇, d. h., durch entsprechende Einstellung der Flächen der Konden­ satorbeläge C_2c bis C_6c, in Abhängigkeit von dem maximalen Eingangssignal, welches an jeden der Feldeffekttransistoren gelangt, sowie in Abstimmung auf die Dämpfung des Eingangs­ signales längs der Gateelektrodenleitung, ist es möglich, die maximale Eingangsleistungsaufnahme der Schaltung zu erhöhen, während erforderlichenfalls für jeden der Feldeffekttransisto­ ren FET 1 bis FET 6 eine gleichförmige Eingangssignalbeauf­ schlagung in der angegebenen Weise verwirklicht wird. Auf diese Weise kann die Eingangsleistung zu dem Verstärker ganz wesentlich erhöht werden. Um dieselbe Verstärkung je Stufe aufrechtzuerhalten, wird die gesamte Gateelektrodenperipherie jedes Feldeffekttransistors entsprechend erhöht. Dies resul­ tiert in einer damit einhergehenden Erhöhung der Ausgangs­ leistung. Durch eine gleichförmige Beaufschlagung der Tran­ sistoren wird weiter eine erhöhte Ausgangsleistung bei erhöh­ tem Verstärkungsfaktor und erhöhtem Wirkungsgrad erreicht.

Anhand von Fig. 8 sei nun ein weiteres Ausführungsbeispiel eines mit 50 bezeichneten verteilten Leistungsverstärkers beschrieben, welcher eine Anzahl von Schaltungskanälen, vor­ liegend die zwei Kanäle 51a und 51b enthält, wobei jeder dieser Kanäle 51a und 51b zwischen einen Hochfrequenz-Ein­ gangsanschluß 52 und einen Hochfrequenz-Ausgangsanschluß 54 geschaltet ist, so daß eine Verstärkung von Hochfrequenzsig­ nalen erzielt wird, welche an den Eingangsanschluß 52 von einer Signalquelle 55 her über eine Übertragungsleitung T₅₀ gelegt werden, welche vorliegend eine Mikrostreifen-Über­ tragungsleitung ist, wobei die verstärkten hochfrequenten Signale an dem mit 54 bezeichneten Ausgangsanschluß erschei­ nen und an einen Verbraucher 56 gelangen. Jeder der genannten Mehrzahl von Schaltungskanälen 51a und 51b enthält eine An­ zahl von vorliegend sechs Feldeffekttransistoren. Die Feld­ effekttransistoren FET 11 bis FET 16 sind dem Schaltungskanal 51a zugeordnet und die Feldeffekttransistoren FET 17 bis FET 22 sind dem Schaltungskanal 51b zugeordnet.

Die genannten Feldeffekttransistoren sind wiederum, wie beim Ausführungsbeispiel nach Fig. 1, Halbleiter-Feldeffekttran­ sistoren mit Metallelektrode. Die Feldeffekttransistoren FET 11 bis FET 16, welche sich in der ersten Schaltungsstufe 51a befinden, besitzen die mit G₁₁ bis G₁₆ bezeichneten Gate­ elektroden, welche über die Übertragungsleitungen, vorliegend Mikrostreifen-Übertragungsleitungen T₅₂ bis T₅₆ und die Kop­ pelkondensatoren T₂₁ bis T₂₆, in Kaskade geschaltet sind. Die Ausgangselektroden, vorliegend die Drainelektroden D₁₁ bis D₁₆ der Feldeffekttransistoren FET 11 bis FET 16, sind elektrisch über die Übertragungsleitungen, nämlich die Mikro­ streifen-Übertragungsleitungsabschnitte T₅₈ bis T₆₃ und T₆₄ bis T₆₈ in der dargestellten Weise elektrisch in Kaskade geschaltet. Die Sourceelektroden S₁₁ bis S₁₆ der Feldeffekt­ transistoren FET 11 bis FET 16 sind an ein Bezugspotential im beschriebenen Ausführungsbeispiel an Erde, über einen gemeinsamen Hochfrequenzschaltungszweig und Gleichstromschal­ tungszweig zusammengeschlossen, wie ebenfalls aus dem Schalt­ bild zu ersehen ist. Jede Gateelektrode G₁₁ bis G₁₆ ist über einen jeweils zugehörigen aus einer Mehrzahl von Wider­ ständen, vorliegend über die Widerstände R_G11 bis R_G16 an eine Gleichstrom-Vorspannungsleitung 67a angeschlossen.

In ganz entsprechender Weise enthält der zweite Schaltungs­ kanal 51b des zweistufig ausgebildeten verteilten Verstär­ kers 50 die Feldeffekttransistoren FET 17 bis FET 22. Die Gateeletroden dieses Schaltungszweiges, nämlich die Gate­ elektroden G₁₇ bis G₂₂ sind elektrisch über die Übertragungs­ leitungen T_52′ bis T_56′ sowie die Koppelkondensatoren C_21′ bis C_26′ in Kaskade geschaltet. Die Ausgangselektroden, nämlich die Drainelektroden D₁₇ bis D₂₂ sind elektrisch über die Übertragungsleitungen T_58′ bis T_63′ sowie die Übertra­ gungsleitungen T_64′ bis T_68′ in Kaskade zusammengeschaltet. Wie somit aus Fig. 8 ersichtlich, sind die Drainelektroden D₁₇ bis D₂₂ an eine gemeinsame Serien-Kaskadenleitung in Form der Mikrostreigen-Übertragungsleitung mit den Übertra­ gungsleitungsabschnitten T₆₄ bis T₆₈ angeschlossen. Außerdem ist aus dem Schaltbild zu erkennen, daß die Drainelektroden D₁₁ bis D₁₆ und D₁₇ bis D₂₂ in den Schaltungspunkten 58a bis 58d an die Übertragungsleitungen angeschlossen sind. Das be­ deutet im einzelnen, daß die Drainelektroden D₁₁ und D₁₇ an dem gemeinsamen Schaltungspunkt 58a mit der Übertragungslei­ tung T₆₄ verbunden sind und daß ein jeweils nachfolgendes Paar der Paare von Drainelektroden D₁₂ bis D₁₆ und D₁₈ bis D₂₂ mit dem jeweils entsprechend folgenden Abschnitt der Übertragungsleitungen T₆₅ is T₆₈ an dem jeweils Zugehörigen der Schaltungspunkte 58b bis 58f angeschlossen ist. Die Sourceelektroden der Transistoren FET 11 bis FET 22 sind an ein gemeinsames Bezugspotential, vorliegend Erde, über einen gemeinsamen Hochfrequenzschaltungszweig und einen gemeinsamen Gleichstromschaltungszweig angeschlossen, wie aus dem Schalt­ bild entnommen werden kann. Die Gateelektroden G₁₇ bis G₂₂ sind außerdem über die Widerstände R_G17 bis R_G22 an die gemeinsame Gleichstrom-Vorspannungsleitung 67b angeschlossen, welche ihrerseits vorzugsweise mit der Gleichstrom-Vorspan­ nungsleitung 67a gekoppelt ist.

Die Drainelektroden-Vorspannungsschaltung 40 ist bei dem beschriebenen Ausführungsbeispiel ein Leiternetzwerk oder eine Kettenschaltung mit drei parallel geschalteten Zweigen, welche geerdet sind, wobei diese Zweige die Kondensatoren C₂₉, C₃₀ und C₃₁ sowie Übertragungsleitungen, vorliegend die Mikrostreifen-Übertragungsleitungen T₇₁, T₇₂ und T₇₃ enthalten, welche die Reihenschaltungselemente der Kettenschaltung dar­ stellen. Die Eingangsanschlüsse 41a und 41b der Schaltung dienen zur Ankopplung einer Vorspannungsquelle, etwa einer Quelle zur Lieferung der Spannung V_DD, zur Lieferung einer Drainelektroden-Gleichspannungsvorspannung, wie dies im Zusammenhang mit Fig. 1 bereits ausgeführt wurde.

Der verteilte Leistungsverstärker 50 nach Fig. 8 enthält weiter ein Paar von Abschlußschaltungen 22 und 22′ für die Gateelektroden-Eingangsleitungen. Im Beispiel nach Fig. 8 enthält die Gateelektrodenleitungs-Abschlußschaltung 22 ebenso wie die Gateelektroden-Abschlußschaltung 22′ in Reihenschal­ tung einen Widerstand R₅ bis R_5′ und eine Mikrostreifen- Übertragungsleitung T₅₇ bzw. T_57′ sowie einen Kondensator C₂₇.

Die den Drainelektroden zugeordnete Übertragungsleitung T₆₄ bis T₆₈ ist mit einer komplexen Impedanz abgeschlossen, welche in Serienschaltung eine Übertragungsleitung T₆₉, einen Gleich­ strom-Sperrkondensator C₂₈ und eine Übertragungsleitung T₇₀ enthält, die wiederum an den Ausgangsanschluß 54 gelegt ist, wie Fig. 8 zu entnehmen ist.

Im Betrieb wird ein hochfrequentes Eingangssignal von der Signalquelle 55 her an den Eingangsanschluß 52 gelegt und gelangt von dort zu der Übertragungsleitung 50. Die Übertra­ gungsleitungen T₅₁, T_51′ und T₅₀ bilden in Zusammenwirkung eine abgeglichene Leistungsaufteilungsschaltung 60, wie dies bereits an anderer Stelle angegeben ist. Ein Paar von sekun­ dären Eingangssignalen im wesentlichen gleicher Amplitude und gleicher Phasenlage breitet sich durch die Schaltungskanäle 51a und 51b über die Übertragungsleitungen T₅₂ bis T₅₆ bzw. T_52′ bis T_56′ aus. Das Signal, welches über die Übertragungs­ leitungen T₅₁ bis T₅₆ fließt, wird über jeweils entsprechende der Kondensatoren C₂₁ bis C₂₆ an die zugehörigen Gateelektroden G₁₁ bis G₁₆ der Feldeffekttransistoren FET 11 bis FET 16 ange­ koppelt, welche so vorgespannt sind, daß eine Verstärkung der eingegebenen Signale erhalten wird. Das verstärkte Signal vom Feldeffekttransistor FET 11 wird über die Drainelektrode D₁₁ an die Übertragungsleitung T₅₈ angekoppelt und erreicht den Schaltungspunkt 58a, um sich dann längs der Übertragungslei­ tungen T₆₄ bis T₆₈ zu dem Schaltungspunkt 58f hin auszubreiten. Das verstärkte Signal, das von dem Feldeffekttransistor FET 12 abnehmbar ist, wird über die Übertragungsleitung T₅₉ zu dem Schaltungspunkt 58b hin ausgekoppelt und fließt dann längs der Übertragungsleitungen T₆₅ bis T₆₈ zu dem Schaltungspunkt 58f, um sich dort phasengerecht mit dem zuvor von dem Feld­ effekttransistor FET 11 zum Schaltungspunkt 58f übertragenen Signal zu überlagern. In entsprechender Weise liefern die jeweils nachfolgenden Transistoren FET 13 bis FET 16 jeweils ein verstärktes Hochfrequenzsignal an die jeweils darauffol­ genden Schaltungspunkte 58c bis 58f und jedes dieser Signale kombiniert sich phasenrichtig am Schaltungspunkt 58f mit dem zuvor von den jeweils vorausgehenden Feldeffekttransistoren dorthin abgegebenen Signalen. Das insgesamt gebildete zusam­ mengesetzte Signal wird dann an dem Ausgangsanschluß 54 dar­ geboten.

Das Eingangssignal, welches von der Hochfrequenz-Signalquelle 55 in die Übertragungsleitung T₅₁ eingegeben wird, wird, wie bereits erwähnt, an die Gateelektroden G₁₁ bis G₁₆ jeweils über entsprechende der Kondensatoren C₂₁ bis C₂₆ angekoppelt. Die Kondensatoren C₂₁ bis C₂₆ bilden in Zusammenwirkung mit den Eigenkapazitäten zwischen der Gateelektrode und der Sourceelektrode der Feldeffekttransistoren FET 11 bis FET 16 einen Spannungsteiler für die Hochfrequenzenergie. Aufgrund der Wirkung der Kondensatoren C₂₁ bis C₂₆ wird das Eingangs­ leistungs-Aufnahmevermögen des Verstärkers erhöht. Vorzugs­ weise wird durch Wahl der Werte der Kapazität jedes Konden­ sators ein jeweils unterschiedliches Kopplungsverhältnis der Eingangsspannung zu den Feldeffekttransistoren FET 11 bis FET 22 verwirklicht, so daß eine gleichförmige Beaufschlagung jedes der Transistoren erreicht wird, woraus eine erhöhte Leistungsaufnahmefähigkeit, ein erhöhter Verstärkungsgewinn und ein erhöhter Wirkungsgrad resultieren.

In entsprechender Weise wird das Signal, welches durch die Übertragungsleitungen T_51′ bis T_56′ gelangt, jeweils über die Kondensatoren C_21′ bis C_26′ an die zugehörigen Gateelektroden G₁₇ bis G₂₂ der Feldeffekttransistoren FET 17 bis FET 22 ge­ legt und die Ausgangssignale der Transistoren gelangen zu den Schaltungspunkten 58a bis 58f, wo eine Kombination mit den entsprechenden Signalen von den Feldeffekttransistoren FET 11 bis FET 16 stattfindet, wie ebenfalls an anderer Stelle beschrieben worden ist.

Es ergibt sich, daß die elektrischen Weglängen zwischen dem Eingangsanschluß 52 und dem Ausgangsanschluß 54 über die jeweiligen Feldeffekttransistoren FET 11 bis FET 22 im wesent­ lichen gleich sind. Das bedeutet, daß die effektiven Längen der Übertragungsleitungen T₅₁ bis T₅₆, T_51′ bis T_56′, T₅₈ bis T₆₃, T_58′ bis T_63′ sowie T₆₄ bis T₆₈, welche die Feldeffekt­ transistoren FET 11 bis FET 22 verbinden, sowie das Phasen­ verhalten oder die Verzögerungseigenschaften der Feldeffekt­ transistoren FET 11 bis FET 22 insgesamt so gewählt sind, daß sich die genannten gleichen elektrischen Weglängen ergeben. Es ist außerdem zu beachten, daß die Koppelkondensatoren C₂₁ bis C₂₆ und C_21′ bis C_26′ einen bestimmten kapazitiven Blind­ widerstand in Zusammenwirkung mit dem festen Blindwiderstand der Feldeffekttransistoren zwischen Sourceelektrode und Gate­ elektrode haben, so daß sie in Zusammenwirkung eine bestimmte Phasenverzögerung für die Signale zu den einzelnen Feldeffekt­ transistoren FET 11 bis FET 22 hin bewirken. Um daher gleiche elektrische Weglängen zwischen dem Eingangsanschluß 52 und dem Ausgangsanschluß 54 über jeden der genannten Feldeffekt­ transistoren vorzusehen, werden die elektrischen Weglängen der Übertragungsleitungen T₅₈ bis T₆₃ und T_58′ bis T_63′ ent­ sprechend den im Zusammenhang mit Fig. 1 erläuterten Gesichts­ punkten gewählt.

Ein in die Leistungsaufteilungsschaltung 60 eingegebenes Sig­ nal wird also im wesentlichen zu gleichen Teilen auf die Über­ tragungsleitungen T₅₁ und T_51′ aufgeteilt. Der Wellenwider­ stand der Übertragungsleitung T₅₀ in Verbindung mit der Über­ tragungsleitung T₅₁ sowie den Übertragungsleitungen T₅₂ bis T₅₆ führt zu derselben Eingangsimpedanz wie ihn die Übertra­ gungsleitung T₅₀ in Zusammenwirkung mit den Übertragungslei­ tungen T_51′ sowie T_52′ bis T_56′ haben. Die Eingangsleistung, die zu jeder der Gateelektroden G₁₁ bis G₁₆ der Feldeffekt­ transistoren des ersten Schaltungskanals 51a gelangt, ist somit im wesentlichen gleich der Eingangsleistung, die zu den Gateelektroden G₁₇ bis G₂₂ der Feldeffekttransistoren des zweiten Schaltungskanals 51b geführt wird. Indem man somit dieselbe Eingangsleistung in jeden Schaltungskanal 51a und 51b des verteilten Verstärkers 50 einführt, kann die maximale Eingangsleistung, welche dem verteilten Verstärker 50 zuge­ führt wird, um den Faktor zwei, im Vergleich zu der maximalen Eingangsleistung zu herkömmlichen verteilten Verstärkern, er­ höht werden. Da weiter jede Gateelektrode G₁₁ bis G₁₆ mit dem zugehörigen Übertragungsleitungsabschnitt T₅₂ bis T₅₆ und T_52′ bis T_56′ über einen Kondensator gekoppelt ist, wird ein Spannungsteiler gebildet, welcher das Eingangsleistungs- Aufnahmevermögen jedes Feldeffekttransistors erhöht, wie dies im Zusammenhang mit Fig. 1 bereits ausgeführt wurde.

Die Gesamt-Gateelektrodenperipherie des verteilten Verstärkers wird weiter um den Faktor zwei im Vergleich zu entsprechenden herkömmlichen verteilten Verstärkern erhöht. Nachdem die Gesamt-Gateelektrodenperipherie zwischen zwei getrennten Schal­ tungskanälen 51a und 51b des verteilten Verstärkers 50 aufge­ teilt wird, ist die Gesamt-Gateelektrodenperipherie-Belastung für das hochfrequente Eingangssignal, welches in jeden der genannten Schaltungskanäle 51a und 51b eingegeben wird, gleich der Gesamt-Gateelektrodenperipherie-Belastung bei einem her­ kömmlichen verteilten Verstärker mit einem einzigen Schaltungs­ kanal. Nachdem also die Drainelektroden D₁₁ bis D₂₂ der Feld­ effekttransistoren FET 11 bis FET 22 an eine gemeinsame, den Drainelektroden zugeordnete Übertragungsleitung mit den Über­ tragungsleitungsabschnitten T₆₄ bis T₆₈ angekoppelt sind und an die Feldeffekttransistoren FET 11 bis FET 22 Hochfrequenz­ energie in Abhängigkeit von Signalen auf zwei getrennten Signalleitungen zu den Gateelektroden gelangt, ergibt sich eine Ausgangsleistung entsprechend dem Zweifachen der Gate­ elektrodenperipherie eines herkömmlichen, einen Schaltungs­ kanal aufweisenden verteilten Verstärkers. Die Gateelektroden­ pheripherie jedes Transistors kann jedoch auch ohne eine Be­ lastung der Gateelektroden-Signalleitung erhöht werden, wie im Zusammenhang mit Fig. 1 ausgeführt wurde.

Da die Drainelektroden D₁₁ bis D₂₂ der Feldeffekttransistoren FET 11 bis FET 22 Ausgangsleistung an eine gemeinsame Über­ tragungsleitung mit den Übertragungsleitungsabschnitten T₆₄ bis T₆₈ abgeben und da entsprechende Paare der Drainelek­ troden elektrisch an den jeweils entsprechenden Schaltungs­ punkten 58a bis 58f zusammengeschaltet sind, wird die effek­ tive Drainelektrodenperipherie, welche an die Ausgangsleitung angekoppelt ist, verdoppelt und die Feldeffekttransistoren werden effektiv parallel geschaltet. Nachdem außerdem noch die Gateperipherie jedes Transistors erhöht wird, ergibt sich eine Vergrößerung der Gesamt-Drainelektrodenperipherie jedes Transistors. Die optimale Ausgangsimpedanz eines Feldeffekt­ transistors, welcher zur Erzielung eines maximalen Verstär­ kungsgewinns vorgespannt ist, wird somit um einen Faktor reduziert, welcher von der effektiven Erhöhung der Drain­ elektrodenperipherie abhängig ist, indem die Feldeffekttran­ sistoren parallel geschaltet werden und indem ferner eine effektive Erhöhung der Drainelektrodenperipherie jedes Feld­ effekttransistors erreicht wird. Aus diesem Grunde liegt dann die optimale Ausgangsimpedanz jedes Feldeffekttransistors näher an der praktischen lastliniengemäßen Impedanz der be­ treffenden Feldeffekttransistoren, wobei letztgenannte Impe­ danz durch die Ausgangsimpedanz des betreffenden verteilten Verstärkers vorgegeben ist.

Außerdem wird, wie ebenfalls vorstehend mehrfach gesagt ist, der Wert der Kapazität jedes der Koppelkondensatoren C₂₁ bis C₂₆ und C_21′ bis C_26′ in Entsprechung zu der festen Eigen­ kapazität jedes der Feldeffekttransistoren so gewählt, daß jeder Feldeffekttransistor ein gleichförmiges Eingangssignal erhält, was bedeutet, daß ein vorbestimmter, jeweils unter­ schiedlich bemessener Anteil des Eingangssignales auf den Gateelektrodenleitungen T₅₁ bis T₅₆ und T_51′ bis T_56′ selektiv dem jeweiligen Feldeffekttransistor zugeführt wird. Auf diese Weise kann die Eingangsleistung zu dem verteilten Verstärker 50 beachtlich erhöht werden und die Gesamt-Gateelektroden­ peripherie kann erhöht werden, wie dies bei der Erläuterung von Fig. 1 bereits ausgeführt wurde. Durch Schaffung der Schaltungskanäle 51a und 51b und Vorsehen der Koppelkonden­ satoren C₂₁ bis C₂₆ bzw. C_21′ bis C_26′ wird das Eingangs­ leistungs-Aufnahmevermögen des verteilten Verstärkers 50 er­ höht und die Gateelektrodenperipherie jedes Transistors so­ wie auch die Drainelektrodenperipherie sowie die effektive Drainelektrodenperipherie jedes Transistors werden in der beschriebenen Weise erhöht. Weiter ergibt die gleichförmige Beaufschlagung jedes Transistors eine Verbesserung bezüglich des Verstärkungsgewinns, des Wirkungsgrades und der Ausgangs­ leistung.

Claims (2)

1. Verteilter Leistungsverstärker mit einem Eingangsanschluß (12), einem Ausgangsanschluß (14), einer Anzahl von in Kaskade geschalteten Transistoren (FET 2, FET 3 . . .), welche jeweils eine Eingangselektrode und eine Ausgangselektrode besitzen, mit einer Kopplungsschaltung mit einer Anzahl von Kondensa­ toren (C 2, C 3, C 4 . . .), welche je eine der Eingangselek­ troden der genannten Anzahl von Transistoren mit dem Eingangs­ anschluß koppelt, sowie mit einer Ausgangskaskadenschaltung (T 9 bis T 20) zur Verbindung der Ausgangselektroden der Transistoren mit dem Ausgangsanschluß, wobei je ein Konden­ sator (C 2, C 3, C 4 . . .) der Kopplungsschaltung an je eine der Eingangselektroden der Transistoren angeschlossen ist, dadurch gekennzeichnet, daß die Eingangselektroden jeweils mit gesonderten Schaltungszweigen für die Vorspannung und für die Hochfrequenzssignale verbunden sind, wobei die Zuführung der Vorspannung jeweils über hochohmige Wider­ stände (RG 1, Rg 2 . . .) erfolgt.

2. Verteilter Leistungsverstärker nach Anspruch 1, dadurch gekennzeichnet, daß, insbesondere in symmetrischer Anordnung, eine zweite Anzahl in Kaskade geschalteter Transistoren (FET 17, FET 18 . . .), welche jeweils eine Ein­ gangselektrode und eine Ausgangselektrode besitzen, und eine zugehörige Kopplungsschaltung mit einer Anzahl von Konden­ satoren (C 21′, C 22′ . . .), welche je eine der Eingangselek­ troden der genannten weiteren Anzahl von Transistoren mit dem Eingangsanschluß koppelt, vorgesehen sind, daß weiter Verbindungen der Ausgangselektroden der genannten zweiten Anzahl von Transistoren mit einer gemeinsamen Aus­ gangskaskadenschaltung (T 64, T 65 . . .) vorgesehen sind und daß auch die Eingangselektroden der zweiten Anzahl in Kaskade geschalteter Transistoren jeweils mit gesonderten Schaltungs­ zweigen für die Vorspannung und für die Hochfrequenzsignale verbunden sind, welche den beiden parallelen Schaltungska­ nälen über eine Leistungsaufteilungsschaltung zuführbar sind, wobei die Zuführung der Vorspannung jeweils über hochohmige Widerstände (RG 11, RG 12 . . .; RG 11-, RG 12- . . .) erfolgt (Fig. 8).