DE3008892A1

DE3008892A1 - Spannungsvergleicher

Info

Publication number: DE3008892A1
Application number: DE19803008892
Authority: DE
Inventors: Andrew Gordon Francis Dingwall
Original assignee: RCA Corp
Current assignee: RCA Corp
Priority date: 1979-03-09
Filing date: 1980-03-07
Publication date: 1980-09-11
Also published as: FR2451036A1; IT8020206A0; KR830002453A; GB2045563B; KR830001935B1; CA1136705A; JPS55127726A; FR2451036B1; GB2045563A; US4262221A; IT1140694B; AU527231B2; AU5604480A

Description

3008882

ECA 73530 Ks/Ki

U.S. Serial Nb: 18,908

Eiled: March 9, 1979

ECA Corporation
New York, N.Y., V. St. v. A.

Spannungsvergleicher

Die Erfindung bezieht sich auf Vergleicherschaltungen und betrifft insbesondere Ausführungsformen solcher Schaltungen, die sich auf einem monolithischen "Silizium-auf-Saphir"-Block (sogenannte SOS-Technik) integrieren lassen.

"Vergleicherschaltungen werden häufig dazu verwendet, Ausgangs— signale zu erzeugen, welche die relative Amplitude zweier Signalspannungen zueinander anzeigen (z.B. in Servoschleifen), oder Tim die Beziehung einer bekannten festen Spannung zu einer sich zeitlich ändernden Spannung anzuzeigen, etwa in Analog-Digital-Umsetzern. Bei der letztgenannten Anwendungsart ist es vielfach erwünscht, eine große Anzahl von Vergleicherschaltungen auf einem einzigen monolithischen Block zu integrieren, z.B. um 64 Vergleicher für einen 6-Bit-Analog-Digital-Umsetzer unterzubringen. In solchen Fällen müssen die Vergleicher einerseits eine hohe Empfindlichkeit haben, um die gewünschte Genauigkeit zu erbringen, andererseits müssen sie aber einfach im Aufbau sein, so daß sie in monolithischer Form integrierbar sind. Ein solcher Vergleicher ist in der US-Patentschrift 3 676 702 offenbart.

030037/0875

3Q08892

Bei Schaltungen, die in SOS-Technik zu integrieren sind, muß in Betracht gezogen werden, daß die Substrate der Transistoren elektrisch "schwimmend" sind, was die Betriebskenngrößen der Transistoren beeinflussen kann. Diese Einflüsse können sich in einer Vergleicher schaltung als vorübergehende Spannungsversetzung äußern, die zur Begrenzung der Empfindlichkeit der Schaltung führt. Die Effekte vorübergehender Spannungsversetzung werden bei einer erfindungsgemäßen Schaltung praktisch zum Verschwinden gebracht, indem jedes aktive Bauelement in der Schaltung unabhängig in wiederkehrender oder periodischer Weise automatisch auf Null abgeglichen wird.

Die erfindungsgemäße Schaltungsanordnung enthält einen ersten und einen zweiten Kaskodeverstärker mit einem gemeinsamen Ausgangsknoten. Der erste Kaskodeverstärker enthält einen ersten und einen zweiten N-Kanal-Transistor, deren Kanäle in Reihe zueinander zwischen ein relativ negatives Betriebspotential und den Ausgangsknoten geschaltet sind. Der zweite Kaskodeverstärker enthält einen ersten und einen zweiten P-Kanal-Transistor, die in Eeihe zueinander zwischen ein relativ positives Betriebspotential und den Ausgangsknoten geschaltet sind.

Die Eingangsanschlüsse des ersten und des zweiten Kaskodeverstärkers sind jeweils über einen Koppelkondensator mit einem gemeinsamen Schaltungsknoten verbunden, an den wahlweise eine Signalspannung und eine Bezugsspannung gelegt werden. Mit dem Anlegen der Bezugsspannung wird auf jedes der die Kaskodeverstärker bildenden aktiven Bauelemente eine Vorspannung gegeben, um die Schaltung elektrisch auf Null zu stellen bzw. abzugleichen.

Durch das Abgleichen des Verstärkers werden die Einflüsse der Spannungsversetzungen an einzelnen Bauelementen zum Verschwinden gebracht, da der Verstärker, jedesmal wenn die Vorspannung selektieiv angelegt wird, wieder in den annähernd gleichen Zustand gebracht wird.

- 8 030037/0875

3008882

Die Erfindung wird nachstehend anhand von Zeichnungen näher erläutert .

Figur 1 zeigt das Schaltbild einer in MOS-Technik realisierten Ausführungsform einer erfindungsgemäßen Schaltungsanordnung;

Figur 2 zeigt eine mit Transistoren gebildete Ausfuhrungsform für die Schalter S1 bis S5 in Figur 1.

Der in der Anordnung nach Figur 1 enthaltene Kaskodeverstärker 10 enthält P-Kanal-Feldeffekttransistoren P1 und P2 und hat einen Eingangsanschluß 6 für Signale und einen Ausgangsanschluß OUT. Der Transistor PI ist der in Sourceschaltung angeordnete Teil des Kaskodeverstärkers 10, seine S our ce elektrode empfängt ein relativ positives Yersorgungspotential Vy^, seine Gateelektrode empfängt das Signalpotential am Anschluß 6, und seine Drainelektrode ist mit einem Anschlußpunkt 5 verbunden. Der Transistor P2 ist der in Gateschaltung angeordnete Teil des Kaskodeverstärkers 10, seine Sourceelektrode liegt am Anschluß 5 zum Empfang des von der Drainelektrode des Transistors FI kommenden Signals, und seine Drainelektrode ist mit dem Ausgangsanschluß OUT verbunden.

In ähnlicher Weise enthält der Kaskodeverstärker 20, dessen Signaleingang bei 9 und dessen Signalausgang am Anschluß OUT liegt, zwei N-Kanal -Feldeffekttrans ist or en Fl und N2. Der Transistor FI empfängt an seiner S our ce elektrode ein relativ negatives Versorgungspotential Vgg und stellt den in Sourceschaltung angeordneten Teil des Kaskodeverstärkers 20 dar. Der Transistor W2 empfängt an seiner Sourceelektrode Signalstrom vom Transistor Fl und stellt den in Gateschaltung angeordneten Teil des Kaskodeverstärkers 20 dar.

Es sei angenommen, daß der Ausgang der in Figur 1 dargestellten Vergleicherschaltung die Gateelektrode eines weiteren Feldeffekttransistors ansteuert, der eine praktisch unendlich hohe Last-

- 9 030037/0875

impedanz für den Ausgangsanschluß OUT darstellt. Die Lastimpedanz, auf die der Kaskodeverstärker 10 arbeitet, ist dann effektiv die Ausgangsimpedanz des Kaskodeverstärkers 20. In ähnlicher Weise ist die vom Kaskodeverstärker 20 getriebene Lastimpedanz die Ausgangsimpedanz des Kaskodeverstärkers 10. Eine Kaskodeschaltung von Transistoren führt zu einem Verstärker mit extrem hoher Ausgangsimpedanz. In der Kaskodeschaltung multipliziert sich die Drain-Source-Reihenimpedanz r_dq des in Sourceschaltung angeordneten Feldeffekttransistors mit der Eigen-Spannungsverstärkung S_m ^Tß_B des i-ⁿ Gateschaltung angeordneten Feldeffekttransistors. Die Bandmitten-Ausgangsimpedanz Hq des Kaskodeverstärkers 10 oder 20 ist ungefähr

^R0 ^{= r}ds ^m^dsi ⁺ ^ '

wobei die tiefgesetzten Zahlenindizes auf den jeweils gemeinten Transistor P1 oder P2 im einen Fall bzw. auf den jeweiligen Transistor N1 oder N2 im anderen Fall hinweisen und wobei g die Transkonduktanz des Feldeffekttransistors ist. Der in Gateschaltung angeordnete Verstärker P2, dessen Stromverstärkung gleich 1 ist und der auf den Eingangssignalstrom I.* anspricht, den er an seiner Sourceelektrode von dem in Sourceschaltung angeordneten Verstärker PI empfängt, liefert am Anschluß OUT eine Ausgangs spannung, die gleich I/i^q ist. Der von der Drainelektrode des in Sourceschaltung angeordneten Verstärkers P1 gelieferte Signalstrom I,- ist gleich der an seinem Eingang 6 angelegten Signalspannung V. multipliziert mit der Transkonduktanz g des Feldeffekttransistors, d.h. ¹I ^{= s}m1^Vin* ^{Das Aus}S^anK^ssiSnal vom Kaskodeverstärker 10, der den Kaskodeverstärker 20 als aktive Last benutzt, ist daher gleich g_m^jV. Rq> was eine SpannungsverStärkung von 6ηιΐ^ΓΛσ9 (δη,ΛΓ.Ί + Ό bedeutet. Selbst für kleine integrierte Bauelemente sind Spannungsverstärkungen im Wert von über 500 erreicht worden.

Der Verstärker 20 bringt für das an die Gateelektrode des Feldeffekttransistors N1 gelegte Signal eine eben.solche

030037/0875 -10-

3008832

- ίο -

Spannungsverstärkung. Legt man an "beide Eingänge 6 und 9 ein Eingangssignal, dann vereinigen sich die Ausgangssignale der Verstärker 10 und 20 am Ausgangsanschluß des Vergleichers in additiver Weise.

Der Frequenzgang der in Sourceschaltung angeordneten Verstärker wird durch die Kaskodeschaltung verbessert, da hierdurch der Miller-Effekt zwischen Gate- und Drainelektrode des jeweiligen Eingangstransistors P1 bzw. FI gering gehalten wird, wie es an sich bekannt ist.

Die Erzielung der vorstehend beschriebenen Spannungsverstärkung basiert darauf, daß jeder der Transistoren in seinen hochverstärkenden stromgesättigten Betriebsbereich vorgespannt wird. Bedingung für den Transistorbetrieb im Sättigungsbereich ist, daß der Transistor mit einer Gate-Source-Spannung Yqq betrieben wird, die kleiner oder gleich ist als die Drain-Source-Spannung V-Qg plus eine Eins ehalt spannung Vm, d.h. I Vßg I ^ I Vpg + V_m |. In der Anordnung nach Figur 1 sind Schalter S3, S4 und S5 vorgesehen, mit denen wahlweise das Drainpotential jedes Transistors an die Gateelektrode des betreffenden Transistors gelegt werden kann. Diese Potentiale werden von Kondensatoren C3, C2 und 01 an den Gateelektroden für eine Dauer gespeichert, die mindestens so lang wie die SchaltIntervalle sind. Auf diese Weise wird für jeden Transistor sichergestellt, daß er die notwendige Gate-Source-Spannung für seinen Betrieb in der Stromsattigung und somit für seinen hochverstärkenden Betriebszustand erhält.

Da die Kanäle der Transistoren P1, P2, N2 und ΝΊ zueinander in Serie zwischen den Versorgungspotentialen V^ und Vg_ß liegen, sind die Versorgungsströme Iy, und I~ durch die Feldeffekttransistoren einander gleich. Sind die Transistoren P2 und N2 und auch die Transistoren P1 unlFI elektrisch einander angepaßt und sind die Schalter S3, S4· und S5 alle geschlossen, dann ergibt sich am Ausgangsanschluß OUT ein Ausgangspotential vom Wert 1/2(V₀J, - V_sg), und dieses Potential wird den

030037/087B -11-

3008832

Gateelektroden von P2 -und Ή2 angelegt und am Kondensator 01 gespeichert. An den Gateelektroden von P1 und N1 liegt ein Potential, das im Einklang mit einer Gate-Source-Spannung steht, bei welcher der Source-Drain-Strom I^ = I^ durch die Serienschaltung der Transistoren fließt; dieses Potential wird durch Wahl geometrischer Transistorkenngrößen für die jeweilige Schaltungskonstruktion eingestellt. Wenn beispielsweise für die beiden Transistoren PI und P2 das jeweilige Verhältnis w/1 der Kanalbreite w zur Kanallänge 1 gleich ist, dann teilt sich die zwischen OUT und Vj^ herrschende Spannung zu gleichen Teilen auf die Drain-Source-Strecken der Transistoren P1 und P2 auf. Wenn das Verhältnis w/1 beim Transistor PI größer ist als beim Transistor P2, dann erscheint am Anschlußpunkt 5 ein weniger großer Anteil der zwischen OUT und Vjjp herrschenden Spannung. Die an den Punkten 6 und 9 auftretenden Gate-Gleichspannungen werden an den Kondensatoren C3 bzw. 02 gespeichert.

Es können auch gesonderte Vorspannungselemente verwendet werden, um das Gleichspannungspotential an den Gateelektroden von P2 und N2 einzustellen. In diesem Fall wird ein Spannungsteiler vorgesehen, um ein Potential von z.B. 1/2(V₀₁, - V₃₃) direkt an die Gateelektroden zu legen, wodurch der Schalter S 5 überflüssig wird.

Mit der Schaltungsanordnung nach Figur 1 ergibt sich ein hochverstärkender Verstärker, der wegen der geringen Anzahl aktiver Bauelemente zur Integration auf einer relativ kleinen Siliziumfläche geeignet ist.

Um die Vergleicherfunktion zu realisieren, sind zwei zusätzliche Schalter S1 und S2 vorgesehen. Diese Schalter dienen dazu, den gemeinsamen Schaltungspunkt 7 wahlweise mit einer ersten Signalspannung V1 und einer zweiten Signalspannung V2 zu verbinden. Zum Zwecke der Erläuterung sei angenommen, daß die Spannung V2 ein konstantes Bezugspotential ist.

- 12 030037/0875

3QQ8832

Die Schalter S1 bis S5 werden mit einer Frequenz geöffnet und geschlossen, die mindestens so hoch wie die Signalfrequenz von V-I und V2 ist. Die Schalter S1, S3, S4- und S5 werden jeweils gleichzeitig geöffnet und geschlossen. Der Schalter S2 wird geöffnet, wenn der Schalter S1 geschlossen wird, und er wird geschlossen, wenn der Schalter S1 geöffnet wird. "Vorzugsweise sollte der Umschaltbetrieb, zumindest was die Schalter S1 und S2 angeht, im Wechsel mit Unterbrechung erfolgen, d.h. bevor der eine Schalter S1 (S2)schließt, sollte der jeweils andere Schalter S2 (S1) schon offen sein, so daß der Knotenpunkt 7 nicht gleichzeitig an beide Signale V1 tmd V2 angeschlossen ist.

Bei Beginn jedes Zyklus sind die Schalter S1, S3, S4- und S5 geschlossen, so daß sich in den Verstärkern 10 und 20 ein Ruhestrom 11 = 12 und an den Punkten OUT, 6 und 9 die entsprechenden Potentiale einstellen können. Gleichzeitig laden sich die Kondensatoren 03 und C2 entsprechend den Potentialdifferenzen zwischen einerseits den Knotenpunkten 6 und 9 und andererseits V2 auf. Bei konstantem72 wird der Knotenpunkt 7 wieder auf das Potential V2 neu eingestellt, indem Ladungsänderungen kompensiert werden, die an den Kondensatoren vorher stattgefunden haben, als das Signalpotential über den vorher geschlossenen Schalter S2 zum Knotenpunkt 7 gelangte, wahrend der Zeitspanne, in welcher die Schalter S1, S3, S4 und S5 geschlossen sind, stellt sich die Schaltung effektiv selbst auf Hull ein, ungeachtet der Versorgungspotentiale. In jedem Zyklus stehen die Vergleicher für eine gegebene Bemessung der Versorgungspotentiale im selben abgeglichenen Zustand oder Kulipunkt, und die Abgleich- oder Nullstellperiode ist genügend lang, um sicherzustellen, daß die Kondensatoren C2 und C3 vollständig in Übereinstimmung mit der zwischen den Kondensatorplatten herrschenden Potentialdifferenz aufgeladen werden.

Anschließend werden die Schalter S1, S3, S4 und S5 geöffnet. Im Idealfall, wo keine Leckströme durch die Elemente C1, S5, C3, S3, 02 oder S4 fließen, würde der Verstärker die für den

030037/0875

Nullzustand geltenden Ruhewerte der Betriebspotentiale und des Stroms unendlich lange beibehalten. Anstelle solcher Idealbedingungen wird die Periodendauer der Umschaltung genügend kurz gemacht, so daß Leckströme unbedeutend werden.

Der Schalter S2 wird nach dem öffnen von S1 geschlossen, und falls sich der Spannungswert des Signals V1 von der Spannung V2 unterscheidet, ändert sich das Potential am Knotenpunkt 7 gemäß einer Sprungfunktion. Die Spannung V1 wird über die Kondensatoren C3 und C2 auf die Gateelektroden der Transistoren PI und N1 gekoppelt, woraufhin die Verstärker 10 und 20 am Ausgangsanschluß OUT des Vergleichers ein zusammengesetztes Ausgangssignal liefern, welches unter der Voraussetzung, daß PI, P2, N1 und N2 einander angepaßte Bauelemente sind, gleich ^2sm^rds ^^sm^rds ⁺ ^ ^ ~ ^V2^ ^ist# ^sc^ieße^ ^{wird der} Schalter S2 geschlossen und der Zyklus wiederholt.

I¹Ur einen Verstärkungsfaktor von 1000 und bei einer Versorgungsspannung Vjyrj - Vgg von 5 Volt reicht eine Differenz von +_ 5 Millivolt in (V1-V2) aus, das Potential am Ausgang von Ύγ,γ. bis Vgg ausschlagen zu lassen. Da Jedoch der Verstärker im Nullzustand auf ein Potential mitten zwischen Vpp und Vgg abgeglichen ist, braucht die Differenz V1 - V2 nur +.2,5 Millivolt zu betragen, um das Ausgangssignal auf Y^ oder Vgg ausschlagen zu lassen. Durch die zyklische Nullabgleichung der Schaltung wird also ihre Empfindlichkeit verdoppelt.

Die Schalter S1 und S2 sollten niemals gleichzeitig geschlossen sein, au3hnicht während des Umschaltvorgangs, wie es bei Betätigung der Schalter durch komplementäre Steuersignale eintreten könnte. Ein gleichzeitiges Geschlossensein könnte nämlich zur Folge haben, daß sich die Schaltung auf einen 'Übergangspunkt mit einem Wert irgendwo zwischen V2 und V1 abgleicht, der nicht genügend reproduzierbar ist, um eine gute Spannungsauflösung zu garantieren.

030037/087S

Die vorstehend genannten Vorteile gelten für MOS-Feldeffekttransistorschaltungen, die in der "beschriebenen Weise angeordnet sind, gleichgültig ob sie in integrierter Bauweise auf einem Körper einer Hasse (Bulk-Teehnik) oder auf einem SiIizium-auf-Saphir-Block (SOS-Technik) ausgebildet sind oder ob sie mit diskreten MOS-Transistoren aufgebaut sind. Bei einer in SOS-Technik realisierten Ausführungsform führt die Fähigkeit, in jedem Zyklus einen Nullabgleich auf denselben Punkt durchzuführen, und die Verwendung der Reihenschaltung zweier Kaskodeverstärker zwischen den Versorgungspotentialen dazu, daß die zwischen zwei beliebige Elektroden eines einzelnen Feldeffekttransistors aufgeprägte Spannung geringer wird. Hierdurch werden vorübergehende SpannungsverSetzungen vermindert.

Jeder der Schalter S1 bis S5 kann durch ein Paar komplementärer Feldeffekttransistoren realisiert werden, wie es in Figur 2 dargestellt ist. Die Gateelektroden der beiden Transistoren dieser Anordnung werden durch komplementäre Steuerspannungen angesteuert. Die komplementären SteuerSpannungen führen zur Auslöschung unerwünschter Einschwingvorgänge, die kapazitiv zwischen Gateelektroaen und Eingangs/Ausgangs-Ehoten des Schalters gekoppelt werden. Anstelle komplementärer Feldeffektransistorpaare können für die Sehalterelemente auch einzelne Feldeffekttransistoren verwendet werden, um die Anzahl der Bauelemente und die Größe der Schaltung zu vermindern. In diesem Fall ist es zweckmäßig, daß der für den Schalter S3 eingesetzte Transistor in seinem Typ komplementär zu dem für den Schalter S4- eingesetzten Transistor ist und daß die für die Schalter S1 und S2 eingesetzten Transistoren vom gleichen Typ sind. Eine solche Anordnung führt zur gegenseitigen Auslöschung unerwünschter Effekte von Einschwingvorgängen, welche durch die an die Transistorschalter gelegten Steuersignale verursacht und durch Kopplung zwischen den Gateelektroden der Schalttransistoren und ihren jeweiligen Drain-Source-Kreisen bemerkbar werden können. Bei den Schaltern S3

- 15 030037/0875

und S4 können die Steuerspannungen bewirken, daß Einschwingspannungen (Schaltstöße) zu den hochohmigen Gateelektroden der Transistoren PI und N1 gekoppelt werden. Ein auf die Gateelektrode von N1 gekoppelter, von einem positiven Steuerimpuls bei S4 herrührender positiver Schaltstoß würde den von FI geleiteten Drain-Source-Strom erhöhen; um diesen Extrastrom zu liefern und dabei die Schaltung abgeglichen zu halten, sollte ein negativer Schaltstoß auf die Gateelektrode von P1 gekoppelt werden. Sind die Schalter SJ und S4- komplementäre Feldeffekttransistoren, die gegenphasige oder komplementäre Steuersignale benötigen, dann ist damit sichergestellt, daß die begleitenden Schaltstöße die richtige Polarität haben, um den Verstärker in einem abgeglic henen Zustand zu halten (die Kopplung erfolgt über die eigenen Streuimpedanzen der Bauelemente.) Bei den Schaltern S^-I und S2 ist es so, daß sich der eine (S1) ausschaltet, wenn der andere (S2) eingeschaltet wird. Die das Ausschalten von S1 bewirkende Steuerspannung mit ihren Schaltstößen wird kompensiert durch die das Einschalten von S2 bewirkende Steuerspannung mit ihren zugeordneten Schaltstößen, und umgekehrt.

030037/0875

Leerseite

Claims

r»A f ΕΝΤΛ NWÄLTE

DR. DIETER V. BEZOLD

DIPL. ING. PETER SCHÜTZ

DIPL. ING. WOLFGANG HEUSLER

MARIA-THERESIA-STRASNE 28

POSTFACH 8β()β ββ D-SOOO MUENCHJB]V 86

TELEFON Οββ/47βΟΟβ 47ββ1β

RCA 73530 Ks/Ki

U.S. Serial No: 18,908 ^mMlulü"^o"^Bn

Filed: March 9, 1979

EGA Corporation
New York, N.Y., V. St. v. A.

Spannungsvergleicher

Patentansprüche
1./ Vergleicherschaltung, gekennzeichnet durch:

a) einen ersten und einen zweiten Feldeffekttransistor (P1 und P2) eines ersten Leitungstyps, die zur Bildung eines ersten Kaskodeverstärkers (10) geschaltet sind, der eine Eingangsklemme (6) und eine Ausgangsklemme (Drain von P2) aufweist;

b) einen dritten und einen vierten Feldeffekttransistor (N1 und N2), die von einem zweiten Leitungstyp komplementär zum ersten Leitungstyp sind und zur Bildung eines zweiten Kaskodeverstärkers (20) geschaltet sind, der eine Eingangsklemme (9) "und eine Ausgangsklemme (Drain von N2) aufweist;

Ö30037/087S - ² "

POSTSCHECK MÜNCHEN NR. 69148-800 - BANKKONTO HYPOBANK MÜNCHEN (BLZ 70020040) BTO. βθβ< >237378 SWIFT HYPODE MM

c) einen Ausgangsknoten (OUT), an welchem ein Ausgangssignal entnehmbar ist;

d) eine Verbindung der Ausgangsklemmen des ersten und des zweiten Easkodeverstärkers mit dem Ausgangsknoten;

e) eine Vorspannungseinriclitung (S3» S4·, S5) zum wahlweisen Anlegen derartiger Potentiale an die Gateelektroden des ersten und zweiten Transistors und an die Gateelektroden des dritten und vierten Transistors, daß das Potential am Ausgangsknoten einen vorbestimmten Wert zwischen den Grenzen des Bereichs von Ausgang spotential en bekommt;

f) eine Koppeleinrichtung mit einer ersten und einer zweiten Anordnung (S1, S2) zum wahlweisen Anlegen eines gemeinsamen Signalpotentials an die Eingangsklemmen des ersten und zweiten Kaskodeverstärkers, wobei dieses Signal unter Ausschluß der Abgleichpotentiale angelegt wird.

2. Vergleicherschaltung nach Anspruch 1, dadurch gekennzeichnet,

a) daß eine erste und eine zweite Versorgungsklemme (V-rjjj und Vgg) vorgesehen sind, um ein positiveres bzw. ein negativeres Versorgungspotential anzulegen;

b) daß der erste (P1), der zweite (P2), der dritte (H2) und der vierte (1T1) Feldeffekttransistor jeweils eine Drain- und eine Sourceelektrode mit einem dazwischenliegenden Stromleitungskanal aufweist und eine Gateelektrode hat;

c) daß die Kanäle des ersten und des zweiten Transistors in Reihe zueinander zwischen die erste Versorgungsklemme (Vj)J,) und den Ausgangsknoten (OUT) geschaltet sind, wobei der erste Transistor näher an der ersten Versorgungsklemme liegt;

0 3 0037/0871 "³"

3008882

d) daß die Kanäle des vierten -und des dritten Transistors in Reihe zueinander zwischen die zweite Versorgungski emme (Vgg) und den Ausgangsknoten geschaltet sind, wobei der vierte Transistor näher an der zweiten Versorgungsklemme liegt;

e) daß die Vorspannungseinrichtung (S5) gleiche Vorspannungspotentiale an die Gateelektroden des zweiten und des dritten Transistors legt, um diese Transistoren in einem stromgesättigten Bereich zu "betreiben;

f) daß mit der Gateelektrode des ersten Transistors (P1) eine erste Potentialspeichereinrichtung (C3) und mit der Gateelektrode des vierten Transistors (ΙΓ1) eine zweite Potentialspeichereinrichtung (C2) verbunden ist, um die an die genannten Gateelektroden gelegten Potentiale aufrechtzuerhalten;

g) daß eine erste und eine zweite Einrichtung (S3 und S4-) vorgesehen ist, um wahlweise ein derartiges Vorspannungspotential an die Gateelektrode des ersten Transistors und an die Gateelektrode des vierten Transistors zu legen, daß diese Transistoren in einem Stromsättigungsbereich betrieben werden;

h) daß die erste und die zweite Anordnung (S1, S2) der Signalkoppeleinrichtung wahlweise Signalpotential an die Gateelektrode des ersten Transistors und an die Gateelektrode des vierten Transistors legen.

Vergleicherschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die erste Potentialspeichereinrichtung einen ersten Kondensator (C3) und die zweite Potentialspeichereinrichtung einen zweiten Kondensator (02) enthält, wobei die erste Seite des ersten Kondensators mit der Gateelektrode des ersten Transistors (PI) und die erste Seite des zweiten Kondensators mit der Gateelektrode des vierten Transistors (N1) verbunden ist, und daß die zweiten Seiten des

- 4 030037/087S

ersten und des zweiten Kondensators an einen gemeinsamen Schaltungsknoten angeschlossen sind.

4. Vergleicherschaltung nach Anspruch 2 oder 3j dadurch gekennzeichnet, daß die Signalkoppeleinrichtung folgendes aufweist:

a) eine erste und eine zweite Quelle für Signalpotentiale (71, 72);

b) einen ersten Signal schalt er (S2) zum wahlweisen Verbinden der ersten Signalquelle (V1) mit einem Knotenpunkt (7)j der mit den Gateelektroden des ersten (PI) und des vierten (FI) Transistors gekoppelt ist (über C3 bzw. C2);

c) einen zweiten Signalschalter (S1) zum wahlweisen Verbinden der zweiten Signalquelle (V2) mit dem besagten Knotenpunkt (7)?

und daß der erste Signalschalter (S2) zu anderen Zeiten geschlossen ist als der zweite Signalschalter (S1).

5. Vergleicherschaltung nach Anspruch 2, 3 oder 4, dadurch gekennzeichnet, daß die erste und die zweite Einrichtung (S3» S4) zum wahlweisen Απ legen von Vorspannungspotential an die Gateelektrode des ersten Transistors (P1) und an die Gateelektrode des vierten Transistors (ΜΊ) eine erste (S3) und eine zweite (S4) Schalteinrichtung aufweist, wobei die erste Schalteinrichtung zum wahlweisen Verbinden der Gateelektrode des ersten Transistors (P1) mit seiner Drainelektrode ausgelegt ist und wobei die zweite Schalteinrichtung zum wahlweisen Verbinden der Gateelektrode des vierten Transistors (N1) mit dessen Drainelektrode ausgelegt ist, und daß eine Einrichtung vorgesehen ist, um die erste und die zweite Schalteinrichtung jeweils gleichzeitig zu öffnen und zu schließen.

- 5 Ö30037/087S

3008882

Vergl eich er schal tung nach .Anspruch 2 oder 5» dadurch gekennzeichnet, daß die Einrichtung (S5) zum Anlegen gleicher Vorspannungspotentiale an die Gateelektroden des
zweiten (P2) und des dritten (N2) Transistors aus einer
weiteren Schalteinrichtung (S5) besteht, über Vielehe ein Verbindungspunkt zwischen den Gateelektroden des zweiten und des dritten Transistors wahlweise mit dem Ausgangsknoten (OUT) verbunden werden kann, sowie einer dritten
Potentialspeichereinrichtung (01), die zwischen den Verbindungspunkt der Gateelektroden des zweiten und dritten Transistors und einen Punkt mit festem Potential (Masse) geschaltet ist.

030037/087B ~ ⁶ "