DE69535250T2 - Flip-Chip mit wärmeleitender Schicht - Google Patents
Flip-Chip mit wärmeleitender Schicht Download PDFInfo
- Publication number
- DE69535250T2 DE69535250T2 DE69535250T DE69535250T DE69535250T2 DE 69535250 T2 DE69535250 T2 DE 69535250T2 DE 69535250 T DE69535250 T DE 69535250T DE 69535250 T DE69535250 T DE 69535250T DE 69535250 T2 DE69535250 T2 DE 69535250T2
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- chip
- transistor
- substrate
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4821—Bridge structure with air gap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5381—Crossover interconnections, e.g. bridge stepovers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73257—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01067—Holmium [Ho]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Bipolar Integrated Circuits (AREA)
Description
- GEBIET DER ERFINDUNG
- Diese Erfindung betrifft allgemein integrierte Halbleiterschaltungen und insbesondere Strukturen hoher Dichte und Herstellungsverfahren.
- HINTERGRUND DER ERFINDUNG
- Der fortdauernde Bedarf an integrierten Schaltungen hoher Leistungsfähigkeit in kleineren Chipflächen hat zum Verkleinern von Transistorabmessungen und zum Erhöhen der Betriebsleistungsdichten geführt. Dies führt zu Verlustleistungsproblemen, insbesondere bei Schaltungen auf GaAs-Basis, weil GaAs ein Drittel der thermischen Leitfähigkeit von Silicium aufweist. Eine Lösung für das thermische Problem ist ein Flip-Chip-Ansatz, bei dem das Substrat, auf dem die Schaltung hergestellt ist, "umgedreht" wird und die Schaltungsseite direkt an eine Wärmesenke bzw. eine Masseebene gebondet wird. Hierdurch wird das Problem beseitigt, dass das Substrat mit seiner geringen thermischen Leitfähigkeit zwischen der Schaltung und der Wärmesenke liegt.
- Das Flip-Chip-Bonden für integrierte Schaltungen ermöglicht eine höhere Zwischenverbindungsdichte bei geringeren parasitären Impedanzen als bei dem traditionellen Drahtbonden und automatisierten Bandbonden. Beim Flip-Chip-Bonden werden Löthöcker auf den Bondkontaktstellen auf der Vorderseite eines Chips mit einer mit Lötmittel benetzbaren Metallisierung auf einem Trägersubstrat ausgerichtet, und ein Lötmittel-Wiederaufschmelzen bildet alle Löt-Bonds gleichzeitig. Im Gegensatz zum Drahtbonden können die Flip-Chip-Bondkontaktstellen an beliebigen Stellen auf der Vorderseite eines Chips angeordnet werden und vereinfachen so das Layout der integrierten Schaltung.
- Ein Problem beim traditionellen Flip-Chip-Ansatz besteht darin, dass die einzige Schaltungsanordnung auf der Unterseite des Wafers in Form aktiver Vorrichtungen, beispielsweise Transistoren, vorliegt. Übertragungsleitungen, Widerstände, Kondensatoren, Bondkontaktstellen usw. werden auf der Oberseite des Wafers angeordnet. Zugang zwischen den aktiven Vorrichtungen auf der Unterseite und der passiven Schaltungsanordnung auf der Oberseite wird durch Durchgangslöcher bereitgestellt, die durch die Dicke des Wafers laufen. Die Notwendigkeit der Durchführung einer Verarbeitung auf beiden Seiten des Wafers erhöht das Ausmaß der Handhabung des Wafers und führt zu einem komplexen Fertigungsprozess.
-
1 zeigt eine typische monolithische integrierte Mikrowellenschaltung (MMIC)100 aus dem Stand der Technik und eine Luftbrücke102 , die zwei Source-Bereiche eines MESFETs104 durch ein Durchgangsloch106 mit einer Masseebene108 verbindet. Die Schaltung weist auch Mikrostreifen-Übertragungsleitungen110 für Anpassungs- und Ein-/Ausgabeschaltungen auf. Eine Drahtbondverbindung112 verbindet mit einer Kontaktstelle114 auf einem Aluminiumoxidsubstrat116 , das wiederum mit einem Koaxialkabel verbinden kann. Die Masseebene108 grenzt typischerweise an eine Wärmesenke118 an, und das GaAs-Substrat oder der Chip120 ist typischerweise etwa 100 μm dick. Es sei bemerkt, dass die niedrige thermische Leitfähigkeit des GaAs-Chips120 in dieser Konfiguration zu einer hohen thermischen Impedanz für Vorrichtungen führt. -
2 zeigt einen Flip-Chip-Ansatz aus dem Stand der Technik für das Problem von Vorrichtungen mit einer hohen thermischen Impedanz. Eine Flip-Chip-MMIC200 weist einen MESFET202 mit einer Luftbrücke204 in direktem Kontakt mit der Wärmesenke206 auf. Der MESFET202 wird auf einem GaAs-Chip208 hergestellt. Eine Masseebene210 wird auf die Oberfläche des Wafers aufgebracht, und eine Luftbrückenplattierung wird aufgebracht, um eine im Wesentlichen planare Oberfläche zu bilden, mit der die Wärmesenke206 in Kontakt zu bringen ist. Der Eingang und der Ausgang für den MESFET202 (oder eine andere aktive Vorrichtung) wird durch den Chip208 mittels eines Durchgangslochs212 zur Oberseite des Chips geleitet, wo Signale durch eine Drahtbondverbindung214 zu einer Kontaktstelle216 auf einem Aluminiumoxidsubstrat218 abgeleitet werden, wie in1 dargestellt ist. Übertragungsleitungen220 , Kondensatoren222 und Widerstände224 sind auf der Oberseite des Chips208 ausgebildet. Diese Konfiguration hat den Nachteil, dass auf beiden Seiten des Halbleiterchips208 eine Verarbeitung erforderlich ist. Die erhöhte Anzahl der Waferhandhabungs- und Prozessschritte bei diesem Ansatz stellen einen erheblichen Kostennachteil dar. - Weitere Beispiele aus dem Stand der Technik können der als 0663693 veröffentlichten europäischen Patentanmeldung (nur nach Artikel 54(3) Stand der Technik), worin eine vorderseitige mit Luftbrücken versehene Masseebene dargestellt ist, die bei der Wärmeabfuhr hilft, und dem als 5 202 752 veröffentlichten US-Patent, das eine umgedrehte Konstruktion mit einer direkt mit einer Wärmesenke gekoppelten Hochleistungsvorrichtung zeigt, entnommen werden.
- Die vorliegende Erfindung sieht integrierte Schaltungen mit aktiven Vorrichtungen in Kontakt mit einer Wärmesenke für ein überlegenes thermisches Impedanzverhalten vor. Die Schaltungen weisen auch eine Anpassungsschaltungsanordnung und passive Bauelemente auf der gleichen Fläche auf, auf der die aktiven Vorrichtungen gebildet sind. Dies ermöglicht es, dass praktisch alle Prozessschritte auf einer einzigen Seite des Substrats ausgeführt werden. Einige Ausführungsformen der Erfindung bieten in der Hinsicht einen Vorteil, dass die Dicke des Substrats oder des Chips für die Funktionsweise der integrierten Schaltung nicht entscheidend ist.
- Gemäß der vorliegenden Erfindung ist vorgesehen: eine integrierte Schaltung mit: einem Transistor und einem passiven Bauelement, die auf einer ersten Fläche eines Substrats ausgebildet sind, einer wärmeleitfähigen Schicht, die über dem Transistor ausgebildet ist und eine im Wesentlichen planare obere Fläche aufweist, einer dielektrischen Schicht, die über dem passiven Bauelement ausgebildet ist, so dass eine Fläche der dielektrischen Schicht im Wesentlichen planar mit der oberen Fläche ist, und einer Wärmesenke, die die wärmeleitfähige Schicht entlang der oberen Fläche berührt.
- Die vorliegende Erfindung sieht weiter ein Verfahren zum Herstellen einer integrierten Schaltung mit den folgenden Schritten vor: Bilden eines Transistors und eines passiven Bauelements auf einer ersten Fläche eines Substrats, Bilden einer wärmeleitfähigen Schicht über dem Transistor, so dass die Schicht eine im Wesentlichen planare obere Fläche aufweist, Bilden einer dielektrischen Schicht über dem passiven Bauelement, so dass eine Fläche der dielektrischen Schicht im Wesentlichen planar mit der oberen Fläche ist, und Anordnen einer Wärmesenke in Kontakt mit der Schicht entlang der oberen Fläche.
- KURZBESCHREIBUNG DER ZEICHNUNG
- Die vorstehenden Merkmale der vorliegenden Erfindung können anhand der folgenden detaillierten Beschreibung in Zusammenhang mit der anliegenden Zeichnung besser verstanden werden, wobei:
-
1 eine Schnittansicht einer monolithischen integrierten Mikrowellenschaltung aus dem Stand der Technik ist, -
2 eine Schnittansicht einer Flip-Chip-Vorrichtung aus dem Stand der Technik ist, -
3a eine Schnittansicht einer integrierten Schaltung mit einer Anpassungsschaltungsanordnung und Übertragungsleitungen und aktiven Vorrichtungen auf einer einzigen Fläche einer Flip-Chip-Vorrichtung gemäß einer ersten bevorzugten Ausführungsform der Erfindung ist, - die
3b –3d Ansichten eines alternativen Ein-/Ausgangssignal-Wegleitschemas für die der in3a dargestellten im Wesentlichen entsprechende Schaltung gemäß einer ersten bevorzugten Ausführungsform der Erfindung sind, - die
3e und3f Ansichten eines anderen alternativen Ein-/Ausgangssignal-Wegleitschemas für die der in3a dargestellten im Wesentlichen entsprechende Schaltung gemäß einer ersten bevorzugten Ausführungsform der Erfindung sind, -
4 eine Schnittansicht einer integrierten Schaltung hoher Dichte mit einer unteren Flip-Chip-Schaltung ist, wobei eine zweite Schaltung auf die Oberseite der unteren Schaltung gemäß einer zweiten bevorzugten Ausführungsform der Erfindung gebondet ist, -
5 eine Schnittansicht einer integrierten Schaltung hoher Dichte mit einer unteren Flip-Chip-Schaltung ist, wobei eine passive Schaltungsanordnung auf der Oberseite vorhanden ist und eine zweite integrierte Schaltung auf die Oberseite der passiven Schaltungsanordnung gemäß einer dritten bevorzugten Ausführungsform der Erfindung gebondet ist, -
6 eine Schnittansicht einer Flip-Chip-Vorrichtung mit einer Aussparung auf ihrer unteren Fläche, um dreidimensionale Bauelemente gemäß einer vierten bevorzugten Ausführungsform der Erfindung aufzunehmen, ist, - die
7a –c Schnittansichten verschiedener Übertragungsleitungskonfigurationen sind und -
8 eine Draufsicht eines koplanaren Wellenleiter-zu-invertierter-Mikrostreifen-Übergangs ist. - DETAILLIERTE BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN
- Flig-Chip mit Anpassungsschaltungsanordnung
-
3a zeigt eine erste Ausführungsform einer MMIC300 , worin eine Anpassungsschaltungsanordnung mit Übertragungsleitungen302 , Widerständen304 , Kondensatoren306 und anderen Bauelementen auf der Oberfläche eines GaAs-Chips ausgebildet ist, worin die aktiven Vorrichtungen, wie MESFET308 und HBT310 , ausgebildet sind. Dies bietet den Vorteil, dass praktisch die gesamte Verarbeitung auf einer einzigen Seite des Chips312 ausgeführt wird, während die Vorteile der thermischen Impedanz des Flip-Chip-Ansatzes beibehalten werden. Wie bei den zuvor beschriebenen Flip-Chip-Konfigurationen bilden die Luftbrücken313 , die beispielsweise die Source-Kontaktstellen des MESFETs308 oder die Emitter-Kontaktstellen des HBTs310 verbinden, die thermische Verbindung mit der Wärmesenke314 . Der Eingang und der Ausgang für die Schaltung können durch Durchgangslöcher318 in üblicher Weise zur Oberseite des Chips geführt werden. - Ein alternatives Verfahren zum Leiten der Eingangs- und Ausgangssignale ist in
3b dargestellt. Die Schaltung ähnelt derjenigen aus3a , abgesehen davon, dass Eingangskontaktstellen330 und Ausgangskontaktstellen332 durch Durchgangslöcher334 mit der planarisierten Oberfläche verbunden sind, die dem oberen Teil der Luftbrücke313 und des Dielektrikums322 entspricht.3c ist eine Skizze einer Ansicht vom unteren Teil der Struktur. Ein Fenster335 ist in die Wärmesenke bzw. Masseebene314 geätzt. Die Struktur300 kann an einem Substrat336 montiert werden, das mit Kontaktstellen und Übertragungsleitungen338 strukturiert ist, wie in3d dargestellt ist. Die Kontaktstellen334 können beispielsweise durch Löthöcker an den Kontaktstellen und Übertragungsleitungen338 angebracht sein. Hierdurch wird die rückseitige Verarbeitung überflüssig gemacht, die zur Bildung der Durchgangslöcher316 und318 in3a verwendet wird.3c zeigt auch ein typisches Layout einer Verstärkerschaltung (die Leitungen und Bauelemente sind gestrichelt dargestellt, weil sie unterhalb der Masseebene314 und des Dielektrikums322 liegen). Transistoren308 , Kondensatoren324 , Übertragungsleitungen302 und Widerstände304 sind in einem typischen Verstärkerlayout dargestellt. Eine Vorspannungskontaktstelle337 ist durch ein Fenster339 in der Masseebene314 zugänglich. Die Vorspannungskontaktstelle337 kann in ähnlicher Weise wie bei derjenigen, die für die Eingangs- und Ausgangskontaktstellen334 verwendet wird, durch einen Löthöcker beispielsweise mit einer Vorspannungsleitung341 verbunden werden. - Ein anderes Verfahren zum Leiten der Eingangs- und Ausgangssignale von der Schaltung
300 ist in3e dargestellt. Streifenleitungen340 sind an die Kontaktstellen330 und332 gebondet oder gelötet. Eine perspektivische Ansicht der Struktur300 ist in3f dargestellt. Diese Konfiguration ermöglicht es, dass die Schaltung300 in der Hinsicht, dass die Streifenleitungen340 beispielsweise mit Kontaktstellen auf gedruckten Leiterplatten oder auf Aluminiumoxidsubstraten gebondet werden können, als ein diskretes Bauelement verwendet wird. Dieser Ansatz ist in der Hinsicht vorteilhaft, dass die gesamte Struktur300 im Wesentlichen wie beispielsweise Beam-Lead-Dioden mit einem passivierenden Kapselungsmaterial kostengünstig hermetisch gedichtet werden kann. - Ein Merkmal dieser Ausführungsform besteht darin, dass die Oberfläche des direkt an der Wärmesenke
314 montierten Chips wie bei der in2 dargestellten Konfiguration im Wesentlichen planar ist. An Stelle einer planarisierten Oberfläche aus plattiertem Metall weist die Struktur aus3a ,3b oder3e jedoch plattierte Luftbrücken313 sowie eine Anpassungsschaltungsanordnung320 auf, die durch eine dielektrische Schicht322 mit einer niedrigen Dielektrizitätskonstanten und einem niedrigen Verlust, beispielsweise aus Polyimid, planarisiert sind. Nebenschluss-Bauelemente in der Art des Kondensators306 werden leicht geerdet, indem ein Durchgangsloch durch das Polyimid322 geätzt wird, bevor der Chip umgedreht und auf der Wärmesenke314 montiert wird. Die bevorzugte Dicke des Polyimids und der plattierten Luftbrücken liegt zwischen etwa 10 und 20 μm. Die Wärmesenke314 ist ein dielektrisches Material mit einer hohen thermischen Leitfähigkeit, wie AIN oder BeO, oder ein goldplattiertes Metall, wie Kupfer. Die dielektrischen Wärmesenken können mit aufgedampftem oder plattiertem Metall strukturiert werden, um Eingangs-/Ausgangs- und Vorspannungsleitungen und -kontaktstellen zu bilden, mit denen die plattierten Merkmale in der Art des Durchgangslochs324 verbunden werden können. - Es sei bemerkt, dass die Übertragungsleitungen
302 nicht vom traditionellen "Mikrostreifentyp" sind, wie in7a dargestellt ist, wobei eine Leitung auf dem Substrat in Zusammenhang mir der Masseebene auf der entgegengesetzten Fläche des Substrats die Bildung eines Übertragungsmediums bewirkt. Bei der Schaltung aus3a ist die Übertragungsleitung302 mehr in Form eines "invertierten Mikrostreifens" ausgebildet, wie in7b dargestellt ist, weil der Chip312 mit einer hohen Dielektrizitätskonstanten über der Leitung302 und nicht zwischen der Leitung302 und der Masseebene314 liegt. Eine wirklich invertierte Mikrostreifenkonfiguration würde Luft zwischen der Leitung302 und der Masseebene314 aufweisen. Bei der Schaltung aus3a sind die Leitung und die Masseebene beispielsweise durch das dielektrische Polyimid mit einer niedrigen Dielektrizitätskonstanten und einem niedrigen Verlust getrennt, der Entwurfsansatz ist jedoch sehr ähnlich demjenigen von Schaltungen, bei denen ein wirklich invertierter Mikrostreifen verwendet wird. Wie beim Mikrostreifen hängt die charakteristische Impedanz einer Leitung vom Verhältnis zwischen der Breite der Leitung302 und der Höhe der Leitung über der Masseebene314 ab. Für Polyimid mit einer Dielektrizitätskonstanten von 3,3 beträgt das Verhältnis zwischen der Breite und der Höhe für eine 50-Ohm-Leitung etwa eins. Für den üblicherweise verwendeten Bereich von 50 bis 80 Ohm liegt das Verhältnis zwischen etwa 0,7 und eins. Der invertierte Mikrostreifen hat in der Hinsicht einen Vorteil gegenüber dem Standardmikrostreifen, dass die Leitung302 für eine gegebene charakteristische Impedanz breiter ist. Hierdurch werden sowohl der Leitungsverlust verringert als auch die Herstellungstoleranzen abgeschwächt. Ein zusätzlicher Vorteil besteht darin, dass die Dicke des Chips312 für das Festlegen der Impedanz der Leitung302 nicht entscheidend ist. Demgemäß kann der Chip viel dicker gelassen werden und beispielsweise 625 μm statt der 100 oder 150 μm messen, die typischerweise für die Chipdicken erforderlich sind, wenn eine Mikrostreifen-Übertragungsleitung verwendet wird. - Integrierte Schaltungen hoher Dichte
- Eine zweite in
4 dargestellte bevorzugte Ausführungsform weist eine "umgedrehte" MMIC400 ähnlich derjenigen in3a ,3b oder3e auf, wobei ein MESFET402 , ein Kondensator404 , ein Widerstand406 und eine Übertragungsleitung408 auf der Unterseite des Chips410 hergestellt sind, welcher dann auf einer Wärmesenke412 montiert wird. Wie bei der Struktur aus3a ,3b oder3e wird die Unterseite mit einer Kombination von Luftbrücken414 und Polyimid416 planarisiert. Nebenschlussvorrichtungen in der Art des Kondensators404 sind durch ein Kontaktloch418 durch Polyimid416 zur Wärmesenke412 geerdet. Zusätzlich ist ein zweiter Chip420 mit einer unteren Masseebene422 an die obere Fläche des Chips410 gebondet. Das Bonden kann in üblicher Weise erfolgen, beispielsweise mit einem thermoplastischen Material, einem Epoxidmaterial oder einem anderen Material, das einem Delaminieren unter Temperaturspannungen widersteht. Ein Vorteil dieser Ausführungsform der Erfindung besteht darin, dass mehr Schaltungsanordnungen in einer gegebenen Fläche gepackt werden können als bei einseitig integrierten Schaltungen. Diese Konfiguration ist für Sende-/Empfangssysteme ideal, die bei Telekommunikations- und Radaranwendungen verwendet werden, welche integrierte Schaltungen sowohl mit niedriger Leistungsaufnahme als auch mit niedrigem Rauschen in sehr kleinen Gehäusen erfordern. Vorzugsweise ist die Flip-Schaltung400 eine Hochleistungsschaltung in der Art eines Leistungsverstärkers, um die Nähe zur Wärmesenke412 auszunutzen, während die obere Schaltung424 eine Schaltung mit einer niedrigen Verlustleistung ist, beispielsweise ein Verstärker mit niedrigem Rauschen, ein Phasenschieber oder eine Digitalschaltungsanordnung. - Signale können zwischen den oberen und den unteren Schaltungen durch Durchgangslöcher
426 übermittelt werden. Die Masseebene422 ist unstetig, um dies zuzulassen. Weil die untere Schaltung400 bei dieser Konfiguration eine Masseebene422 auf dem Chip410 aufweist, sind die Übertragungsleitungen auf der Unterseite des Chips410 kein invertierter Mikrostreifen. Die Übertragungsleitung408 ist stattdessen eine modifizierte "Streifenleitungskonfiguration", bei der eine Leitung sandwichförmig zwischen zwei verschiedenen dielektrischen Medien eingeschlossen ist. Eine Standard-Streifenleitungskonfiguration ist in7c dargestellt. Bei der Schaltung aus4 sind die Übertragungsleitungen eine modifizierte Streifenleitung, bei der der zentrale Leiter auf einer Seite durch ein Dielektrikum mit einer hohen Dielektrizitätskonstante, beispielsweise GaAs, begrenzt ist und auf der anderen Seite durch ein Dielektrikum mit einer niedrigen Dielektrizitätskonstante, beispielsweise Polyimid, begrenzt ist. Der Entwurf der Leitung408 zum Erreichen einer gegebenen charakteristischen Impedanz kann erheblich verschieden von demjenigen der invertierten Mikrostreifenleitung302 sein. - Ein anderes Merkmal der Struktur aus
4 ist ein koplanarer Wellenleiter428 , der aus einem Signalleiter430 und zwei Masseleitungen432 besteht. Es sei bemerkt, dass dieses Merkmal in einer beliebigen Flip-Chip-Konfiguration, beispielsweise der in3a ,3b oder3e dargestellten, enthalten sein kann. Der koplanare Wellenleiter ist während der Herstellung der unteren Schaltung400 vorteilhaft. Nach der Bildung der Schaltungsanordnung auf der Unterseite ist es wünschenswert, die Möglichkeit zu haben, die Schaltungen zu testen. Fehlerhafte Schaltungen können dann aussortiert werden, bevor die Kosten für das Umdrehen und Montieren des Chips auftreten. Die Schaltungen aus3a ,3b oder3e und4 , bei denen ein invertierter Mikrostreifen bzw. eine freitragende Streifenleitung verwendet wird, lassen sich jedoch nur sehr schwer vor dem Umdrehen des Chips testen. Dies liegt daran, dass die Masseebene, d.h. die Wärmesenke314 und412 , mit den Leitungen302 und408 zusammenwirkt, um ein Übertragungsmedium in der Art eines invertierten Mikrostreifens oder einer invertierten Streifenleitung zu bilden. Vor dem Umdrehen des Chips weist der Chip keine Masseebene auf, so dass die Leitungen nicht ihre vorgesehenen charakteristischen Impedanzen aufweisen. Hierdurch wird es nahezu unmöglich, die nicht umgedrehten Schaltungen zu testen. Bei einem koplanaren Wellenleiter ist die Referenz oder Masse für die Signalleitung430 jedoch durch die koplanaren Masseleitungen432 bereitgestellt. Daher befindet sich das vollständige Übertragungsmedium auf der Chipoberfläche und ist von der Wärmesenke bzw. der Masseebene unabhängig. Dies ermöglicht das Testen der Schaltungsanordnung auf den Schaltungen300 und400 vor dem Umdrehen. Weiterhin können die Schaltungen "geprüft" werden, während sie noch in Waferform vorliegen, so dass der Wafer nicht zerlegt zu werden braucht, bevor fehlerhafte Schaltungen aussortiert werden. Dies bietet einen erheblichen Kostenvorteil gegenüber Schaltungen, die umgedreht und montiert werden müssen, bevor das Testen ausgeführt werden kann. Der koplanare Wellenleiter kann auch in der umgedrehten Konfiguration funktional sein, indem die Masseleitungen432 plattiert werden, wie es beim Bilden der Luftbrückenplattierung414 erfolgt, um Vorsprünge434 zu erzeugen, welche die Wärmesenke412 kontaktieren. Ein Übergang von der oberen Schaltung424 wird leicht durch Ätzen des Durchgangslochs426 durch den Chip410 vorgenommen, so dass ein Kontakt mit dem Mittenleiter oder Signalleiter430 des koplanaren Wellenleiters428 hergestellt wird.8 zeigt eine Ansicht der Masseebene412 von unten. Das Referenzpotential oder die Masse wird den Masseleitungen432 durch plattierte Vorsprünge434 zugeführt, welche die Masseebene412 kontaktieren. Ein Fenster1000 wird in die Masseebene412 geätzt, um das Polyimid1001 freizulegen und einen Übergang zwischen dem koplanaren Wellenleiter und den invertierten Mikrostreifen- oder modifizierten Streifenleitungs-Übertragungsleitungen1002 bereitzustellen, die in der Ein-/Ausgabe- und Anpassungsschaltungsanordnung der Schaltung400 verwendet werden. - Eine Alternative für das Verbinden der oberen Schaltung
424 und der unteren Schaltung400 durch plattierte Durchgangslöcher, wie in4 dargestellt ist, besteht darin, eine koaxiale Struktur436 zu verwenden. Eine solche Struktur kann gebildet werden, indem zuerst ein Durchgangsloch438 durch die Chips420 und410 geätzt wird, die Durchgangslöcher438 mit einem Dielektrikum440 , wie Polyimid, gefüllt werden und ein Loch durch das Polyimid geätzt wird und dann ein Mittenleiter442 durch Abscheiden einer Metallisierung in dem Loch durch das Polyimid gebildet wird. Ein Koaxialleiter kann möglicherweise, verglichen mit einem einfachen plattierten Durchgangsloch, überlegene Verlusteigenschaften aufweisen. - Integrierte Schaltungen höherer Dichte
- Eine dritte bevorzugte Ausführungsform der Erfindung ist in
5 dargestellt. Sie weist eine auf einem Chip502 hergestellte untere integrierte Flip- Chip-Schaltung500 auf, wobei sich eine Anpassungsschaltungsanordnung und andere passive Bauelemente503 auf der Oberseite des Chips befinden. Die Oberseite wird mit einem Dielektrikum504 planarisiert, und eine Masseebene508 aus Metall wird über dem Dielektrikum504 aufgedampft und strukturiert. Eine obere integrierte Schaltung506 kann dann wie bei der Struktur aus4 an die planarisierte Oberfläche gebondet werden. Bei diesem Verfahren wird die Tatsache ausgenutzt, dass die Schaltung500 auf der Unterseite des Chips502 nicht von einer bestimmten Chipdicke für ihre Funktionalität abhängt. Weil die Oberseite des Chips 625 μm oder mehr von der Schaltungsanordnung auf der Unterseite entfernt liegen kann, können eine Vielzahl passiver Vorrichtungen, Schalter und die Anpassungsschaltungsanordnung503 auf der Oberseite des Chips502 ausgebildet sein. Diese Schaltungsanordnung kann auch wegen ihrer Nähe zur Masseebene508 einen invertierten Mikrostreifen verwenden. Demgemäß kann der Chip502 eine Leistungsschaltung500 auf der Unterseite aufweisen, um die Wärmesenke510 auszunutzen, und eine passive Schaltungsanordnung auf der Oberseite aufweisen. Dies kommt zu dem Merkmal hinzu, dass eine Schaltung506 mit geringer Verlustleistung an die planarisierte Oberfläche der Schaltungsanordnung503 gebondet ist. Was die untere Schaltung500 angeht, kann Kontakt zur Masseebene in Form von Durchgangslöchern512 durch die Polyimid-Planarisierungsschicht504 hergestellt werden. - Es sei bemerkt, dass die Schaltungsanordnung
503 auf der Oberseite des Chips502 nicht auf eine passive Schaltungsanordnung und eine Anpassungsschaltungsanordnung beschränkt ist. Vor der Herstellung jeder Schaltungsanordnung können Epitaxieschichten durch ein Verfahren, wie Molekularstrahlepitaxie oder metallorganische chemische Dampfabscheidung, sowohl auf der Unterseite als auch der Oberseite des Wafers, von dem der Chip502 ein Bestandteil ist, gezüchtet werden. Die Epitaxie wird traditionell auf nur einer einzigen Fläche eines Wafers ausgeführt. Wafer mit einer Epitaxie auf beiden Seiten ermöglichen jedoch die Bildung aktiver Vorrichtungen sowohl auf der oberen als auch auf der unteren Fläche, wodurch die Packungsdichte der Schaltungsanordnung weiter erhöht wird. - Flip-Chip-Konfiguration für dreidimensionale Bauelemente
- Eine vierte Ausführungsform der Erfindung, die in
6 dargestellt ist, ist eine MMIC-Schaltung600 mit einem Freiraum auf der unteren Fläche für dreidimensionale Bauelemente in der Art nichtplanarer Induktoren. Wie bei den vorstehend beschriebenen Ausführungsformen steht die Luftbrücke602 , die die Source-Kontaktstellen, beispielsweise des MESFETs604 , verbindet, in direktem Kontakt mit einer Wärmesenke606 . Gemäß dieser Ausführungsform ist jedoch eine Aussparung in die untere Fläche des Chips608 geätzt, um eine "Wanne" 610 mit einer Tiefe von 25 bis 50 μm oder mehr zu bilden. Hierdurch wird auf der unteren Fläche des Chips608 Platz für Bauelemente bereitgestellt, die zu groß für die Unterbringung für den Planarisierungsansatz der ersten drei Ausführungsformen sind. Verhältnismäßig niederfrequente Verstärkerschaltungen (beispielsweise im L-Band), die bei Telekommunikationsanwendungen verwendet werden, erfordern häufig Induktanzwerte, die mit planaren Bauelementen schwer zu verwirklichen sind. Die Wanne610 der in6 dargestellten Struktur kann angepasst werden, um beispielsweise einen dreidimensionalen, spiralförmig gewickelten Induktor aufzunehmen. Wie bei den vorstehend erwähnten Ausführungsformen der Erfindung wird die Oberfläche, die an die Wärmesenke606 angrenzt, mit einem Dielektrikum612 , wie Polyimid, planarisiert. Die passive Schaltungsanordnung und Bauelemente, wie invertierte Mikrostreifen- oder freitragende Substratleitungen614 , Widerstände616 oder Kondensatoren618 , können durch eine Metallisierung620 , die mit der Stufenänderung in der unteren Fläche des Chips608 übereinstimmt, mit dem aktiven Bauelement604 verbunden werden. Wie bei den vorstehend beschriebenen Ausführungsformen kann eine zweite integrierte Schaltung622 an die obere Fläche des Chips608 gebondet sein. - Einige bevorzugte Ausführungsformen wurden vorstehend detailliert beschrieben. Es sei bemerkt, dass der Schutzumfang der Erfindung auch von den beschriebenen verschiedene, jedoch innerhalb des Schutzumfangs der Ansprüche liegende Ausführungsformen einschließt.
- Die internen und externen Verbindungen können ohmsch, kapazitiv, induktiv, direkt oder indirekt, über zwischenstehende Schaltungen oder auf andere Weise ausgebildet sein. Die Implementation wird in diskreten Bauelementen oder vollkommen integrierten Schaltungen in Silicium, Galliumarsenid oder anderen Familien elektronischer Materialien sowie in optisch basierten oder auf anderen Technologien basierten Formen und Ausführungsformen erwogen.
- Verschiedene Modifikationen und Kombinationen der erläuternden Ausführungsformen sowie andere Ausführungsformen der Erfindung werden Fachleuten beim Lesen der Beschreibung verständlich werden. Wenngleich GaAs als Wafer- oder Chipmaterial gemäß den vorstehend erwähnten Ausführungsformen verwendet wurde, wird verständlich sein, dass auch andere Halbleitermaterialien verwendet werden können. Weiterhin wird verständlich sein, dass, wenngleich nur Polyimid als ein Dielektrikum verwendet wurde, auch andere Dielektrika mit einer niedrigen Dielektrizitätskonstante und einem niedrigen Verlust verwendet werden können.
Claims (22)
- Integrierte Schaltung mit: einem Transistor (
308 ,310 ) und einem passiven Bauelement (302 ,304 ,306 ), die auf einer ersten Fläche eines Substrats (312 ) ausgebildet sind, einer wärmeleitfähigen Schicht (313 ), die über dem Transistor ausgebildet ist und eine im Wesentlichen planare obere Fläche aufweist, einer dielektrischen Schicht (322 ), die über dem passiven Bauelement ausgebildet ist, so dass eine Fläche der dielektrischen Schicht im Wesentlichen planar mit der oberen Fläche ist, und einer Wärmesenke (314 ), die die wärmeleitfähige Schicht entlang der oberen Fläche berührt. - Schaltung nach Anspruch 1, wobei die wärmeleitfähige Schicht (
313 ) eine Luftbrücke über dem Transistor bereitstellt. - Schaltung nach Anspruch 1 oder 2, welche weiter eine zweite integrierte Schaltung (
506 ) aufweist, die an eine der ersten Fläche des Substrats entgegensetzte Fläche gebondet ist. - Schaltung nach Anspruch 3, wobei die zweite integrierte Schaltung eine Masseebene (
508 ) aufweist. - Schaltung nach Anspruch 3 oder 4, wobei die zweite integrierte Schaltung mindestens einen Transistor aufweist.
- Schaltung nach Anspruch 4 oder 5, wobei die der ersten Fläche des Substrats entgegengesetzte Fläche mindestens ein passives Bauelement aufweist, das von einer dielektrischen Schicht bedeckt ist, wobei die zweite integrierte Schaltung über der dielektrischen Schicht gebondet ist.
- Schaltung nach einem der vorstehenden Ansprüche, wobei die erste Fläche eine Aussparung (610) und mindestens ein in der Aussparung angeordnetes passives Bauelement aufweist.
- Schaltung nach Anspruch 7, wobei die Aussparung mit dielektrischem Material (
612 ) gefüllt ist. - Schaltung nach einem der vorstehenden Ansprüche, wobei die dielektrische Schicht aus Polyimid besteht.
- Integrierte Schaltung nach einem der vorstehenden Ansprüche, wobei das passive Bauelement eine Übertragungsleitung ist.
- Schaltung nach Anspruch 10, wobei die Übertragungsleitung eine invertierte Mikrostreifenleitung ist.
- Schaltung nach einem der vorstehenden Ansprüche, weiter aufweisend: ein leitendes Durchgangsloch (
318 ), das durch das Substrat verläuft. - Schaltung nach Anspruch 12, wobei das Durchgangsloch den Transistor mit einer Bondkontaktstelle auf der der ersten Fläche des Substrats entgegengesetzten Fläche koppelt.
- Schaltung nach einem der vorstehenden Ansprüche, wobei der Transistor ein Feldeffekttransistor ist.
- Schaltung nach einem der vorstehenden Ansprüche, wobei das Substrat aus GaAs besteht.
- Verfahren zum Herstellen einer integrierten Schaltung mit den folgenden Schritten: Bilden eines Transistors (
308 ,310 ) und eines passiven Bauelements (302 ,304 ,306 ) auf einer ersten Fläche eines Substrats (312 ), Bilden einer wärmeleitfähigen Schicht (313 ) über dem Transistor, so dass die Schicht eine im Wesentlichen planare obere Fläche aufweist, Bilden einer dielektrischen Schicht (322 ) über dem passiven Bauelement, so dass eine Fläche der dielektrischen Schicht im Wesentlichen planar mit der oberen Fläche ist, und Anordnen einer Wärmesenke (314 ) in Kontakt mit der Schicht entlang der oberen Fläche. - Verfahren nach Anspruch 16, bei dem die leitende Schicht weiter als eine Luftbrücke über dem Transistor gebildet wird.
- Verfahren nach Anspruch 16 oder 17, bei dem weiter eine zweite integrierte Schaltung (
506 ) an eine der ersten Fläche des Substrats entgegengesetzte Fläche gebondet wird. - Verfahren nach Anspruch 18, wobei bei dem Schritt des Bondens ein thermoplastisches Material zwischen der der ersten Fläche des Substrats entgegengesetzten Fläche und der zweiten integrierten Schaltung angewendet wird.
- Verfahren nach Anspruch 18 oder 19, bei dem weiter ein Transistor auf der Fläche der zweiten integrierten Schaltung gebildet wird.
- Verfahren nach einem der Ansprüche 18 bis 20, bei dem weiter ein mit einer dielektrischen Schicht bedecktes passives Bauelement zwischen der der ersten Fläche des Substrats entgegengesetzten Fläche und der zweiten integrierten Schaltung gebildet wird.
- Verfahren nach einem der Ansprüche 18 bis 21, bei dem weiter ein durch das Substrat verlaufendes Durchgangsloch gebildet wird.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/298,822 US5521406A (en) | 1994-08-31 | 1994-08-31 | Integrated circuit with improved thermal impedance |
US298822 | 1994-08-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69535250D1 DE69535250D1 (de) | 2006-11-16 |
DE69535250T2 true DE69535250T2 (de) | 2007-08-23 |
Family
ID=23152138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69535250T Expired - Lifetime DE69535250T2 (de) | 1994-08-31 | 1995-08-28 | Flip-Chip mit wärmeleitender Schicht |
Country Status (4)
Country | Link |
---|---|
US (5) | US5521406A (de) |
EP (1) | EP0703614B1 (de) |
JP (1) | JP4231111B2 (de) |
DE (1) | DE69535250T2 (de) |
Families Citing this family (113)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4410947C1 (de) * | 1994-03-29 | 1995-06-01 | Siemens Ag | Halbleiterbauelement für vertikale Integration und Herstellungsverfahren |
US5521406A (en) * | 1994-08-31 | 1996-05-28 | Texas Instruments Incorporated | Integrated circuit with improved thermal impedance |
GB2297651B (en) * | 1995-02-03 | 1999-05-26 | Gec Marconi Avionics Holdings | Electrical apparatus |
US5528209A (en) * | 1995-04-27 | 1996-06-18 | Hughes Aircraft Company | Monolithic microwave integrated circuit and method |
US5942791A (en) * | 1996-03-06 | 1999-08-24 | Gec-Marconi Limited | Micromachined devices having microbridge structure |
US5949144A (en) * | 1996-05-20 | 1999-09-07 | Harris Corporation | Pre-bond cavity air bridge |
US5679979A (en) * | 1996-05-21 | 1997-10-21 | Weingand; Christopher Dirk | Surface mount package with heat transfer feature |
US5939739A (en) * | 1996-05-31 | 1999-08-17 | The Whitaker Corporation | Separation of thermal and electrical paths in flip chip ballasted power heterojunction bipolar transistors |
US7774230B2 (en) * | 1996-06-10 | 2010-08-10 | Phoenix Licensing, Llc | System, method, and computer program product for selecting and presenting financial products and services |
US6999938B1 (en) * | 1996-06-10 | 2006-02-14 | Libman Richard M | Automated reply generation direct marketing system |
US5883422A (en) * | 1996-06-28 | 1999-03-16 | The Whitaker Corporation | Reduced parasitic capacitance semiconductor devices |
US6310394B1 (en) | 1996-06-28 | 2001-10-30 | Tyco Electronics | Reduced parasitic capacitance semiconductor devices |
JP3185918B2 (ja) * | 1996-08-05 | 2001-07-11 | 株式会社村田製作所 | 電子装置 |
SE508139C2 (sv) * | 1996-12-20 | 1998-08-31 | Ericsson Telefon Ab L M | Metod och anordning för anslutning av elektrisk komponent till kretskort |
JP3119191B2 (ja) * | 1997-02-27 | 2000-12-18 | 株式会社村田製作所 | 平面誘電体集積回路 |
US20060122881A1 (en) * | 1997-03-21 | 2006-06-08 | Walker Jay S | Systems and methods for vending promotions |
US20050027601A1 (en) * | 1998-12-22 | 2005-02-03 | Walker Jay S. | Products and processes for vending a plurality of products |
EP0887879A1 (de) * | 1997-06-23 | 1998-12-30 | Nec Corporation | Phasengesteuerte Antennenvorrichtung |
US5945734A (en) * | 1997-09-19 | 1999-08-31 | Samsung Electronics Co., Ltd. | Wire-bond free input/output interface for GaAs ICs with means of determining known good die |
US5841184A (en) * | 1997-09-19 | 1998-11-24 | The Whitaker Corporation | Integrated emitter drain bypass capacitor for microwave/RF power device applications |
US6037822A (en) * | 1997-09-30 | 2000-03-14 | Intel Corporation | Method and apparatus for distributing a clock on the silicon backside of an integrated circuit |
AU1064899A (en) * | 1997-10-03 | 1999-04-27 | Board Of Trustees Of The University Of Arkansas, The | Methods of making flexible substrates for electronic packaging and flexible substrates formed by the method |
US7894936B2 (en) * | 1997-10-09 | 2011-02-22 | Walker Digital, Llc | Products and processes for managing the prices of vending machine inventory |
EP0920067A3 (de) * | 1997-11-12 | 2001-05-16 | Com Dev Ltd. | Mikrowellenschalter und Verfahren zu dessen Betrieb |
US6198168B1 (en) * | 1998-01-20 | 2001-03-06 | Micron Technologies, Inc. | Integrated circuits using high aspect ratio vias through a semiconductor wafer and method for forming same |
JP3013831B2 (ja) * | 1998-01-26 | 2000-02-28 | 日本電気株式会社 | Mmicパッケージ |
US6150188A (en) | 1998-02-26 | 2000-11-21 | Micron Technology Inc. | Integrated circuits using optical fiber interconnects formed through a semiconductor wafer and methods for forming same |
US6090636A (en) * | 1998-02-26 | 2000-07-18 | Micron Technology, Inc. | Integrated circuits using optical waveguide interconnects formed through a semiconductor wafer and methods for forming same |
US5990757A (en) * | 1998-06-05 | 1999-11-23 | Raytheon Company | Gallium arsenide monolithic microwave integrated circuits employing thermally bumped devices |
US6081037A (en) * | 1998-06-22 | 2000-06-27 | Motorola, Inc. | Semiconductor component having a semiconductor chip mounted to a chip mount |
US6219237B1 (en) | 1998-08-31 | 2001-04-17 | Micron Technology, Inc. | Structure and method for an electronic assembly |
US6586835B1 (en) * | 1998-08-31 | 2003-07-01 | Micron Technology, Inc. | Compact system module with built-in thermoelectric cooling |
US6281042B1 (en) | 1998-08-31 | 2001-08-28 | Micron Technology, Inc. | Structure and method for a high performance electronic packaging assembly |
US6392296B1 (en) | 1998-08-31 | 2002-05-21 | Micron Technology, Inc. | Silicon interposer with optical connections |
FR2785448B1 (fr) * | 1998-10-30 | 2001-01-26 | Alstom Technology | Procede de fabrication d'une electrode de commande de grille pour transistor igbt |
US6118177A (en) * | 1998-11-17 | 2000-09-12 | Lucent Technologies, Inc. | Heatspreader for a flip chip device, and method for connecting the heatspreader |
US6122187A (en) | 1998-11-23 | 2000-09-19 | Micron Technology, Inc. | Stacked integrated circuits |
US6303423B1 (en) * | 1998-12-21 | 2001-10-16 | Megic Corporation | Method for forming high performance system-on-chip using post passivation process |
SE515661C2 (sv) * | 1998-12-22 | 2001-09-17 | Ericsson Telefon Ab L M | Trådbondningskompensering |
US7826923B2 (en) | 1998-12-22 | 2010-11-02 | Walker Digital, Llc | Products and processes for vending a plurality of products |
JP3481481B2 (ja) * | 1998-12-24 | 2003-12-22 | 日本電気株式会社 | フェーズドアレイアンテナおよびその製造方法 |
US6373447B1 (en) * | 1998-12-28 | 2002-04-16 | Kawasaki Steel Corporation | On-chip antenna, and systems utilizing same |
JP2000216343A (ja) * | 1999-01-27 | 2000-08-04 | Nec Corp | 半導体集積回路 |
US6255852B1 (en) | 1999-02-09 | 2001-07-03 | Micron Technology, Inc. | Current mode signal interconnects and CMOS amplifier |
US6218910B1 (en) | 1999-02-25 | 2001-04-17 | Formfactor, Inc. | High bandwidth passive integrated circuit tester probe card assembly |
US6448865B1 (en) | 1999-02-25 | 2002-09-10 | Formfactor, Inc. | Integrated circuit interconnect system |
US6208225B1 (en) | 1999-02-25 | 2001-03-27 | Formfactor, Inc. | Filter structures for integrated circuit interfaces |
US6459343B1 (en) | 1999-02-25 | 2002-10-01 | Formfactor, Inc. | Integrated circuit interconnect system forming a multi-pole filter |
US6180995B1 (en) * | 1999-05-06 | 2001-01-30 | Spectrian Corporation | Integrated passive devices with reduced parasitic substrate capacitance |
US6329280B1 (en) | 1999-05-13 | 2001-12-11 | International Business Machines Corporation | Interim oxidation of silsesquioxane dielectric for dual damascene process |
US6434726B1 (en) | 1999-06-29 | 2002-08-13 | Lucent Technologies Inc. | System and method of transmission using coplanar bond wires |
US7554829B2 (en) | 1999-07-30 | 2009-06-30 | Micron Technology, Inc. | Transmission lines for CMOS integrated circuits |
US6507110B1 (en) | 2000-03-08 | 2003-01-14 | Teledyne Technologies Incorporated | Microwave device and method for making same |
US6316981B1 (en) * | 2000-03-13 | 2001-11-13 | Intel Corporation | Signal distribution network on backside of substrate |
US6180445B1 (en) * | 2000-04-24 | 2001-01-30 | Taiwan Semiconductor Manufacturing Company | Method to fabricate high Q inductor by redistribution layer when flip-chip package is employed |
US6368929B1 (en) * | 2000-08-17 | 2002-04-09 | Motorola, Inc. | Method of manufacturing a semiconductor component and semiconductor component thereof |
US7218991B2 (en) * | 2000-08-22 | 2007-05-15 | Walker Digital, Llc | System for vending physical and information items |
JP3462166B2 (ja) * | 2000-09-08 | 2003-11-05 | 富士通カンタムデバイス株式会社 | 化合物半導体装置 |
AU2001219296A1 (en) * | 2000-11-27 | 2002-06-03 | Spectrian | Integrated passive devices with reduced parasitic substrate capacitance |
GB2371404B (en) * | 2001-01-23 | 2003-07-09 | Univ Glasgow | Improvements in or relating to optical devices |
EP2315510A3 (de) * | 2001-06-05 | 2012-05-02 | Dai Nippon Printing Co., Ltd. | Leiterplatte mit passiven Elementen |
US6670865B2 (en) * | 2001-06-06 | 2003-12-30 | Noel A. Lopez | Method and apparatus for low loss high frequency transmission |
WO2003019657A2 (en) * | 2001-08-29 | 2003-03-06 | Koninklijke Philips Electronics N.V. | Integrated circuit device with bump bridges and method for making the same |
US6514783B1 (en) * | 2001-09-17 | 2003-02-04 | Applied Micro Circuits Corporation | Method for determining a layout for a flip-chip transition interface structure |
US6639322B1 (en) * | 2001-09-17 | 2003-10-28 | Applied Micro Circuits Corporation | Flip-chip transition interface structure |
JP3973402B2 (ja) * | 2001-10-25 | 2007-09-12 | 株式会社日立製作所 | 高周波回路モジュール |
JP3674780B2 (ja) * | 2001-11-29 | 2005-07-20 | ユーディナデバイス株式会社 | 高周波半導体装置 |
US7101770B2 (en) * | 2002-01-30 | 2006-09-05 | Micron Technology, Inc. | Capacitive techniques to reduce noise in high speed interconnections |
US6686819B2 (en) * | 2002-02-01 | 2004-02-03 | Intel Corporation | Dual referenced microstrip |
US7235457B2 (en) | 2002-03-13 | 2007-06-26 | Micron Technology, Inc. | High permeability layered films to reduce noise in high speed interconnects |
US6949992B2 (en) * | 2002-03-20 | 2005-09-27 | Powerwave Technologies, Inc. | System and method of providing highly isolated radio frequency interconnections |
US6812810B2 (en) * | 2002-06-19 | 2004-11-02 | Intel Corporation | Bridges for microelectromechanical structures |
US6933603B2 (en) * | 2002-07-11 | 2005-08-23 | Teledyne Technologies Incorporated | Multi-substrate layer semiconductor packages and method for making same |
US20050027622A1 (en) * | 2003-07-30 | 2005-02-03 | Walker Jay S. | Products and processes for vending a plurality of products via defined groups |
JP2005093867A (ja) * | 2003-09-19 | 2005-04-07 | Seiko Epson Corp | 半導体装置及びその製造方法 |
US20060035413A1 (en) * | 2004-01-13 | 2006-02-16 | Cookson Electronics, Inc. | Thermal protection for electronic components during processing |
US20050151555A1 (en) * | 2004-01-13 | 2005-07-14 | Cookson Electronics, Inc. | Cooling devices and methods of using them |
FR2867609B1 (fr) * | 2004-03-12 | 2006-12-01 | United Monolithic Semiconduct | Boitier miniature hyperfrequence de puissance et procede de fabrication du boitier |
US7112882B2 (en) * | 2004-08-25 | 2006-09-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structures and methods for heat dissipation of semiconductor integrated circuits |
US7138300B2 (en) * | 2004-09-22 | 2006-11-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structural design for flip-chip assembly |
DE102004059884A1 (de) * | 2004-12-10 | 2006-06-29 | Forschungsverbund Berlin E.V. | Verfahren zur Flip-Chip-Montage von Mikrochips und damit hergestellte elektronische Baugruppe |
FR2879830B1 (fr) * | 2004-12-20 | 2007-03-02 | United Monolithic Semiconduct | Composant electronique miniature pour applications hyperfrequences |
JP2006222609A (ja) * | 2005-02-09 | 2006-08-24 | Sony Corp | 高周波信号伝送回路の製造方法及び高周波信号伝送回路装置 |
US7348597B1 (en) * | 2005-03-14 | 2008-03-25 | Xilinx, Inc. | Apparatus for performing high frequency electronic package testing |
US8384189B2 (en) * | 2005-03-29 | 2013-02-26 | Megica Corporation | High performance system-on-chip using post passivation process |
US9252067B1 (en) | 2006-01-25 | 2016-02-02 | Lockheed Martin Corporation | Hybrid microwave integrated circuit |
US7391067B1 (en) * | 2006-01-25 | 2008-06-24 | Lockheed Martin Corporation | Hybrid microwave integrated circuit |
US7474005B2 (en) * | 2006-05-31 | 2009-01-06 | Alcatel-Lucent Usa Inc. | Microelectronic element chips |
EP2041789A2 (de) * | 2006-06-20 | 2009-04-01 | Nxp B.V. | Leistungsverstärkerbaugruppe |
ATE544129T1 (de) * | 2007-04-27 | 2012-02-15 | Murata Manufacturing Co | Drahtlose ic-vorrichtung |
US7656236B2 (en) | 2007-05-15 | 2010-02-02 | Teledyne Wireless, Llc | Noise canceling technique for frequency synthesizer |
JP5104131B2 (ja) * | 2007-08-31 | 2012-12-19 | 富士通セミコンダクター株式会社 | 無線装置および無線装置が備えるアンテナ |
US8143654B1 (en) * | 2008-01-16 | 2012-03-27 | Triquint Semiconductor, Inc. | Monolithic microwave integrated circuit with diamond layer |
US8138027B2 (en) * | 2008-03-07 | 2012-03-20 | Stats Chippac, Ltd. | Optical semiconductor device having pre-molded leadframe with window and method therefor |
US8028406B2 (en) * | 2008-04-03 | 2011-10-04 | International Business Machines Corporation | Methods of fabricating coplanar waveguide structures |
US8179045B2 (en) * | 2008-04-22 | 2012-05-15 | Teledyne Wireless, Llc | Slow wave structure having offset projections comprised of a metal-dielectric composite stack |
US8339790B2 (en) * | 2010-09-10 | 2012-12-25 | Raytheon Company | Monolithic microwave integrated circuit |
US9024408B2 (en) * | 2010-12-29 | 2015-05-05 | Stmicroelectronics, Inc. | Double side wafer process, method and device |
JP2013021001A (ja) * | 2011-07-07 | 2013-01-31 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
US9679869B2 (en) | 2011-09-02 | 2017-06-13 | Skyworks Solutions, Inc. | Transmission line for high performance radio frequency applications |
US20140168010A1 (en) * | 2011-12-22 | 2014-06-19 | Farrokh Mohamadi | Extended range, high data rate, point-to-point crosslink placed on fixed or mobile elevated platforms |
WO2013093563A1 (en) * | 2011-12-22 | 2013-06-27 | Nokia Corporation | An apparatus comprising an antenna and a ground plane, and a method of manufacture |
US8912634B2 (en) * | 2012-03-29 | 2014-12-16 | International Business Machines Corporation | High frequency transition matching in an electronic package for millimeter wave semiconductor dies |
CN104410373B (zh) * | 2012-06-14 | 2016-03-09 | 西凯渥资讯处理科技公司 | 包含相关系统、装置及方法的功率放大器模块 |
US9041206B2 (en) * | 2013-03-12 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure and method |
US9202660B2 (en) | 2013-03-13 | 2015-12-01 | Teledyne Wireless, Llc | Asymmetrical slow wave structures to eliminate backward wave oscillations in wideband traveling wave tubes |
JP6005204B1 (ja) * | 2015-03-30 | 2016-10-12 | 日本写真印刷株式会社 | 薄膜トランジスタの製造方法、および薄膜トランジスタ |
US10354980B1 (en) | 2018-03-22 | 2019-07-16 | Sandisk Technologies Llc | Three-dimensional memory device containing bonded chip assembly with through-substrate via structures and method of making the same |
US10354987B1 (en) * | 2018-03-22 | 2019-07-16 | Sandisk Technologies Llc | Three-dimensional memory device containing bonded chip assembly with through-substrate via structures and method of making the same |
US20210358850A1 (en) * | 2020-05-15 | 2021-11-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit device and method |
US11533024B2 (en) | 2020-06-25 | 2022-12-20 | Wolfspeed, Inc. | Multi-zone radio frequency transistor amplifiers |
US20230044903A1 (en) * | 2021-08-04 | 2023-02-09 | Nxp Usa, Inc. | Semiconductor device with rf interposer and method therefor |
CN113594658B (zh) * | 2021-08-11 | 2022-04-08 | 上海交通大学 | 接地共面波导到悬置微带线的宽带过渡结构 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3534376A (en) * | 1968-01-30 | 1970-10-13 | Webb James E | High impact antenna |
JPS5843578A (ja) * | 1981-09-08 | 1983-03-14 | Mitsubishi Electric Corp | GaAs集積回路 |
JPS6271256A (ja) * | 1985-09-25 | 1987-04-01 | Toshiba Corp | 化合物半導体集積回路 |
JPH0618197B2 (ja) * | 1987-07-30 | 1994-03-09 | 日本電気株式会社 | 超伝導モノリシックマイクロ波集積回路 |
US4959705A (en) * | 1988-10-17 | 1990-09-25 | Ford Microelectronics, Inc. | Three metal personalization of application specific monolithic microwave integrated circuit |
US4992764A (en) * | 1989-02-21 | 1991-02-12 | Hittite Microwave Corporation | High-power FET circuit |
US5319237A (en) * | 1990-03-09 | 1994-06-07 | Thomson Composants Microondes | Power semiconductor component |
US5202752A (en) * | 1990-05-16 | 1993-04-13 | Nec Corporation | Monolithic integrated circuit device |
US5057908A (en) * | 1990-07-10 | 1991-10-15 | Iowa State University Research Foundation, Inc. | High power semiconductor device with integral heat sink |
JPH0590801A (ja) * | 1991-09-27 | 1993-04-09 | Nec Corp | マイクロ波集積回路 |
JPH05129345A (ja) * | 1991-11-08 | 1993-05-25 | Toshiba Corp | マイクロ波集積回路の製造方法 |
US5268315A (en) * | 1992-09-04 | 1993-12-07 | Tektronix, Inc. | Implant-free heterojunction bioplar transistor integrated circuit process |
JP3084541B2 (ja) * | 1992-09-18 | 2000-09-04 | シャープ株式会社 | 縦型構造トランジスタ |
JPH06125208A (ja) * | 1992-10-09 | 1994-05-06 | Mitsubishi Electric Corp | マイクロ波集積回路およびその製造方法 |
US6028348A (en) * | 1993-11-30 | 2000-02-22 | Texas Instruments Incorporated | Low thermal impedance integrated circuit |
US5521406A (en) * | 1994-08-31 | 1996-05-28 | Texas Instruments Incorporated | Integrated circuit with improved thermal impedance |
-
1994
- 1994-08-31 US US08/298,822 patent/US5521406A/en not_active Expired - Lifetime
- 1994-11-14 US US08/339,429 patent/US5532506A/en not_active Expired - Lifetime
-
1995
- 1995-06-07 US US08/473,621 patent/US5612257A/en not_active Expired - Lifetime
- 1995-06-07 US US08/477,717 patent/US5614442A/en not_active Expired - Lifetime
- 1995-08-28 EP EP95113448A patent/EP0703614B1/de not_active Expired - Lifetime
- 1995-08-28 DE DE69535250T patent/DE69535250T2/de not_active Expired - Lifetime
- 1995-08-31 JP JP22401395A patent/JP4231111B2/ja not_active Expired - Fee Related
-
1996
- 1996-07-16 US US08/680,892 patent/US5717231A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP4231111B2 (ja) | 2009-02-25 |
EP0703614A2 (de) | 1996-03-27 |
EP0703614A3 (de) | 1997-03-12 |
US5612257A (en) | 1997-03-18 |
JPH08213474A (ja) | 1996-08-20 |
EP0703614B1 (de) | 2006-10-04 |
US5717231A (en) | 1998-02-10 |
US5521406A (en) | 1996-05-28 |
US5614442A (en) | 1997-03-25 |
DE69535250D1 (de) | 2006-11-16 |
US5532506A (en) | 1996-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69535250T2 (de) | Flip-Chip mit wärmeleitender Schicht | |
DE102005010156B4 (de) | Verfahren zum Ausbilden einer Anordnung aus gestapelten Einzelschaltkreisen | |
DE60026978T2 (de) | Mehrchipgehäuse mit integrierten rf-fähigkeiten | |
DE102008040900B4 (de) | Gestapelte IC-Struktur und Verfahren zum Bilden einer gestapelten IC-Struktur | |
DE19520700B4 (de) | Halbleiterbausteinanordnung | |
DE69931204T2 (de) | Mikrowellen und Millimeterwellen-Vorrichtung | |
DE4027072C2 (de) | Halbleiteranordnung | |
JPS62500413A (ja) | ウエ−ハ スケ−ル集積アセンブリ | |
EP0856198B1 (de) | Polymeres höcker-matrix-gehäuse für mikrowellen-schaltungsanordnungen | |
JP3158621B2 (ja) | マルチチップモジュール | |
DE69034095T2 (de) | Verfahren zur Herstellung einer mehrschichtigen hybriden Schaltung | |
EP0750352A2 (de) | Halbleiter-Bauelement-Konfiguration | |
US6507110B1 (en) | Microwave device and method for making same | |
EP0376100B1 (de) | Verfahren und Leiterplatte zum Montieren eines Halbleiter-Bauelements | |
EP0782768B1 (de) | Integrierte schaltungsstruktur mit einem aktiven mikrowellenbauelement und mindestens einem passiven bauelement | |
DE69728648T2 (de) | Halbleitervorrichtung mit hochfrequenz-bipolar-transistor auf einem isolierenden substrat | |
EP0180906A1 (de) | Wellenwiderstandsgetreuer Chipträger für Mikrowellenhalbleiter | |
DE102020007677A1 (de) | Leiterrahmenabstandshalter für doppelseitiges leistungsmodul | |
KR970003902B1 (ko) | 화합물반도체 집적회로 및 그 제조방법 | |
DE19641875C2 (de) | Hochfrequenzschaltungsbauelement | |
DE3934224A1 (de) | Anordnung zur mikrowellen-integration | |
DE112020007641T5 (de) | Halbleitervorrichtung | |
DE3516954A1 (de) | Montierte integrierte schaltung | |
DE102019113821A1 (de) | Anpassungsschaltung für Chip mit integriertem Schaltkreis | |
JPH05206286A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition |