DE69532951T2 - Struktur mit kavitäten und herstellungsverfahren für solch eine struktur - Google Patents
Struktur mit kavitäten und herstellungsverfahren für solch eine struktur Download PDFInfo
- Publication number
- DE69532951T2 DE69532951T2 DE69532951T DE69532951T DE69532951T2 DE 69532951 T2 DE69532951 T2 DE 69532951T2 DE 69532951 T DE69532951 T DE 69532951T DE 69532951 T DE69532951 T DE 69532951T DE 69532951 T2 DE69532951 T2 DE 69532951T2
- Authority
- DE
- Germany
- Prior art keywords
- plate
- substrate
- cavities
- thin
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 17
- 238000003776 cleavage reaction Methods 0.000 claims description 16
- 230000007017 scission Effects 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000007787 solid Substances 0.000 claims description 6
- 239000012811 non-conductive material Substances 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 3
- 230000001419 dependent effect Effects 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 5
- 239000000126 substance Substances 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000004377 microelectronic Methods 0.000 description 3
- 229910052756 noble gas Inorganic materials 0.000 description 3
- 238000007669 thermal treatment Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000011282 treatment Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000002826 coolant Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000008707 rearrangement Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 208000010201 Exanthema Diseases 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 201000005884 exanthem Diseases 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 206010037844 rash Diseases 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
- B81C1/00047—Cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/764—Air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
- H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
- Weting (AREA)
- Dicing (AREA)
Description
- Technisches Gebiet
- Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Struktur, die ein Substrat, das ein Oberflächenplättchen aus einem nicht-leitfähigen Material zur eventuellen Realisierung von Integrierten Schaltungen trägt, und Innenhohlräume umfasst, die unter dem Oberflächenplättchen in dem Substrat ausgebildet sind.
- Das Anwendungsgebiet der Erfindung ist generell die Mikroelektronik und insbesondere die mikroelektronischen Vorrichtungen, die eine gute Wärmeabführung benötigen.
- Stand der Technik
- Strukturen mit Innenhohlräumen sind in der Mikroelektronik bekannt, insbesondere wegen ihrer Wärmeabführungseigenschaft. Das Dokument (1) mit dem Titel "Formation of Silicon Reentrant Cavity Heat Sinks Using Anisotropic Etching and Direct Wafer Bonding" von Ajay Goyal et al., IEEE Electron Device Letters, Vol. 14, Nr. 1, Januar 1993 liefert davon eine Darstellung.
- Dieses Dokument beschreibt eine Struktur aus zwei Teilen. Ein erster Teil dient als Substrat, zum Beispiel zur Realisierung von Integrierten Schaltungen. Es ist fest mit einem zweiten Teil verbunden, in das Hohlräume geätzt sind. Dieses Dokument empfiehlt auch die Verwendung eines Kühlmittels im Innern der Hohlräume. Die Hohlräume ermöglichen zum Beispiel, Kühlmitteldämpfe zurückzuhalten und sie verleihen der Struktur die Eigenschaft, große thermische Ausschläge bzw. Spitzen der Integrierten Schaltung(en) des ersten Teils zu absorbieren.
- Im Allgemeinen ist bei solchen Strukturen – im Wesentlichen aus technologischen und fertigungstechnischen Gründen – der erste Teil, der die Integrierten Schaltungen trägt, relativ dick.
- Die Dicke dieses Teils bildet übrigens eine der hauptsächlichen Begrenzungen der Effizienz der Wärmeabführung durch die Hohlräume, denn die erzeugte Wärme muss diese Dicke durchqueren, ehe sie zum zweiten Teil, der die Hohlräume enthält, gelangt.
- Eine Aufgabe der vorliegenden Erfindung besteht genau in der Herstellung von Strukturen aus zwei Teilen, wobei der erste Teil eventuell Integrierte Schaltungen umfasst und sehr dünn ist, und wo der zweite Teil Hohlräume aufweist.
- Die Tatsache, über einen dünnen ersten Teil zu verfügen, ermöglicht, für die Strukturen diverse Anwendungen vorzusehen, bei denen die Hohlräume auch andere Funktionen als die der Wärmeabführung erfüllen können. Es ist zum Beispiel möglich, indem man in dem ersten dünnen Teil Öffnungen vorsieht, in den Hohlräumen des zweiten Teils andere technische Operationen auszuführen, etwa metallische Abscheidung, um Verbindungen herzustellen, und/oder Elektroden, oder Operationen zur Herstellung diverser Elemente.
- Darstellung der Erfindung
- Um die Effizienz der Wärmeabführung der oben genannten zweiteiligen Strukturen zu erhöhen und/oder neue Anwendungen dieser Strukturen vorzusehen, hat die Erfindung noch genauer ein Herstellungsverfahren einer Struktur nach Anspruch 1 zum Gegenstand.
- Unter Befestigung versteht man den Zustand, der das Ergebnis jeder Operation zwischen dem Substrat und dem Plättchen ist, die ermöglicht, eine ausreichende Bindungsenergie zwischen diesen beiden Elementen zu erzeugen, so dass sie sich während der nachfolgenden Operationen nicht voneinander lösen.
- Man kann zum Beispiel Oberflächenbehandlungsoperationen nennen, die ermöglichen, interatomare Bindungen zu erzeugen, oder Klebeoperationen, usw.
- Unter nicht-leitfähiger Schicht versteht man sowohl eine einzige aus einem Halbleitermaterial oder einem isolierenden Material gebildete Schicht, als auch ein System aus Teilschichten, von denen wenigsten eine aus einem halbleitenden oder isolierenden Material ist.
- Nach der Erfindung umfasst die Platte aus nicht-leitfähigem Material einen massiven Teil, eine Zwischenschicht und einen dünnen Oberflächenfilm. Man befestigt die Platte so auf dem Substrat, dass der dünne Film Kontakt hat mit der genannten Fläche des Substrats, und man macht diese Platte dünner, indem man den massiven Teil ab der Zwischenschicht von dem dünnen Film abtrennt.
- Um den dünnen Film von dem Plättchen abzutrennen, spaltet man das Plättchen mittels eines Spaltungsverfahrens gemäß einer bestimmten Spaltungsebene. Man versteht unter Spaltung jedes Trennen des Plättchens in zwei Teile, vorzugsweise gemäß einer Ebene.
- Dieses Spaltungsverfahren, insbesondere empfohlen zur Herstellung von sehr dünnen homogenen Plättchen oder Filmen besteht darin, in dem Plättchen durch Ionenbeschuss Edelgas- oder Wasserstoff-Ionen zu implantieren, um eine dünne Mikrobläschenschicht zu bilden, welche die genannte Zwischenschicht darstellt und eine Spaltungsebene definiert, die in der Platte den massiven Teil und den dünnen Film voneinander trennt. Dieser Film bildet nach der Spaltung das dünne Oberflächenplättchen der erfindungsgemäßen Struktur.
- Die Spaltung erfolgt einfach durch Erwärmung der Platte, um eine kristalline Umlagerung und eine Druckwirkung in den Mikrobläschen zu erzeugen.
- Ein solches Verfahren ist in dem Dokument (2) FR-2 681 472 beschrieben. Um die Loslösung des dünnen Oberflächenteils zu ermöglichen, ohne es zu zerreißen oder zu deformieren, muss man vor der Spaltungsoperation, wie das Dokument (2) präzisiert, dieses in einen engen Kontakt mit einer "Versteifungselement" genannten Haltestruktur bringen.
- Nach der Erfindung vertritt das Substrat das Versteifungselement. Vor dem Befestigen des Plättchens auf dem Substrat unterzieht man das Plättchen einem Beschuss mit zum Beispiel Edelgas-Ionen, um in ihm eine Mikrobläschenschicht zu bilden, die einen dünnen Oberflächenteil abgrenzt. Dieser Oberflächenteil kommt in Kontakt mit der genannten Substratfläche.
- Auf ganz und gar überraschende Weise hat sich gezeigt, dass die in das Trägersubstrat geätzten Hohlräume den korrekten Halt des dünnen Teils des Plättchens nicht verhindern. Die Erfindung geht von der Feststellung aus, dass das Prinzip des engen Kontakts zwischen dem zu spaltenden Plättchen und dem Substrat örtlich verletzt werden kann. Diese Eigenschaft bestätigt sich dann, wenn jeder der Hohlräume in der Ebene der geätzten Fläche des Substrats wenigstens eine Abmessung l aufweist, die kleiner oder gleich einem maximalen Wert l0 ist, der abhängig ist von der erwünschten Dicke des Oberflächenplättchens.
- Unter der Abmessung l des Hohlraums versteht man entweder dessen Durchmesser, wenn er zylindrisch oder halbkugelförmig ist, oder eine Breite oder eine Länge. In einem speziellen Fall, wo die Hohlräume Gräben sind, ist die Abmessung l die Breite dieser Gräben.
- Wenn die Platte aus Silicium ist, wird l0 proportional zu der Dicke e0 des Oberflächenplättchens gewählt, mit l0 = 10e0. Man verifiziert also l ≤ l0 = 10e0.
- Um die Erfindung wirksam und zuverlässig anzuwenden, muss man beim Ätzen der entsprechenden Seite des Substrats die Breite der Hohlräume genau kontrollieren.
- Das Ätzen der Hohlräume kann durch jedes bekannte Verfahren erfolgen und vorzugsweise durch eine klassische Trockenätzung oder eine Lasertechnik, wie oben beschrieben.
- Letztere Ätzung findet mittels einer Technik statt, die einen anisotropen chemischen Angriff mit einer Laserstrahlbearbeitung verbindet. Diese Technik basiert auf dem Unterschied der Angriffsgeschwindigkeiten der kristallografischen Ebenen bzw. Netzebenen <111> in Bezug auf die anderen kristallografischen Ebenen.
- Nach dieser Technik zerstört man lokal gemäß den Mustern der realisierenden Hohlräume die kristallographischen Ebenen bzw. Netzebenen <111> durch lokales Schmelzen der zu ätzenden Schicht durch den Laserstrahl. In einem zweiten Schritt ermöglicht eine chemische Behandlung, die angegriffenen Zonen mit einem Laserstrahl zu eliminieren, wobei die nicht durch den Laserstrahl zerstörten Ebenen <111> dann als "Sperrschicht" dienen. Dank dieser Technik ist es möglich, Kanäle zu erhalten, deren Breite, Tiefe und Lage man sehr genau kontrollieren kann.
- Das Dokument "Laser Machining and Anisotropic Etching of <111> Silicon for Applications in Microsystems" von M. Alavi et al. in "Micro System Technologies 92", 3rd International Conference on Micro Electro, Opto, Mechanic Systems and Components, Berlin, 21.–23. Oktober 1992, VDE-Verlag GmbH – Herbert Reichl, Berlin Offenbach, erläutert diese Ätztechnik.
- Kurzbeschreibung der Figuren
- Die
1 und2 sind schematische Schnittansichten eines Substrats und illustrieren eine Ätzoperation dieses Substrats nach der Erfindung. - Die
3 ist eine schematische Schnittansicht einer Platte aus nicht-leitfähigem Material, in der durch Implantation eine Mikrobläschenschicht realisiert wurde. - Die
4 ist eine schematische Schnittansicht der Platte und des Substrats und illustriert das Anbringen der Platte auf dem Substrat. - Die
5 ist eine schematische Schnittansicht der erfindungsgemäßen Struktur und illustriert eine Spaltungsphase der Platte. - Detaillierte Darstellung von Realisierungsarten der Erfindung
- Die erste Operation des Verfahrens besteht dann, Hohlräume in ein Substrat zu ätzen. Das Substrat ist zum Beispiel eine zylindrische Platte aus Halbleitermaterial.
- Um diese Ätzung vorzubereiten, kann man zum Beispiel, wie dargestellt in der
1 , eine Fläche1 eines Substrats2 mittels einer vorausgehenden Laserstrahlbearbeitung vorbereiten. In dem beschriebenen Beispiel, wo das Substrat2 aus Silicium ist, ermöglicht eine Maske4 , zum Beispiel aus Siliciumoxid oder aus Siliciumnitrid, "Schmelzzonen" genannte Zonen6 zu definieren, in denen die kristallografischen Ebenen oder Netzebenen <111> des Substrats durch einen Laserstrahl8 zerstört werden. - Nach dieser ersten Behandlung wird das Substrat
2 einer chemischen Ätzung unterzogen. Diese Ätzung nutzt den Angriffsgeschwindigkeits-Unterschied zwischen den kristallografischen Ebenen <111> und den anderen Ebenen. Im vorliegenden Fall dienen die nicht durch die Laserstrahlbearbeitung zerstörten kristallografischen Ebenen <111>, welche die Schmelzzonen6 umgeben, als Sperrschicht für die Ätzung. So ist es möglich, in dem Substrat2 Hohlräume10 mit großer Genauigkeit herzustellen, wie dargestellt in der2 . Selbstverständlich können zur Realisierung der Hohlräume10 in dem Substrat2 auch andere Ätzverfahren benutzt werden. - Die Form der Hohlräume kann sehr variabel sein, jedoch sind bei der in der
2 dargestellten Realisierung die Hohlräume10 Gräben, die sich in Längsrichtung über die Fläche1 erstrecken. - Die Gräben
10 können eine maximale Länge L in der Größenordnung des Durchmessers der Fläche1 des Substrats2 aufweisen. Die Breite der Gräben, gemessen senkrecht zu ihrer Länge in der Ebene der Fläche1 , hat erfindungsgemäß einen Wert l ≤ l0, wo l0 proportional zu der Dicke des dünnen Oberflächenplättchens ist, das in der Folge realisiert wird. Zum Beispiel betragen l0 = 10 μm und l = 8 μm. Diese Werte eignen sich zum Beispiel für ein Oberflächenplättchen mit einer Dicke e0 von 800 nm. Wie die2 zeigt, sind die Gräben gitterförmig angeordnet. Die Teilung P dieses Rasters beträgt zum Beispiel ungefähr 200 μm. Aus Gründen der Klarheit zeigt die2 nur vier Kanäle. Bei einem Gitter mit zwei Reihen zueinander senkrechter Kanäle kann jede Reihe bei einer Teilung von 200 μm ungefähr 500 Kanäle umfassen. - Wenn die Hohlräume oder Gräben geätzt sind, wird – wie dargestellt in der
4 – eine Platte12 aus nicht-leitfähigem Fläche auf der Fläche1 des Substrats2 angebracht, zum Beispiel eine Platte aus monokristallinem Silicium. - Diese Platte muss dann, um ein dünnes Oberflächenplättchen zu erhalten, dünner gemacht werden.
- Das Dünnermachen der Platte
12 erfolgt vorteilhafterweise mittels Spaltung, was ermöglicht, das dünne Oberflächenplättchen zu erhalten. Bei dieser Spaltungsoperation dient das Substrat2 zur Versteifung, um zu vermeiden, dass das dünne Plättchen zerrissen wird. Dabei ist die Verbindung zwischen dem Substrat8 und der Platte12 ausreichend solide, dass trotz des Vorhandenseins der Hohlräume10 der Halt des zukünftigen Oberflächenplättchens gewährleistet ist. Eine Haftsubstanz, vorgesehen zwischen der Platte12 und dem Substrat2 , kann dazu dienen, diese Verbindung sicherzustellen. Wenn eine Haftsubstanz unerwünscht ist, kann die Verbindung realisiert werden, indem wenigstens eine der zu verbindenden Oberflächen einer entsprechenden thermischen Behandlung eventuell unter Druck unterzogen wird, um die interatomaren Bindungen zwischen dem als Versteifungselement dienenden Substrat2 und der Platte12 zu begünstigen. - Vor der Befestigung der Platte
12 auf dem Substrat2 empfiehlt es sich, eine Spaltungsebene zu definieren, die einen massiven Teil14 der Platte12 von einem dünneren Plättchen16 trennt, welches das zukünftige Oberflächenplättchen bildet. - Die Spaltungsebene wird durch eine sehr dünne Schicht
18 aus Wasserstoffgas- oder Edelgas-Mikrobläschen definiert, realisiert durch Implantation in der Platte12 . - Zu diesem Zweck, und wie dargestellt in der
3 , beschießt man eine Fläche20 der Platte12 mit Ionen. - Zum Beispiel führt man bei der Siliciumplatte
12 an der Fläche20 eine Protonen-Implantation mit einer Energie von 90 keV durch, was ermöglicht, die Schicht18 in einer Tiefe von 800 nm zu erzeugen. Derart erhält man die Struktur der4 . - Um diese Struktur zu spalten, wird die gesamte Struktur der
4 einer thermischen Behandlung unterzogen. Zu beachten ist, dass alle vor der Spaltung angewendeten thermischen Behandlungen, wie zum Beispiel der Ionenbeschuss und eventuell eine Oberflächenbehandlung zur Befestigung, bei Temperaturen durchgeführt werden müssen, die unter derjenigen der Spaltung liegen. Die thermische Spaltungsbehandlung verursacht durch die Wirkungen des Drucks und der kristallinen Umlagerung eine Spaltung längs der Mikrobläschenschicht18 . Der massive Teil14 trennt sich von dem dünnen Plättchen16 , das dann das mit dem Substrat2 verbundene dünne Oberflächenplättchen bildet. - Die schließlich erlangte Struktur weist gewissermaßen Tunnels auf, gebildet durch die Gräben, die durch das dünne Oberflächenplättchen abgedeckt sind, das bei der Realisierung von Integrierten Schaltungen als Träger dienen kann. Da dieses Plättchen sehr dünn ist, ist es erfindungsgemäß zum Beispiel möglich, in diesem dünnen Plättchen Öffnungen vorzusehen, die in den Gräben oder Hohlräumen münden. Das Abscheiden metallischer Schichten durch diese Öffnungen hindurch und dann das Ätzen von Strukturen auf dem dünnen Plättchen, die man dank der geringen Dicke des Plättchens genau positionieren kann in Bezug auf die Gräben, bieten Realisierungsperspektiven, die mit einer dicken Scheibe oder einem dicken Plättchen nicht möglich waren.
Claims (4)
- Verfahren zur Herstellung einer Struktur mit einem Substrat (
2 ), ein dünnes Oberflächenplättchen aus einem nichtleitenden Material umfassend, das fest verbunden ist mit einer Fläche (1 ) des Substrats (2 ), wobei das genannte Substrat (2 ) glatt mit der genannten Fläche (1 ) abschließende Hohlräume (10 ) aufweist, die sich unter dem dünnen Oberflächenplättchen befinden, und das Verfahren die folgenden Schritte umfasst: – Ätzen von Hohlräumen (10 ) in einer Fläche (1 ) eines Substrats, wobei die Hohlräume in der Ebene der Fläche des Substrats wenigstens eine von der Dicke des Oberflächenplättchens abhängige Dimension aufweisen, um sicherzustellen, dass dieses einen einwandfreien Halt hat, – Befestigen einer Platte (12 ) aus nichtleitendem Material mit einem massiven Teil (14 ), einer Zwischenschicht und einer dünnen Schicht (16 ) auf der Fläche (1 ) des Substrats (2 ), mit der dünnen Schicht (16 ) auf der genannten Fläche (1 ), – Dünnermachen der Platte (12 ) durch Trennung der dünnen Schicht (16 ) und des massiven Teils (14 ) mittels der Zwischenschicht, um das dünne Oberflächenplättchen zu erhalten, wobei die die dünne Schicht (16 ) und den massiven Teil trennende Zwischenschicht eine Mikroblasen-Schicht (18 ) ist, die man durch Implantation von Gas-Ionen in der Platte herstellt, und die Abtrennung der dünnen Schicht durch Spaltung der Platte (12 ) in einer Spaltungsebene erfolgt, die durch die Mikroblasenschicht (18 ) definiert ist. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass jeder Hohlraum (
10 ) in der Ebene der Fläche (1 ) des Substrats (2 ) wenigstens eine Dimension l aufweist, kleiner als oder gleich groß wie ein zu der Dicke des Oberflächenplättchens proportionaler Maximalwert lo. - Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass lo = 10·eo ist, wobei die Platte aus Silicium ist und eine Dicke eo aufweist.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Hohlräume (
10 ) Längsgräben sind.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9400835 | 1994-01-26 | ||
FR9400835A FR2715502B1 (fr) | 1994-01-26 | 1994-01-26 | Structure présentant des cavités et procédé de réalisation d'une telle structure. |
PCT/FR1995/000078 WO1995020824A1 (fr) | 1994-01-26 | 1995-01-25 | Structure presentant des cavites et procede de realisation d'une telle structure |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69532951D1 DE69532951D1 (de) | 2004-06-03 |
DE69532951T2 true DE69532951T2 (de) | 2005-06-30 |
Family
ID=9459419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69532951T Expired - Lifetime DE69532951T2 (de) | 1994-01-26 | 1995-01-25 | Struktur mit kavitäten und herstellungsverfahren für solch eine struktur |
Country Status (6)
Country | Link |
---|---|
US (1) | US5804086A (de) |
EP (1) | EP0741910B1 (de) |
JP (2) | JPH09508493A (de) |
DE (1) | DE69532951T2 (de) |
FR (1) | FR2715502B1 (de) |
WO (1) | WO1995020824A1 (de) |
Families Citing this family (75)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19514548C1 (de) * | 1995-04-20 | 1996-10-02 | Daimler Benz Ag | Verfahren zur Herstellung einer Mikrokühleinrichtung |
FR2748851B1 (fr) * | 1996-05-15 | 1998-08-07 | Commissariat Energie Atomique | Procede de realisation d'une couche mince de materiau semiconducteur |
FR2756973B1 (fr) * | 1996-12-09 | 1999-01-08 | Commissariat Energie Atomique | Procede d'introduction d'une phase gazeuse dans une cavite fermee |
US5985742A (en) | 1997-05-12 | 1999-11-16 | Silicon Genesis Corporation | Controlled cleavage process and device for patterned films |
US20070122997A1 (en) | 1998-02-19 | 2007-05-31 | Silicon Genesis Corporation | Controlled process and resulting device |
US6033974A (en) | 1997-05-12 | 2000-03-07 | Silicon Genesis Corporation | Method for controlled cleaving process |
US6291313B1 (en) | 1997-05-12 | 2001-09-18 | Silicon Genesis Corporation | Method and device for controlled cleaving process |
DE69733471D1 (de) * | 1997-07-03 | 2005-07-14 | St Microelectronics Srl | Verfahren zur Herstellung von Geräten in einem halbleitenden Substrat |
US6548382B1 (en) | 1997-07-18 | 2003-04-15 | Silicon Genesis Corporation | Gettering technique for wafers made using a controlled cleaving process |
FR2766620B1 (fr) | 1997-07-22 | 2000-12-01 | Commissariat Energie Atomique | Realisation de microstructures ou de nanostructures sur un support |
JP4048579B2 (ja) * | 1997-08-28 | 2008-02-20 | 住友電気工業株式会社 | 冷媒流路を含む熱消散体とその製造方法 |
FR2773261B1 (fr) | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
US5933750A (en) * | 1998-04-03 | 1999-08-03 | Motorola, Inc. | Method of fabricating a semiconductor device with a thinned substrate |
US6291326B1 (en) | 1998-06-23 | 2001-09-18 | Silicon Genesis Corporation | Pre-semiconductor process implant and post-process film separation |
FR2786565B1 (fr) * | 1998-11-27 | 2000-12-22 | Commissariat Energie Atomique | Structure micro-usinee a membrane deformable et son procede de realisation |
US6406636B1 (en) * | 1999-06-02 | 2002-06-18 | Megasense, Inc. | Methods for wafer to wafer bonding using microstructures |
US6221740B1 (en) | 1999-08-10 | 2001-04-24 | Silicon Genesis Corporation | Substrate cleaving tool and method |
US6263941B1 (en) | 1999-08-10 | 2001-07-24 | Silicon Genesis Corporation | Nozzle for cleaving substrates |
US6500732B1 (en) | 1999-08-10 | 2002-12-31 | Silicon Genesis Corporation | Cleaving process to fabricate multilayered substrates using low implantation doses |
US6984571B1 (en) | 1999-10-01 | 2006-01-10 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
US6500694B1 (en) * | 2000-03-22 | 2002-12-31 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
US6544862B1 (en) | 2000-01-14 | 2003-04-08 | Silicon Genesis Corporation | Particle distribution method and resulting structure for a layer transfer process |
US6902987B1 (en) * | 2000-02-16 | 2005-06-07 | Ziptronix, Inc. | Method for low temperature bonding and bonded structure |
FR2809867B1 (fr) * | 2000-05-30 | 2003-10-24 | Commissariat Energie Atomique | Substrat fragilise et procede de fabrication d'un tel substrat |
DE10029791C2 (de) * | 2000-06-16 | 2002-04-18 | Infineon Technologies Ag | Verfahren zur Herstellung einer stabilen Verbindung zwischen zwei Wafern |
US6563133B1 (en) | 2000-08-09 | 2003-05-13 | Ziptronix, Inc. | Method of epitaxial-like wafer bonding at low temperature and bonded structure |
US6613652B2 (en) * | 2001-03-14 | 2003-09-02 | Chartered Semiconductor Manufacturing Ltd. | Method for fabricating SOI devices with option of incorporating air-gap feature for better insulation and performance |
FR2822817B1 (fr) * | 2001-03-28 | 2003-05-30 | Commissariat Energie Atomique | Procede de fabrication d'une structure a membrane micro-usinee |
FR2823596B1 (fr) | 2001-04-13 | 2004-08-20 | Commissariat Energie Atomique | Substrat ou structure demontable et procede de realisation |
FR2823599B1 (fr) | 2001-04-13 | 2004-12-17 | Commissariat Energie Atomique | Substrat demomtable a tenue mecanique controlee et procede de realisation |
US7045878B2 (en) | 2001-05-18 | 2006-05-16 | Reveo, Inc. | Selectively bonded thin film layer and substrate layer for processing of useful devices |
US6956268B2 (en) | 2001-05-18 | 2005-10-18 | Reveo, Inc. | MEMS and method of manufacturing MEMS |
US6875671B2 (en) | 2001-09-12 | 2005-04-05 | Reveo, Inc. | Method of fabricating vertical integrated circuits |
US7163826B2 (en) | 2001-09-12 | 2007-01-16 | Reveo, Inc | Method of fabricating multi layer devices on buried oxide layer substrates |
US7508034B2 (en) * | 2002-09-25 | 2009-03-24 | Sharp Kabushiki Kaisha | Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device |
US8187377B2 (en) | 2002-10-04 | 2012-05-29 | Silicon Genesis Corporation | Non-contact etch annealing of strained layers |
JP4556158B2 (ja) * | 2002-10-22 | 2010-10-06 | 株式会社Sumco | 貼り合わせsoi基板の製造方法および半導体装置 |
FR2848336B1 (fr) | 2002-12-09 | 2005-10-28 | Commissariat Energie Atomique | Procede de realisation d'une structure contrainte destinee a etre dissociee |
US7109092B2 (en) | 2003-05-19 | 2006-09-19 | Ziptronix, Inc. | Method of room temperature covalent bonding |
FR2856844B1 (fr) | 2003-06-24 | 2006-02-17 | Commissariat Energie Atomique | Circuit integre sur puce de hautes performances |
FR2857953B1 (fr) | 2003-07-21 | 2006-01-13 | Commissariat Energie Atomique | Structure empilee, et procede pour la fabriquer |
FR2861497B1 (fr) | 2003-10-28 | 2006-02-10 | Soitec Silicon On Insulator | Procede de transfert catastrophique d'une couche fine apres co-implantation |
FR2871291B1 (fr) * | 2004-06-02 | 2006-12-08 | Tracit Technologies | Procede de transfert de plaques |
FR2889887B1 (fr) | 2005-08-16 | 2007-11-09 | Commissariat Energie Atomique | Procede de report d'une couche mince sur un support |
FR2891281B1 (fr) | 2005-09-28 | 2007-12-28 | Commissariat Energie Atomique | Procede de fabrication d'un element en couches minces. |
DE102006007293B4 (de) * | 2006-01-31 | 2023-04-06 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zum Herstellen eines Quasi-Substratwafers und ein unter Verwendung eines solchen Quasi-Substratwafers hergestellter Halbleiterkörper |
FR2899572B1 (fr) * | 2006-04-05 | 2008-09-05 | Commissariat Energie Atomique | Protection de cavites debouchant sur une face d'un element microstructure |
US7811900B2 (en) | 2006-09-08 | 2010-10-12 | Silicon Genesis Corporation | Method and structure for fabricating solar cells using a thick layer transfer process |
US9362439B2 (en) | 2008-05-07 | 2016-06-07 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled shear region |
US8293619B2 (en) | 2008-08-28 | 2012-10-23 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled propagation |
US8993410B2 (en) | 2006-09-08 | 2015-03-31 | Silicon Genesis Corporation | Substrate cleaving under controlled stress conditions |
FR2910179B1 (fr) | 2006-12-19 | 2009-03-13 | Commissariat Energie Atomique | PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART |
US8030754B2 (en) * | 2007-01-31 | 2011-10-04 | Hewlett-Packard Development Company, L.P. | Chip cooling channels formed in wafer bonding gap |
JP5348916B2 (ja) * | 2007-04-25 | 2013-11-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP5350655B2 (ja) * | 2007-04-27 | 2013-11-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
FR2925221B1 (fr) | 2007-12-17 | 2010-02-19 | Commissariat Energie Atomique | Procede de transfert d'une couche mince |
US8330126B2 (en) | 2008-08-25 | 2012-12-11 | Silicon Genesis Corporation | Race track configuration and method for wafering silicon solar substrates |
US7767546B1 (en) | 2009-01-12 | 2010-08-03 | International Business Machines Corporation | Low cost fabrication of double box back gate silicon-on-insulator wafers with built-in shallow trench isolation in back gate layer |
US20100176482A1 (en) | 2009-01-12 | 2010-07-15 | International Business Machine Corporation | Low cost fabrication of double box back gate silicon-on-insulator wafers with subsequent self aligned shallow trench isolation |
US8329557B2 (en) | 2009-05-13 | 2012-12-11 | Silicon Genesis Corporation | Techniques for forming thin films by implantation with reduced channeling |
FR2947098A1 (fr) | 2009-06-18 | 2010-12-24 | Commissariat Energie Atomique | Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince |
US8587063B2 (en) | 2009-11-06 | 2013-11-19 | International Business Machines Corporation | Hybrid double box back gate silicon-on-insulator wafers with enhanced mobility channels |
US8216882B2 (en) | 2010-08-23 | 2012-07-10 | Freescale Semiconductor, Inc. | Method of producing a microelectromechanical (MEMS) sensor device |
US8316718B2 (en) | 2010-08-23 | 2012-11-27 | Freescale Semiconductor, Inc. | MEMS pressure sensor device and method of fabricating same |
FR2968861B1 (fr) | 2010-12-10 | 2013-09-27 | Commissariat Energie Atomique | Procédé de fabrication d'un résonateur a ondes acoustiques comprenant une membrane suspendue |
US8384168B2 (en) | 2011-04-21 | 2013-02-26 | Freescale Semiconductor, Inc. | Sensor device with sealing structure |
US8476087B2 (en) | 2011-04-21 | 2013-07-02 | Freescale Semiconductor, Inc. | Methods for fabricating sensor device package using a sealing structure |
FR2978600B1 (fr) | 2011-07-25 | 2014-02-07 | Soitec Silicon On Insulator | Procede et dispositif de fabrication de couche de materiau semi-conducteur |
US9184094B1 (en) * | 2012-01-26 | 2015-11-10 | Skorpios Technologies, Inc. | Method and system for forming a membrane over a cavity |
US9046546B2 (en) | 2012-04-27 | 2015-06-02 | Freescale Semiconductor Inc. | Sensor device and related fabrication methods |
US9266717B2 (en) | 2013-03-15 | 2016-02-23 | Versana Micro Inc | Monolithically integrated multi-sensor device on a semiconductor substrate and method therefor |
FR3074358B1 (fr) * | 2017-11-28 | 2022-02-04 | Commissariat Energie Atomique | Procede de realisation d'une cavite etanche a couche mince |
FR3115278B1 (fr) | 2020-10-16 | 2024-02-16 | Soitec Silicon On Insulator | Procédé de transfert d’une membrane |
WO2023117997A1 (fr) * | 2021-12-24 | 2023-06-29 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de fabrication de substrats demontables |
FR3131435A1 (fr) * | 2021-12-24 | 2023-06-30 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procédé de fabrication de substrats démontables |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4121334A (en) * | 1974-12-17 | 1978-10-24 | P. R. Mallory & Co. Inc. | Application of field-assisted bonding to the mass production of silicon type pressure transducers |
US4567505A (en) * | 1983-10-27 | 1986-01-28 | The Board Of Trustees Of The Leland Stanford Junior University | Heat sink and method of attaching heat sink to a semiconductor integrated circuit and the like |
US4894709A (en) * | 1988-03-09 | 1990-01-16 | Massachusetts Institute Of Technology | Forced-convection, liquid-cooled, microchannel heat sinks |
US5034343A (en) * | 1990-03-08 | 1991-07-23 | Harris Corporation | Manufacturing ultra-thin wafer using a handle wafer |
US5070040A (en) * | 1990-03-09 | 1991-12-03 | University Of Colorado Foundation, Inc. | Method and apparatus for semiconductor circuit chip cooling |
US5198371A (en) * | 1990-09-24 | 1993-03-30 | Biota Corp. | Method of making silicon material with enhanced surface mobility by hydrogen ion implantation |
GB9020908D0 (en) * | 1990-09-26 | 1990-11-07 | Nat Res Dev | Field-assisted bonding |
FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
US5420720A (en) * | 1992-06-25 | 1995-05-30 | Lockheed Missiles & Space Company, Inc. | Internally cooled large aperture microlens array with monolithically integrated microscanner |
GB2276976B (en) * | 1993-04-07 | 1996-10-23 | British Aerospace | Method of manufacturing a motion sensor |
US5632854A (en) * | 1995-08-21 | 1997-05-27 | Motorola, Inc. | Pressure sensor method of fabrication |
-
1994
- 1994-01-26 FR FR9400835A patent/FR2715502B1/fr not_active Expired - Fee Related
-
1995
- 1995-01-25 US US08/676,228 patent/US5804086A/en not_active Expired - Lifetime
- 1995-01-25 EP EP95907695A patent/EP0741910B1/de not_active Expired - Lifetime
- 1995-01-25 JP JP7519911A patent/JPH09508493A/ja active Pending
- 1995-01-25 DE DE69532951T patent/DE69532951T2/de not_active Expired - Lifetime
- 1995-01-25 WO PCT/FR1995/000078 patent/WO1995020824A1/fr active IP Right Grant
-
2005
- 2005-09-28 JP JP2005282243A patent/JP4465315B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0741910B1 (de) | 2004-04-28 |
JP4465315B2 (ja) | 2010-05-19 |
FR2715502A1 (fr) | 1995-07-28 |
DE69532951D1 (de) | 2004-06-03 |
EP0741910A1 (de) | 1996-11-13 |
US5804086A (en) | 1998-09-08 |
WO1995020824A1 (fr) | 1995-08-03 |
JP2006049927A (ja) | 2006-02-16 |
JPH09508493A (ja) | 1997-08-26 |
FR2715502B1 (fr) | 1996-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69532951T2 (de) | Struktur mit kavitäten und herstellungsverfahren für solch eine struktur | |
DE69738608T2 (de) | Verfahren zur Herstellung einer Halbleiter-Dünnschicht | |
DE69836451T2 (de) | Mikroelektronische Struktur von einem schwierig zu ätzenden Material und metallisierte Löcher | |
DE69738278T2 (de) | Herstellungsverfahren von einem dünnen Halbleiterfilm, der elektronische Anordnungen enthält | |
DE4020195C2 (de) | Verfahren zur Vereinzelung von Halbleiterchips | |
DE60131745T2 (de) | Filtervorrichtung und verfahren zu deren herstellung | |
EP0769814B1 (de) | Verfahren zum Trennen von in einem Körper verbundenen Elementen, insbesondere elektronischen Elementen | |
EP0769209B1 (de) | Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung | |
DE4400985C1 (de) | Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung | |
DE10152096A1 (de) | Halbleiter-Wafer | |
DE102010064495B3 (de) | Halbleiter-Bauelement | |
DE2626739A1 (de) | Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen | |
DE4301408A1 (de) | ||
DE4229628A1 (de) | Halbleitereinrichtung vom stapeltyp und verfahren zur herstellung einer solchen | |
WO2000074134A1 (de) | Verfahren zur vertikalen integration von elektrischen bauelementen mittels rückseitenkontaktierung | |
DE102011051823A1 (de) | Verfahren zum Herstellen von Halbleiterbauelementen mit einem Glassubstrat | |
DE19757269A1 (de) | Silicium-Auf-Isolator-Halbleitersubstrat und Herstellungsverfahren hierfür | |
DE102018100958B3 (de) | Verfahren zum bilden einer chipanordnung, chipanordnung, verfahren zum bilden eines chipbausteins und chipbaustein | |
DE10225373A1 (de) | Verfahren zum Kontaktieren und Gehäusen von integrierten Schaltungen | |
DE60035994T2 (de) | Verfahren zur Herstellung eines dünnen selbsttragenden Halbleitervorrichtungsfilms und einer dreidimensionalen Halbleitervorrichtung | |
DE19603829A1 (de) | Verfahren zur Herstellung von mikromechanischen Strukturen aus Silizium | |
DE69735919T2 (de) | Ein verfahren zur herstellung einer monolithischen mikrowellenschaltung mit dicken leitern | |
WO2004008522A2 (de) | Verfahren zur herstellung eines bauelements mit tiefliegenden anschlussflächen | |
DE10244077B4 (de) | Verfahren zur Herstellung von Halbleiterbauteilen mit Durchkontaktierung | |
DE19924935C1 (de) | Verfahren zur Herstellung von dreidimensionalen Schaltungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition |