DE69433828T2 - Halbleiteranordnung mit einem lateralen Bipolartransistor, welcher SiGe enthält, und Verfahren zu deren Herstellung - Google Patents

Halbleiteranordnung mit einem lateralen Bipolartransistor, welcher SiGe enthält, und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE69433828T2
DE69433828T2 DE69433828T DE69433828T DE69433828T2 DE 69433828 T2 DE69433828 T2 DE 69433828T2 DE 69433828 T DE69433828 T DE 69433828T DE 69433828 T DE69433828 T DE 69433828T DE 69433828 T2 DE69433828 T2 DE 69433828T2
Authority
DE
Germany
Prior art keywords
zone
base
bipolar transistor
denotes
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69433828T
Other languages
English (en)
Other versions
DE69433828D1 (de
Inventor
Hisanori Tsuda
Hidenori Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP8031793A external-priority patent/JPH06267971A/ja
Priority claimed from JP29818993A external-priority patent/JP3320175B2/ja
Application filed by Canon Inc filed Critical Canon Inc
Publication of DE69433828D1 publication Critical patent/DE69433828D1/de
Application granted granted Critical
Publication of DE69433828T2 publication Critical patent/DE69433828T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66265—Thin film bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7317—Bipolar thin film transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf eine hoch integrierte Hochleistungs-Halbleitervorrichtung mit einem in einer Halbleiterschicht auf einem isolierenden Substrat gebildeten lateralen Bipolartransistor und auf ein Verfahren zur Herstellung derselben.
  • Zugehöriger Allgemeiner Stand der Technik
  • Bei einem Siliconwafer-Massenproduktionsverfahren nach dem Stand der Technik wird ein vertikaler Bipolartransistor nach einer in 28 gezeigten Art und Weise hergestellt. In 28 bezeichnet Nummer 301 einen ersten vertikalen Bipolartransistor vom npn-Typ, Nummer 302 bezeichnet einen zweiten Bipolartransistor vom npn-Typ, und Nummer 303 bezeichnet eine Vorrichtungs-Isolierzone für die elektrische Isolierung des Bipolartransistors 301 und des Bipolartransistors 302. In 28 sind ein Kollektor des Bipolartransistors 301 und ein Emitter des Bipolartransistors 302 elektrisch durch einen elektrischen Leiter 315 verbunden. Nummer 304 bezeichnet ein Siliconsubstrat vom p-Typ, Nummern 305 und 305' bezeichnen Zonen vom n+-Typ, die jeweils als Kollektorzonen der Bipolartransistoren 301 und 302 dienen, Nummer 306 bezeichnet eine epitaxische Zone vom n–-Typ, Nummer 307 bezeichnet eine Zone vom p-Typ zur elektrischen Isolierung des Bipolartransistors 301 und des Bipolartransistors 302, Nummer 308 bezeichnet eine selektive Oxidationszone, Nummern 309 und 309' bezeichnen Kollektor-Leitschichten, Nummern 310 und 310' bezeichnen Basiszonen vom p-Typ, Nummern 311 und 311' bezeichnen Emitterzonen vom n+-Typ, Nummer 312 bezeichnet eine Zwischenschicht-Isolierschicht, Nummern 313, 314, 315, 316 und 317 bezeichnen Al(Aluminium)-Elektroden, und Nummer 318 bezeichnet eine Passivierungs-Isolierschicht.
  • Bei einem Siliconwafer-Massenproduktionsverfahren nach dem Stand der Technik wird ein lateraler Bipolartransistor nach einer in 29 gezeigten Art und Weise hergestellt. In 29 bezeichnet Nummer 321 einen ersten lateralen Bipolartransistor vom pnp-Typ, Nummer 322 bezeichnet einen zweiten lateralen Bipolartransistor vom pnp-Typ, und Nummer 323 bezeichnet eine Vorrichtungs-Isolierzone zur elektrischen Isolierung des Bipolartransistors 321 und des Bipolartransistors 322. In 29 sind ein Kollektor des Bipolartransistors 321 und ein Emitter des Bipolartransistors 322 elektrisch verbunden durch eine Leitung 335. Nummer 324 bezeichnet ein Siliconsubstrat vom p-Typ, Nummern 325 und 325' bezeichnen Zonen vom n+-Typ, die jeweils als Basiszonen der Bipolartransistoren 321 und 322 dienen, Nummer 326 bezeichnet eine epitaxische Zone vom n–-Typ, Nummer 327 bezeichnet eine Zone vom p-Typ zur elektrischen Isolierung des Bipolartransistors 321 und des Bipolartransistors 322, Nummer 328 bezeichnet eine selektive Oxidationszone, Nummern 329 und 329' bezeichnen Basis-Leitschichten, Nummern 330 und 330' bezeichnen Emitterzonen vom p+-Typ, Nummern 331 und 331' bezeichnen Kollektorzonen vom p+-Typ, Nummer 332 bezeichnet eine Zwischenschicht-Isolierschicht, Nummen 333, 334, 335, 336 und 337 bezeichnen Al-Elektroden, und Nummer 338 bezeichnet eine Passivierungs-Isolierschicht.
  • Bezüglich des oben beschriebenen vertikalen Bipolartransistors nach dem Stand der Technik ist ein Heteroübergangs-Bipolartransistor bekannt, der einen Mischkristall-Halbleiter Si(1–x)Gex (wobei x ein Mischkristallverhältnis ist) als Basiszone verwendet, um die Arbeitsgeschwindigkeit der Transistoren zu erhöhen.
  • Wenn die Basiszone aus einem SiGe-Mischhalbleiter gemacht ist, wird ein Heteroübergangs-Bipolartransistor mit einer Basiszone mit engem Abstand erzeugt. Um diese Basiszone mit engem Abstand in einem npn-Transistor zu bilden, wird gewöhnlich eine epitaxische Verwachsung von SiGe vom p-Typ verwendet. Allerdings wird auf folgende Schwierigkeiten gestossen.
    • (1) Ein Fehler kann leicht erzeugt werden wegen einer abrupten Änderung der Zusammensetzung an einer Schnittstelle des Si-Substrates und der Si(1–x)Gex-Schicht. (2) Kompatibilität mit dem existierenden Herstellungsverfahren ist dürftig. Beispielsweise ist ein Verfahren sehr komplex, wenn eine Bi-CMOS-Schaltung kombiniert mit MOS-Transistoren und Bipolar-Transistoren hergestellt werden sollen.
  • Demgegenüber wird ein lateraler Bipolar-Transistor auf einem Si-Substrat gebildet, um die Arbeitsgeschwindigkeit der Transistoren zu erhöhen.
  • Allerdings ist das Herstellungsverfahren noch komplexer als das für einen vertikalen Bipolartransistor, wenn eine Basis mit engem Abstand gebildet werden soll.
  • Bei einem entweder lateralen oder vertikalen Heteroübergangs-Bipolartransistor nach dem Stand der Technik, der durch epitaxisches Wachstum gebildet wird, entspricht darüberhinaus die Schnittstelle zwischen dem Si-Kristall, der die Emitterzone bildet, und Si(1–x)Gex, das die Basiszone bildet, der Schnittstelle zwischen dem Emitter und der Basis oder der Schnittstelle zwischen der Basis und dem Kollektor. Als Ergebnis wird ein Gitterfehler wie z.B. Punktfehler oder Versetzungen, von denen beide als Zentren der elektrischen Rekombination dienen, in der Nähe einer Übergangs-Schnittstelle des Emitters und der Basis oder in der Nähe einer Übergangs-Schnittstelle der Basis und des Kollektors gebildet, so dass der Basisstrom des Bipolartransistors ansteigt und der Stromverstärkungsfaktor hFE abnimmt.
  • Um die Arbeitsgeschwindigkeit eines Bipolartransistors zu erhöhen, könnte ein Heterobipolartransistor mit der oben beschriebenen Basiszone mit engerem Abstand bereitgestellt werden. Ebenso könnte eine Struktur, in der eine Si-Zone auf einer Isolierschicht (Substrat) (SOI-Struktur) und ein lateraler Bipolartransistor auf einer Si-Zone gebildet ist, dafür verwendet werden. Weil, wenn ein Transistor auf einer Isolierschicht gebildet wird, der Transistor mit einer verringerten parasitären Kapazität in Bezug auf ein Substrat und ohne Latch-Up bereitgestellt werden kann. Bei einem derartigen SOI-Lateraltyp-Bipolartransistor vom npn-Typ beispielsweise ist die als Basis wirkende Si-Zone dotiert mit Ionen wie z.B. B, wodurch die Basiszone zu einer Schicht vom p-Typ gestaltet wird. 30 zeigt die oben beschriebene Anordnung. 4 bezeichnet eine Isolierschicht. 5 bezeichnet eine auf einem Isolierfilm 4 gebildete Siliconschicht vom n–-Typ. 8 bezeichnet eine als Basis-Extraktions-Elektrode wirkende Polysiliconschicht vom p-Typ. 10 bezeichnet eine als Emitter wirkende Zone vom n+-Typ. 11 bezeichnet eine als Kollektor wirkende Zone vom n+-Typ. 13 bezeichnet eine als Basis wirkende Zone vom p-Typ. 16 bezeichnet eine Emitterelektrode. 17 bezeichnet eine Kollektorelektrode. 18 bezeichnet eine Basis-Elektrode.
  • Allerdings haben im Falle der oben beschriebenen Anordnung das als Basisextraktions-Elektrode wirkende Polysilicon 8 vom p-Typ und das als Basiszone wirkende Si 13 vom p-Typ Energiebandabstände in im Wesentlichen derselben potentiellen Höhe. Dementsprechend würde ein durch die Basiszonen fliessender Träger in die Basiselektrode fliessen. Der Basisstrom würde grösser gemacht werden, und damit ein Problem von unerwünscht grösserem hFE verursachen.
  • Ferner ist bei den zum Stand der Technik gehörenden vertikalen und lateralen Bipolartransistoren auf dem Si-Substrat erforderlich, dass die Vorrichtungs-Isolierzone die benachbarten Bipolartransistoren elektrisch isoliert. Als Folge kann die Integrationsdichte nicht erhöht werden. Ferner ist bei den zum Stand der Technik gehörenden vertikalen und lateralen Bipolartransistoren auf dem Si-Substrat erforderlich, dass Kontakte und elektrische Leiter Kollektoren, Emitter oder einen Kollektor und einen Emitter von benachbarten Bipolartransistoren verbinden. Als Folge sind Kontaktwiderstände, Leitungswiderstände und Leitungskapazitäten in einer Last enthalten, so dass die Arbeitsgeschwindigkeit des Transistors eingeschränkt ist.
  • Ferner werden, wenn der über die Basiszone engen Abstands vom lateralen Bipolartransistor verfügende Heteroübergangs-Bipolartransistor hergestellt wird, die in 29 gezeigten Basiszonen 325 und 325' gebildet durch epitaxisch wachsendes Si(1–x)Gex und darauf folgendes Dotieren einer Verunreinigung, die vom entgegengesetzten Leitfähigkeitstyp ist verglichen mit der Basiszone in den Emitter- und Kollektorzonen. Bei diesem Verfahren ist es allerdings schwierig, die Konzentration der Verunreinigung in der Basiszone zu erhöhen, so dass es nicht möglich ist, die Träger-Basislaufzeit (τB) zu erniedrigen, weil die Träger-Basislaufzeit (τB) gegeben ist durch: τB = WB 2/nDB wobei WB für eine Basislänge steht, DB für einen Diffusionskoeffizienten steht und n für eine Träger-Konzentration steht. In diesem Fall ist eine Grenzfrequenz des Transistors im Wesentlichen umgekehrt proportional zur Träger-Basislaufzeit τB. Dementsprechend kann bei einem lateralen Bipolartransistor nach dem Stand der Technik die Grenzfrequenz fT nicht erhöht werden, weil die Träger-Konzentration nicht erhöht werden kann. Als Folge kann die Arbeitsgeschwindigkeit des lateralen Transistors nicht erhöht werden.
  • Es ist bekannt, dass eine hohe Arbeitsgeschwindigkeit erreicht wird, wenn ein MOS-Transistor unter Verwendung eines SOI (silicon on insulator) mit einer Halbleiterfilm-Dicke von 500 nm oder weniger hergestellt wird, weil eine Substrat-Kapazität im SOI verringert wird, so dass Einschalten und Abschalten mit hoher Geschwindigkeit erreicht werden können, allerdings ist, wenn eine Schaltung allein durch MOS-Anordnungen aufgebaut ist, ein Entwurf eingeschränkt, wenn ein Treiberstrom erforderlich ist.
  • Dementsprechend zieht beim SOI ein Bi-CMOS, was eine Kombination von MOS und Bipolartransistoren ist, die Aufmerksamkeit an sich, weil bei einem einen dünnen Isolierfilm besitzenden SOI das Verfahren, wenn laterale Bipolartransistoren eingebaut werden sollen, einfacher ist, als wenn vertikale Bipolartransistoren eingebaut werden sollen. Allerdings ist der laterale Bipolartransistor nach dem Stand der Technik dem vertikalen Bipolartransistor in Bezug auf die Arbeitsgeschwindigkeit unterlegen.
  • EP-A-0 443 852 offenbart einen auf einem dotierten Siliconsubstrat gebildeten lateralen Heteroübergangs-Bipolartransistor, in dem sich eine Metall-Basiselektrode, z.B. gemacht aus AlSi, in direktem Kontakt befindet mit einer SiGe-Basiszone. Eine Polysilicon-Basiselektrode kann auf einer Si- Oberflächenschicht, die sich auf der SiGe-Basiszone befindet, verwendet werden.
  • EP-A-0 504 875 offenbart einen zu hoher Arbeitsgeschwindigkeit fähigen vertikalen Bipolartransistor, der derartig gestaltet ist, dass sich der Energiebandabstand stufenweise verengt von einem Teil einer Emitterschicht in Richtung auf einen Teil einer Kollektorschicht, über eine Basisschicht. Ein derartiger Aufbau beseitigt in einer Heteroschnittstelle auftretende nicht passende Fehlordnungen.
  • IBM Technical Disclosure Bulletin, Vol. 32, Nr. 6B, November 1989, Seite 157 bis 159 berichtet von einem lateralen Bipolartransistor mit erhöhtem Basiskontakt. Dieser Transistor hat eine relativ enge Bandbreite mit einer hochliegenden Elektrode, die einen niederohmigen Kontakt zur aktiven Basiszone herstellt.
  • IEEE Transactions on Electron Devices, Vol. ED 34, Nr. 4, April 1987, Seite 845–849 offenbart eine spannungsgesteuerte bipolare SOI-MOS-Vorrichtung, in der eine sich in Kontakt mit einer Basiselektrode befindende Gate-Elektrode den Kanalstrom steuert. Ein Teil des vom Source-Anschluss abgegebenen bipolaren Stromes fliesst im Kanal vor Erreichen des Drains zusammen, was die Basisbreite im Wesentlichen kürzer als die Gate-Länge macht. Diese Betriebsart eines Kurzkanal-SOI-Transistors ist besonders attraktiv für einen Hochgeschwindigkeitsbetrieb, weil die Vorrichtung fähig ist sowohl zu Schwingbetrieb bei erniedrigter Spannung, als auch zu Hochstromantrieb.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist eine Aufgabe der vorliegenden Erfindung, einen Hochleistungstransistor bereitzustellen, der eine hohe Kompatibilität mit einem Herstellungsverfahren eines Bipolartransistors nach dem Stand der Technik bietet und eine verbesserte kristalline Beschaffenheit in einer Basisschicht und in der Nähe einer Schnittstelle eines Emitters und eines Kollektors aufweist, sowie ein Verfahren zur Herstellung desselben.
  • Es eine weitere Aufgabe der vorliegenden Erfindung, eine hoch integrierte Hochleistungs-Transistorschaltung bereitzustellen.
  • Es ist eine weitere Aufgabe der vorliegenden Erfindung, einen lateralen Hochleistungs-Bipolartransistor bereitzustellen, der eine hohe Kompatibilität mit einem Herstellungsverfahren eines Bipolartransistors nach dem Stand der Technik bietet und eine verbesserte kristalline Beschaffenheit in einer durch einen Mischkristall-Halbleiter gebildeten Basiszone und in der Nähe einer Schnittstelle eines Emitters und eines Kollektors aufweist, sowie ein Verfahren zur Herstellung desselben.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist, dass die Basiszone des lateralen Bipolartransistors aus einem Mischkristall SiGe gebildet wird, wodurch der Träger in die Basis injizierende Basisstrom erniedrigt wird.
  • Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung des obigen lateralen Bipolartransistors auf Si auf einem Isolierfilm (SOI) bereitzustellen.
  • Um die obigen Aufgaben zu bewerkstelligen wird gemäss der vorliegenden Erfindung eine Si-Halbleitervorrichtung bereitgestellt wie in Anspruch 1 definiert.
  • Ferner wird gemäss der vorliegenden Erfindung ein Verfahren zur Herstellung einer solchen Halbleitervorrichtung, wie oben definiert, bereitgestellt, das den Schritt des Bildens der SiGe-Mischkristall-Halbleiterzone durch Ionenimplantierung und thermisches Diffundieren von Ge-Ionen umfasst.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt eine Schnittansicht von einer ersten Ausführungsform einer Halbleitervorrichtung der vorliegenden Erfindung,
  • 2 zeigt eine äquivalente Schaltung der Halbleitervorrichtung von 1,
  • 3 zeigt eine Schnittansicht eines Herstellungsverfahrens von der Halbleitervorrichtung von 1,
  • 4 zeigt eine Schnittansicht des Herstellungsverfahrens von der Halbleitervorrichtung von 1,
  • 5 zeigt eine Schnittansicht des Herstellungsverfahrens von der Halbleitervorrichtung von 1,
  • 6 zeigt eine Schnittansicht eines Herstellungsverfahrens von der Halbleitervorrichtung von 1,
  • 7 zeigt eine Schnittansicht des Herstellungsverfahrens von der Halbleitervorrichtung von 1,
  • 8 zeigt eine Schnittansicht des Herstellungsverfahrens von der Halbleitervorrichtung von 1,
  • 9 zeigt eine Schnittansicht eines Herstellungsverfahrens von der Halbleitervorrichtung von 1,
  • 10 zeigt eine Schnittansicht des Herstellungsverfahrens von der Halbleitervorrichtung von 1,
  • 11 zeigt eine Schnittansicht des Herstellungsverfahrens von der Halbleitervorrichtung von 1,
  • 12 zeigt eine Schnittansicht eines Herstellungsverfahrens von der Halbleitervorrichtung von 1,
  • 13 zeigt eine Schnittansicht von einer dritten Ausführungsform der Halbleitervorrichtung der vorliegenden Erfindung,
  • 14 zeigt eine äquivalente Schaltung der Halbleitervorrichtung von 13,
  • 15 zeigt eine Schnittansicht von einer vierten Ausführungsform der Halbleitervorrichtung der vorliegenden Erfindung,
  • 16 zeigt eine äquivalente Schaltung der Halbleitervorrichtung von 15,
  • 17 zeigt eine äquivalente Schaltung einer Hochgeschwindigkeits-Verstärkerschaltung gemäss einer fünften Ausführungsform der Halbleitervorrichtung der vorliegenden Erfindung,
  • 18 zeigt eine äquivalente Schaltung von einer sechsten Ausführungsform der Halbleitervorrichtung der vorliegenden Erfindung,
  • 19 zeigt eine Schnittansicht von einer Ausführungsform der vorliegenden Erfindung,
  • 20A zeigt ein Banddiagramm eines Emitters, einer Basis und eines Kollektors von einem Transistor,
  • 20B zeigt ein Banddiagramm zwischen einer Basiszone und einer Basiselektrode in B – B' von 1,
  • 21A und 21B zeigen ein Herstellungsverfahren von einer fünften Ausführungsform,
  • 21C zeigt eine Konzentration von Ge,
  • 22A zeigt eine Schnittansicht von einer achten Ausführungsform,
  • 22B zeigt eine Draufsicht von der achten Ausführungsform,
  • 22C zeigt einen Kollektorstrom Ic und einen Basisstrom IB, wenn eine Spannung an die Basiszone über eine Basiselektrode angelegt ist,
  • 23 zeigt ein Herstellungsverfahren von einer neunten Ausführungsform,
  • 24 zeigt ein Herstellungsverfahren von einer zehnten Ausführungsform,
  • 25 zeigt ein Herstellungsverfahren von einer elften Ausführungsform,
  • 26 zeigt eine Schnittansicht von einer zwölften Ausführungsform,
  • 27 zeigt eine Schnittansicht von einer dreizehnten Ausführungsform,
  • 28 zeigt eine Schnittansicht von einem vertikalen Bipolartransistor nach dem Stand der Technik,
  • 29 zeigt eine Schnittansicht von einem lateralen Bipolartransistor nach dem Stand der Technik, und
  • 30 zeigt eine Schnittansicht von einem zum Stand der Technik gehörenden lateralen Bipolartransistor auf der Isolierschicht.
  • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Eine Halbleitervorrichtung der vorliegenden Erfindung ist aufgebaut wie oben beschrieben.
  • In der Halbleitervorrichtung der vorliegenden Erfindung kann Ge ionenimplantiert sein, um eine SiGe-Mischkristall-Halbleiterzone zu bilden, so dass ein über einen Gradienten im Kristallmischungsverhältnis verfügender SiGe-Mischkristall-Halbleiterbereich leicht hergestellt werden kann. Wenn der SiGe-Mischkristall-Halbleiterbereich mit dem Gradienten-Kristallmischungsverhältnis durch Verwenden eines Epitaxie-Verfahrens gestaltet wird, ist die Einstellung der Zusammensetzung erforderlich.
  • Die vorliegende Erfindung beinhaltet das Verschieben einer Schnittstelle von der SiGe-Mischkristall-Halbleiterzone und einer Si-Einkristallzone von einer Emitter-Basis-Übergangsschnittstelle zu einem Emitter, oder von einer Kollektor-Basis-Übergangsschnittstelle zu einem Kollektor. In einer solchen Anordnung wird eine Schnittstelle von einer Si-Schicht und einer SiGe-Schicht in Richtung auf den Emitter und den Kollektor verschoben (wo der Emitter und der Kollektor Hauptelektrodenzonen bilden und die Basis eine Steuerelektrodenzone bildet), um eine Auswirkung eines Punktfehlers der Umlagerung in der Nähe der Übergänge von der Basis und des Emitters zu verhindern, und zwischen die Basis und den Kollektor, so dass ein Stromverstärkungsfaktor hFE und eine hochfrequente Grenzfrequenz fT erhöht werden können.
  • Beim Herstellungsverfahren von der Halbleitervorrichtung der vorliegenden Erfindung ist Ge in der Basiszone ionenimplantiert, welche die Steuerelektrodenzone vom Bipolartransistor ist, und Ge ist thermisch ausgebreitet, um die Herstellung eines Heteroübergangs-Bipolartransistors mit einer schmalen Bandabstands-Basiszone zu ermöglichen und Fehler in der Schnittstelle der Si-Schicht und der SiGe-Schicht zu verringern.
  • Ferner wird gemäss der vorliegenden Erfindung ein lateraler Bipolartransistor in einer Halbleiterschicht auf einer isolierenden Oberfläche gebildet, so dass die Bereitstellung von Vorrichtungs-Isolierung und elektrischer Leitung behoben wird, wenn die Kollektoren oder die Emitter von benachbarten Bipolartransistoren miteinander verbunden sind und eine Halbleitervorrichtung, die hoch integrierte Hochgeschwindigkeits-Bipolartransistoren beinhaltet, erzielt wird.
  • Bei einem lateralen Heteroübergangs-Bipolartransistor der vorliegenden Erfindung kann ein Gradient auf die verbotene Zone der Basiszone übertragen sein. Dementsprechend ist, wie in 20A und 20B gezeigt ist, die verbotene Bandbreite der Basiszone gegenüber vom Emitter im Wesentlichen nahe an einer verbotenen Bandbreite eines Si-Einzelkörpers, und sie kann dieselbe hohe Effizienz wie die eines durch den Si-Einzelkörper gebildeten Bipolartransistors aufweisen.
  • Im Si-Einzelkörperkristall ist die verbotene Bandbreite etwa gleich Eg = 1,1 eV, und im Ge-Einzelkörperkristall ist sie etwa gleich 0,7 eV. Durch Bilden eines Zweisystem-Mischkristall-Halbleiters aus diesen zwei Einzelkörper-Halbleitern kann die verbotene Bandbreite zwischen 0,7 eV und 1,1 eV variiert werden. Wie in 20A gezeigt, ist es in der vorliegenden Erfindung möglich, eine verbotene Bandbreite (Eg") vom Kollektorübergang kleiner zu machen als eine verbotene Bandbreite (Eg') vom Emitterübergang. Nämlich, ΔEg2 = Eg' – Eg" > 0.
  • In der in 20A gezeigten Ausführungsform ist ein Gradient auf das Leitungsband in der Basiszone übertragen, so dass Leitungselektronen vom Emitterübergang bis zum Kollektorübergang beschleunigt werden. Durch den Gradienten des Energiebandes wird ein elektrisches Driftfeld gebildet. Durch Anwenden des elektrischen Driftfeldes ist es möglich, Träger wie z.B. Leitungselektronen stärker zu beschleunigen als durch ein extern an den Transistor angelegtes elektrisches Feld, so dass die Laufzeit (τB) der in die Basis injizierten Träger verringert werden kann. Dementsprechend kann die Grenzfrequenz (fT) sogar beim lateralen Bipolartransistor erhöht werden.
  • In der vorliegenden Erfindung ist der Bereich der Änderung der verbotenen Bandbreite der Basiszone in einem Bereich von 1,1 eV bis 0,7 eV, was durch einen SiGe-Mischkristall erreicht wird.
  • Wenn eine Filmdicke einer Halbleiterschicht auf einer SOI-Oberfläche etwa 500 nm (5000 Å) oder weniger beträgt, kann eine Auswirkung einer vertikalen Verteilung von Ge vernachlässigt werden, so dass eine bevorzugte Dicke der Halbleiterzone 500 nm (5000 Å) oder weniger beträgt. Ge, welches in der Schnittstelle der Halbleiterschicht vorliegt, und der Isolierfilm dienen als Getter für Atome wie z.B. Na, welche zu Auffangzentren werden, wenn sie in die Halbleiterzone im Isolator eintreten, so dass eine Eigenschaft vom Bipolartransistor stabilisiert wird. Ferner kann eine Streukapazität vom lateralen Bipolartransistor verringert werden, so wie in der Halbleiterzone auf der Isolierschicht (SOI), die nur durch einen Si-Einzelkörper gebildet ist.
  • In einem bevorzugten Zustand der Ge-Ionenimplantierung wird ein mittlerer oder grosser Strom-Ionenimplantierungs-Apparat verwendet, eine Beschleunigungsspannung beträgt 150 keV bis 200 keV, und eine Ionen-Oberflächendichte beträgt 5×1016 cm–2 oder weniger, um den Defekt-Anstieg zu verhindern.
  • Wo eine Basis-Elektrode für das Übertragen von Trägern zu einer Basiszone durch Polysilicon gebildet wird, sind die verbotenen Bandbreiten verschieden zwischen einer durch den SiGe-Mischkristall gebildeten Basiszone und einer durch Polysilicon gebildeten Gate-Elektrode. Z.B. ist in 20B ein Energieband einer Zone zwischen BB' von 19 gezeigt. Die durch Polysilicon gebildete Basis-Elektrode 8 hat ein höheres Energieniveau am Boden des Leitungsbandes als das von der durch SiGe gebildeten Basiszone. Als Folge nimmt ein Basisstrom nicht zu und eine Emitter-geerdete Stromverstärkung hFE nimmt zu.
  • Beim Herstellungsverfahren von der Halbleitervorrichtung der vorliegenden Erfindung ist Ge ionenimplantiert, um eine durch SiGe gebildete Mischkristall-Halbleiterzone zu bilden. Dementsprechend kann die über ein Gradienten-Kristallmischungs-Verhältnis verfügende SiGe-Mischkristall-Halbleitervorrichtung leicht gebildet werden.
  • Die bevorzugten Ausführungsformen der vorliegenden Erfindung sind nun unter Bezugnahme auf die Zeichnungen erklärt.
  • <Ausführungsform 1>
  • 1 zeigt eine Schnittansicht von einer ersten Ausführungsform der Halbleitervorrichtung der vorliegenden Erfindung, und 2 zeigt eine äquivalente Schaltung davon.
  • In 1 bezeichnet Nummer 1 einen ersten Bipolartransistor vom npn-Typ, Nummer 2 bezeichnet einen zweiten npn-Bipolartransistor, Nummer 3 bezeichnet ein Silicon-Substrat, Nummer 4 bezeichnet einen Isolierfilm, Nummern 5 und 5' bezeichnen eine auf der Isolierschicht 4 gebildete Siliconschicht vom n–-Typ, Nummer 6 bezeichnet eine selektive Oxidationsschicht, Nummer 7 bezeichnet einen Basis-Oxidationsfilm, Nummer 8 bezeichnet ein Polysilicon vom p-Typ, welches als eine Basiselektrode des ersten Bipolartransistors 1 dient, Nummer 9 bezeichnet eine Polysiliconschicht vom p-Typ, welche als eine Basis-Elektrode des zweiten Bipolartransistors 2 dient, Nummer 10 bezeichnet eine Zone vom n+-Typ, die als Emitter des ersten Bipolartransistors 1 dient, Nummer 11 bezeichnet eine Zone vom n+-Typ, die als ein Emitter des zweiten Bipolartransistors 2 dient, Nummer 12 bezeichnet eine Zone vom n+-Typ, die als ein Kollektor des zweiten Bipolartransistors 2 dient, Nummer 13 bezeichnet eine Zone vom p-Typ, die als eine Basis des ersten Bipolartransistors 1 dient, Nummer 14 bezeichnet eine Zone vom p-Typ, die als eine Basis des zweiter Bipolartransistors 2 dient, Nummer 15 bezeichnet eine Zwischenschicht-Isolierschicht, Nummer 16 bezeichnet eine Emitter-Elektrode des ersten Bipolartransistors 1, Nummer 17 bezeichnet eine Kollektor-Elektrode des zweiten Bipolartransistors 2, Nummer 18 bezeichnet eine Basis-Elektrode des ersten Bipolartransistors 1, Nummer 19 bezeichnet eine Basis-Elektrode des zweiten Bipolartransistors 2 und Nummer 20 bezeichnet einen Passivierungsfilm.
  • Eine Zone 21 ist eine Si(1–x)Gex-Zone des ersten Bipolartransistors und eine Zone 22 ist eine Si(1–x)Gex-Zone des zweiten Bipolartransistors. Die Zonen 21 und 22 werden durch Ionenimplantierung von Ge+ gebildet, wie später beschrieben wird.
  • In 2 bezeichnet Nummer 28 den ersten Bipolartransistor 1, Nummer 29 bezeichnet den zweiten Bipolartransistor 2, Nummer 23 bezeichnet die Emitter-Elektrode des ersten Bipolartransistors, Nummer 24 bezeichnet die Basis-Elektrode des ersten Bipolartransistors, Nummer 25 bezeichnet die Kollektor-Elektrode des ersten Bipolartransistors und die Emitter-Elektrode des zweiten Bipolartransistors, Nummer 26 bezeichnet die Basis-Elektrode des zweiten Bipolartransistors und Nummer 27 bezeichnet die Kollektor-Elektrode des zweiten Bipolartransistors.
  • In Bezug auf 3 bis 7 wird ein Herstellungsverfahren von der vorliegenden Ausführungsform erklärt. Zuerst wird ein über eine Si-Schicht vom p-Typ verfügendes Substrat auf dem Isolierfilm 4 hergestellt (3). Die Substrat-Struktur kann implementiert sein mittels einer SIMOX-Technik, einer Wafer-Bindetechnik oder einer Laser-Rekristallisationstechnik. Dann wird ein Feld-Oxidationsfilm gebildet, die Vorrichtungen werden isoliert und der Basis-Oxidationsfilm 7 wird in einer Dicke von 20 nm (200 Å) gebildet. Dann werden der Emitter und Kollektor 10, 11 und 12 durch eine Photolithographie-Technik (4) gebildet. In der vorliegenden Ausführungsform wird As+ bei einer Beschleunigungsenergie von 40 keV bei 5 × 1015 cm–2 implantiert. Source und Drain eines MOS-Transistors vom N-Typ können auch gleichzeitig gebildet werden. In einer ähnlichen Weise werden die Schichten 5 und 5' vom n–-Typ gebildet.
  • Dann wird ein NSG-Film durch ein CVD-Verfahren unter einem atmosphärischen Druck gebildet, und der Oxidationsfilm in der Basiszone wird durch das Photolithographieverfahren entfernt. Dann wird Ge+ in eine erwünschte Lage ionenimplantiert (5) unter einer Beschleunigungsspannung von 40 keV bei 2,5 × 1015 cm–2. Dann wird der Resist entfernt und die Baugruppe bei 1000°C 20 Minuten lang wärmebehandelt, um die Zonen 21 und 22 zu bilden.
  • Dann wird das Polysilicon in einer Dicke von 500 nm (5000 Å) durch das LPCVD-Verfahren abgeschieden und das Polysilicon zu dem erwünschten Muster gestaltet, um die Polysilicon-Schichten 8 und 9 zu bilden.
  • Dann wird die Zwischenschicht-Isolierschicht 15 gebildet und ein Fenster zum Herausnehmen der Elektrode durch das Photolithographie-Verfahren und das Ätz-Verfahren gebildet.
  • Dann werden durch ein Patterning-Verfahren und ein Passivierungs-Verfahren die Elektroden gebildet, um den in 1 gezeigten Heteroübergangs-Bipolartransistor zu vollenden.
  • In der vorliegenden Ausführungsform wird der laterale Bipolartransistor, der Si(1–x)Gex verwendet, welches das Engabstands-Material in der Basiszone und in der Nähe der Basiszone ist, nur erreicht, und der Kollektorstrom ist grösser als der vom lateralen Bipolartransistor nach dem Stand der Technik und fT ist zehnmal so gross. Ferner ist der Strom-Verstärkungsfaktor hFE etwa 1,5 mal so gross wie der vom lateralen Bipolartransistor nach dem Stand der Technik.
  • Dies wird verursacht durch Verringerung des Basisstroms, mit 93 % geringer als nach dem Stand der Technik.
  • Da in der vorliegenden Auführungsform die Schicht 11 vom n+-Typ auf dem Isolierfilm sowohl als Kollektorzone des ersten Bipolartransistors 1, als auch als Emitterzone des zweiten Bipolartransistor 2 tätig ist, ist es nicht notwendig, Vorrichtungsisolierung und elektrische Leitung bereitzustellen, wenn der Emitter und der Kollektor der benachbarten Bipolartransistoren miteinander verbunden sind, und eine Halbleitervorrichtung, die hoch integrierte, niederohmige Bipolartransistoren niedriger Kapazität beinhaltet, wird erzielt.
  • In der vorliegenden Ausführungsform werden der Kollektor und der Emitter der benachbarten Bipolartransistoren vom npn-Typ durch eine Diffusionsschicht gebildet. Die vorliegende Erfindung kann auch für die Bildung einer Source und eines Drains von benachbarten MOS-Transistoren vom n-Typ angewendet werden, oder für die Bildung eines Kollektors oder Emitters eines Bipolartransistors vom npn-Typ und einer Source oder eines Drains des benachbarten MOS-Transistors vom n-Typ, um eine ähnliche Wirkung zu erzielen.
  • <Ausführungsform 2>
  • 8 bis 12 zeigen ein Herstellungsverfahren von einer zweiten Ausführungsform der vorliegenden Erfindung. Ein Substrat mit einer Si-Schicht vom n–-Typ, die auf der Isolierschicht 4 gebildet ist, wird hergestellt (8), und der Emitter und Kollektor 10, 11 und 12 werden durch das Photolithographie-Verfahren und das As+-Ionenimplantierungs-Verfahren gebildet (9).
  • Dann wird ein NSG-Film in einer Dicke von 200 nm (2000 Å) durch ein CVD-Verfahren unter atmosphärischem Druck gebildet, der Oxidationsfilm in der Basis und in der Nähe der Basis wird durch ein photolithographisches Verfahren entfernt, und Ge+-Ionen werden implantiert (10).
  • Dann wird ein SiN-Film in einer Dicke von 300 nm (3000 Å) abgeschieden und eine Seitenwand gebildet wie in 11 gezeigt.
  • Dann werden BF2 +-Ionen implantiert bei 10 keV bei 2 × 1013 cm–2, und die Baugruppe wärmebehandelt, um die Zonen 13 und 14 zu bilden. Dann werden die Elektroden 16 bis 19 gebildet wie in 12 gezeigt und der in 1 gezeigte Heteroübergangs-Bipolartransistor auf dieselbe Weise wie in Ausführungsform 1 gebildet.
  • Eine Basisbreite des auf diese Weise gebildeten Bipolartransistors beträgt 1 μm oder weniger, und fT ist 70 Mal so hoch wie bei einem Transistor nach dem Stand der Technik.
  • <Ausführungsform 3>
  • 13 zeigt eine Schnittansicht von einer dritten Ausführungsform der Halbleitervorrichtung der vorliegenden Erfindung, und 14 zeigt eine äquivalente Schaltung davon.
  • In 13 bezeichnet Nummer 31 einen ersten Transistor vom pnp-Typ, Nummer 32 bezeichnet einen zweiten Bipolartransistor vom pnp-Typ, Nummer 33 bezeichnet ein Silicon-Substrat, Nummer 34 bezeichnet einen Isolierfilm, Nummern 35 und 35' bezeichnen auf dem Isolierfilm 34 gebildete Silicon-Schichten vom p–-Typ, Nummer 36 bezeichnet eine selektive Oxidationsschicht, Nummer 37 bezeichnet einen Basis-Oxidationsfilm, Nummer 38 bezeichnet eine Polysilicon-Schicht vom n-Typ, die als Basiselektrode des ersten Bipolartransistors 31 dient, Nummer 39 bezeichnet eine Polysilicon-Schicht vom n-Typ, die als Basiselektrode des zweiten Bipolartransistors 32 dient, Nummer 40 bezeichnet eine Zone vom p+-Typ, die als ein Emitter des ersten Bipolartransistors 31 dient, Nummer 41 bezeichnet eine Zone vom p+-Typ, die als Emitter des zweiten Bipolartransistors 32 dient, Nummer 42 bezeichnet eine Zone vom p+-Typ, die als Kollektor des zweiten Bipolartransistors 32 dient, Nummer 43 bezeichnet eine Zone vom n-Typ, die als Basis des ersten Bipolartransistors 31 dient, Nummer 44 bezeichnet eine Zone vom n-Typ, die als Basis des zweiten Bipolartransistors 32 dient, Nummer 45 bezeichnet eine Zwischenschicht-Isolierschicht, Nummer 46 bezeichnet eine Emitter-Elektrode des ersten Bipolartransistors 31, Nummer 47 bezeichnet eine Kollektor-Elektrode des zweiten Bipolartransistors 32, Nummer 48 bezeichnet eine Basis-Elektrode des ersten Bipolartransistors 31, Nummer 49 bezeichnet eine Basiselektrode des zweiten Bipolartransistors 32, und Nummer 50 bezeichnet einen Passivierungsfilm. Nummern 51 und 52 bezeichnen Si(1–x)Gex-Zonen.
  • In 14 bezeichnet Nummer 58 den ersten Bipolartransistor 31 vom pnp-Typ, Nummer 59 bezeichnet den zweiten Bipolartransistor 32 vom pnp-Typ, Nummer 53 bezeichnet die Emitter-Elektrode des ersten Bipolartransistors, Nummer 54 bezeichnet die Basis-Elektrode des ersten Bipolartransistors, Nummer 55 bezeichnet die Kollektor-Elektrode des ersten Bipolartransistors und die Emitter-Elektrode des zweiten Bipolartransistors, Nummer 56 bezeichnet die Basis-Elektrode des zweiten Bipolartransistors und Nummer 57 bezeichnet die Kollektor-Elektrode des zweiten Bipolartransistors.
  • In der vorliegenden Erfindung kann der laterale Bipolartransistor, der über die Si(1–x)Gex-Zonen 51 und 52 von schmalem Abstand in der Basiszone vom n-Typ und in der Nähe davon verfügt, gebildet werden.
  • Weil in der vorliegenden Ausführungsform die P+-Schicht 41 auf dem Isolierfilm sowohl als Kollektor-Zone des ersten Bipolartransistors 31, als auch als Emitter-Zone des zweiten Bipolartransistors 32 tätig ist, ist es nicht notwendig, Vorrichtungsisolierung und elektrische Leitung bereitzustellen, wenn der Kollektor und der Emitter der benachbarten Bipolartransistoren miteinander verbunden sind, wie in Ausführungsform 1, und eine Halbleitervorrichtung, die hoch integrierte, niederohmige und niederkapazitive Bipolartransistoren beinhaltet, wird erzielt.
  • In der vorliegenden Ausführungsform werden der Kollektor und der Emitter der benachbarten Transistoren vom pnp-Typ auf einer Diffusionsschicht gebildet. Die vorliegende Erfindung kann auch für die Bildung einer Source und eines Drains von benachbarten MOS-Transistoren vom p-Typ angewendet werden, oder für die Bildung eines Kollektors oder Emitters eines Bipolartransistors vom pnp-Typ und einer Source oder eines Drains eines benachbarten MOS-Transistors vom p-Typ, um eine ähnliche Wirkung zu erzielen.
  • <Ausführungsform 4>
  • 15 zeigt eine Schnittansicht von einer vierten Ausführungsform der vorliegenden Erfindung und 16 zeigt eine äquivalente Schaltung davon.
  • In 15 bezeichnet Nummer 61 einen Bipolartransistor vom pnp-Typ, Nummer 62 bezeichnet einen Bipolartransistor vom npn-Typ, Nummer 63 bezeichnet ein Silicon-Substrat, Nummer 64 bezeichnet einen Isolierfilm, Nummern 65 und 65' bezeichnen auf dem Isolierfilm 64 gebildete Siliconschichten vom n–-Typ, Nummer 66 bezeichnet eine selektive Oxidationsschicht, Nummer 67 bezeichnet einen Basis-Oxidationsfilm, Nummer 68 bezeichnet eine Polysiliconschicht vom n-Typ, die als Basis-Elektrode des Bipolartransistors 61 dient, Nummer 69 bezeichnet eine Polysiliconschicht vom p-Typ, die als Basiselektrode des Bipolartransistors 62 dient, Nummer 70 bezeichnet eine Zone vom p+-Typ, die als Kollektor des Bipolartransistors 61 dient, Nummer 71 bezeichnet eine Zone vom p+-Typ, die als Emitter des Bipolartransistors 61 dient, Nummer 72 bezeichnet eine Zone vom n+-Typ, die als Emitter des Bipolartransistors 62 dient, Nummer 73 bezeichnet eine Zone vom n+-Typ, die als Kollektor des Bipolartransistors 61 dient, Nummer 75 bezeichnet eine Zone vom p-Typ, die als Basis des Bipolartransistors 62 dient, Nummer 76 bezeichnet eine Zwischenschicht-Isolierschicht, Nummer 77 bezeichnet eine Kollektor-Elektrode des Bipolartransistors 61, Nummer 78 bezeichnet eine Kollektor-Elektrode des Bipolartransistors 62, Nummer 79 bezeichnet eine Basis-Elektrode des Bipolartransistors 61, Nummer 80 bezeichnet eine Basis-Elektrode des Bipolartransistors 62, Nummer 81 bezeichnet eine Emitter-Elektrode des Bipolartransistors 61 und eine Emitter-Elektrode des Bipolartransistors 62 und Nummer 82 bezeichnet einen Passivierungsfilm.
  • Nummern 51 und 22 bezeichnen Si(1–x)Gex-Zonen. Sie werden auf dieselbe Weise gebildet wie jene von Ausführungsform 2. Die Si(1–x)Gex-Zonen werden zuerst gebildet, und eine Seitenwand wird gebildet und die Basis-Zonen vom p-Typ und n-Typ werden gebildet.
  • In 16 bezeichnet Nummer 83 den Bipolartransistor 61 vom pnp-Typ, Nummer 84 bezeichnet den Bipolartransistor 62 vom npn-Typ, Nummer 85 bezeichnet die Kollektor-Elektrode des Bipolartransistors 83, Nummer 86 bezeichnet die Basis-Elektrode des Bipolartransistors 83, Nummer 87 bezeichnet die Emitter-Elektrode des Bipolartransistors 83 und die Emitter-Elektrode des Bipolartransistors 84, Nummer 88 bezeichnet die Basis-Elektrode des Bipolar-Transistors 84, und Nummer 89 bezeichnet die Kollektor-Elektrode des Bipolartransistors 84.
  • In der vorliegenden Ausführungsform sind die Schicht 71 vom n+-Typ und die Schicht 72 vom n+-Typ auf dem Isolierfilm elektrisch durch eine Elektrode 81 verbunden, um tätig zu sein sowohl als Emitterzone des Bipolartransistors 61 vom pnp-Typ, als auch als Emitterzone des Bipolartransistors 62 vom npn-Typ. Dementsprechend ist es nicht notwendig, Vorrichtungsisolierung und lange elektrische Leitung bereitzustellen, wenn die Emitter der benachbarten Bipolartransistoren miteinander verbunden sind, und eine Halbleitervorrichtung, die hoch integrierte, niederohmige und niederkapazitive Transistoren beinhaltet, wird erzielt.
  • In der vorliegenden Ausführungsform werden der Emitter des Bipolartransistors vom npn-Typ und der Emitter vom benachbarten vom pnp-Typ auf einer Diffusionsschicht gebildet. Die vorliegende Erfindung ist auch anwendbar für die Bildung einer Source oder eines Drains von einem MOS-Transistor vom n-Typ und einer Source oder eines Drains von einem benachbarten MOS-Transistor vom p-Typ, oder für die Bildung eines Kollektors oder eines Emitters von einem Bipolartransistor vom npn-Typ und einer Source oder eines Drains von einem benachbarten MOS-Transistor vom p-Typ, oder für die Bildung eines Kollektors oder Emitters von einem Bipolartransistor vom pnp-Typ und einer Source oder eines Drains von einem benachbarten MOS-Transistor vom n-Typ, um eine ähnliche Wirkung zu erzielen.
  • <Ausführungsform 5>
  • 17 zeigt eine äquivalente Schaltung einer Hochgeschwindigkeits-Verstärkerschaltung von einer fünften Ausführungsform der Halbleitervorrichtung der vorliegenden Erfindung, welche Bipolartransistoren 108 und 109 vom npn-Typ, Widerstände 110 und 111 und einen Kondensator 112 umfasst. Jene Schaltungs-Bestandteile werden auf einer Siliconschicht auf einer Isolierschicht gebildet. Ein Anschluss 113 ist in einer Zone vom n+-Typ gebildet wie in Ausführungsform 1 und ist tätig als Emitterzone des Bipolartransistors 109 und als Kollektorzone des Bipolartransistors 108.
  • In der vorliegenden Ausführungsform werden die Verringerung der Chip-Grösse um etwa 20 % von der einer Vorrichtung nach dem Stand der Technik und die Verbesserung einer Arbeitsgeschwindigkeit um etwa 50 erreicht.
  • <Ausführungsform 6>
  • 18 zeigt eine äquivalente Schaltung von einer sechsten Ausführungsform von der Halbleitervorrichtung der vorliegenden Erfindung.
  • 18 zeigt eine komplementäre BiCMOS-Schaltung, welche Bipolartransistoren 114 und 115 vom npn-Typ, MOS-Transistoren 116 und 117 vom p-Typ und MOS-Transistoren 118 und 119 vom n-Typ umfasst. Solche Schaltungs-Bestandteile sind auf einer Siliconschicht auf einem Isolierfilm gebildet. Ein Anschluss 120 ist in einer Zone vom n+-Typ gebildet wie in Ausführungsform 1, um als Emitterzone des Bipolartransistors 114 und als Emitterzone des Bipolartransistors 115 zu dienen. Anschlüsse 121 und 122 sind durch eine Zone vom n+-Typ und eine Zone vom p+-Typ gebildet, welche elektrisch durch eine Elektrode verbunden sind, wie sie es in Ausführungsform 4 sind, um als Source-Zone und als Drain-Zone des MOS-Transistors zu dienen.
  • Ein Ringoszillator und ein Schieberegister, aufgebaut unter Verwendung der vorliegenden Ausführungsform, erreichen die Verringerung der Chip- Grösse um etwa 40 % und die Verbesserung der Arbeitsgeschwindigkeit um etwa 80 % gegenüber Schaltungen vom Massenartikel-Typ nach dem Stand der Technik.
  • <Ausführungsform 7>
  • 19 zeigt eine siebente Ausführungsform von der vorliegenden Erfindung.
  • 19 zeigt eine Schnittansicht von der vorliegenden Erfindung. Nummer 1 bezeichnet einen Bipolartransistor vom npn-Typ, Nummer 3 bezeichnet ein Silicon-Substrat, Nummer 4 bezeichnet einen Isolierfilm, Nummer 5 bezeichnet eine auf dem Isolierfilm 4 gebildete Siliconschicht vom n-Typ, Nummer 6 bezeichnet eine selektive Oxidationsschicht, Nummer 8 bezeichnet eine Polysiliconschicht vom p-Typ, die als Basis-Elektrode dient, Nummer 10 bezeichnet eine Zone vom n+-Typ, die als Emitter dient, Nummer 11 bezeichnet eine Zone vom n+-Typ, die als Kollektor dient, Nummer 13 bezeichnet eine Zone vom p-Typ, die als Basis dient, Nummern 7 und 15 bezeichnen jeweils einen Basis-Oxidationsfilm und eine Zwischenschicht-Isolierschicht, Nummer 16 bezeichnet eine Emitter-Elektrode, Nummer 17 bezeichnet eine Kollektor-Elektrode und Nummer 18 bezeichnet eine Basis-Elektrode.
  • Nummer 21 bezeichnet eine SiGe-Zone. Ge ist weniger im Bereich gegenüber vom Emitter 10, und mehr im Bereich gegenüber vom Kollektor 5 enthalten.
  • Ein Verfahren für die Bildung der SiGe-Mischkristall-Halbleiterzone ist nun beschrieben. 21A bis 21 zeigen ein Verfahren für die Bildung der SiGe-Schicht in der siebenten Ausführungsform der vorliegenden Erfindung. In 21A ist der Basis-Oxidationsfilm (SiO2) 7 in einer Dicke von 50 nm (500 Å) durch das CVD-Verfahren abgeschieden und in der Basizone durch das Photolithographie-Verfahren und das Ätz-Verfahren eine Öffnung gebildet. In der vorliegenden Erfindung ist die Basisbreite auf 0,8 μm festgelegt. Dann wird ein Puffer-Oxidationsfilm in einer Dicke von 20 nm (200 Å) auf der exponierten Halbleiterschicht 5 gezüchtet (durch ein Pyro-Oxidationsverfahren bei 900°C). Dann werden Ge+-Ionen aus dem Emitter durch ein schiefes Ionenimplantierungs-Verfahren implantiert. In der vorliegenden Erfindung wird ein Mittelstrom-Ionenimplantierungs-Apparat verwendet und die Ge+-Ionen werden in einem Implantierungswinkel von 45° implantiert, bei einer Beschleunigungsspannung von 180 keV und einer Ionen-Flächendichte von 5×1016 cm–2. Wie in 21B gezeigt werden ausserdem B+-Ionen bei 30 keV und 3×1013 cm–2 implantiert. Dann erfolgt bei 1050°C und 10 mm eine RAT-Hitzebehandlung. 21C zeigt eine Auftragung von einer Peak-Dichte von Ge-Atomen durch SIMS (Sekundärionen-Massenanalyse) auf einer Ordinate und eine Entfernung auf einer Abszisse.
  • Dann wird der Puffer-Oxidationsfilm entfernt und ein Polysilicon vom p-Typ in einer Dicke von 40 nm (400 Å) durch das LPCVD-Verfahren abgeschieden. Der auf diese Weise gebildete laterale Bipolartransistor weist ein fT auf, das etwa dreimal so hoch ist wie das von einer Vorrichtung nach dem Stand der Technik, und ein hFE, das am Maximum 150 ist und etwa 8 Mal so hoch ist wie das von der Vorrichtung ohne Ge.
  • <Ausführungsform 8>
  • 22A und 22B zeigen eine Ausführungsform von einem über eine Gate-Elektrode verfügenden lateralen Bipolartransistor. 22A zeigt eine Schnittansicht von Ausführungsform 8 und 22B zeigt eine Draufsicht davon.
  • In 22A und 22B bezeichnet Nummer 21 eine SiGe-Mischkristall-Halbleiterzone, die auf dieselbe Weise wie die von Ausführungsform 1 gebildet ist. Nummer 19' bezeichnet ein Polysilicon, das eine Gate-Elektrode bildet und Nummer 20' bezeichnet eine Gate-Leitelektrode. Nummer 13 bezeichnet eine Basiszone und Nummer 18 bezeichnet eine Basiselektrode. Andere Nummern sind identisch mit jenen von Ausführungsform 1. Ein Gate-Oxidatonsfilm 7' hat eine Dicke von 28 nm (280 Å) und ist durch das Wärme-Oxidationsverfahren gebildet. Die Bedingungen für das Bilden der SiGe-Zone und der Basiszone sind identisch mit jenen in Ausführungsform 7.
  • Die Vorrichtung von Ausführungsform 8 weist wie in 22C gezeigt eine VBE-1-Eigenschaft auf, wenn eine Spannung an die Gate angelegt wird.
  • In 22C gibt eine mit einer gestrichelten Linie dargestellte Kurve einen Kollektorstrom IC an, wenn keine Spannung an die Gate-Elektrode angelegt ist, und eine Kurve b gibt einen Kollektorstrom IC an, wenn ein Gate-Potential auf –1,0 Volt gehalten wird. Anhand des Vergleichs jener ist ersichtlich, dass die Kurve b grösser ist als die Kurve a, wenn die Basis-Emitter-Spannung VBE bei 0,5 Volt liegt. Demgemäss ist ersichtlich, dass bei einem Transistor mit einer an die Gate-Elektrode angelegten konstanten Spannung der Strom-Verstärkungsfaktor hFE (= IC/IB) gross ist, wenn VBE klein ist. Tatsächlich ist, wenn das Gate-Elektroden-Potential –1, 0 Volt und VBE = 0, 5 Volt beträgt, hFE so gross wie 5000. Demgemäss wird durch Steuern der Gate-Elektrode ein hoher Strom (IC) mit einer niedrigen Spannung (VBE) erreicht und ein grosses IC/IB (Stromverstärkungsfaktor hFE) wird erreicht, wobei IB ein Basisstrom ist. Damit ist ersichtlich, dass der Transistor einen geringen Energieverbrauch und ein niedriges Rauschen hat.
  • Weil ein solcher Modell-Bipolartransistor mit dem Gate in einem dem MOS-Verfahren ähnlichen Verfahren hergestellt werden kann, lässt sich eine Bi-CMOS-Schaltung leicht herstellen. Ferner wird eine Vorrichtung niedriger Spannung und hoher Strom-Antriebsleistung erreicht.
  • <Ausführungsform 9>
  • In Ausführungsform 7 und Ausführungsform 8 sind Ge-Ionen implantiert mittels Verwendung der Zwischenschicht-Isoliermasken als Lochmaske. Als Alternative können Ge+-Ionen schief implantiert werden mittels Verwendung des Polysilicons als Lochmaske, um dieselbe Wirkung zu erzielen.
  • In der neunten Ausführungsform wird ein in 23 gezeigtes Polysilicon als Lochmaske verwendet. 23 zeigt einen lateralen Bipolartransistor mit einer ähnlichen Gate-Elektrode wie die von Ausführungsform 8. Nachdem eine Polysiliconschicht 19' vom p-Typ von der Gate-Elektrode gebildet wird, wird eine Zwischenschicht-Isolierschicht 15' in einer Dicke von 450 nm (4500 Å) abgeschieden, und die Zwischenschicht-Isolierschicht 15' gegenüber vom Kollektor und der Gate-Isolierfilm 7' werden entfernt. Dann werden bei 150 keV und 5×1016 cm–2 Ge+-Ionen implantiert, um die Vorrichtung zu bilden. Eine ähnliche Eigenschaft wie die von Ausführungsform 8 wird erreicht.
  • <Ausführungsform 10>
  • In Ausführungsformen 7–9 sind Ge-Ionen schief implantiert. Alternativ kann die Filmdicke des Maskenmaterials gesteuert werden, um das Verhältnis des Ge zu kontrollieren. In 24 wird organisches Harz verwendet. Eine Photomaske für die Basis wird verwendet als die Zwischenschicht-Isolierschicht 15', eine Öffnung wird in der Basiszone gebildet, ein Photoresist mit einer Viskosität von 100 cps oder höher wird verwendet, und eine Rotationsbeschichtung bei einer hohen Drehzahl von 4000 Umdrehungen pro Sekunde oder höher durchgeführt, um einen dünnen Resist-Film 30 zu bilden (bis 300 nm [3000 Å]). Die Resist-Filmdicke im Basis-Öffnungsbereich variiert von Ort zu Ort, wie in 24 gezeigt ist. Dann werden Ge-Ionen bei 200 keV und 8×1016 cm–2 implantiert.
  • Nach der Auftragung des Photoresist-Films kann dieser einem Licht ausgesetzt und schwach entwickelt werden (etwa 10 Sekunden lang), um die Resist-Filmdicke zu verringern (100-0 nm [1000-0 Å] in der Basis-Öffnung).
  • <Ausführungsform 11>
  • Eine Ausführungsform, die SOG (spin on glass) verwendet, wird erklärt. Ein auf eine Viskosität von 10 cp eingestelltes SOG wird angewendet (22) für eine Dicke von etwa 200 nm (2000 Å), wie sie es in Ausführungsform 4 ist, und es wird bei 400°C angeheizt. Dann wird der SOG-Film 30' rückgeätzt, so dass er eine Filmdicke von 50-0 nm (500-0 Å) in der Basis-Öffnung hat (25). Dann werden Ge+-Ionen bei 180 keV und 5×1016 cm–2 implantiert.
  • Ein in Ausführungsform 11 gebildeter lateraler Bipolartransistor hat einen fT von 10 GHz und kann bei einer Geschwindigkeit betrieben werden, die etwa fünfmal so hoch ist wie die eines lateralen Bipolartransistors nach dem Stand der Technik.
  • <Ausführungsform 12>
  • Eine Si-Ge-Basiszone wird so gebildet, wie sie in Ausführungsform 7 ist, und ein Si-Einkristallbereich vom Emitter wird entfernt, wie in 26 gezeigt, und ein Polysilicon 10 vom n+-Typ wird durch das LPCVD-Verfahren abgeschieden. Ein Oxidationsfilm 124 in einer Dicke von 0,8 nm (8 Å) liegt in einer Schnittstelle vom Si-Einkristall und dem Polysilicon vor. Andere Nummern sind identisch mit jenen der vorhergehenden Ausführungsform. Im Bipolartransistor vom in 26 gezeigten Aufbau überschreitet der Strom-Verstärkungsfaktor (hFE) 10000 und fT ist 12 GHz hoch. Durch Verwenden des Polysilicon-Emitters kann der Basis-Strom tief untergedrückt werden und hFE wird erhöht. Wenn die Verunreinigung im Polysilicon des Emitters aktiviert wird, wird der Emitter kristallisiert, wenn der Oxidationsfilm 124 nicht vorhanden ist, und die Wirkung von sich erhöhendem hFE wird im Ausmass von Ausführungsform 7 verringert. Der Oxidationsfilm kann im Basis-Emitter-Übergang gebildet werden.
  • <Ausführungsform 13>
  • 27 zeigt eine Ausführungsform von einer Vorrichtung, die den Vorteil von Ausführungsform 6 ausnutzt und eine Gate-Elektrode auf einer Basis bereitstellt, um die Steuerung des Potentials zu ermöglichen, wie es in Ausführungsform 8 der Fall ist. Die Nummern sind identisch mit jenen der vorhergehenden Ausführungsform. Ausserdem kann fT gegenüber Ausführungsform 12 verbessert werden, weil die Emitter-Konzentration verringert werden kann, daher kann CBE vermindert werden.

Claims (12)

  1. Halbleiter-Vorrichtung, umfassend einen Lateral-Heteroübergang-Bipolartransistor, der eine SiGe-Mischkristall-Halbleiterzone (21,22), eine Emitterzone (10,11), eine Basiszone (13,14) und eine auf einem Substrat (4) gebildete Kollektorzone (5,5',11,12) besitzt, die Basiszone (13,14) des Transistors mindestens einen Teil der SiGe-Mischkristall-Halbleiterzone (21,22) beinhaltet, die Emitter- und Kollektorzonen (10,11,5,5',12) des Transistors eine Si-Halbleiterzone beinhalten, dadurch gekennzeichnet, dass das Substrat (4) isolierend ist und eine aus Polysilicon gebildete Basiselektrode (8,9) sich in direktem Kontakt mit der SiGe-Mischkristall-Halbleiterzone (21,22) befindet.
  2. Halbleiter-Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass eine verbotene Bandbreite der Basiszone von einem Übergang zwischen der Emitterzone und der Basiszone bis zu einem Übergang zwischen der Kollektorzone und der Basiszone reicht.
  3. Halbleiter-Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass eine verbotene Bandbreite der Basiszone von einem Übergang zwischen der Emitterzone und der Basiszone bis zu einem Übergang zwischen der Kollektorzone und der Basiszone verringert wird.
  4. Halbleiter-Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, dass ein Verhältnis der Ge-Atome zu Si-Atomen in der SiGe-Mischkristall-Halbleiterzone erhöht wird vom Übergang zwischen der Emitterzone und der Basiszone bis zum Übergang zwischen der Kollektorzone und der Basiszone.
  5. Halbleiter-Vorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass ein isolierender Film (7') in Kontakt mit der Basiszone gebildet wird und eine Elektrode (19') in Kontakt mit dem isolierenden Film gebildet wird, dadurch regelnd ein Potential der Basiszone.
  6. Halbleiter-Vorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass ein isolierender Film (124) an einer Schnittstelle der Basiszone und der Emitterzone gebildet wird.
  7. Halbleiter-Vorrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass ein isolierender Film (124) in der Emitterzone gebildet wird.
  8. Halbleiter-Vorrichtung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass mindestens ein Teil einer Schnittstelle zwischen der SiGe-Mischkristall-Halbleiterzone und der Si-Halbleiterzone der Emitterzone in der Emitterzone (10,11) angeordnet ist.
  9. Halbleiter-Vorrichtung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass mindestens ein Teil einer Schnittstelle zwischen der SiGe-Mischkristall- Halbleiterzone und der Si-Halbleiterzone der Kollektorzone in der Kollektorzone (5,5',11,12) angeordnet ist.
  10. Verfahren zur Herstellung einer Halbleiter-Vorrichtung wie definiert in einem der Ansprüche 1 bis 9, umfassend den Schritt des: Bildens der SiGe-Mischkristall-Halbleiterzone durch Ionenimplantieren und thermisches Diffundieren von Ge-Ionen.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die SiGe-Mischkristall-Halbleiterzone ein sich räumlich änderndes Verhältnis von Ge-Atomen zu Si-Atomen hat, gebildet durch schiefes Implantieren von Ge-Ionen in eine Si-Zone mittels Verwendung einer Ionenimplantations-Maske.
  12. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die SiGe-Mischkristall-Halbleiterzone ein sich räumlich änderndes Verhältnis von Ge-Atomen zu Si-Atomen hat, gebildet durch Implantieren von Ge-Ionen in eine Si-Zone durch einen Pufferfilm (30,30'), der eine sich ändernde Dicke hat.
DE69433828T 1993-03-16 1994-03-15 Halbleiteranordnung mit einem lateralen Bipolartransistor, welcher SiGe enthält, und Verfahren zu deren Herstellung Expired - Fee Related DE69433828T2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP8031793A JPH06267971A (ja) 1993-03-16 1993-03-16 半導体装置およびその製造方法
JP8031793 1993-03-16
JP29818993 1993-11-29
JP29818993A JP3320175B2 (ja) 1993-11-29 1993-11-29 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE69433828D1 DE69433828D1 (de) 2004-07-15
DE69433828T2 true DE69433828T2 (de) 2005-03-17

Family

ID=26421345

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69433828T Expired - Fee Related DE69433828T2 (de) 1993-03-16 1994-03-15 Halbleiteranordnung mit einem lateralen Bipolartransistor, welcher SiGe enthält, und Verfahren zu deren Herstellung

Country Status (3)

Country Link
US (1) US6246104B1 (de)
EP (1) EP0616370B1 (de)
DE (1) DE69433828T2 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376880B1 (en) * 1999-09-27 2002-04-23 Advanced Micro Devices, Inc. High-speed lateral bipolar device in SOI process
TW493278B (en) 1999-10-21 2002-07-01 Matsushita Electric Ind Co Ltd Lateral heterojunction bipolar transistor and method of fabricating the same
WO2001035928A1 (en) * 1999-11-17 2001-05-25 Microchips, Inc. Microfabricated devices for the delivery of molecules into a carrier fluid
JP3485089B2 (ja) * 2000-12-15 2004-01-13 セイコーエプソン株式会社 半導体装置およびその製造方法
JP3485092B2 (ja) 2001-01-19 2004-01-13 セイコーエプソン株式会社 半導体装置およびその製造方法
JP3485091B2 (ja) 2001-01-19 2004-01-13 セイコーエプソン株式会社 半導体装置およびその製造方法
US6670255B2 (en) * 2001-09-27 2003-12-30 International Business Machines Corporation Method of fabricating lateral diodes and bipolar transistors
US6670654B2 (en) * 2002-01-09 2003-12-30 International Business Machines Corporation Silicon germanium heterojunction bipolar transistor with carbon incorporation
AU2003267981A1 (en) * 2002-06-28 2004-01-19 Advanced Micro Devices, Inc. Soi field effect transistor element having a recombination region and method of forming same
US6815800B2 (en) * 2002-12-09 2004-11-09 Micrel, Inc. Bipolar junction transistor with reduced parasitic bipolar conduction
US7173320B1 (en) * 2003-04-30 2007-02-06 Altera Corporation High performance lateral bipolar transistor
US6972466B1 (en) * 2004-02-23 2005-12-06 Altera Corporation Bipolar transistors with low base resistance for CMOS integrated circuits
JP2008072095A (ja) * 2006-08-18 2008-03-27 Advanced Lcd Technologies Development Center Co Ltd 電子装置、表示装置、インターフェイス回路、差動増幅装置
CN102804384B (zh) * 2010-02-25 2015-06-24 瑞萨电子株式会社 半导体器件及其制造方法
US9059016B1 (en) 2014-02-14 2015-06-16 International Business Machines Corporation Lateral heterojunction bipolar transistors
JP6385755B2 (ja) * 2014-08-08 2018-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN110556420B (zh) * 2019-08-23 2022-11-04 北京工业大学 一种掺杂浓度可调的横向SiGe异质结双极晶体管
US11961901B2 (en) * 2021-12-08 2024-04-16 Globalfoundries U.S. Inc. Bipolar transistor structure with base protruding from emitter/collector and methods to form same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0168771A1 (de) * 1984-07-17 1986-01-22 Siemens Aktiengesellschaft Verfahren zur gezielten Erzeugung von lateralen Dotierungs-gradienten in scheibenförmigen Siliziumkristallen für Halbleiterbauelemente
US4717681A (en) * 1986-05-19 1988-01-05 Texas Instruments Incorporated Method of making a heterojunction bipolar transistor with SIPOS
US5187554A (en) * 1987-08-11 1993-02-16 Sony Corporation Bipolar transistor
US5198689A (en) * 1988-11-30 1993-03-30 Fujitsu Limited Heterojunction bipolar transistor
US5140400A (en) * 1989-03-29 1992-08-18 Canon Kabushiki Kaisha Semiconductor device and photoelectric converting apparatus using the same
JPH0797590B2 (ja) * 1989-11-21 1995-10-18 株式会社東芝 バイポーラトランジスタの製造方法
US5241211A (en) * 1989-12-20 1993-08-31 Nec Corporation Semiconductor device
EP0642170B1 (de) * 1990-02-22 1997-12-03 Canon Kabushiki Kaisha Lateraler Bipolartransistor
JPH03292740A (ja) * 1990-04-11 1991-12-24 Hitachi Ltd バイポーラトランジスタ及びその製造方法
JP3163092B2 (ja) * 1990-08-09 2001-05-08 株式会社東芝 半導体装置の製造方法
JPH05144834A (ja) * 1991-03-20 1993-06-11 Hitachi Ltd バイポーラトランジスタ及びその製造方法
JP2855908B2 (ja) * 1991-09-05 1999-02-10 日本電気株式会社 半導体装置及びその製造方法
JP2727818B2 (ja) * 1991-09-17 1998-03-18 日本電気株式会社 半導体装置
JP2740087B2 (ja) * 1992-08-15 1998-04-15 株式会社東芝 半導体集積回路装置の製造方法
JP3156436B2 (ja) * 1993-04-05 2001-04-16 日本電気株式会社 ヘテロ接合バイポーラトランジスタ
US5329144A (en) * 1993-04-23 1994-07-12 At&T Bell Laboratories Heterojunction bipolar transistor with a specific graded base structure

Also Published As

Publication number Publication date
EP0616370B1 (de) 2004-06-09
US6246104B1 (en) 2001-06-12
DE69433828D1 (de) 2004-07-15
EP0616370A3 (de) 1995-04-19
EP0616370A2 (de) 1994-09-21

Similar Documents

Publication Publication Date Title
DE69433828T2 (de) Halbleiteranordnung mit einem lateralen Bipolartransistor, welcher SiGe enthält, und Verfahren zu deren Herstellung
DE102009049774B4 (de) BiCMOS-Schaltungsanordnung
DE69111929T2 (de) Halbleiteranordnung auf einem dielektrischen isolierten Substrat.
EP0838858B1 (de) Integrierte CMOS-Schaltungsanordnung und Verfahren zu deren Herstellung
DE19710487A1 (de) Halbleitervorrichtung
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2655400A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE112012001855T5 (de) Komplementärer bipolarer Inverter
DE69109890T2 (de) Lateraler Heterogrenzflächen-Bipolartransistor.
DE3686310T2 (de) Dielektrisch isoliertes integriertes halbleiterbauelement und herstellungsverfahren.
EP0001586A1 (de) Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung
DE10352765B4 (de) Hetero-Bipolartransistor mit einem schmalen Dotierungsprofil
DE10229003B4 (de) Ein Verfahren zur Herstellung eines SOI-Feldeffekttransistorelements mit einem Rekombinationsgebiet
DE3936507C2 (de) Selbstjustierter Bipolartransistor mit Heteroübergang und Verfahren zur Herstellung desselben
DE3834223A1 (de) Fuer den tieftemperaturbetrieb geeigneter homouebergangs-bipolartransistor mit hoher basiskonzentration
EP1692720A2 (de) Komplement re bipolar-halbleitervorrichtung
DE2734997C2 (de)
DE4418206A1 (de) Bipolartransistor und Herstellungsverfahren
DE102021123323A1 (de) Schemata zur Integration von Vorrichtungen unter Einsatz eines Bulk-Halbleitersubstrats mit einer &lt;111&gt;-Kristallorientierung
DE3486144T2 (de) Verfahren zur herstellung einer halbleiteranordnung.
DE69031846T2 (de) Integrierte BICMOS-Schaltung
WO2003046947A2 (de) Bipolar transistor
WO1993013547A2 (de) Integrierte schaltung
DE69534105T2 (de) Herstellungsverfahren eines integrierten Schaltkreises mit komplementären isolierten Bipolartransistoren
WO2000019535A1 (de) Halbleiterstruktur für halbleiterbauelemente

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee