DE69329905T2 - Verfahren zur Erzeugung von Silizium-Dioxid-Passivierung hoher Qualität auf Silizium-Carbid - Google Patents

Verfahren zur Erzeugung von Silizium-Dioxid-Passivierung hoher Qualität auf Silizium-Carbid

Info

Publication number
DE69329905T2
DE69329905T2 DE69329905T DE69329905T DE69329905T2 DE 69329905 T2 DE69329905 T2 DE 69329905T2 DE 69329905 T DE69329905 T DE 69329905T DE 69329905 T DE69329905 T DE 69329905T DE 69329905 T2 DE69329905 T2 DE 69329905T2
Authority
DE
Germany
Prior art keywords
silicon carbide
layer
type
oxide
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69329905T
Other languages
English (en)
Other versions
DE69329905D1 (de
Inventor
John W. Palmour
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of DE69329905D1 publication Critical patent/DE69329905D1/de
Application granted granted Critical
Publication of DE69329905T2 publication Critical patent/DE69329905T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01366—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the semiconductor being silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/055—Manufacture or treatment of transit-time diodes, e.g. IMPATT or TRAPATT diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/137—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being directly on the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/958—Passivation layer

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Passivierung mikroelektronischer Strukturen und insbesondere die Passivierung von Siliciumcarbidstrukturen unter Verwendung von Silciumdioxid.
  • Siliciumcarbid (SiC) hat eine Reihe theoretischer und praktischer Vorteile, die seine Verwendung in mikroelektronischen Einrichtungen erwünscht machen. Diese Vorteile sind ziemlich bekannt und schließen eine breite Bandlücke, einen hohen Durchbruchsbereich, hohe Wärmeleitfähigkeit, hohe Elektronendriftgeschwindigkeit, ausgezeichnete Wärmebeständigkeit und ausgezeichnete Strahlungsbeständigkeit oder "Härte" ein. Diese Vorteile wurden erkannt und ausführlich in der Patent- und Nichtpatentliteratur beschrieben.
  • Einer der chemischen Vorteile von Siliciumcarbid ist seine Fähigkeit, ein beständiges und gut verstandenes Oxid, nämlich Siliciumdioxid (SiO&sub2;), zu bilden, welches benutzt werden kann, um Siliciumcarbidstrukturen und -einrichtungen zu passivieren. Wie den Fachleuten für elektronische Einrichtungen bekannt, ergibt eine geeignete thermisch gewachsene Oxidpassivierungsschicht eine verbundene vorteilhafte Oxidhalbleitergrenzschicht, die das Vorhandensein von losen Bindungen (manchmal auch als lose Valenzen bezeichnet) auf der Halbleiteroberfläche weitgehend ausschließt und so die verbundenen Probleme, wie Grenzflächenladungen und -fallen, erheblich beseitigt.
  • Es gibt jedoch einige Probleme, die aus Siliciumdioxidpassivierung auf Siliciumcarbid wegen bestimmter Eigenschaften von Siliciumcarbid resultieren. Insbesondere ist ein übliches Dotiermittel vom p-Typ für Siliciumcarbid Aluminium. Obwohl Aluminium die höchste Leitfähigkeit vom p-Typ in Siliciumcarbid ergibt, wurde in jüngster Zeit festgestellt, daß das Vorhandensein von Aluminium, das in die thermisch gewachsenen Oxidpassivierungsschichten auf Siliciumcarbid vom p-Typ eingearbeitet wurde, dazu neigt, hohe fixierte Oxidladung und hohe Fangstellendichte an der Siliciumdioxid-Siliciumcarbidgrenzfläche zu bewirken. Wenn die Aluminiumkonzentration genügend hoch ist (beispielsweise wenn ein Oxid auf p&spplus;-Siliciumcarbid zum Aufwachsen gebracht wird), kann das resultierende Oxid sehr hohe Verlustströme haben, die es nachteilig oder selbst unbrauchbar für Passivierung oder elektrische Isolierung machen. Diese Problem tritt nicht auf, wenn Silicium mit Siliciumdioxid passiviert wird, da Aluminium nicht ein übliches Dotiermittel für Silicium ist.
  • Als ein Ergebnis dieser Eigenschaften neigen die resultierenden Einrichtungen, wenn thermisch aufgewachsene Oxide verwendet wurden, um Strukturen, wie mesa-p&spplus;n&supmin;- Verbindungen in Siliciumcarbid zu passivieren, dazu, übermäßige Verlustströme in Sperrvorspannungen bei relativ hohen Spannungen (d. h. größer als 50 V) zu zeigen. Dieser Verluststrom wird offensichtlich durch die schlechte Qualität der Passivierung auf der p&spplus;-Seite der Verbindung verursacht, was wirksame Mengen an Kurzschluß um die Verbindung herum bewirkt. In einigen p-Kanal-MOSFETS (Metalloxid-Halbleiter-Feldeffekttransistor) wurde der Türkontakt in dem gesamten Oxid als zu kurz beobachtet, wo es die p&spplus;&supmin;-Quelle und Ablaufschächte überlappt. Außerdem neigen n-Kanal-MOSFETs, wo die elektrische Integrität der Oxidschichten über dem mit Aluminium dotierten p-Typ-Kanalbereich extrem wichtig ist, die hohe Schnittstellenfangstellendichte und fixierte Oxidladung dazu, die Transistoren dazu zu bringen, hohe Schwellenspannungen, niedrige Transkonduktanzen, niedrige Kanalmobilitäten bei Raumtemperatur zu haben, wobei alle diese Eigenschaften dazu neigen, sich mit der Temperatur drastisch zu verändern. Wenn diese MOSFETs erhitzt werden, ändert sich ihr Verhalten, da die zunehmende Dichte thermisch erzeugter Träger dazu neigt, die Schnittstellenfangstellen zu füllen.
  • Ein anderes Problem, das aus dem Unterschied zwischen Siliciumcarbid und Silicium resultiert, besteht darin, daß Kohlenstoff-Sauerstoff-Verbindungen durch die Oxidation von Siliciumcarbid während der Passivierung erzeugt werden, welche mit der Passivierung von Silicium nicht erzeugt werden. Obwohl dies nicht für bestimmte Kohlenstoff-Sauerstoff-Verbindungen bekannt ist, können diese ihren eigenen Abbaueffekt auf die elektrische Unversehrtheit von Siliciumdioxidschichten haben, welche auf Siliciumcarbid gewachsen sind, was möglicherweise zu fixierter Oxidladung und vorzeitigem elektrischem Durchbruch oder Verschleiß beiträgt.
  • Schließlich haben frühere Arbeiten demonstriert, daß Dotiermittel vom n-Typ, wie Stickstoff, dazu neigen, sich während thermischer Oxidation von Siliciumcarbid ernsthaft aufzustauen, was zu einer Schnittstellenkonzentration von mehr als dem Zehnfachen höher als die Masse des Materials führt. Ein solcher Dotiermittelstau könnte zusätzlich eine starke Wirkung auf die elektrischen Eigenschaften von Einrichtungen, wie MOSFETs, haben.
  • Daher gibt es den Bedarf, ein Verfahren zur Passivierung von Siliciumcarbideinrichtungsstrukturen vorteilhafterweise mit Siliciumdioxid zu entwickeln, während man die obenerwähnten Probleme vermeidet.
  • In der Patentanmeldung EP-A-0 363 944 wird eine Isolationsoxidschicht auf SiC durch Oxidation einer epitaxischen SiC-Schicht vom n-Typ gebildet. In dem Dokument DE-A-3434 727 ist die Bildung einer MOS-Struktur auf einem SiC-Substrat beschrieben, welches die Abscheidung eines geopferten dünnen Siliciumfilmes beispielsweise durch Zersetzung von Silan, und die Oxidation des geopferten dünnen Siliciumfilmes unter Erzeugung des Oxids umfaßt. Die vorliegende Erfindung besteht aus einem Verfahren zur Gewinnung von Passivierungsschichten hoher Qualität auf mit Aluminium dotierten Siliciumcarbidoberflächen vom p- Typ, die einen niedrigeren Verluststrom als Passivierungsschichten haben, welche durch thermisches Oxidieren von Siliciumcarbid vom p-Typ erzeugt wurden, wobei das Verfahren darin besteht, daß man eine Siliciumdioxidschicht von erwünschter Dicke auf einem mit Aluminium dotierten Siliciumcarbidbereich vom p-Typ einer Einrichtungsstruktur und ohne Oxidieren des Siliciumcarbidbereiches vom p-Typ abscheidet und danach die Einrichtungsstruktur und den abgeschiedenen Siliciumdioxidbereich der Einrichtungsstruktur oxidiert, um die Grenzfläche zwischen dem Siliciumdioxid und dem mit Aluminium dotierten Siliciumcarbid vom p-Typ in den mit Aluminium dotierten Siliciumcarbidbereich vom p-Typ etwas zu erstrecken.
  • Es können so Passivierungsschichten hoher Qualität auf Siliciumcarbidoberflächen und ihre verbundenen Oxid-Halbleiter-Grenzflächen hoher Qualität erhalten werden, in welchen die Oxidpassivierungsschichten im wesentlichen frei von Dotiermitteln und Kohlenstoff-Sauerstoff- Nebenproduktarten sind, die sonst die elektrische Unversehrtheit der Oxidschicht zerstören würden.
  • Die obigen und andere Aufgaben, Vorteile und Merkmale der Erfindung sowie die Art und Weise, in welcher diese erreicht werden, werden bei Betrachtung der folgenden detaillierten Beschreibung der Erfindung leichter erkennbar, wobei diese Beschreibung in Verbindung mit den beigefügten Zeichnungen zu sehen ist, welche bevorzugte und beispielhafte Ausführungsformen erläutern und worin
  • Fig. 1 eine graphische Darstellung der Drain-Strom-Spannungscharakteristiken eines 6H-SiC-MOSFETs in Umkehrweise bei a) 298 K, b) 473 K und c) 673 K ist,
  • Fig. 2 eine andere graphische Darstellung der Drain-Strom-Spannungscharakteristiken für ein 6H-SiC-n-Kanal-MOSFET in Umkehrweise ist, wie die Wirkungen oder Verminderung von Aluminium in dem Oxid und gemessen bei a) 298 K, b) 423 K und c) 573 K zeigt,
  • Fig. 3A und Fig. 3B die Anfangs- und Endeinrichtungsstrukturen für eine ebene MOSFET-Struktur für einen n-Kanal sind,
  • Fig. 4A und Fig. 4B und Fig. 4C fortschreitende Querschnittsdarstellungen der Bearbeitungsmethode für eine hilo-IMPATT-Diode sind.
  • Die vorliegende Erfindung ist ein Verfahren zur Erzeugung von Passivierungsschichten hoher Qualität auf Siliciumcarbidoberflächen.
  • Die Oxidationsstufe umfaßt vorzugsweise thermische Oxidation der Einrichtungsstruktur. Die bevorzugte Methode zur Abscheidung einer Siliciumdioxidschicht erwünschter Dicke auf dem Siliciumcarbidbereich umfaßt eine Abscheidung der Schicht durch chemische Abscheidung aus der Dampfphase.
  • Der Siliciumcarbidanteil hat vorzugsweise einen Polytyp, der unter 6H-, 3C-, 4H-, 2H- und 15R-Polytypen von Siliciumcarbid ausgewählt ist.
  • Das Verfahren der Erfindung kann benutzt werden, um eine Siliciumcarbidbasiseinrichtungsstruktur mit Passivierungsbereichen zu erzeugen, die im wesentlichen frei von den Verunreinigungen sind, welche normalerweise mit Oxiden verbunden sind, die auf Siliciumcarbid gewachsen sind. Die Struktur umfaßt einen Siliciumcarbidanteil und eine thermisch aufgewachsene Oxidationsschicht auf dem Siliciumcarbidanteil, wobei die Oxidationsschicht im wesentlichen frei von Aluminium und von Kohlenstoff-Sauerstoff-Nebenprodukten ist, welche typischerweise mit thermischer Oxidation von Siliciumcarbid verbunden sind. In der am meisten bevorzugten Einrichtungsstruktur hat die Oxidationsschicht eine Aluminiumdotiermittelkonzentration von 3 E 17 (3 · 10&supmin;¹&sup7; cm³) oder weniger. Wie dem Fachmann für Siliciumcarbid und für mikroelektronische Einrichtungsstrukturen bekannt ist, kann der Siliciumcarbidanteil der Einrichtungsstruktur unter Substraten, epitaxischen Schichten, mesa-Seitenwänden, implantierten oder diffundierten Schächten und irgendeiner Kombination dieser Strukturelemente ausgewählt werden.
  • Obwohl die Fig. 1 und 2 nichtidentische Einrichtungen wiedergeben, demonstrieren sie einige Vorteile der vorliegenden Erfindung. Fig. 1 ist ein Satz von drei graphischen Darstellungen des Drain-Stromes gegen die Drain-Spannung bei ausgewählten Steuerspannungen für ein 6H-SiC-MOSFEt in Umkehrweise bei Temperaturen von 298 K, 473 K und 673 K. Die Techniken der vorliegenden Erfindung wurden nicht bei der Erzeugung des in Fig. 1 gekennzeichneten MOSFETs verwendet, und Fig. 1 ist somit nur zu Vergleichszwecken einbezogen.
  • Zu Vergleichszwecken gibt Fig. 2 die gleiche Information wie Fig. 1, bei 298 K, 423 K und 573 K genommen, wieder, wobei ein Versuch gemacht wurde, Aluminium vollständig aus dem Oxid fernzuhalten. Dies wurde zunächst auf einigen ebenen MOSFETs versucht, die auf der Si-Fläche von Siliciumcarbid und unter Benutzung von ionenimplantierter n&spplus;-Quelle und Drain-Schächten hergestellt wurden. Zu weiterem Vergleich wurde die Einrichtung von Fig. 1 unter Verwendung trockener Oxidtechniken hergestellt, während jene von Fig. 2 nach einem Naßoxidverfahren produziert wurde. Außerdem enthielt der p-Kanal der Einrichtung von Fig. 2 weniger Aluminium als der p-Kanal der Einrichtung von Fig. 1.
  • Geeignete Techniken zur Herstellung von voluminösem Siliciumcarbid, epitaxischer Schichten von Siliciumcarbid, Ionenimplantation von Siliciumcarbid und trockenem Ätzen von Siliciumcarbid finden sich in zahlreichen älteren Patenten. Diese schließen die US- Patentschriften Nr. 4 912 063, 4 912 064, 4 865 685, 4 866 005 und 5 087 576 ein.
  • Der Hauptunterschied zwischen den MOSFETs, die in dem Versuch zur Ausschaltung von Aluminium aus dem Oxid gebildet wurden, und früheren MOSFETs war die Einarbeitung einer sehr dünnen Schicht von undotiertem 6H-SiC, das oben auf der p-Kanalschicht aufwuchs. Die Schicht vom p-Typ ließ man zunächst aufwachsen und maß, daß sie p = 4,3 · 10&supmin;&sup5; cm³ hatte. Danach ließ man eine epitaxische Schicht von undotiertem Siliciumcarbid nur 37 nm dick (n = 2-8 · 10&supmin;&sup5; cm³) oben aufwachsen. Der Zweck eines Einbeziehens dieser Schicht ist der, sie während der Oxidation so zu verbrauchen, daß die SiO&sub2;/SiC-Grenzfläche an einem Punkt sehr nahe dem Material vom p-Typ oder nur eine oder zwei Monoschichten in sie anhält.
  • Nach dem Herstellen der Einrichtungen und Implantieren der Schächte wurden die Plättchen der Einrichtung in feuchtem Sauerstoff bei 1200ºC während 49 min oxidiert, was eine Oxiddicke von 62 nm ergab. Unterstellt man einen Oxidverbrauchsfaktor von 0,47 und den Verlust von etwa 6 nm in einer vorausgehenden reaktiven Ionenätzstufe (RIE), würde diese Dicke die SiO&sub2;SiC-Grenzfläche innerhalb etwa 2 nm des Materials vom p-Typ erbracht haben. Obwohl es nicht speziell bestätigt werden konnte, daß solche Messungen tatsächlich der Fall waren oder die Grenzfläche Aluminium hatte, war doch bestimmt, daß viel weniger Aluminium in dem Oxid als in vorausgehenden MOSFETs vorhanden war.
  • Die Fig. 1 und 2 zeigen die durch die Erfindung in solchen Einrichtungen vorgesehenen Verbesserungen. Für die in Fig. 1 gekennzeichnete Einrichtung war die maximale Transkonduktanz 0,25 Millisiemens je Millimeter (mS/mm) bei einer Steuerspannung von +24 Volt (V). Der Strom bei einer Steuerspannung von +16 V war 0,5 mA. Bei der Erfindung und wie in Fig. 2 angezeigt, war der Drain-Strom bei Raumtemperatur bei einer Steuerspannung von 16 V 18,6 Milliampere (mA) und die Transkonduktanz bei dieser Steuerspannung 2,89 mS/mm. Die Schwellenspannung war etwa 1,9 Volt, was viel niedriger als die 9 bis 12 Volt ist, die für die Einrichtung in Fig. 1 erhalten wurden. Die Kanalmobilität wurde mit etwa 46 cm²/V-sec gemessen, und der Verluststrom unter dem Schwellenwert (Steuerspannung = 0 Volt) war 560 Nanoampere (nA).
  • Fig. 2B und 2C zeigen das Arbeiten der Einrichtung bei höheren Temperaturen zum Vergleich. Wenn die Temperatur auf 150ºC angehoben wurde, wie in Fig. 2B gezeigt ist, nahmen sowohl der Strom als auch die Transkonduktanz bei einer Steuerspannung von 16 V auf 29 mA und 3,6 mS/mm zu, und die Schwellenspannung nahm auf etwa -0,2 V ab. Dieser Trend setzte sich bei 300ºC fort, wie in Fig. 2C gezeigt. Bei dieser Temperatur waren der Strom und die Transkonduktanz bei der Steuerspannung von 16 V 35 mA bzw. 3,9 mS/mm. Obwohl die Schwellenspannung der Einrichtung auf -0,8 V abfiel, war der Drain-Strom bei einer Steuerspannung von 0 V nur 47 Mikroampere (uA). Die Kanalmobilität bei 300ºC nahm auf etwa 43,5 cm²/V-sec ab.
  • Die Fig. 3 und 4 erläutern weiter die Verwendung der Erfindung und das resultierende Produkt.
  • Fig. 3A zeigt einen Einrichtungsvorläufer, der allgemein mit 10 bezeichnet ist und auf einem 6H-SiC-Substrat 11 vom n-Typ und einer epitaxischen 6H-Schicht 12 vom p-Typ ausgebildet wurde. Gemäß einem Verfahren, das von der vorliegenden Erfindung verschieden war, und bei Präparierung für eine Passivierung wird eine undotierte epitaxische Opferschicht ("Epischicht") 13 auf der epitaxischen Schicht 12 vom p-Typ angefügt.
  • Nach Oxidation und weiterer Verarbeitung ist die fertige Einrichtung, die aus Gründen der Wiederholbarkeit wieder mit 10 bezeichnet ist, in Fig. 3B erläutert. Fig. 3B erläutert wiederum das Substrat 11 vom n-Typ und die epitaxische Schicht 12 vom p-Typ, zeigt aber auch jeweils implantierte n&spplus;-Schächte 14 und 15, einen metallischen Quellenkontakt 16, einen metallischen Drain-Kontakt 17 und einen metallischen Türkontakt 18. Bei bevorzugten Ausführungsformen bestehen die Quellen- und Drain-Kontakte 16, 17 aus Nickel und der Türkontakt 18 aus Molybdän. Die Oxidschicht 19 resultiert aus der Oxidation der undotierten epitaxischen Schicht 13 und ist auch in Fig. 3A erläutert. Die Oxidschicht 19 wird aus der undotierten Schicht 13 statt der Schicht 12 vom p-Typ gebildet, um die Dotiermittelkonzentration in dem Oxid und damit verbundene Probleme zu minimieren.
  • Fig. 4 zeigt die voranschreitende Bildung einer IMPATT-Einrichtung (Aufschlaglawinenübergangszeit) vom mesa-Typ, die allgemein mit 20 bezeichnet ist und eine verbesserte Methode zum Oxidieren einer Opferschicht von siliciumhaltigem Material einschließt. Fig. 4A erläutert ein 6H-SiC-Substrat 21 vom n-Typ, eine Epischicht 22 vom n-Typ, eine zweite Epischicht vom n-Typ 23 und eine Epischicht vom p-Typ 24. Bei einer typischen Ausführungsform hat die erste epitaxische Schicht 22 vom n-Typ eine Trägerkonzentration zwischen etwa 2 und 3 E 16, die zweite epitaxische Schicht 23 vom n-Typ hat eine Trägerkonzentration von etwa 7 E 17, und die epitaxische Schicht vom p-Typ hat eine Trägerkonzentration von 5 E 18 oder höher.
  • Fig. 4B erläutert die gleiche Struktur, doch mit der Hinzufügung einer dünnen Schicht von Polysilicium 25 sowohl auf dem mesa-Bereich als auch auf dem rückwärtigen Bereich der Einrichtung. Die dünne Polysiliciumschicht 25 ist natürlich die hier bezeichnete Opferschicht. Wie oben ausgeführt wurde, kann bei bestimmten Ausführungsformen eine dünne mit Bor dotierte Siliciumcarbidschicht zwischen der Polysiliciumschicht 25 und der Oberfläche oder den Kanten der betreffenden SiC-Schichten 21, 22, 23 und 24 hinzugenommen werden. Die mit Bor dotierte Schicht sollte dick genug sein, um Aluminium von der Grenzfläche zu halten, während im übrigen diese Schicht so dünn wie möglich bleibt. Eine geeignete Dicke scheint derzeit zwischen etwa 1 und 50 nm zu liegen.
  • Fig. 4C erläutert eine komplettierte Einrichtung. Der Unterschied gegenüber Fig. 4B ist der Verbrauch der Polysiliciumschicht auf dem mesa-Bereich der Einrichtung unter Bildung der Oxidpassivierungsschicht 26. Die Dotiermittelkonzentration der Oxidschicht 26 kann wiederum sehr niedrig gehalten werden, besonders in Nachbarschaft zu der stark dotierten epitaxischen Schicht 24 vom p-Typ. Wie oben ausgeführt, könnte, wenn die Oxidschicht 26 eine genügende Trägerkonzentration hätte, ein Kurzschluß zwischen den Schichten 24 und 23 und damit ein Arbeitsunfähigmachen der Einrichtung auftreten.
  • Um die Einrichtung zu komplettieren, erläutert Fig. 4 auch einen Ohm-Kontakt 27 zu dem Substrat, der vorzugsweise aus Nickel besteht, und einen Ohm-Kontakt 28 zu der epitaxischen Schicht vom p-Typ auf dem mesa-Bereich, der vorzugsweise aus einer Aluminiumlegierung gebildet ist.
  • Bei der Erfindung umfaßt das Verfahren ein Oxidieren einer Einrichtungsstruktur, die aus einer Siliciumdioxidschicht erwünschter Dicke auf einem Siliciumcarbidbereich der Einrichtungsstruktur ausgebildet ist, um die Grenzfläche zwischen dem Siliciumdioxid und dem Siliciumcarbid etwas in den Siliciumcarbidbereich zu erstrecken. Wie bei Ausführungsformen nach dem Stand der Technik umfaßt die Oxidationsstufe vorzugsweise eine thermische Oxidation der Einrichtungsstruktur. Das Verfahren der Erfindung umfaßt weiterhin die Stufe einer Abscheidung der Siliciumdioxidschicht erwünschter Dicke auf dem Siliciumcarbidbereich der Einrichtungsstruktur ohne Oxidation des Siliciumcarbidanteils vor der Stufe der Oxidation der Gesamteinrichtungsstruktur. In dieser Hinsicht umfaßt das bevorzugte Verfahren einer Abscheidung einer Siliciumdioxidschicht der erwünschten Dicke auf dem Siliciumcarbidanteil eine Abscheidung der Schicht durch die chemische Abscheidung aus der Dampfphase. Wie in der früheren Ausführungsform hat der Siliciumcarbidanteil vorzugsweise einen Polytyp, der aus der Gruppe ausgewählt ist, welche aus 6H-, 3C-, 4H-, 2H- und 15R-Polytypen von Siliciumcarbid besteht. Ähnlich fand man, daß die Erfindung am brauchbarsten ist, wenn die Stufe der Abscheidung der Siliciumdioxidschicht eine Abscheidung der Schicht auf einem mit Aluminium dotierten Anteil von Siliciumcarbid vom p-Typ umfaßt.
  • Es ist für jene, die mit solchen Einrichtungen vertraut sind, verständlich, daß die Erfindung auch auf Strukturen zusätzlich zu den hier erläuterten anwendbar ist, einschließlich ebener MOSFETs mit p-Kanal und mit implantierten p-Typschächten sowie jener, bei denen die p- Typquelle und der Drain von Epischichten gebildet sind, die teilweise weggeätzt wurden. In jedem Fall wird typischerweise ein Oxid sowohl einen p- als auch einen n-Anteil der Einrichtung so begrenzen, daß ein Verlust durch den Oxidanteil die Einrichtung im wesentlichen kurzschließen wird, dessen Vermeidung einer der Hauptvorteile der vorliegenden Erfindung ist.
  • Die Erfindung kann auch auf eine vertikale Leistungs-MOSFET-Gestaltung in SiC, wie DDMOS (doppelt diffundiertes MOS), UMOS (U-Kanal-MOS) oder VMOS (V-Kanal-MOS) angewendet werden, die die Verwendung von Aluminium als das Kanaldotiermittel erfordern würden.

Claims (4)

1. Verfahren zur Erzeugung von Passivierungsschichten hoher Qualität auf aluminiumdotierten Siliciumcarbidoberflächen vom p-Typ, die einen geringeren Verluststrom als Passivierungsschichten haben, welche durch thermische Oxidation von Siliciumcarbid vom p-Typ erzeugt werden, wobei das Verfahren darin besteht, daß man
eine Schicht (13) von Siliciumdioxid einer erwünschten Dicke auf einem aluminiumdotierten Siliciumcarbidbereich vom p-Typ (12) einer Vorrichtung und ohne Oxidation des Siliciumcarbidbereiches vom p-Typ abscheidet und danach
die Vorrichtung (12) und den abgeschiedenen Siliciumdioxidbereich (13) der Vorrichtung oxidiert, um die Grenzfläche zwischen dem Siliciumdioxid und dem aluminiumdotierten Siliciumcarbid vom p-Typ etwas in den aluminiumdotierten Siliciumcarbidbereich vom p-Typ zu erstrecken.
2. Verfahren nach Anspruch 1, bei dem die Stufe des Oxidierens der Vorrichtung thermisches Oxidieren der Vorrichtung umfaßt.
3. Verfahren nach Anspruch 1 oder 2, bei dem die Siliciumdioxidschicht auf dem Siliciumcarbidbereich der Vorrichtung durch chemische Abscheidung aus der Dampfphase abgeschieden wird.
4. Verfahren nach einem der vorausgehenden Ansprüche, bei dem der Siliciumcarbidbereich einen Polytyp hat, der aus der Gruppe ausgewählt ist, die aus den 6H-, 3C-, 4H-, 2H- und 15R-Polytypen von Siliciumcarbid besteht.
DE69329905T 1992-06-05 1993-07-30 Verfahren zur Erzeugung von Silizium-Dioxid-Passivierung hoher Qualität auf Silizium-Carbid Expired - Lifetime DE69329905T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/893,642 US5459107A (en) 1992-06-05 1992-06-05 Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
EP93306024A EP0637069B1 (de) 1992-06-05 1993-07-30 Verfahren zur Erzeugung von Silizium-Dioxid-Passivierung hoher Qualität auf Silizium-Carbid
JP5205230A JP3060434B2 (ja) 1992-06-05 1993-08-19 炭化ケイ素表面に高品質パッシベーション層を形成する方法及びパッシベーション領域を有する炭化ケイ素基材のデバイス構造

Publications (2)

Publication Number Publication Date
DE69329905D1 DE69329905D1 (de) 2001-03-08
DE69329905T2 true DE69329905T2 (de) 2001-05-23

Family

ID=27235461

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69329905T Expired - Lifetime DE69329905T2 (de) 1992-06-05 1993-07-30 Verfahren zur Erzeugung von Silizium-Dioxid-Passivierung hoher Qualität auf Silizium-Carbid

Country Status (6)

Country Link
US (1) US5459107A (de)
EP (1) EP0637069B1 (de)
JP (1) JP3060434B2 (de)
AT (1) ATE199049T1 (de)
DE (1) DE69329905T2 (de)
ES (1) ES2155828T3 (de)

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0153878B1 (ko) * 1994-06-07 1998-10-15 쿠미하시 요시유키 탄화규소반도체장치와 그 제조방법
US6573534B1 (en) 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
US5972801A (en) * 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
DE19612692C1 (de) * 1996-03-29 1997-11-20 Siemens Ag Verfahren zum Erzeugen einer Oxidschicht auf Siliciumcarbid und Verwendung des Verfahrens
JP3364119B2 (ja) * 1996-09-02 2003-01-08 東京瓦斯株式会社 水素終端ダイヤモンドｍｉｓｆｅｔおよびその製造方法
US6570185B1 (en) 1997-02-07 2003-05-27 Purdue Research Foundation Structure to reduce the on-resistance of power transistors
US6180958B1 (en) 1997-02-07 2001-01-30 James Albert Cooper, Jr. Structure for increasing the maximum voltage of silicon carbide power transistors
US6121633A (en) * 1997-06-12 2000-09-19 Cree Research, Inc. Latch-up free power MOS-bipolar transistor
US5969378A (en) * 1997-06-12 1999-10-19 Cree Research, Inc. Latch-up free power UMOS-bipolar transistor
DE69835216T2 (de) 1997-07-25 2007-05-31 Nichia Corp., Anan Halbleitervorrichtung aus einer nitridverbindung
WO1999009598A1 (de) 1997-08-20 1999-02-25 Siemens Aktiengesellschaft Halbleiterstruktur mit einem alpha-siliziumcarbidbereich sowie verwendung dieser halbleiterstruktur
JPH11251592A (ja) 1998-01-05 1999-09-17 Denso Corp 炭化珪素半導体装置
US6246076B1 (en) 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
US6972436B2 (en) 1998-08-28 2005-12-06 Cree, Inc. High voltage, high temperature capacitor and interconnection structures
JP4186337B2 (ja) 1998-09-30 2008-11-26 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP3770014B2 (ja) 1999-02-09 2006-04-26 日亜化学工業株式会社 窒化物半導体素子
KR100683877B1 (ko) 1999-03-04 2007-02-15 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 레이저소자
JP3551909B2 (ja) 1999-11-18 2004-08-11 株式会社デンソー 炭化珪素半導体装置の製造方法
FR2801723B1 (fr) * 1999-11-25 2003-09-05 Commissariat Energie Atomique Couche de silicium tres sensible a l'oxygene et procede d'obtention de cette couche
US6407014B1 (en) * 1999-12-16 2002-06-18 Philips Electronics North America Corporation Method achieving higher inversion layer mobility in novel silicon carbide semiconductor devices
JP3534056B2 (ja) * 2000-08-31 2004-06-07 日産自動車株式会社 炭化珪素半導体装置の製造方法
US6610366B2 (en) 2000-10-03 2003-08-26 Cree, Inc. Method of N2O annealing an oxide layer on a silicon carbide layer
US6767843B2 (en) 2000-10-03 2004-07-27 Cree, Inc. Method of N2O growth of an oxide layer on a silicon carbide layer
US6956238B2 (en) 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
US7067176B2 (en) 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
EP1358681A4 (de) * 2001-01-03 2008-04-30 Univ Mississippi Siliciumcarbid- und verwandte transistoren mit grosser bandlücke zur halbisolierenden epitaxie für schnelle hochleistungsanwendungen
JP2002222950A (ja) * 2001-01-25 2002-08-09 Denso Corp 炭化珪素半導体装置の製造方法
US6528373B2 (en) 2001-02-12 2003-03-04 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
US6514779B1 (en) † 2001-10-17 2003-02-04 Cree, Inc. Large area silicon carbide devices and manufacturing methods therefor
JP3960837B2 (ja) * 2002-03-22 2007-08-15 三菱電機株式会社 半導体装置およびその製法
US7022378B2 (en) 2002-08-30 2006-04-04 Cree, Inc. Nitrogen passivation of interface states in SiO2/SiC structures
US7221010B2 (en) 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
US6979863B2 (en) 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
US7074643B2 (en) 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
JP4526243B2 (ja) * 2003-06-27 2010-08-18 新日本無線株式会社 シリコンカーバイド半導体装置の製造方法
US7118970B2 (en) 2004-06-22 2006-10-10 Cree, Inc. Methods of fabricating silicon carbide devices with hybrid well regions
JP4772301B2 (ja) * 2004-08-20 2011-09-14 新日本無線株式会社 シリコンカーバイド・インパットダイオードの製造方法
US7314521B2 (en) * 2004-10-04 2008-01-01 Cree, Inc. Low micropipe 100 mm silicon carbide wafer
JP2006216918A (ja) * 2005-02-07 2006-08-17 Kyoto Univ 半導体素子の製造方法
US7414268B2 (en) 2005-05-18 2008-08-19 Cree, Inc. High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities
US7615801B2 (en) 2005-05-18 2009-11-10 Cree, Inc. High voltage silicon carbide devices having bi-directional blocking capabilities
US7528040B2 (en) 2005-05-24 2009-05-05 Cree, Inc. Methods of fabricating silicon carbide devices having smooth channels
US7727904B2 (en) 2005-09-16 2010-06-01 Cree, Inc. Methods of forming SiC MOSFETs with high inversion layer mobility
CN102517631B (zh) * 2006-07-19 2015-04-01 陶氏康宁公司 生产具有改善的载流子寿命的基底的方法
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
WO2008020911A2 (en) 2006-08-17 2008-02-21 Cree, Inc. High power insulated gate bipolar transistors
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
TWI362769B (en) 2008-05-09 2012-04-21 Univ Nat Chiao Tung Light emitting device and fabrication method therefor
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US8288220B2 (en) * 2009-03-27 2012-10-16 Cree, Inc. Methods of forming semiconductor devices including epitaxial layers and related structures
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8629509B2 (en) 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8541787B2 (en) 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
JP2012004275A (ja) * 2010-06-16 2012-01-05 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
EP2589085B1 (de) 2010-07-02 2019-02-20 Hewlett-Packard Development Company, L.P. Dünnschichttransistoren
GB2483702A (en) * 2010-09-17 2012-03-21 Ge Aviat Systems Ltd Method for the manufacture of a Silicon Carbide, Silicon Oxide interface having reduced interfacial carbon gettering
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9673283B2 (en) 2011-05-06 2017-06-06 Cree, Inc. Power module for supporting high current densities
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US9984894B2 (en) 2011-08-03 2018-05-29 Cree, Inc. Forming SiC MOSFETs with high channel mobility by treating the oxide interface with cesium ions
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
JP5745997B2 (ja) * 2011-10-31 2015-07-08 トヨタ自動車株式会社 スイッチング素子とその製造方法
US9209102B2 (en) * 2012-06-29 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Passivation structure and method of making the same
JP6158153B2 (ja) * 2014-09-19 2017-07-05 株式会社東芝 半導体装置及びその製造方法
WO2016143126A1 (ja) * 2015-03-12 2016-09-15 株式会社日立製作所 半導体装置および電力変換装置
US11145735B2 (en) * 2019-10-11 2021-10-12 Raytheon Company Ohmic alloy contact region sealing layer

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3911168A (en) * 1973-06-01 1975-10-07 Fairchild Camera Instr Co Method for forming a continuous layer of silicon dioxide over a substrate
JPS6066866A (ja) * 1983-09-24 1985-04-17 Sharp Corp 炭化珪素ｍｏｓ構造の製造方法
US5272107A (en) * 1983-09-24 1993-12-21 Sharp Kabushiki Kaisha Manufacture of silicon carbide (SiC) metal oxide semiconductor (MOS) device
JP2615390B2 (ja) * 1985-10-07 1997-05-28 工業技術院長 炭化シリコン電界効果トランジスタの製造方法
US4912063A (en) * 1987-10-26 1990-03-27 North Carolina State University Growth of beta-sic thin films and semiconductor devices fabricated thereon
US5087576A (en) * 1987-10-26 1992-02-11 North Carolina State University Implantation and electrical activation of dopants into monocrystalline silicon carbide
US4912064A (en) * 1987-10-26 1990-03-27 North Carolina State University Homoepitaxial growth of alpha-SiC thin films and semiconductor devices fabricated thereon
US4866005A (en) * 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US4865685A (en) * 1987-11-03 1989-09-12 North Carolina State University Dry etching of silicon carbide
JP2670563B2 (ja) * 1988-10-12 1997-10-29 富士通株式会社 半導体装置の製造方法
DE4009837A1 (de) * 1989-03-27 1990-10-11 Sharp Kk Verfahren zur herstellung einer halbleitereinrichtung
JPH0770726B2 (ja) * 1989-06-07 1995-07-31 シャープ株式会社 炭化珪素を用いた電界効果トランジスタ
US5216264A (en) * 1989-06-07 1993-06-01 Sharp Kabushiki Kaisha Silicon carbide MOS type field-effect transistor with at least one of the source and drain regions is formed by the use of a schottky contact

Also Published As

Publication number Publication date
DE69329905D1 (de) 2001-03-08
JPH0766192A (ja) 1995-03-10
ES2155828T3 (es) 2001-06-01
ATE199049T1 (de) 2001-02-15
JP3060434B2 (ja) 2000-07-10
US5459107A (en) 1995-10-17
EP0637069B1 (de) 2001-01-31
EP0637069A1 (de) 1995-02-01

Similar Documents

Publication Publication Date Title
DE69329905T2 (de) Verfahren zur Erzeugung von Silizium-Dioxid-Passivierung hoher Qualität auf Silizium-Carbid
DE69332358T2 (de) Leistung-mosfet aus siliziumkarbid
DE112005001179B4 (de) Verbesserte dielektrische Passivierung für Halbleiterbauelemente und Verfahren
DE112004002307B4 (de) Verfahren zur Herstellung eines Transistors und Transistor mit Silizium- und Kohlenstoffschicht in dem Kanalbereich
EP1697998B1 (de) Feldeffekttransistor mit heteroschichtstruktur sowie zugehöriges herstellungsverfahren
DE19680529B4 (de) Verfahren zur Herstellung von Hochdruck-Silicium-oxynitrid (Oxynitrid)-Gate-Dielektrika für Metalloxid Halbleiter (MOS)-Vorrichtungen mit polykristallinen P+-Silicium (Polysilicium)-Gate-Elektroden
DE69525288T2 (de) Verfahren zur Herstellung von Oxydschichten
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
US5612260A (en) Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
DE102007063781B3 (de) Verfahren zur Herstellung eines Halbleiterwafers
DE69838307T2 (de) Vertikal-Sperrschicht-Feldeffekttransistoren
DE3785521T2 (de) Senkrechter mis-anreicherungs-feldeffekt-transistor aus verbindungen der gruppe 111-v.
DE69835204T2 (de) ENTWURF UND HERSTELLUNG VON ELEKTRONISCHEN ANORDNUNGEN MIT InAlAsSb/AlSb BARRIERE
DE102010062721A1 (de) Halbleiterbauelement mit verbessertem Einschaltwiderstand
WO2004077571A1 (de) Bipolartransistor mit verbessertem basis-emitter-übergang und verfahren zur herstellung
DE2455730B2 (de) Feldeffekt-Transistor
DE102018107966B4 (de) Verfahren zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements
DE69129344T2 (de) Selbstjustierender Silizidbasisbipolartransistor und Widerstand und Herstellungsverfahren
DE68926591T2 (de) Mit dem Fermi-Niveau nichtfixierte Oxid-Verbindungshalbleiterstrukturen und Verfahren zu deren Herstellungen
DE3149101A1 (de) "schottky-uebergangs-feldeffekttransistor"
DE19943390A1 (de) Halbleiterbauelement
EP1522092B1 (de) Halbleiterbauelement mit stressaufnehmender halbleiterschicht sowie zugehöriges herstellungsverfahren
DE3940200C2 (de) Verfahren zum Herstellen eines GaAs-FETs
DE2933455A1 (de) Verfahren zur herstellung einer feldeffektanordnung
DE6802215U (de) Halbleiterbauelement.