DE2933455A1 - Verfahren zur herstellung einer feldeffektanordnung - Google Patents

Verfahren zur herstellung einer feldeffektanordnung

Info

Publication number
DE2933455A1
DE2933455A1 DE19792933455 DE2933455A DE2933455A1 DE 2933455 A1 DE2933455 A1 DE 2933455A1 DE 19792933455 DE19792933455 DE 19792933455 DE 2933455 A DE2933455 A DE 2933455A DE 2933455 A1 DE2933455 A1 DE 2933455A1
Authority
DE
Germany
Prior art keywords
layer
dielectric layer
zones
dielectric
immobile
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19792933455
Other languages
English (en)
Inventor
Christopher Jermey Greenwood
Ian Richard Sanders
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Plessey Handel und Investments AG
Original Assignee
Plessey Handel und Investments AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Plessey Handel und Investments AG filed Critical Plessey Handel und Investments AG
Publication of DE2933455A1 publication Critical patent/DE2933455A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66946—Charge transfer devices
    • H01L29/66954—Charge transfer devices with an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Volatile Memory (AREA)

Description

  • Verfahren zur Herstellung einer Feldeffektanordnung
  • Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Feldeffektanordnung. Der Ausdruck Anordnung soll hier einzelne Feldeffekt-Bauelemente oder integrierte Schaltungen und auch Ladungskopplungs-Bauelemente umfassen.
  • Eine bekannte Form einer Feldeffektanordnung ist die Metall-Oxid-Halbleiter-Anordnung (MOS-Anordnung). Ein wichtiger Parameter in einer MOS-Anordnung ist die Schwellenspannung, die diejenige Gate-Spannung ist, die erforderlich ist, einen leitenden Kanal zwischen benachbarten Diffusionszonen in einem Substrat einzuschalten.
  • In einer integrierten MOS-Schaltung gibt es gewöhnlich aktive Transistoren und inaktive Transistoren (Feldtransistoren); die zuletzt genannten Transistoren sind zwischen Diffusionszonen gebildet, die in der Schaltung nicht miteinander in Beziehung stehen. Wenn die Schwellenspannung der Feldtransistoren zu niedrig ist, kann di zu zu einem unerwiinschten Einschalten der Feldtransistoren führen.
  • Ein bekanntes Verfahren zum Steuern der Schwellenspallnung der aktiven Transistoren und der Feldtransistoren ist das Verfahren der Steuerung der Oberflächenstörstoffkonzentration. Ein Vergrößern der Störstoffkonzentration zum Anheben der Schwellenspannung bringt mehrere Nachteile mit sich.
  • Das Vergrößern der Oberflächenstörstoffkonzentration zum Anheben der Schwellenspannung ergibt eine Absenkung der Diodendurchbruchspannung, die die maximale Betriebsspannung beschränkt.
  • Die Diffusionskapazität an Seitenwänden, die auf die Oberflächenstörstoffkonzentration bezogen ist, ist bei vergrößerter Störstoffkonzentration höher, was zu Schaltungen führt, die langsamer arbeiten.
  • Mit einer Zunahme der Oberflächenstörstoffkonzentration nimmt die Ladungsträgerbeweglichkeit ab, was zu einer niedrigeren Verstärkung führt.
  • Mit Hilfe der Erfindung soll eine Feldeffektanordnung geschaffen werden, bei der die Anwendung der Oberflächenstörstoffkonzentration zur Steuerung der Schwellenspannung vermieden wird.
  • Nach der Erfindung ist ein Verfahren zur Herstellung einer Halbleiter-Feldeffektanordnung dadurch gekennzeichnet, daß eine erste dielektrische Schicht gebildet wird, die zwei in einem Wlbleitersubstrat gebildete Diffusionszonen überbrückt., daß auf der ersten Schicht eine zweite dielektrische Schicht gebildet wird, die eine unbewegliche Ionenart enthält und daß auf der zweiten Schicht eine dritte dielektrische Schicht gebildet wird.
  • Die Ionenart in der zweiten dielektrischen Schicht bewirkt eine Steuerung der "flatband"-Spannung der Anordnung ünd die Steuerung dieser "flatband"-Spannung ergibt eine Steuerung der Schwellenspannung, die durch die Menge der in das Dielektrikum eingeftihrten Ladung bestimmt wird.
  • Unter "flatband"-Spannung ist die Spannung an der Steuerelektrode eines Feldeffektbauelements zu verstehen, die an der Halbleiteroberfläche die Feldstärke Null hervorruft und bei der die Energiebänder im Halbleitermaterial ungekrümmt verlaufen.
  • Die zweite Schicht kaim durch Aufbringen einer Schicht aus einem Material gebildet werden, das die unbewegliche Ionenart enthält, oder sie kann als eine zweite, mit der ersten Schicht zusammenhängende Schicht gebildet werden, indem beispielsweise durch Ionenimplantation die unbewegliche Ionenart als örtlich begrenzte Schicht in einen Oberflächenbereich der ersten Schicht eingebracht wird.
  • Die erste Schicht kann durch thermisches Wachsen gebildet werden, und die dritte Schicht kann durch Abscheiden aus der Dampfphase gebildet werden. Die Anordnung kann eine MOS-Anordnung sein, wobei in diesem Fall jede dielektrische Schicht eine Schicht aus Halbleiteroxid ist.
  • Über wenigstens einem Teil der dritten Schicht kann eine leitende Schicht gebildet sein. Die leitende Schicht kann aus Metall bestehen, doch kann auch ein geeignetes leitendes Nichtmetall, beispielsweise Polysilizium, benutzt worden.
  • Die Diffusionszonen können p-leitende Zonen in eine n-leitenden Substrat sein, und die Ionen können Caesiumionen sein.
  • Die Ionen können in die zweite dielektrische Schicit.
  • zwischen miteinander in Beziehung stehende Diffus onszonen eines aktiven Transistors oder eines inaktiven Feldtronsistors, der einen Teil einer integrierten Schaltung bildet, eingebracht werden. Die integrierte Schaltung. kann vollsthndig aus Fe ldeffekt-Bnuelementen bestehen; sie kann auch bipolare Bauelemente enthalten, wobei die Diffusi onszonen Zonen benachbarter bipolarer Bauelemente sind.
  • Die Ionen können in eine dielektrische Feldzone eines Ladungskopplungsbauelements eingebracht werden, damit die Erzeugung einer unerwiinschten Ladung herabgesetzt wird.
  • Die Erfindung wird nun an Hand der Zeichnung beispielshalber erläutert. Es zeigen: Fig. 1 eine schematische Darstellung einer mittels des erfindungsgemäßen Verfahrens hergestellten Anordnung und Fig.2 eine genauere Darstellung der einzelnen Schritte des erfindungsgemäßen Verfahrens zur Herstellung einer Feldeffektanordnung.
  • In Fig. 1 ist eine Feldeffektanordnung in Form eines MOS-Bauelements mit einem n-leitenden Siliziumsubstrat 1 dargestellt, in das zwei p-leitende Zonen 2 und 3 diffundiert sind. Auf der (lberfltiche des Substrats 1 sind zwei die Zonen 2 und 5 überbrückende Siliziumoxidschichten 4 und 4a gebildet, über denen eine aus Metall bestehende Gate-Elektrode 5 angebracht ist. Die Schicht 4 ist eine thermisch gewachsene Schicht, während die Schicht 4a eine chemisch aus der Dampfphase abgeschiedene Schicht un Siliziumoxid (..ilox) ist. Die Diffusionszonen 2 und 3 und die Gate-Elektrode 5 sind mit Anschlußklemmen 6, 7 und 8 verbunden, mit deren hilfe die elektrischen Anschlußverbindungen hergestellt werden können.
  • Zwischen den Oxidschichten 4 und 4a befinden sich definiert eingebrachte Caesiumionen 9, die eine Schicht einer unbeweglichen Ladung bilden, die sich im Abstand x unterhalber der Oberfläche der Oxidschicht 4a befindet.
  • Die Ladung 9 bewirkt eine Vergrößerung der "flatband"-Spannung, was eine Zunahme der Schwellenspannung zur Folge hat. Da die gewählte Ionenart unter allen Betriebsbedinungen unbeweglich ist, ist die Schwellenspannung stahil und durch die Ladungsmenge gesteuert.
  • Die Schwellenspannung VT des von der Anordnung von Fig.1 gebildeten Transistors ergibt sich aus In dieser Gleichung sind: die Metall-Halbleiter-Austrittsarbeitsdifferenz; das Fermi-Niveau ; die die Grenzschichtladung zwischen der Oxidschicht und dem Silizium; Cox die Oxidkapazität; K5 die Dielektrizitätskonstante von Sllizillm; E0 die absolute Dielektrizitätskonstante; q die Elektronnladung; ND der Dotierungsgrad des Silli ums; Q die in die Oxidschicht eingebrachte Ladung pro Flächeneinheit; x der Abstand zwischen der Metall/Oxid-Grenzfläche und der Ladungsschicht.
  • Der in Klammern befindliche Ausdruck ist die "flatband"-Spannung; dabei ist zu erkennen, daß dieser Ausdruck von der in das Oxid eingebrachten Ladung abhängt und daß eine Zunahme dieser Ladung zu einer Vergrößerung der Schwellenspannung führt.
  • Die unter Bezugnahme auf Fig.1 beschriebene Möglichkeit zur Steuerung der Schwellenspannung hat mehrere Anwendungsmöglichkeiten. Die Ladung kann in das Feldoxid einer integrierten Schaltung zur Vergrößerung der Schwellenspannung eines zwischen nicht miteinander in Beziehung stehenden Diffusionszonen gebildeten inaktiven Feldtransistors benutzt werden.
  • Dadurch kann die integrierte Schaltung bei höheren Spannungen betrieben werden, als es bei herkömmlichen Schwellenspannungsverfahren möglich wäre.
  • Die Ladung kann in die Oxidzone eines aktiven Transistors eingebracht werden; da die Schwellenspannung des Bauelements durch steuern ue rn der "flatband"-Spannung gesteuert wird, werden andere Parameter des Bauelements nicht beeinträchtigt.
  • Bei der Verwendung in der Oxidzone eines aktiven Transistors kann die Ladung dazu benutzt werden, den Transistor von einem Bauelement des Anreicherungstyps in ein Bauelement des Verarmungstyps umzuwandeln, der sich vom Transistor des Anreicherungstyps nur durch eine Schwellenspannungsverschiebung unterscheidet. Das sich ergebende Bauelement ist daher ein echter Transistor des Verarmungstyps, der ein- und ausgeschaltet werden kann und nicht unter dem allgemeinen Mangel von Transistoren des Verarmungstyps leidet, die durch Oberflächendotierungsverfahren gebildet sind und häufig nicht ausgeschaltet werden können.
  • Die Erfindung kann bei Ladungskopplungsbauelementen angewendet werden, bei denen die in die dielektrische Feldzone eingebrachte Ladung die Erzeugung sogenannter Leckladungen herabsetzt. Bei bekannten Landungskopplungsbauelementen führt die Anwendung einer Oberflächendotierung zu einer Verarnungszone, die auch bei fehlender Vorspannung unterhalb der Feldzone vorhanden ist. Die in der Verarmungszone erzeugte Ladung wird dann in die aktiven Zonen des Bauelements durch die Gate-Elektrode eingekoppelt.
  • Das Einbringen der unbeweglichen Ladung in das Feldoxid verändert die "flatband"-Spannung und führt zu einer Oberflächenansammlung unter allen Betriebsbedingungen, so daß eine Quelle der Ausströmung in die aktiven Zonen eliminiert wird.
  • Die Erfindung kann auch bei bipolaren Schaltungen angewendet werden. Bei solchen Schaltungen kommt es oft vor, daß sich zwischen Diffusionszonen benachbarter bipolarer Transistoren eine dielektrische Schicht erstreckt, die eine Feldeffektanordnung bildet, die unerwünschterweise auf Grund eines an einem darüberliegenden Leiter angelegten Potentials oder durch eine sich auf der dielektrischen Schicht ausbreitende Ladung eingeschaltet wird. Dies kann gemäß der Erfindung dadurch gesteuert werden, daß eine Schicht gebildet wird, die eine unbewegliche ionenart in der dielektrischen Schicht enthält und sich zwischen benachbarten Transistoren erstreckt.
  • Ein weiterer Vorteil, der sich aus der Einführung einer unbeweglischen Ladung in die dielektrische Schicht eines Bauelements ergibt, besteht darin, daß ein Loslösen des sonst unbeweglichen Natriums verhindert wird, bis die "flatband"-Spannung überschritten wird; die Anwendung der Erfindung führt dabei natürlich zu einer Vergrößerung der "flatband"-Spannung.
  • Ilach Fig.2a bis 2c ist ein Substrat 10 aus N-Silizium vorgesehen, in das P+-Zonen 11, 12 und 1 diffundiert sind, die einen Teil einer größeren integrierten Schaltung bilden. Die Zonen 11 und 12 bilden Source- und Urain-Diffusionszonen eines aktiven MOS-Transistors, während die Diffusionszone 13 eine nicht damit in Beziehung stehende Diffusionszone ist.
  • Auf dem Substrat wird eine Schicht 11 aus Siliziumoxid durch thermisches Aufwachsen über den Zonen 11, 72 und 15 erzeugt, und eine Schicht definierter positiver Ladungen 15 und 1(4 wird durch implantieren von (aesiumionen in die Oberfläche der Oxidschicht 14 eingebracht.
  • Diese Verfahrensstufe ist in Fig.2a dargestellt.
  • Die schicht 14 wird dann durch Aufbringen von Siliziumoxid verdickt, so daß die Caesiumionen in einem gewiinschten Abstand unterhalb der Oberflache vergraben werden.
  • Durch photol itliographische 5 Maskieren und Ätzen wird in dem verdickten Oxid ein Fenster 16 geöffnet, das sich zwischen den Diffusionszonen 11 und 12 erstreckt; dies ist in Fig.2b dargestellt.
  • In dem Fenster 16 wird eine Schicht 17 aus Siliziumoxid gebildet , damit das Gate-Dielektrikum eines aktiven MOS-Transistors entsteht; schließlich wird mit Hilfe eines weiteren photolithographischen Maskierungsprozesses eine aus Metall bestehende Gate-Illektrode 18 filr den aktiven Transistor zusammen mit einem Feldmetallisierungsmuster 19 gebildet. Die in die Feldoxidzonen über den inaktiven Feldtransistoren zwischen den nicht miteinander in Beziehung stehenden Diffusionszonen 12 und 13 eingebrachten Caesiumionen führen in diesem Transistor und in anderen Feldtransistoren dazu, daß diese Transistoren vergrößerte Schwellenspannungen haben und weniger empfindlich für ein unerwünschtes Einschalten sind. Das beschriebene Verfahren führt zur Selbstausrichtung der Feldtransistoren bezüglich der aktiven Transistoren.
  • Die Erfindung ist zwar unter Bezugnahme auf P-Kanal-Bauelemente bescElrieben worden, doch kann sie auch bei N-Kanal-Bauelementen angewendet werden. In diesem Fall müssen unbewegliche Ionen mit negativer Ladung verwendet werden. Die dielektrischen Schichten müssen auch nicht aus Siliziumoxid bestehen, sondern es können auch andere geeignete Dielektrika benutzt werden. Beispielsweise können MNOS -Transistoren gebildet werden, in denen als dielektrische Schicht Siliziunitrid benutzt wird.
  • Bei dem beschriebenen Verfahren wird Caesium als Quelle geeigneter unbeweglicher positiver Ionen benutzt, doch können auch andere unbewegliche positive Ionen in P-Kanal-Anordnungen verwendet werden. Insbesondere können andere Elemente der gleichen Gruppe des Periodensystems wie Caesium in zufriedenstellender Weise angewendet werden.
  • Vorzugsweise wird zwar zum Einbringen der Ionen die Ionenimplantation angewendet, doch können auch andere passende Verfahren benutzt werden. Bei dem beschriebenen Verfahren wird über der dritten Schicht eine Metallschicht angebracht, doch kann diese Schicht weggelassen oder durch ein leitendes Nichtmetall, beispielsweise Polysilizium, ersetzt werden.
  • Leerseite

Claims (17)

  1. P a t e n t a n 5 p r ü c h e '1.)Verfahren zur Herstellung einer Halbleiter-Feldeffektanordnung, dadurch gekennzeichnet, daß eine erste dielektrische Schicht gebildet wird, die zwei in einem Halbleitersubstrat gebildete Diffusionszonen überbrückt, daß auf der ersten Schicht eine zweite dielektrische Schicht gebildet wird, die eine unbewegliche ionenart enthält und daß auf der zweiten Schicht eine dritte dielektrische Schicht gebildet wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Schicht dadurch gebildet wird, daß auf die erste Schicht eine Schicht aus einem Material aufgebracht wird, die die unbewegliche Ionenart enthält.
  3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Schicht als eine sich an die erste Schicht anschließende Schicht gebildet wird, indem die unbewegliche Ionenart als eine örtlich begrenzte Schicht in einem Oberflächenabschnitt der ersten Schicht eingebracht wird.
  4. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Ionenart durch Ionenimplantation eingebracht wird.
  5. 5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Anordnung eineMOS-Anordnung ist, in der Jede dielektrische Schicht eine Schlchtzaus iialbT leiteroxid ist.
  6. 6. Verfahren nach einem der vorhergehenden AnsprUche, dadurch gekennzeichnet, daß die erste Schicht durch thermisches Wachsen gebildet wird und daß die dritte Schicht aus der Dampfphase aufgebracht wird.
  7. 7. Verfahren nach den Ansprüchen 5 und 6, dadurch gekennzeichnet,daß die aus der Dampfphase aufgebrachte Schicht aus Siliziumoxid besteht.
  8. 8. Verfahren nach einem der vorhergehenden AnsprUche, I dadurch gekennzeichnet, daß über wenigstens einem Teil der dritten Schicht eine leitende Schicht angebracht wird.
  9. 9. Verfahren nach Anspruch 8,dadurch gekennzeichnet, daß die leitende Schicht aus Metall besteht.
  10. 10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die leitende Schicht aus Polysilizium besteht.
  11. II. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Diffusionszonen p-leitende Zonen sind, die in einem n-leitenden Substrat gebildet sind.
  12. 12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die Ionenart aus Caesiumionen besteht.
  13. 13. Verfahren nach einem der vorhergehenden Ansprtiche, dadurch gekennzeicllnet, daß die Ionen in eine dielektrische Schicht eingebracht werden, die sich zwischen zugeordneten niffusonszonen ins aktiven Transistors erstreckt.
  14. 14. Verfahren nach einem der AnsprUche 1 bis 12, dadurch gekennzeichnet, daß die Ionen in eine dielektrische Schicht eingebracht werden, die sich zwischen Diffusionszonen eines inaktiven Feldtransistors erstreckt, der einen Teil einer integrierten Schaltung bildet.
  15. 15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß die integrierte Schaltung aus Feldeffekt-Bauelementen besteht.
  16. 16. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß die integrierte Schaltung bipolare Bauelemente enthält und daß die Diffusionszonen Zonen benachbarter bipolarer Bauelemente sind.
  17. 17. Verfahren nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß die Ionen in eine dielektrische Feldzone eines Ladungskopplungsbauelements eingebracht werden, damit die Erzeugung unerwünschter Ladungen reduziert wird.
DE19792933455 1978-08-17 1979-08-17 Verfahren zur herstellung einer feldeffektanordnung Withdrawn DE2933455A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB7833642 1978-08-17

Publications (1)

Publication Number Publication Date
DE2933455A1 true DE2933455A1 (de) 1980-03-06

Family

ID=10499110

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792933455 Withdrawn DE2933455A1 (de) 1978-08-17 1979-08-17 Verfahren zur herstellung einer feldeffektanordnung

Country Status (2)

Country Link
JP (1) JPS5530888A (de)
DE (1) DE2933455A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3146339A1 (de) * 1981-11-23 1983-06-01 Black & Decker, Inc., 19711 Newark, Del. Verfahren und vorrichtung zum einstellen der drehzahl eines elektrowerkzeugs mit universalmotor
EP0213972A1 (de) * 1985-08-30 1987-03-11 SILICONIX Incorporated Verfahren zum Ändern der Schwellspannung eines DMOS Transistors
EP0274190A2 (de) * 1986-11-06 1988-07-13 SILICONIX Incorporated P-N Übergang mit erhöhter Durchbruchspannung
US9722041B2 (en) 2012-09-19 2017-08-01 Vishay-Siliconix Breakdown voltage blocking device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU638812B2 (en) * 1990-04-16 1993-07-08 Digital Equipment Corporation A method of operating a semiconductor device
JPH057116A (ja) * 1991-05-02 1993-01-14 Alpine Electron Inc イコライザ装置
JP4772183B2 (ja) * 2000-11-30 2011-09-14 ルネサスエレクトロニクス株式会社 半導体装置
US9984894B2 (en) * 2011-08-03 2018-05-29 Cree, Inc. Forming SiC MOSFETs with high channel mobility by treating the oxide interface with cesium ions

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3146339A1 (de) * 1981-11-23 1983-06-01 Black & Decker, Inc., 19711 Newark, Del. Verfahren und vorrichtung zum einstellen der drehzahl eines elektrowerkzeugs mit universalmotor
EP0213972A1 (de) * 1985-08-30 1987-03-11 SILICONIX Incorporated Verfahren zum Ändern der Schwellspannung eines DMOS Transistors
EP0274190A2 (de) * 1986-11-06 1988-07-13 SILICONIX Incorporated P-N Übergang mit erhöhter Durchbruchspannung
EP0274190A3 (de) * 1986-11-06 1988-07-27 SILICONIX Incorporated P-N Übergang mit erhöhter Durchbruchspannung
US4827324A (en) * 1986-11-06 1989-05-02 Siliconix Incorporated Implantation of ions into an insulating layer to increase planar pn junction breakdown voltage
US9722041B2 (en) 2012-09-19 2017-08-01 Vishay-Siliconix Breakdown voltage blocking device

Also Published As

Publication number Publication date
JPS5530888A (en) 1980-03-04

Similar Documents

Publication Publication Date Title
DE69015666T2 (de) MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich.
DE69119820T2 (de) Halbleiteranordnung mit verringten zeitabhängigen dielektrischen Fehlern
DE69018744T2 (de) MOSFET aus Silizium mit einer durch eine Germanium-Dotierung verlängerten Lebensdauer.
DE69021177T2 (de) Halbleiteranordnung mit isolierter Gateelektrode.
EP0482232B1 (de) Verfahren zur Herstellung einer dotierten Polyzidschicht auf einem Halbleitersubstrat
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE3110477A1 (de) Verfahren zur herstellung von cmos-bauelementen
DE19531629C1 (de) Verfahren zur Herstellung einer EEPROM-Halbleiterstruktur
EP0029554A1 (de) Verfahren zum Herstellen von MNOS-Speichertransistoren mit sehr kurzer Kanallänge in Silizium-Gate-Technologie
DE2253702B2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE3878037T2 (de) Vertikaler mosfet mit einer spannungsregler-diode, die sich nicht tief unter der oberflaeche befindet.
DE69020160T2 (de) Misfet-anordnung mit abmessungen im submikrometerbereich und beseitigung der heissen ladungsträger.
DE2404184A1 (de) Mis-halbleitervorrichtung und verfahren zu deren herstellung
DE19611959A1 (de) Komplementär-MOS-Feldeffekttransistor und Herstellungsverfahren für denselben
DE10036891A1 (de) Verfahren zum Herstellen einer Schottky-Diode und einer verwandten Struktur
DE3324332A1 (de) Verfahren zur herstellung von cmos-transistoren auf einem siliziumsubstrat
DE2160462A1 (de) Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung.
DE3884896T2 (de) Verbindungshalbleiter-MESFET.
EP0764982A1 (de) Verfahren zur Herstellung einer integrierten CMOS-Schaltung
DE102008039881A1 (de) Graben-Transistor und Verfahren zur Herstellung desselben
DE19612950C1 (de) Schaltungsstruktur mit mindestens einem MOS-Transistor und Verfahren zu deren Herstellung
DE2933455A1 (de) Verfahren zur herstellung einer feldeffektanordnung
DE2218680C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2814695A1 (de) Verfahren zum herstellen einer integrierten schaltung
DE3932445C2 (de) Komplementäre Halbleitereinrichtung mit einem verbesserten Isolationsbereich

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee