DE69224951T2 - Halbleiter-Speichereinrichtung mit Möglichkeit zum Wechsel der Output-Organisation unter hoher Geschwindigkeit - Google Patents
Halbleiter-Speichereinrichtung mit Möglichkeit zum Wechsel der Output-Organisation unter hoher GeschwindigkeitInfo
- Publication number
- DE69224951T2 DE69224951T2 DE69224951T DE69224951T DE69224951T2 DE 69224951 T2 DE69224951 T2 DE 69224951T2 DE 69224951 T DE69224951 T DE 69224951T DE 69224951 T DE69224951 T DE 69224951T DE 69224951 T2 DE69224951 T2 DE 69224951T2
- Authority
- DE
- Germany
- Prior art keywords
- output
- sense amplifiers
- organization
- memory cell
- cell array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3241043A JP2743653B2 (ja) | 1991-09-20 | 1991-09-20 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69224951D1 DE69224951D1 (de) | 1998-05-07 |
DE69224951T2 true DE69224951T2 (de) | 1998-07-30 |
Family
ID=17068465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69224951T Expired - Fee Related DE69224951T2 (de) | 1991-09-20 | 1992-09-17 | Halbleiter-Speichereinrichtung mit Möglichkeit zum Wechsel der Output-Organisation unter hoher Geschwindigkeit |
Country Status (5)
Country | Link |
---|---|
US (1) | US5280456A (enrdf_load_stackoverflow) |
EP (1) | EP0533578B1 (enrdf_load_stackoverflow) |
JP (1) | JP2743653B2 (enrdf_load_stackoverflow) |
KR (1) | KR960001787B1 (enrdf_load_stackoverflow) |
DE (1) | DE69224951T2 (enrdf_load_stackoverflow) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0973778A (ja) * | 1995-09-01 | 1997-03-18 | Texas Instr Japan Ltd | アドレスアクセスパスのコントロール回路 |
US5715197A (en) | 1996-07-29 | 1998-02-03 | Xilinx, Inc. | Multiport RAM with programmable data port configuration |
KR100388225B1 (ko) * | 1996-11-12 | 2003-10-04 | 주식회사 하이닉스반도체 | 센서앰프 출력 조정회로 |
US6049501A (en) * | 1998-12-14 | 2000-04-11 | Motorola, Inc. | Memory data bus architecture and method of configuring multi-wide word memories |
JP4112729B2 (ja) | 1999-02-16 | 2008-07-02 | 株式会社ルネサステクノロジ | 半導体装置 |
KR100490657B1 (ko) * | 2000-12-30 | 2005-05-24 | 주식회사 하이닉스반도체 | 메모리 출력능력의 가변제어 장치 및 방법 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55150179A (en) * | 1979-05-04 | 1980-11-21 | Fujitsu Ltd | Semiconductor memory unit |
JPS61992A (ja) * | 1984-06-14 | 1986-01-06 | Matsushita Electric Ind Co Ltd | 半導体メモリ |
JPS629586A (ja) * | 1985-07-08 | 1987-01-17 | Oki Electric Ind Co Ltd | 半導体ランダムアクセスメモリ装置 |
JPH0697560B2 (ja) * | 1987-11-19 | 1994-11-30 | 三菱電機株式会社 | 半導体記憶装置 |
JPH02168496A (ja) * | 1988-09-14 | 1990-06-28 | Kawasaki Steel Corp | 半導体メモリ回路 |
DE69019551T2 (de) * | 1989-02-18 | 1995-09-21 | Sony Corp | Speicheranordnungen. |
EP0385389B1 (en) * | 1989-02-27 | 1995-06-28 | Nec Corporation | Semiconductor integrated circuit memory enabling memory write masking |
JPH02282990A (ja) * | 1989-04-25 | 1990-11-20 | Fujitsu Ltd | 半導体記憶装置 |
JP2603145B2 (ja) * | 1990-03-09 | 1997-04-23 | 三菱電機株式会社 | 半導体集積回路装置 |
-
1991
- 1991-09-20 JP JP3241043A patent/JP2743653B2/ja not_active Expired - Fee Related
-
1992
- 1992-09-15 US US07/944,953 patent/US5280456A/en not_active Expired - Lifetime
- 1992-09-17 EP EP92402564A patent/EP0533578B1/en not_active Expired - Lifetime
- 1992-09-17 DE DE69224951T patent/DE69224951T2/de not_active Expired - Fee Related
- 1992-09-21 KR KR92017206A patent/KR960001787B1/ko not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0533578A3 (enrdf_load_stackoverflow) | 1995-04-12 |
EP0533578A2 (en) | 1993-03-24 |
JP2743653B2 (ja) | 1998-04-22 |
JPH0581865A (ja) | 1993-04-02 |
KR960001787B1 (en) | 1996-02-05 |
DE69224951D1 (de) | 1998-05-07 |
US5280456A (en) | 1994-01-18 |
KR930006726A (ko) | 1993-04-21 |
EP0533578B1 (en) | 1998-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3889097T2 (de) | Halbleiterspeicheranordnung. | |
DE3588042T2 (de) | Dynamischer Halbleiterspeicher mit einer statischen Datenspeicherzelle. | |
DE19530100C2 (de) | Integrierte Dram-Schaltung mit Reihenkopierschaltung und Verfahren | |
DE68923571T2 (de) | Dynamischer RAM-Speicher mit Redundanz und verbesserter Prüfbarkeit. | |
DE69224565T2 (de) | Integrierte Speicherschaltung mit schneller Nullsetzung | |
DE69020384T2 (de) | Integrierte Halbleiterspeicherschaltung mit Möglichkeit zum Maskieren des Schreibens im Speicher. | |
DE3883865T2 (de) | Halbleiterspeicheranordnung mit einem Register. | |
DE3906497A1 (de) | Selbstkonfigurierendes speichersystem | |
DE69028382T2 (de) | Serielle multiplexierte Registerarchitektur für VRAM | |
DE3586840T2 (de) | Speichersystem mit integriertem schaltkreis. | |
DE2803989A1 (de) | Wahlfreie zugriffsspeichervorrichtung fuer digitale daten | |
DE69030914T2 (de) | Halbleiterspeicheranordnung | |
DE69422481T2 (de) | Multibit-Halbleiterspeicheranordnung | |
DE102006062399A1 (de) | Halbleiterspeicherbauelement mit mehreren Speicherbereichen, Zugriffsverfahren und Testverfahren | |
DE69619794T2 (de) | Speicherzelle zum lesen und schreiben einer registerbank | |
DE2059917B2 (de) | Hybridadressierter datenspeicher | |
DE4218686A1 (de) | Statischer direktzugriffsspeicher | |
DE68909626T2 (de) | Dekodierschaltung. | |
DE3587374T2 (de) | Halbleiterspeichergeraet mit einer bit-fehlererkennungsfunktion. | |
EP0933708B1 (de) | Integrierter Speicher mit Fehlerkorrekturdaten in einer Betriebsart | |
DE19829813A1 (de) | Integrierte Logikhalbleiterschaltungsvorrichtung mit einem eingebetteten dynamischen Direktzugriffsspeicher | |
DE69228522T2 (de) | Lese-Schreibspeicher mit Prüfmodusdatenvergleich | |
DE69224951T2 (de) | Halbleiter-Speichereinrichtung mit Möglichkeit zum Wechsel der Output-Organisation unter hoher Geschwindigkeit | |
DE69322436T2 (de) | Halbleiterspeicheranordnung | |
DE4312086A1 (de) | Halbleiterspeichereinrichtung und Betriebsverfahren dafür |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |