DE69213296T2 - SMD-Widerstand - Google Patents

SMD-Widerstand

Info

Publication number
DE69213296T2
DE69213296T2 DE69213296T DE69213296T DE69213296T2 DE 69213296 T2 DE69213296 T2 DE 69213296T2 DE 69213296 T DE69213296 T DE 69213296T DE 69213296 T DE69213296 T DE 69213296T DE 69213296 T2 DE69213296 T2 DE 69213296T2
Authority
DE
Germany
Prior art keywords
carrier
smd
sio2
contact layers
fracture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69213296T
Other languages
English (en)
Other versions
DE69213296D1 (de
Inventor
Bralt Renze Schat
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Application granted granted Critical
Publication of DE69213296D1 publication Critical patent/DE69213296D1/de
Publication of DE69213296T2 publication Critical patent/DE69213296T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/144Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being welded or soldered
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Adjustable Resistors (AREA)

Description

  • Die Erfindung bezieht sich auf einen SMD-Widerstand mit einem durch zwei Hauptflächen, zwei Seitenflächen und zwei Endflächen begrenzten keramischen Träger, mit zwei auf zwei an die Endflächen grenzenden Enden einer Hauptfläche vorgesehenen Kontaktschichten, einer auf dieser Hauptfläche vorgesehenen und die beiden Kontaktschichten kontaktierenden Widerstandsschicht, sowie zwei die Endflächen des Trägers bedeckenden und die Kontaktschichten kontaktierenden Endkontakten. Die Erfindung bezieht sich ebenfalls auf ein Verfahren zum Herstellen von SMD-Widerständen.
  • Die Abkürzung SMD bedeutet: "surface mountable device" (Bauteil für Oberflächenmontage). Im Gegensatz zu herkömmlichen Widerständen, haben SMD- Widerstände (auch als Chip-Widerstände bezeichnet) keine Anschlußdrähte. SMD- Widerstände lassen sich mit Hilfe ihrer Endkontakte auf relativ einfache Art und Weise mit einer sog. Printplatte verlöten. Durch das Fehlen von Anschlußdrähten und durch ihre geringen Abmessungen läßt sich eine hohe Packungsdichte von SMD-Widerständen auf der Printplatte erzielen.
  • SMD-Widerstände, die den obengenannten Anforderungen entsprechen, sind an sich bekannt, wie beispielsweise aus DE-PS 31.04419. Der dort beschriebene SMD-Widerstand weist einen keramischen Träger aus Alaunerde. Ein derartiger Träger besteht aus einer Hauptphase aus gesinterten Al&sub2;O&sub3;-Körnern, die zum großen Teil mit einer glasartigen zweiten Phase umgeben sind, welche die Körner zusammenhält. Auf diesem Träger sind in einem Siebdruckverfahren Kontaktschichten aus Silber oder Silber/Palladium und eine Widerstandsschicht angebracht. Es ist auch möglich, diese Schichten in einem anderen Metallisierungsverfahren, wie in einem Zerstäubungs- oder Aufdampfverfahren anzubringen. Die Endkontakte des bekannten SMD-Widerstandes umfassen eine Silber- oder Silber/Palladiumschicht, die in einem Tauchverfahren angebracht sind. Diese Schicht ist in einem galvanischen Prozeß mit einer Lötschicht versehen. Die Endkontakte lassen sich jedoch auch in einem stromlosen Verfahren auf den Endflächen des Trägers anbringen. Dabei werden wässrige Lösungen von Ni- und Ag-Salzen in Kombination mit Reduziermitteln verwendet um eine dünne Ni-Schicht auf den Endflächen anzubringen.
  • Die bekannten SMD-Widerstände weisen Nachteile auf. So hat es sich herausgestellt, daß insbesondere die Haftkraft der Endkontakte an den Endflächen des keramischen Trägers nicht ausreicht. Dieser Nachteil tritt insbesondere dann auf, wenn die SMD-Widerstände auf einer Leiterplatte montiert sind. Wird eine derartige Leiter platte mechanischen Beanspruchungen ausgesetzt, wie Biege- und/oder Schwingbeanspruchung, kann zwischen den Endkontakten und den Endflächen des Trägers Bruch auftreten. Dadurch können in dem Leitermuster der Leiterplatte elektrische Unterbrechungen entstehen.
  • Die Erfindung hat u.a. zur Aufgabe, die genannten Nachteile auszuschalten oder zu verringern. Insbesondere hat die Erfindung zur Aufgabe, einen SMD- Widerstand zu schaffen, in dem die haftkraft der Endflächen an dem Träger stark verbessert ist. Nach einer weiteren Aufgabe soll die Erfindung ein Verfahren schaffen zum Herstellen von SMD-Widerständen, bei denen die haftkraft der Endkontakte an dem Träger stark verbessert ist.
  • Diese und andere Aufgaben werden erfüllt mit einem SMD-Widerstand der eingangs erwähnten Art, der nach der Erfindung das Kennzeichen aufweist, daß die Endflächen intergranulare Bruchflächen sind und daß der keramische Träger ein Alaunerdeträger ist mit SiO&sub2; und MO, wobei M für Ca, Sr und/oder Ba steht, und daß das SiO&sub2;/MO-Molarverhältnis zwischen 1 und 6 liegt. Unter intergranularen Bruchflächen werden diejenigen Bruchflächen verstanden, die sich hauptsächlich an den Korngrenzen entlang erstrecken. Bei intragranularen Bruchflächen erstrecken sich die Bruchflächen fast ausschließlich quer durch die Körner des gesinterten keramischen Materials. Die genannten Bruchflächen werden bei der Herstellung von SMD-Widerständen gebildet, wenn eine größere keramische Trägerplatte zu Streifen zerbrochen wird. Dies wird bei der Beschreibung der Ausführungsbeispiele näher erläutert.
  • Der Erfindung liegt u.a. die Erkenntnis zugrunde, daß die Haftkraft der Endkontakte an den Trägern von SMD-Widerständen sich stark verbessern wird, wenn diese Träger intergranulare Bruchflächen aufweisen. Derartige Träger haben eine relativ rauhe Bruchfläche. Dies wird dadurch verursacht, daß die Bruchflächen sich nicht nahezu ausschließlich durch die gesinterten Körner erstrecken, sondern zu einem wesentlichen Teil an den Korngrenzen enfiang. Die Verankerung der Endkontakte in einer derartigen rauhen Oberfläche ist besser als in einer relativ glatten Oberfläche. Im Vergleich zu intragranularen Bruchflächen weisen intergranulare Bruchflächen eine wesentlich größere Anzahl offener Poren auf, in denen die Endkontakte sich gleichsam verankern können. Es wurde festgestellt, daß die bekannten SMD-Widerstände Träger enthalten, deren Endflächen nahezu ausschließlich intraganulare Bruchflächen aufweisen. Diese Bruchflächen sind weniger rauh, weil die Brüche sich nahezu ausschließlich durch die Körner hindurch erstrecken.
  • Alaunerdeträger bestehen meistens hauptsächlich, d.h. zu mehr als 90 Gew.% aus Al&sub2;O&sub3;. Alaunerdeträger mit einem Al&sub2;O&sub3;-Gehalt von etwa 96 Gew.% sind durchaus üblich. Derartige Träger enthalten außer Al&sub2;O&sub3; als Sinterzusatz MgO, SiO&sub2; und MO (M steht für Ca, Sr und/oder Ba). M ist vorzugsweise Ca. In den gesinterten Trägern befinden sich diese Sinterzusätze hauptsächlich in der zweiten Phase, die sich zwischen den gesinterten Al&sub2;O&sub3;-Körnern befindet. Diese zweite Phase kann weiterhin noch wesentliche Mengen Al&sub2;O&sub3; enthalten.
  • Aus Versuchen, die zu der Erfindung geführt haben, hat es sich herausgestellt, daß das Molarverhältnis von SiO&sub2; und MO in der zweiten Phase für das Bruchverhalten des keramischen Trägers von großer Bedeutung ist. Ist das molare SiO&sub2;/MO-Verhältnis kleiner als 1 oder größer als 6, so werden fast ausschließlich intraganulare Bruchflächen wahrgenommen. Das bedeutet, daß minimal 13% der Al&sub2;O&sub3;- Körner, die an die Bruchfiäche grenzen, im Bruchprozeß zerbrochen worden sind. Das molare SiO&sub2;/Mo-Verhältnis liegt vorzugsweise zwischen 1,5 und 4, weil bei diesem Verhältnis hauptsächlich intergranulare Bruchflächen auftreten. Minimal 50% der Körner, die an die Bruchfiäche grenzen, sind in diesem Fall unverletzt. Bei einem molaren SiO&sub2;/MO-Verhältnis von etwa 2 erstrecken sich die Bruchfiächen ausschließlich an den Korngrenzen entlang. Die Anzahl intragranular gebrochener Körner ist in diesem Fall kleiner als 20%.
  • Eine vollständige Erläuterung für den überraschenden Verlauf der Bruchflächen in den Trägern der SMD-Widerstande ist (noch) nicht vorhanden. Es ist möglich, daß das spezifische SiO&sub2;/MO-Verhältnis zu der Bildung von Anorthite (CaO.Al&sub2;O&sub3;.2SiO&sub2;) in der zweiten Phase führt. Der thermische Ausdehnungskoeffizient dieses Materials weicht von dem von Alaunerde stark ab. Diese verschiedene Ausdehnungskoeffizienten könnten zu Haarrissen an der Grenzfläche zwischen der zweiten Phase und den gesinterten Alaunerdekörnern führen. Das Vorhandensein derartiger Haarrisse könnte die Ursache davon sein, daß beim Brechen von Alaunerdeträgern die Bruchflächen sich an den Korngrenzen entlang erstrecken.
  • Eine andere vorteilhafte Ausführungsform des erfindungsgemaßen SMD- Widerstandes weist das Kennzeichen auf, daß der Gehalt an zweiter Phase des Trägers 6-10 Mol % beträgt. Wenn der Gehalt an zweiter Phase des Trägers zwischen 6 und 10 Mol% liegt, werden intergranulare Bruchflächen hoher Qualität erhalten.
  • Die Erfindung bezieht sich ebenfalls auf ein Verfahren zum Herstellen eines SMD-Widerstandes, wobei auf einer keramischen Trägerplatte, die mit einer ersten Anzahl paralleler Bruchrillen und einer nahezu senkrecht darauf stehenden zweiten Anzahl paralleler Bruchrillen versehen ist, Kontaktschichten und Widerstandsschichten angebracht werden, wonach die Trägerplatte an der ersten Anzahl Bruchrillen entlang zu Streifen zerbrochen wird, die an den bei dem Bruchprozeß gebildeten Bruchflächen mit Endkontakten versehen werden, wonach die Streifen an einer zweiten Anzahl Bruchrillen entlang zu einzelnen SMD-Widerstanden zerbrochen werden. Dieses Verfahren weist nach der Erfindung das Kennzeichen auf, daß beim Bruchprozeß der Trägerplatte zu Streifen intergranulare Bruchfiächen gebildet werden, und daß eine keramische Alaunerdeträgerplatte verwendet wird, die SiO&sub2; und MO aufweist, wobei M für Ca, Sr und/oder Ba steht und daß das SiO&sub2;/MO-Molarverhältnis zwischen 1 und 6 liegt.
  • Eine keramische Trägerplatte aus Alaunerde, die mit einer ersten Anzahl Bruchrillen - den sog. Streifenrillen - versehen ist, sowie mit einer zweiten Anzahl Bruchrillen - den sog. Chip-Rillen - versehen ist, ist u.a. aus der obengenannten Deutschen Patentschrift DE-PS 31.04.419 bekannt (siehe Fig. 1). Die Bruchrillen können sich, wie darin beschrieben, in nur einer Hauptfläche der Trägerplatte befinden. Es ist auch möglich, eine Trägerplatte zu verwenden, bei der die Streifenrillen in der einen Hauptfiäche der Platte angebracht sind und die Chip-Rillen in der anderen Hauptfläche. Das Anbringen der Endkontakte an den Streifen kann in dem in der DE-PS 31.04.419 beschriebenen Tauchverfahren erfolgen. Die Endkontakte werden jedoch vorzugsweise in einem sog. stromlosen Prozeß angebracht. Dabei wird aus einer wässrigen Lösung, die NI-Salze und Reduziermittel aufweist, eine dünne Ni-Schicht auf den Bruchflächen der Streifen niedergeschlagen. Diese stromlose Ni-Schicht wird in einem galvanischen Prozeß dicker gemacht. Daraufhin wird auf dieser Ni-Schicht eine Lötschicht angebracht. Die einzelnen SMD-Widerstande können gewünschtenfalls noch mit einer Schutzschicht versehen werden, welche die Widerstandsschicht völlig bedeckt. Die nach dem erfindungsgemäßen Verfahren hergestellten SMD-Widerstände haben Endkontakte, die sich durchaus gut an den Endflächen des Trägers heften. Eine Ausführungsform des erfindungsgemäßen Verfahrens weist das Kennzeichen auf, daß die keramische Trägerplatte eine zweite Phase aufweist und daß der Gehalt an zweiter Phase der Platte 6-10 Mol % beträgt.
  • Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
  • Fig. 1 eine schaubildliche Darstellung eines erfindungsgemäßen SMD- Widerstandes,
  • Fig. 2 einen Schnitt durch einen SMD-Widerstand nach Fig. 1,
  • Fig. 3 A-C eine Draufsicht einer Trägerplatte in den jeweiligen Stufen des erfindungsgemäßen Verfahrens,
  • Fig. 4 eine schaubildliche Darstellung eines Teils der Trägerplatte, die bei dem erfindungsgemäßen Verfahren verwendet wird.
  • Es sei bemerkt, daß deutlichkeitshalber die absoluten und die relativen Abmessungen der jeweiligen Teile aus den Figuren nicht immer maßgerecht dargestellt sind.
  • Fig. 1 zeigt einen SMD-Widerstand. Dieser umfaßt einen keramischen Träger (1) aus Al&sub2;O&sub3;, der zwei Hauptflächen (2, 3), zwei Seitenflächen (4, 5) und zwei Endflächen (6, 7) aufweist. Auf dem Träger sind zwei Kontaktschichten (8, 9) und eine Widerstandsschicht (10) vorgesehen. Die Endflächen (6, 7) sind mit Endkontakten (11, 12) versehen. Der Widerstand ist in einem Laserabgleichverfahren auf den richtigen Widerstandswert gebracht. Dabei ist eine Abgleichspur (13) gebildet.
  • Fig. 2 zeigt einen Längsschnitt durch den SMD-Widerstand aus Fig. 1, der sich quer zu den Hauptflächen (2, 3) und den Endflächen (6, 7) des Trägers erstreckt. Gleiche Bezugszeichen aus den Fig. 1 und 2 beziehen sich auf dieselben Elemente des SMD-Widerstandes.
  • Der dargestellte SMD-Widerstand wurde im Dickfilmverfahren hergestellt, wobei die Kontaktschichten und die Widerstandsschicht im Siebdruckverfahren angebracht sind. Es ist auch möglich, ähnliche SMD-Widerstände im Dünnfilmverfahren herzustellen, wobei diese Schichten im Zerstäubungs- oder Aufdampfverfahren angebracht sind. Im letzteren Fall werden nacheinander die Widerstandsschicht und die Kontaktschichten angebracht, so daß die Kontaktschichten sich teilweise zwischen der Widerstandsschicht und dem Träger befinden.
  • In der Tabelle 1 wird die Zusammensetzung des Trägers einer Anzahl verschiedener SMD-Widerstände dargestellt. Die Nummern 1 bis 5 sind erfindungsgemäße Ausführungsbeispiele. Die Nummern 6 bis 8 sind Vergleichsbeispiele, die nicht nach der Erfindung sind. TABELLE 1
  • In der Tabelle 2 werden die Ergebnisse von Biegeproben dargestellt, die von den obengenannten Beispielen 1-8 an 20 Exemplaren von jedem Beispiel durchgeführt wurden. Bei diesen Biegeproben werden fertige SMD-Widerstände auf der Oberseite einer Leiterplatte festgelötet. Auf der Unterseite der Leiterplatte wird in der Mitte eine Preßkraft ausgeübt, während die Leiterplatte an den Enden fixiert ist. Dadurch wird die Printplatte gekrümmt. Die oben in der Tabelle 2 genannten Werte X zeichen die Auslenkung (mm) der Printplatte an der Druckstelle gegenüber der die beiden Fixierungspunkte verbindenden imaginären Verbindungslinie. Die Fixierungspunkte liegen in einem Abstand von 90 mm auseinander.
  • Die Zahlen in den Spalten bezeichnen, wieviel SMD-Widerstände eines bestimmten Typs bei Zunahme der Krümmung von X-1 bis X Bruch zeigten. Bei visueller Untersuchung an den SMD-Widerständen stellte es sich heraus, daß Bruch immer zwischen den Endkontakten und den Endflächen des Trägers der Widerstände aufgetreten war. TABELLE 2
  • Aus der Tabelle 2 geht deutlich hervor, daß die Haftkraft der Endkontakte der Ausführungsformen 1 bis 5 wesentlich besser ist als die der Vergleichsbeispiele 6 bis 8. Nur für die Ausführungsbeispiele 1 - 5 gilt, daß das molare SiO&sub2;/CaO-Verhältnis in dem keramischen Al&sub2;O&sub3;-Träger zwischen 1 und 6 liegt.
  • Bei visueller Untersuchung stellte es sich heraus, daß die Bruchflächen der beispiele 5-8 sich quer durch die Körner hindurch erstrecken (intragranular). Die Bruchflächen der Beispiele 1-5 erstreckten sich hauptsächlich an den Korngrenzen entlang (intergranular).
  • Das erfindungsgemaße Verfahren zum Herstellen von SMD-Widerständen wird anhand der Fig. 3 und 4 näher beschrieben. Fig. 3A zeigt eine Trägerplatte (21) aus gesintertem Al&sub2;O&sub3; mit Abmessungen von 110 × 80 × 0,5 mm³. Die Trägerplatte ist auf der Unterseite mit einer ersten Anzahl paralleler, V-förmiger Bruchrillen (22) (Streifenrillen) und mit einer zweiten Anzahl paralleler, V-förmiger Bruchrillen (23) (Chiprillen) versehen. Die Bruchrillen (22) und (23) stehen nahezu senkrecht aufeinander und haben eine Tiefe von etwa 0,1 mm. Deutlichkeitshalber sind nur einige Bruchrillen in der Figur durch eine gestrichelte Linie angegeben.
  • Auf der Oberseite der Trägerplatte (21) nach Fig. 1A werden im Siebdruckverfahren Kontaktschichten (24) angebracht (siehe Fig. 4). Diese Kontkktschichten, die beispielsweise Ag oder Pd/Ag aufweisen, werden 1 Stunde lang bei 850ºC eingebrannt. Daraufhin werden Widerstandsschichten (25) im Siebdruckverfahren angebracht, die ebenfalls 1 Stunde lang bei 850ºC eingebrannt werden. Die Widerstandsschichten (25) liegen dabei teilweise über die Kontaktschichten (24). Danach wird im Laserabgleichverfahren der Widerstandswert der Widerstände eingestellt. Gewünschtenfalls wird im Siebdruckverfahren noch eine Deckschicht über die Kontaktschichten und die Widerstandschichten angebracht. Deutlichkeitshalber sind nur sechs Kontaktschichten und zwei Widerstandsschichten in Fig. 4 dargestellt und sind nicht in Fig. 3 wiedergegeben. Es sei bemerkt, daß die Kontakte und die Widerstandsschichten auch über die ganze Länge der Trägerplatte angebracht werden können, wie in DE 31 04 419 beschrieben.
  • Die Trägerplatte (21) wird danach an den Bruchrillen (22) (den Streifenrillen) zu Streifen (26) zerbrochen (siehe Fig. 38). Die dabei entstandenen Bruchflächen (27) der Streifen werden einer Ätzbehandlung mit einer HF-Lösung ausgesetzt.Danach wird in einem stromlosen Prozeß bei Raumtemperatur eine dünne Ni-Schicht auf den Bruchflächen niedergeschlagen. Die Ni-Schichten werden zum Schluß mit einer Lötschicht versehen. Damit sind die Endkontakte (11, 12) gebildet. Diese Endkontakte (11, 12) sind mit den Kontaktschichten (24) elektrisch leitend verbunden. Zum Schluß werden die Streifen an den Bruchrillen (23) (Chiprillen) entlang zu einzelnen SMD- Widerständen zerbrochen. In Fig. 3C werden nur einige dieser Widerstände (schematisch) dargestellt. Aus dem genannten Al&sub2;O&sub3;-Träger lassen sich insgesamt etwa 800 Widerstände mit Abmessungen 1,5 × 3,0 × 0,5 mm³ herstellen.
  • Bei visueller Untersuchung ergab sich, daß die Endflächen der SMD- Widerstände nach der Erfindung intergranulare Bruchflächen sind. Wegen des ungleichmäßigen Verlaufs dieses Endflächen war die Verankerung der Endkontakte in den Poren der Bruchflächen viel besser als bei den bekannten Widerständen. Durch Ätzung der Bruchflächen mit einer Fluorwasserstofflösung konnte die Haftkraft der Endkontakte an den Endflächen noch wesentlich verbessert werden. Bei der Ätzbehandlung wird die zweite Phase zwischen den Alaunardekörnern entfernt.

Claims (4)

1. SMD-Widerstand mit einem keramischen Träger (1) mit zwei Hauptflächen (2, 3), zwei Seitenflächen (4, 5) und zwei Endflächen (6, 7) und weiterhin mit zwei auf zwei an die Endflächen grenzenden Enden einer Hauptfläche vorgesehenen Kontaktschichten (8, 9), einer auf dieser Hauptfläche vorgesehenen und die beiden Kontaktschichten kontaktierenden Widerstandsschicht (10), sowie zwei die Endflächen (6, 7) des Trägers bedeckenden und die Kontaktschichten kontaktierenden Endkontakten (11, 12), dadurch gekennzeichnet, daß die Endflächen (6, 7) intergranulare Bruchflächen sind und daß der keramische Träger (n) ein Alaunerdeträger ist mit SiO&sub2; und MO, wobei M für Ca, Sr und/oder Ba steht, und daß das SiO&sub2;/MO-Molarverhältnis zwischen 1 und 6 liegt.
2. SMD-Widerstand nach Anspruch 1, dadurch gekennzeichnet, daß der Gehalt an zweiter Phase des Trägers 6-10 Mol% beträgt.
3. Verfahren zum herstellen eines SMD-Widerstandes nach Anspruch 1, wobei auf einer keramischen Trägerplatte (21), die mit einer ersten Anzahl paralleler Bruchrillen (22) und einer nahezu senkrecht darauf stehenden zweiten Anzahl paralleler Bruchrillen (23) versehen ist, Kontaktschichten (24) und Widerstandsschichten (25) angebracht werden, wonach die Trägerplatte (21) an der ersten Anzahl Bruchrillen (22) entlang zu Streifen zerbrochen wird, die an den bei dem Bruchprozeß gebildeten Bruchflächen mit Endkontakten versehen werden, wonach die Streifen an einer zweiten Anzahl Bruchrillen (23) entlang zu einzelnen SMD-Widerständen zerbrochen werden dadurch gekennzeichnet, daß beim Bruchprozeß der Trägerplatte (21) zu Streifen intergranulare Bruchflächen gebildet werden, und daß die Platte SiO&sub2; und MO aufweist, wobei M für Ca, Sr und/oder Ba steht und daß das SiO&sub2;/MO-Molarverhältnis zwischen 1 und 6 liegt.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß der Gehalt an zweiter Phase der Platte 6-10 Mol% beträgt.
DE69213296T 1991-04-16 1992-04-07 SMD-Widerstand Expired - Fee Related DE69213296T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP91200892 1991-04-16

Publications (2)

Publication Number Publication Date
DE69213296D1 DE69213296D1 (de) 1996-10-10
DE69213296T2 true DE69213296T2 (de) 1997-03-20

Family

ID=8207612

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69213296T Expired - Fee Related DE69213296T2 (de) 1991-04-16 1992-04-07 SMD-Widerstand

Country Status (5)

Country Link
US (1) US5258738A (de)
EP (1) EP0509582B1 (de)
JP (1) JPH05121202A (de)
KR (1) KR920020741A (de)
DE (1) DE69213296T2 (de)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5699035A (en) * 1991-12-13 1997-12-16 Symetrix Corporation ZnO thin-film varistors and method of making the same
US5852397A (en) * 1992-07-09 1998-12-22 Raychem Corporation Electrical devices
US5379016A (en) * 1993-06-03 1995-01-03 E. I. Du Pont De Nemours And Company Chip resistor
DE4339551C1 (de) * 1993-11-19 1994-10-13 Heusler Isabellenhuette Widerstand in SMD-Bauweise und Verfahren zu seiner Herstellung sowie Leiterplatte mit solchem Widerstand
CA2190361A1 (en) 1994-05-16 1995-11-23 Michael Zhang Electrical devices comprising a ptc resistive element
CN1113369C (zh) * 1994-06-09 2003-07-02 雷伊化学公司 包含正温度系数导电聚合物元件的电路保护器件和制造该器件的方法
DE19534056A1 (de) * 1995-09-14 1997-03-20 Braun Ag Schaltungsanordnung zur Erkennung einer Übertemperatur aufgrund eines fließenden Stromes
US5929746A (en) * 1995-10-13 1999-07-27 International Resistive Company, Inc. Surface mounted thin film voltage divider
JP3307533B2 (ja) * 1996-05-14 2002-07-24 アルプス電気株式会社 チップ電子部品とその製造方法、およびサージアブソーバとその製造方法
JP2000500295A (ja) * 1996-09-13 2000-01-11 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 薄膜抵抗及び薄膜抵抗用の抵抗材料
IT1291779B1 (it) 1997-02-17 1999-01-21 Magnetek Spa Procedimento per la realizzazione di circuiti stampati e circuiti stampati cosi'ottenuti
TW340976B (en) * 1997-02-26 1998-09-21 Philips Electronics Nv Thick film chip resistor and its manufacture
US6100815A (en) * 1997-12-24 2000-08-08 Electro Scientific Industries, Inc. Compound switching matrix for probing and interconnecting devices under test to measurement equipment
JPH11195505A (ja) * 1997-12-26 1999-07-21 E I Du Pont De Nemours & Co 厚膜抵抗体及びその製造方法
US5999085A (en) * 1998-02-13 1999-12-07 Vishay Dale Electronics, Inc. Surface mounted four terminal resistor
JP2000164402A (ja) * 1998-11-27 2000-06-16 Rohm Co Ltd チップ抵抗器の構造
DE19903500A1 (de) * 1999-01-29 2000-08-03 Philips Corp Intellectual Pty Dünnschichtschaltkreis mit Bauteil
US6640420B1 (en) 1999-09-14 2003-11-04 Tyco Electronics Corporation Process for manufacturing a composite polymeric circuit protection device
US6854176B2 (en) 1999-09-14 2005-02-15 Tyco Electronics Corporation Process for manufacturing a composite polymeric circuit protection device
TW535352B (en) * 2000-05-30 2003-06-01 Alps Electric Co Ltd Surface-mounting type electronic circuit unit
JP2002260901A (ja) * 2001-03-01 2002-09-13 Matsushita Electric Ind Co Ltd 抵抗器
CN1243735C (zh) * 2001-04-19 2006-03-01 卫材株式会社 2-亚氨基吡咯烷衍生物
DE10203813A1 (de) * 2002-01-31 2003-08-21 Diehl Ako Stiftung Gmbh & Co Schaltungsanordnung zur Messung und Begrenzung von Strömen
US7258922B2 (en) 2003-03-31 2007-08-21 Thi International, Inc. Compositions, methods and devices for enhancing landscaping or marker materials
US20040085180A1 (en) * 2002-10-30 2004-05-06 Cyntec Co., Ltd. Current sensor, its production substrate, and its production process
JP4311421B2 (ja) * 2006-08-25 2009-08-12 株式会社日立製作所 抵抗調整方法
DE102006060387A1 (de) * 2006-12-20 2008-06-26 Isabellenhütte Heusler Gmbh & Co. Kg Widerstand, insbesondere SMD-Widerstand, und zugehöriges Herstellungsverfahren
US7965169B2 (en) * 2008-02-22 2011-06-21 Joseph Szwarc Surface mounted chip resistor with flexible leads
KR101089840B1 (ko) * 2009-04-01 2011-12-05 삼성전기주식회사 회로 기판 모듈 및 그의 제조 방법
JP6373723B2 (ja) * 2014-10-31 2018-08-15 Koa株式会社 チップ抵抗器
KR20180057831A (ko) * 2016-11-23 2018-05-31 삼성전기주식회사 저항 소자
KR20200037511A (ko) * 2018-10-01 2020-04-09 삼성전기주식회사 바리스터
CN110111960B (zh) * 2019-06-04 2022-04-19 广州金陶电子有限公司 一种贴片型热敏电阻及其生产方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3104419C2 (de) * 1981-02-09 1983-06-09 Draloric Electronic GmbH, 8672 Selb Verfahren zur Herstellung von Chipwiderständen
SE443485B (sv) * 1982-09-17 1986-02-24 Ericsson Telefon Ab L M Sett att framstella elektroniska komponenter
US4785276A (en) * 1986-09-26 1988-11-15 General Electric Company Voltage multiplier varistor
DE3823698A1 (de) * 1988-07-13 1990-01-18 Philips Patentverwaltung Nichtlinearer spannungsabhaengiger widerstand
JPH02164002A (ja) * 1988-12-19 1990-06-25 Matsushita Electric Ind Co Ltd チップ抵抗器とその製造方法

Also Published As

Publication number Publication date
US5258738A (en) 1993-11-02
EP0509582A3 (en) 1993-05-12
EP0509582A2 (de) 1992-10-21
JPH05121202A (ja) 1993-05-18
EP0509582B1 (de) 1996-09-04
KR920020741A (ko) 1992-11-21
DE69213296D1 (de) 1996-10-10

Similar Documents

Publication Publication Date Title
DE69213296T2 (de) SMD-Widerstand
DE69414739T2 (de) Beschleunigungsmessaufnehmer
DE19953162B4 (de) Verfahren zum Herstellen von Thermistor-Chips
DE3851548T2 (de) Keramisches Mehrschichtsubstrat und Verfahren zu seiner Herstellung.
DE3621667C2 (de)
DE3930000A1 (de) Varistor in schichtbauweise
DE69206534T2 (de) Musterstruktur einer Leiterplatte.
DE68901928T2 (de) Chipwiderstand und verfahren zum herstellen eines chipwiderstandes.
DE60128537T2 (de) Zusammenbau zur verbindung von mindestens zwei gedruckten schaltungen
DE69205919T2 (de) Verfahren zum Anbringen einer Paste für einen keramischen Mehrschicht-Aktuator.
DE3116348A1 (de) "elektrische verbindungseinrichtung"
DE3304263A1 (de) Glasschmelzsicherungen sowie verfahren zu ihrer herstellung
DE3445690A1 (de) Verfahren zur herstellung eines substrates mit einem oder mehreren durchgehenden loechern
DE3931551A1 (de) Verfahren zum herstellen eines mehrschichtigen, kupfer- und keramikschichten aufweisenden substrates
DE3740872C2 (de)
DE3117083C2 (de) Verfahren zur Herstellung von Halbleiterelementen
DE69622922T2 (de) Leiterplatte für Elektronikkomponenten mit hochdichten Anschlüssen und ihre Herstellung
DE69713028T2 (de) Kondensator mit metallisiertem Film
DE3728489A1 (de) Elektrische schmelzsicherung
DE69735378T2 (de) Verfahren zur herstellung eines bauelements mit mehrfacher schutzfunktion
DE2611871A1 (de) Elektrische schaltungsbaugruppe in mehrschichtbauweise und verfahren zu deren herstellung
DE3441218A1 (de) Induktionsspulenanordnung fuer elektrische schaltungen
EP1664698B1 (de) Bauelement und verfahren zu dessen herstellung
EP0104580A2 (de) Verfahren zur Herstellung elektrischer Chip-Bauelemente
DE3900231A1 (de) Verfahren zur herstellung veraenderlicher elektrischer widerstaende

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V., EINDHOVEN, N

8339 Ceased/non-payment of the annual fee