DE3104419C2

DE3104419C2 - Verfahren zur Herstellung von Chipwiderständen

Info

Publication number: DE3104419C2
Application number: DE19813104419
Authority: DE
Inventors: Bernd Dipl.-Ing. Pleyer (FH), 8590 Marktredwitz; Walter Dipl.-Ing. 8672 Selb Schürmann; Edgar 8673 Rehau Seifert
Original assignee: Draloric Electronic GmbH
Current assignee: Draloric Electronic GmbH
Priority date: 1981-02-09
Filing date: 1981-02-09
Publication date: 1983-06-09
Also published as: DE3104419A1

Abstract

Verfahren zur Herstellung von Chipwiderständen, die auf einer Hauptfläche (3) eines ebenen, rechteckigen Trägerkörpers (1) zwischen zwei Kontaktflächen (5) eine Widerstandsschicht (6) besitzen, wobei die Kontaktflächen (5, 8) über die Schmalflächen des Trägerkörpers (1) bis zur der Widerstandsschicht (6) gegenüberliegenden Hauptfläche (4) des Trägerkörpers (1) herumreicht, wobei auf einer Hauptfläche (4) des Mehrfach-Trägerkörpers (1) auf der den Längskerben (2Δ) gegenüberliegenden Hauptfläche (3) über den Längskerben (2Δ) Kontaktflächen (5) aufgedruckt werden und zwischen den Kontaktflächen (5) Widerstandsbahnen (6) gedruckt werden, welche die Kontaktflächen (5) mit Ausnahme eines Mittelstreifens überlappen, die Widerstandsbahnen (6) mit einer siebgedruckten Passivierungsschicht (7) bedeckt werden, der Mehrfachträgerkörper (1) anschließend entlang den Längskerben (2Δ) in einzelne Riegel (12) auseinandergetrennt wird, die an ihren beiden Längsschmalflächen mit einer Kontaktschicht (8) bedeckt werden und auf die Kontaktschicht (8) auf galvanischem Wege eine die Kontaktschicht (8) gegen Ablegierung schützende Metall- bzw. Metallegierungsschicht (9) und eine Lotmetallschicht (10) aufgebracht werden.

Description

a) auf einer Hauptfläche (4) eines Mehrfach-Trägerkörpers (1), weiche außer den Querkerben (2") nebeneinander parallel und zu den Querkerben (2") senkrecht verlaufende Längskerben (2') besitzt, werden auf. der den Längskerben {T) und den Querkerben (2") gegenüberliegenden Hauptfiäche (3) über den Längskerben (2') nicht unterbrochene streifenförmige Kontaktflächen (5) aufgedruckt (Fig.3);

b) der Mehrfachträgerkörper (1) wird nach dem Aufbringen der Widerstandsschichten (6) und der jeweiligen Passivierungsschicht (7) entlang den Längskerben (2*) in die einzelnen Riegel (12) auseinandergetrennt;

c) die Riegel (12) werden an ihren beiden längsseUigen Stirnflächen mit je einer nicht unterbrochenen Kontaktschicht (8) bedeckt (F ig-6);

d) auf die Kontaktschienten H) wird auf galvanischem Wege eine die Kontaktschichten (8) gegen Ablegierung schützende Metall- bzw. Metallegierungsschicht (9) aufgebracht;

e) auf die Kontaktschichten (8) wird eine Lötmetallschicht (10) aufgebracht

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Kontaktflächen (5) durch Bedrucken mit einer Silber* oder Palladium-Silber-Paste und anschließendes Einbrennen hergestellt werden und daß die jeweilige Passivierungsschicht (7) durch Bedrucken und anschließendes Einbrennen mit siebdruckfähiger Glaspaste hergestellt wird.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Kontaktschichten (8) durch ein derartiges Eintauchen in ein Bad aus Silber oder Palladium-Silber erzeugt werden, daß die beiden längsseitigen Stirnflächen der Riegel (12) bis zur Passivierungsschicht (7) mit den Kontaktschichten (8) bedeckt werden.

4. Verfahren nach Anspruch 3, dadurch gekenn· zeichnet, daß die Kontaktschichten (8) der Riegel (12) in einem Bad aus Nickel·, Kupfer·, Kadmium· oder Kobaltsalzen zur Bildung der gegen Ablegierung schützenden Metall bzw. Metallegierungsschicht (9) galvanisch verstärkt werden;

5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die aus Zinn oder einer Zinn/Blei-Legierung bestehende Lötmetallschicht (10) galvanisch aufgebracht wird.

6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Riegel (12) entlang den Querkerben (2") in einzelne Chipwiderstände auseinandergebrochen werden,

7, Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Widerstandsschicht (6) und die darüber befindliche Passivierungsschicht (7) zum Abgleich des Widerstandswertes eingeschnitten wird.

Die Erfindung betrifft ein Verfahren zur Herstellung von Chipwiderständen gemäß dem Oberbegriff des Anspruches 1.

Ein derartiges Verfahren bzw. ein Netzwerk mit nebeneinander liegenden Chipwiderständen ist aus der DE-OS 28 20153 bekannt Bei diesem bekannten elektrischen Netzwerk liegen in der Größenordnung um zehn Widerstände nebeneinander, die durch AnschluB-elemente in Form von Halteklammern mit Steckanschlüssen kontaktiert sind.

Aus der DE-OS 26 45 783 ist ein Verfahren zur Herstellung von Chipwiderständen bekannt, wobei ein länglicher Trägerkörper für eine Anzahl nebeneinanderliegender Chipwiderstände zwischen Rollen durchgeführt wird, mit welchen die Kontaktflächen und die Widerstandsbahn auf den Trägerkörper aufgebracht werden. Unter Zugrundelegung gängiger Abmessungen derartiger Chipwiderstände können nach diesem bekannten Verfahren in einem Arbeitsgang zirka fünfzig Chipwiderstände hergestellt werden.

Aus der DE-OS 25 27 037 ist ein Widerstandsnetzwerk mit einstellbarem Widerstandswert bekannt, bei dem der Trägerkörper eine Anzahl nebeneinander parallel verlaufender Sollbruchstellen besitzt, entlang weichen Teile des Trägerkörpers des Widerstandsnetzwerkes abgebrochen werden, wodurch der Widerstandswert zunimmt

In Electronics Engineers Master, eem, 1973, Band 3,

Seite 1147 sind Chipwiderstände beschrieben, bei denen die Kontaktschichten durch Taucht;;) jedes einzelnen Trägerkörpers in eine Metallpaste hergestellt sind.

Aus elektronik-industrie H. 1/2,1974, Seiten 14/15 ist ein Laserstrahl-Trimmsystem für Hybridschaltungen bekannt, bei dem mit einem Laserstrahl Material von einer Widerstandsschicht abgetragen und damit der Widerstandswert auf einen Sollwert eingestellt wird.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art zur Herstellung

so von mindestens einem Riegel aus mehreren nebeneinan· derliegenden Chipwiderständen zur Verfügung zu stellen, welches es ermöglicht, in nur einer Arbeitsfolge noch wesentlich mehr, nämlich mehrere hundert gegen Umwelteinflüsse geschützte, unmittelbar einlötbare, ablegierfeste und bereits magazinierte Chipwiderstände herzustellen.

Diese Aufgabe wird erfindungsgemäß durch die Merkmale des kennzeichnenden Teiles des Anspruches 1 gelöst Bevorzugte Ausbildungen der Erfindung

Μ sind in den Unteransprüchen gekennzeichnet

Die mit der Erfindung erzielten Vorteile liegen insbesondere darin, daß ein relativ großer« mit Sollbruchstellen ausgebildeter Mehrfachträgerkörper in einem Arbeitsgang mit allen notwendigen Kontaktflä· chen für die Widerstandsbahnen und in einem einzigen Arbeitsgang mit den zwischen den Kontaktflächen befindlichen Widerstandsbahnen bedruckt werden kann, und daß nach dem Einbrand dieser Schichten in

einem weiteren Arbeitsgang die Passivierungsscbiehten auf die Widerstandsbabnen aufgedruckt werden können. Ein erheblicher Vorteil besteht in der auf die Kontaktschichten der einzelnen Riegel einfach galvanisch aufbringbaren, die Kontaktschichten gegen Ablegierung schützenden Metallschichten, vorzugsweise Nickeischichten, und in der darauf einfach galvanisch aufbringbaren Lotmetallschicht, vorzugsweise Zinn/ Blei-Schicht.

Wenn an die Toleranzen des Widerstandswertes des einzelnen Chipwiderstandes keine großen Anforderungen gestellt werden, kann auch der einzelne Riegel, ohne daß er in einzelne Chipwiderstände auseinandergebrochen wird, dem Anwender zur Verfügung gestellt werden. Damit entfällt eine Magazinierung des einzelnen Chipwiderstandes, die relativ aufwendig ist, und der Anwender kann den Riegel salbst entlang den Querkerben auseinanderbrechen. Diese kann einfach auch in einer Bestückungsvorrichtung für derartige Chipwiderstände geschehen. Ein erheblicher Vorteil der zwischen den Kontaktflächen die eine Hauptfläche des Mehrfachträgerkörpers streifenförmig vollständig bedeckenden Widerstandsbahnen liegt darin, c'aß die Abmessungstoleranzen des Trägerkörpers und der Siebdruckmaske für die Widerstandsbahnen unerheblich sind, was bei den kleinen Abmessungen derartiger Chipwiderstände und der großen Anzahl Chipwiderstände auf einem Mehrfachträgerkörper äußerst wichtig ist

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung schematisch dargestellt Es zeigt

F i g. 1 einen Mehrfachträgerkörper aus Aluminiumoxidkeramik in natürlicher Größe, von unten gesehen,

F i g. 2 einen vergrößerten Ausschnitt des Mehrfachträgerkörpers in Seitenansicht,

F i g. 3 bis 7 einzelnen, aufeinanderfolgenden Arbeitsschritte in räumlicher Darstellung und

Fi g. 8 einen Chipwiderstand in vergrößerter, räumlicher Darstellung.

F i g. 1 zeigt einen Mehrfachträgerkörper 1 aus Aluminiumoxidkeramik, der auf einer Hauptfläche 4 Längskerben 2' und Querkerben 2" besitzt, die in den lederharten Keramikkörper eingerillt werden, der anschließend gesintert wird, wobei an die Durchbiegung des gesinterten Mehrfachträgerkörpers 1 und an die Rauhigkeit der der gerillten Hauptfläche 4 gegenüberliegenden Hauptfläche besondere Anforderungen gestellt werden. Aus einem Mehrfachträgerkörper 1 der dargestellten Größe werden sechshundertundfünfzig Chipwiderstände der Bauformgröße 3,1 mm · 1,5 mm gewonnen.

Fig.2 zeigt eine Seitenansicht eines Teiles eines Mehrfachträgerkörpers 1, der auf einer Hauptfläche 4 nebeneinander parallel verlaufende Längskerben 2' und dazu senkrecht ausgerichtet, nebeneinander parallel verlaufende Querkeben 2" besitzt Die der Kerben 2' und 2" besitzenden Hauptfläche 4 gegenüberliegende Hauptfläche 3 muß eben und glatt sein, damit in den folgenden Arbeitsgängen die verschiedenen Schichten im Siebdruckverfahren aufgebracht werden können.

Fig.3 zeigt einen Abschnitt eines Mehrfachträgerkörpers 1, dessen Hauptfläche 4 Längskerben 2' und 2" besitzt, die als Sollbruchstellen dienen. Auf der der gekerbten Hauptfläche 4 gegenüberliegende Hauptfläche 3 werden in einem Siebdruckarbeitsgang über den Längskerben 2' mittig die Kontaktflächen 5 aus einer Silber- ocüer Palladium/Silber-Paste aufgedruckt und bei 850⁰C eine Stunde lang eingebrannt

F i g. 4 verdeutlicht den auf den in F i g, 3 dargestellten Arbeitsgang folgenden Arbeitsgang, bei dem zwischen den nebeneinander parallel verlaufenden Kontaktflächen 5 die Widerstandsbahnen 6 aufgedruckt werden, die mit ilvren Endbereichen auf den Kontaktflächen 5 aufliegen und so nach dem eine Stunde dauernden ίο Einbrennt der Widerstandsbahnen 6 bei 850°C einen guten Kontakt ergeben.

Fig.5 zeigt die auf die Widerstandsbahnen 6 aufgedruckten Passivierungsschichten 7 aus einer Glasplaste, welche die Widerstandsbahnen 6 vollständig is überdecken und die fünfzehn Minuten bei 120°C getrocknet werden. Diese nebeneinander streifenförmig verlaufenden Passivierungsschichten 7 müssen selbstverständlich ausreichende Teilbereiche der Kontaktflächen 5 unbedeckt lassen, damit die Widerstandsbahn 6 nach außen, d.h. auf einer gedruckten Schaltung kontaktiert werden kann.

Eine Kennzeichnung in Form von Zahlen oder Farbcodierungen, die den Widerstandswert des fertigen Chipwiderstandes darstellt, kann auf der Passivierungsschicht 7 oder auf der Rückseite 4 angeordnet sein.

Im nächsten Arbeitsgang wird der Mehrfachträgerkörper 1 entlang den Längskerben 2' auseinandergebrochen und jeder aus nebeneinanderliegenden Chipwiderständen bestehende Riegel 12, wie in F i g. 6 dargestellt, mit seinen beiden Längsschmalflächen, dve sich als die Bruchflächen an den Längskerben 2' ergeben, in ein Bad aus Silber oder aus Palladium/Silber eingetaucht, derart, daß die beiden sich hierbei bildenden Kontaktschichten 8 mit den Kontaktflächen 5 galvanisch verbunden sind und bis auf die Passivierungsschicht 7 und auf der gekerbten Hauptfläche 4 entsprechend breite Bereiche bedecken. Anschließend werden die Glaspassivierungsschicht 7 und die Kontaktschichten 8 in einem gemeinsamen Einbrennvorgang bei 850°C eine Stunde lang eingebrannt.

Fig.7 zeigt einen Riegel 12 mit seinen auf der unteren Hauptfläche 4 des Trägerkörpers 1 nebeneinander parallel verlaufenden Querkerben 2" und einer auf die Kontaktschichten 8 auf galvanischem Wege aufgebrachten Nickelschicht 9, weiche die darunterliegende Kontaktschicht 8 während des EInlötens des Chipwiderstandes in eine gedruckte Schaltung gegen Ablegierung schützt Auf diese Ablegierschutzschicht 9 ist auf galvanischem Wege eine Lotmetallschicht 10 aufgebracht

Es ist möglich, diese Riegel 12 dem Anwender zur Verfugung zu stellen, wenn an die Toleranzen der einzelnen Chipwiderstände keine großen Anforderungen gestellt werden. Dann ist auch die Magazinierung der Chipwiderstände wesentlich vereinfacht. Im Normalfall werden die Riegel 12 jedoch entlang den Sollbruchsitellen bildenden Querkerben 22" auseinandergebrocilien und so einzelne Chipwiderstände erhalten.

F i g. 8 zeigt einen -derartigen Chipwiderstand, dessen Widerstandsbahn 6 mit der Passivierungsschicht 7 entlang einer Nut 11 abgetragen ist, so daß der zwischen den aus den Metallschichten 5,8,9 und 10 bestehenden Kontaktflächen zu messende elektrische Widerstand in engen Toleranzen abgeglichen ist.

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche;

t. Verfahren zur Herstellung von mindestens einem Riegel aus mehreren nebeneinander liegenden Chipwiderständen, bei dem auf der der mit Querkerben versehenen Hauptfläche gegenüberliegenden Hauptfläche eines ebenen, rechteckigen Trägerkörpers zwischen jeweils zwei Kontaktflächen Widerstandsschichten aufgebracht werden, weiche die Kontaktflächen mit Ausnahme eines frei bleibenden Bereichs der Kontaktflächen überlappen und die dann jeweils mit einer siebgedruckten Passivierungsschicht bedeckt werden, gekennzeichnet durch die folgenden Verfahrensschritte: