DE69131093T2 - Bipolartransistor und Verfahren zu dessen Herstellung - Google Patents

Bipolartransistor und Verfahren zu dessen Herstellung

Info

Publication number
DE69131093T2
DE69131093T2 DE69131093T DE69131093T DE69131093T2 DE 69131093 T2 DE69131093 T2 DE 69131093T2 DE 69131093 T DE69131093 T DE 69131093T DE 69131093 T DE69131093 T DE 69131093T DE 69131093 T2 DE69131093 T2 DE 69131093T2
Authority
DE
Germany
Prior art keywords
zone
strip
island
base
adjacent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69131093T
Other languages
English (en)
Other versions
DE69131093D1 (de
Inventor
Richard Henry Lane
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of DE69131093D1 publication Critical patent/DE69131093D1/de
Application granted granted Critical
Publication of DE69131093T2 publication Critical patent/DE69131093T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/01—Bipolar transistors-ion implantation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/123—Polycrystalline diffuse anneal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)

Description

  • Die vorliegende Erfindung bezieht sich im allgemeinen auf ein Verfahren zur Herstellung einer Halbleiteranordnung mit einem Bipolartransistor, welcher die Notwendigkeit einer Isolationsfeldoxidzone zwischen dem Emitter und dem Kollektor des Transistors eliminiert.
  • Siliciumbipolartransistoren werden oftmals unter Anwendung eines Verfahrens hergestellt, bei welchem einzelne Abschnitte einer einzelnen, polykristallinen Siliciumschicht die Kontakte zwischen dem Kollektor, der Basis und dem Emitter des Transistors bilden. Zur Erhöhung der Schaltgeschwindigkeit des Transistors muß der Emitter so klein wie möglich vorgesehen werden, um die parasitären Kapazitäten in dem Transistor zu reduzieren. Photolithographische Techniken setzen den Bauelementgrößen, welche vorgesehen werden können, natürliche, untere Grenzen. Es wurde daher nach nichtphotolithographischen Techniken gesucht, um die Bauelementgrößen zu reduzieren.
  • Ein Beispiel einer solchen Technik ist in U. S. Patent Nr. 4 722 908 von Burton dargestellt, welches ein Bipolartransistor-Herstellungsverfahren offenbart, bei welchem Polysiliciumseitenwände gebildet werden, die sowohl als Dotierungsquellen bei der Ausbildung darunterliegender Basis- und Emitterzonen als auch als Kontakte für diese Bauelemente dienen, wobei die Stärke der Polysiliciumseitenwände durch konventionelle Polysiliciumbeschichtungstechniken exakt steuerbar ist und die Breiten der darunterliegenden Bauelementzonen festlegt. Durch Anwendung dieses Verfahrens, welches eine wesentliche Verbesserung gegenüber dem, durch Anwendung konventioneller, photolithographischer Techniken erreichbaren 1-Mikrometer-Limit darstellt, können Bauelementbreiten von etwa 0,05 Mikrometer vorgesehen werden.
  • Das in dem Burton-Patent beschriebene Verfahren weist mehrere Nachteile auf. Erstens ist vom Aufbau her die Ausbildung einer zusätzlichen Isolationsfeldoxidzone zwischen der Kollektorkontaktzone und dem Emitter des Transistors erforderlich, um einen Kurzschluß zwischen diesen zu verhindern. Dieses resultiert in einem Aufbau, welcher nicht besonders kompakt ist. Zweitens wird die gleiche Polysiliciumseitenwandtechnik, welche zur Ausbildung des schmalen Emitters angewandt wird, ebenfalls zur Ausbildung des Basiskontaktes angewandt. Infolgedessen ist der Basiskontakt ebenfalls schmal, was seinen Widerstand erhöht. Somit sind bei einerseits erhöhter Operationsgeschwindigkeit, welche sich durch den schmalen Emitter ergibt, und andererseits unerwünschter Erhöhung des Widerstands des Basiskontaktes, Kompromisse zu schließen.
  • Angesichts des zuvor Erwähnten ist es daher Aufgabe der vorliegenden Erfindung, ein verbessertes Herstellungsverfahren vorzusehen, welches in einer kompakten Transistorstruktur resultiert.
  • Es ist weiterhin Aufgabe der vorliegenden Erfindung, ein verbessertes Herstellungsverfahren vorzusehen, in welchem bestimmte, wichtige Bauelementdimensionen klein vorgesehen werden, indem die Herstellung so erfolgt, daß diese nicht von photolithographischen Techniken abhängig ist.
  • Diese und weitere Aufgaben der Erfindung werden mit einem Herstellungsverfahren, wie in Anspruch 1 definiert, und einer Halbleiteranordnung, wie in Anspruch 10 definiert, erzielt, welche die Notwendigkeit einer Isolationsfeldoxidzone zwischen dem Kollektor und dem Emitter eliminieren, was eine wesentliche Reduzierung der Größe des Transistors zur Folge hat.
  • In dem Verfahren wird in einem aktiven, monokristallinen Halbleiterteil eines Substrats eine Kollektorkontaktzone gebildet (zumindest zum Teil) und sodann eine Schicht aus Isolatormaterial über dem Substrat vorgesehen. Über einem Teil der Isolationsschicht wird eine Insel aus nichtisolierendem Material und in einem Teil des nicht von der Insel bedeckten, aktiven Teiles eine an die Oberfläche angrenzende Basiszone gebildet.
  • Ein dünner Streifen aus nichtisolierendem Material wird entlang einer ersten Seitenwand der Insel gebildet und kontaktiert die Basiszone. Dieser Streifen wird zur Ausbildung einer an die Oberfläche angrenzenden Emitterzone in einem Teil der Basiszone unterhalb des Streifens verwendet.
  • Der verbleibende Teil der Isolationsschicht unterhalb der Insel aus nichtisolierendem Material und einem zweiten Seitenwandstreifen aus nichtisolierendem Material oberhalb der Kollektorkontaktzone isoliert die Emitter- und Kollektorzone elektrisch voneinander und eliminiert die Notwendigkeit einer Isolationszone zwischen beiden Zonen in dem Substrat. Dieses resultiert in einer Transistorstruktur, welche wesentlicher kompakter als zum Beispiel die in dem Burton-Patent beschriebene Struktur ist. Darüber hinaus werden die zur Ausbildung der Emitterzone benutzten, dünnen Seitenwandstreifen bei der Ausbildung des Basiskontaktes nicht verwendet, so daß der Basiskontakt immer noch relativ groß und dessen Widerstand gering ist.
  • Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
  • Fig. 1-11 - Seitenquerrisse eines Siliciumsubstrats, welche die sequentiellen Herstellungsstufen eines Bipolartransistors gemäß der vorliegenden Erfindung darstellen.
  • Wenden wir uns nun einer detaillierteren Betrachtung der vorliegenden Erfindung zu. Die Fig. 1-11 zeigen die Herstellungsstufen zur Ausbildung einer kompakten Bipolartransistorstruktur 10 gemäß der vorliegenden Erfindung. Im einzelnen zeigt Fig. 1 ein monokristallines Siliciumsubstrat 11, in welchem eine vergrabene n+ Schicht 12 ausgebildet ist, welche als vergrabene Kollektorzone dient. Auf der Oberfläche des Siliciumsubstrats 11 und der vergrabenen Schicht 12 ist eine n-Epitaxialschicht ausgebildet, welche einen aktiven Bauelementabschnitt 14 aus monokristallinem Silicium mit einer weitgehendst planaren Oberfläche 15 aufweist. Eine planarisierte, ringförmige Isolationsfeldoxidzone, von welcher in Fig. 1 ein erster und zweiter Abschnitt 16 und 17 dargestellt sind, umschließt den aktiven Bauelementabschnitt 14 lateral.
  • Eine n+ Kollektorkontaktzone 18 ist in dem aktiven Teil 14 neben dem Isolationsfeldoxidteil 17 vorgesehen. Die Kollektorkontaktzone 18 erstreckt sich von der Oberfläche 15 durch die aktive Zone 14 bis hinunter zu der vergrabenen Kollektorzone 12.
  • Entlang der Oberfläche 15 wird eine Schicht 20 aus Siliciumdioxid abgeschieden bzw. thermisch aufgebracht. Sollte die Schicht 20 thermisch aufgebracht werden, so erfolgt durch diese lediglich eine minimale Abdeckung des Feldoxidabschnittes 16 und 17. Es wird deshalb darauf hingewiesen, daß in den Fig. 1-9 die Stärke der Schicht 20 über den Abschnitten 16 und 17 in diesem Falle wesentlich übertrieben dargestellt wurde.
  • Es ist zu erwähnen, daß bei dem Verfahren zur Ausbildung der Schicht 20 aus Siliciumdioxid ein kleiner Teil der Oberfläche 15 entfernt wird. Genauer gesagt handelt es sich nach Ausbildung der Kollektorkontaktzone 18 in Angrenzung an die Oberfläche 15 nicht um die gleiche Oberfläche, welche nach Ausbildung der Siliciumdioxidschicht 20 an die Kollektorkontaktzone 18 angrenzt. Zum Zwecke dieser Beschreibung wurde die Oberfläche 15 jedoch so definiert, daß bei Durchführung eines einzelnen Schrittes des Herstellungsverfahrens irgendeine Oberfläche des aktiven Teiles 14 vorhanden ist.
  • Auf der Oberfläche der Siliciumdioxidschicht 20 wird eine Schicht 22 aus nichtmonokristallinem Silicium (amorphem Silicium oder Polysilicium) aufgebracht. Die nichtmonokristalline Siliciumschicht 22 wird, aus weiter unten noch zu erläuternden Gründen, vorzugsweise mit einem n+ Fremdatom, wie zum Beispiel Arsen, dotiert.
  • Anschließend erfolgt, wie in Fig. 2 dargestellt, ein konventioneller Photolackmaskierungsschritt, um über der nichtmonokristallinen Siliciumschicht 22 eine zentral angeordnete Photolackinsel 24 auszubilden. Die nichtmonokristalline Siliciumschicht 22 wird, wie in Fig. 3 dargestellt, sodann einer Ätzung unterworfen und die Photolackinsel 24 zur Ausbildung einer zentral angeordneten, nichtmonokristallinen Siliciuminsel 26 abgetragen.
  • Wenden wir uns nun Fig. 4 zu, aus welcher zu ersehen ist, daß ein weiterer Photolackmaskierungsschritt über einem Teil der nichtmonokristallinen Siliciuminsel 26 und der Kollektorkontaktzone 18 durchgeführt wird, welcher als Maske für einen Basisimplantationsstoff dient. Sodann wird ein Dotierstoff in den aktiven Teil 14 implantiert, um darin eine, an die Oberfläche 15 angrenzende p-Basiszone 30 auszubilden. Die Dotierstoffdosis ist schwach genug, um einen Einfluß auf die nichtmonokristalline n+ Siliciuminsel 26 zu verhindern. Wie in Fig. 4 dargestellt, trennt n-Material des aktiven Teiles 14 die Basiszone 30 lateral von der Kollektorkontaktzone 18.
  • Danach wird, wie in Fig. 5 dargestellt, der Abschnitt der Siliciumdioxidschicht 20 über der Basiszone 30 einer Ätzung unterworfen und mittels Trockenätzung, welche nicht die nichtmonokristalline Siliciuminsel 26 ätzt, entfernt. Es wird darauf hingewiesen, daß, wenn gewünscht, die in den Fig. 4 und 5 dargestellten Schritte umgekehrt ausgeführt werden können, so daß die Basiszone 30 nach Ätzung der Siliciumdioxidschicht 20 ausgebildet wird.
  • Die Photolackschicht 28 wird, wie in Fig. 6 dargestellt, sodann abgetragen und die Anordnung einer kurzen bzw. schnellen, thermischen Ausheilung unterworfen, um die Ionen in der dotierten Basiszone 30 zu aktivieren.
  • Wenden wir uns nun Fig. 7 zu, welche zeigt, daß in dem nächsten Schritt über der gesamten Oberfläche der Transistorstruktur 10 eine dünne Schicht 32 aus nichtmonokristallinem Silicium 32 in einer Stärke zwischen 200 und 5000 Angström aufgebracht wird. Die nichtmonokristalline Schicht 32 kann, sofern die Insel 26 nicht so dotiert ist, mit einem n+ Dotierstoff, wie zum Beispiel Arsen, dotiert werden.
  • Anschließend werden, wie in Fig. 8 dargestellt, sämtliche horizontalen Abschnitte der nichtmonokristallinen Siliciumschicht 32 sowie darunterliegende, restliche Teile der Siliciumdioxidschicht 20 einer anisotropen Ätzung unterworfen, um entlang der Seitenwände der Insel 26 den ersten und zweiten, nichtmonokristallinen Silicium- Seitenwandstreifen 34 und 36 auszubilden. Der erste Seitenwandstreifen 34 verläuft in Kontakt mit der Basiszone 30, während der Seitenwandstreifen 36 lediglich in Kontakt mit der Siliciumdioxidschicht 20 verläuft. Die Seitenwandstreifen 34 und 36 werden sodann einer Ausheilung unterworfen, um die Arsendotierung in einer Insel 26 oder dem ersten Seitenwandstreifen 34 in die Basiszone 30 einzubringen und dadurch eine n+ Emitterzone 40 in Angrenzung an die Oberfläche 15 auszubilden, deren Größe direkt proportional zu der Stärke des ersten Seitenwandstreifens 34 ist.
  • Die abschließenden Schritte des Verfahrens, wie in den Fig. 9-11 dargestellt, werden ausgeführt, um Kontakte für die Transistorstruktur 10 zu definieren und auszubilden. Zuerst wird eine dicke, konforme, dielektrische Schicht 42 aus Siliciumdioxid oder Siliciumnitrid über der Oberfläche der Transistorstruktur 10 aufgebracht und zusammen mit darunterliegenden Teilen der Siliciumdioxidschicht 20 einer Plasmaätzung unterworfen. Bei der Plasmaätzung werden die verschiedenen Siliciumschichten nicht geätzt und die erste und zweite Seitenwandisolationsabstandsschicht 44 und 46 belassen. Somit entsteht ein freigelegter Teil 48 der Basiszone 30 zwischen dem ersten Abschnitt 16 der Isolationsfeldoxidzone und der ersten Abstandsschicht 44 sowie ein freigelegter Teil 50 der Kollektorkontaktzone 18 zwischen der zweiten Abstandsschicht 46 und dem zweiten Abschnitt 17 der Isolationsfeldoxidzone. Die Größen der freigelegten Teile 48 und 50 werden deshalb durch die jeweilige Stärke der Abstandsschichten 44 und 46 festgelegt.
  • Als nächstes erfolgt ein konventionelles Verfahren zum Aufbringen einer Metallschicht, wie zum Beispiel Silicid, um über den freigelegten Teilen der Basiszone 30, der Insel 26 und der Kollektorkontaktzone 18 jeweils mehrere Metallisierungszonen 52, 54 und 56 zur anschließenden Ausbildung des Basis-, Emitter- und Kollektorkontaktes vorzusehen. Die Schritte eines Silicidverfahrens sehen die Abscheidung von Metall über dem gesamten Substrat vor, an welche sich ein Sintervorgang anschließt, um zu bewirken, daß das Metall mit den freigelegten Siliciumflächen eine Reaktion eingeht, um auf diese Weise Silicid auszubilden. Schließlich wird das nicht in Reaktion getretene Metall über den verschiedenen Isolationszonen selektiv abgetragen, wobei lediglich die Silicidzonen belassen werden.
  • Die sich ergebende Bipolartransistorstruktur 10 ist aus verschiedenen Gründen von Vorteil. Erstens ist sie wesentlich kompakter als vorherige Strukturen, da keine zentral angeordnete Feldoxidzone erforderlich ist, um den Kollektor von dem Emitter zu isolieren. Stattdessen dient die Siliciumdioxidschicht 20 als Isolation zwischen beiden. Ebenso wird die Größe des Basiskontaktes nicht durch die Breite des Seitenwandstreifens 34 gesteuert, welcher verwendet wird, um die Emitterzone 40 so auszubilden, daß diese so klein wie möglich vorgesehen werden kann, ohne dabei den Widerstand des Basiskontaktes zu erhöhen.
  • Obgleich die Erfindung in Form eines bevorzugten Ausführungsbeispieles offenbart wurde, versteht es sich von selbst, daß zahlreiche Modifikationen und Variationen erfolgen könnten, ohne dabei von dem Schutzumfang der Erfindung, wie weiter unten beansprucht, abzuweichen. So liegt es zum Beispiel auf der Hand, daß, obgleich sich das offenbarte Ausführungsbeispiel auf die Herstellung eines NPN-Bipolartransistors bezieht, das gleiche Verfahren ebenfalls auf die Herstellung von PNP-Transistoren angewandt werden könnte. Auch versteht es sich von selbst, daß, obgleich sich das hier beschriebene, bevorzugte Ausführungsbeispiel auf die Herstellung eines vertikalen Bipolartransistors mit einer vergrabenen Kollektorzone bezieht, der Erfindungsgedanke ebenfalls auf andere Transistorstrukturen, wie zum Beispiel Lateralanordnungen, welche keine vergrabene Kollektorzone aufweisen, angewandt werden könnte.

Claims (10)

1. Verfahren zur Herstellung einer Halbleiteranordnung mit einem Bipolartransistor, wonach:
a) eine Kollektorzone (14) in einem aktiven, monokristallinen Halbleiterabschnitt (14) oder einem Substrat ausgebildet wird, wobei der aktive, monokristalline Halbleiterabschnitt (14) eine Oberfläche (15) aufweist und lateral von relativ dickem Isolationsfeldoxid (16, 17) umgeben ist, wobei die Kollektorzone (14) eine Kollektorkontaktzone (18) aufweist, welche an die Oberfläche (15) angrenzt und in dem aktiven Abschnitt angeordnet ist;
b) eine relativ dünne Isolationsschicht (20) entlang der Oberfläche (15) des aktiven Abschnittes ausgebildet wird;
c) eine Insel (26) aus nichtisolierendem Material über der dünnen Isolationsschicht (20) ausgebildet wird;
d) eine Basiszone (30) in Angrenzung an die Oberfläche (15) in einem Teil des aktiven Abschnittes ausgebildet wird;
e) ein freigelegter Teil der dünnen Isolationsschicht (20), welcher sich über den Raum für die Basiszone (30) erstreckt, entfernt wird;
f) ein erster Streifen (34) aus nichtisolierendem Material entlang einer ersten Seitenwand der Insel so ausgebildet wird, daß dieser erste Streifen (34) den aktiven Abschnitt entlang der Basiszone (30) kontaktiert;
g) eine Emitterzone (40) in Angrenzung an die Oberfläche (15) in einem Teil der Basiszone (30) unterhalb des ersten Streifens (34) ausgebildet wird; sowie
h) eine Metallisierungszone (52) auf dem freigelegten Teil der Basiszone (30) ausgebildet wird.
2. Verfahren nach Anspruch 1, wonach ein zweiter Streifen (36) aus nichtisolierendem Material entlang einer zweiten Seitenwand der Insel (26) so ausgebildet wird, daß dieser zweite Streifen (36) sich näher an der Kollektorkontaktzone (18) als der erste Streifen (34) befindet.
3. Verfahren nach Anspruch 2, wobei nach der Verfahrensstufe zur Ausbildung des ersten und zweiten Streifens (34, 36) aus nichtisolierendem Material weiterhin
i) eine dünne Schicht (32) aus nichtisolierendem Material über dem Substrat (11), der Insel (26) und der Isolationsschicht (20) aufgebracht wird; sowie
ii) die dünne Schicht (32) anisotrop so geätzt wird, daß lediglich der erste und zweite Streifen (34, 36) entlang der ersten bzw. zweiten Seitenwand der Insel (26) verbleiben.
4. Verfahren nach Anspruch 3, wobei die Streifen (34, 36) und die Insel (26) hauptsächlich aus nichtmonokristallinem Halbleitermaterial bestehen.
5. Verfahren nach Anspruch 4, wonach in Angrenzung an den ersten und zweiten Streifen (34, 36) jeweils eine erste und zweite dielektrische Abstandsschicht (44, 46) über Teilen der Basiszone (30) und der Kollektorkontaktzone (18) ausgebildet werden.
6. Verfahren nach Anspruch 5, wobei nach der Verfahrensstufe zur Ausbildung der ersten und zweiten Abstandsschicht (44, 46) weiterhin
i) eine dielektrische Schicht (42) über dem Substrat (11), der Insel (26) und der Isolationsschicht (20) ausgebildet wird; sowie
ii) die dielektrische und Isolationsschicht (42, 20) einer Ätzung unterworfen und dadurch die erste und zweite dielektrische Abstandsschicht (44, 46) ausgebildet werden.
7. Verfahren nach Anspruch 5, wonach Emitter-, Basis- und Kollektormetallisierungszonen (52, 54, 56) jeweils in Angrenzung an die Insel (26) sowie Teile der Basiszone (30) und der Kollektorkontaktzone (18), welche nicht mit den Abstandsschichten (44, 46) versehen sind, durch ein Silicidausbildungsverfahren vorgesehen werden.
8. Verfahren nach Anspruch 1, wobei nach der Verfahrensstufe zur Ausbildung einer Emitterzone (40) das Substrat (11) einer Ausheilung unterworfen wird, welche bewirkt, daß ein Dotierstoff in dem ersten Streifen (34) in die Basiszone (30) eingebracht wird, um die Emitterzone (40) auszubilden.
9. Verfahren nach Anspruch 1, wobei nach der Verfahrensstufe zur Ausbildung einer Emitterzone (40) das Substrat (11) einer Ausheilung unterworfen wird, welche bewirkt, daß ein Dotierstoff in der Insel (26) durch den ersten Streifen (34) in die Basiszone (30) eingebracht wird, um die Emitterzone (40) auszubilden.
10. Halbleiteranordnung mit einer Bipolartransistorstruktur, welche aufweist:
a) ein Halbleitersubstrat (11) mit einem aktiven, monokristallinen Halbleiterabschnitt (14), welcher eine Oberfläche (15) aufweist, wobei der Abschnitt lateral von einer relativ dicken Isolationsfeldoxidzone (16, 17) umgeben ist;
b) eine Basiszone (30), welche in dem aktiven Abschnitt (14) ausgebildet ist und an die Oberfläche (15) angrenzt;
c) eine Emitterzone (40), welche in der Basiszone (30) ausgebildet ist und an die Oberfläche (15) angrenzt;
d) eine Kollektorkontaktzone (18), welche in dem aktiven Abschnitt (14) ausgebildet ist und an die Oberfläche (15) angrenzt;
e) einen ersten, aus einem dünnen Streifen bestehenden Seitenwandkontakt (34) aus nichtisolierendem Material, welcher auf der Oberfläche (15) angeordnet ist und sich bis hinunter zu der Emitterzone (40) erstreckt;
f) eine relativ dünne Isolationsschicht (20), welche in Angrenzung an den ersten Streifen (34) auf dem Substrat (11) angeordnet ist und die Kollektorkontaktzone (18) zum Teil bedeckt;
g) eine Insel (26) aus nichtmonokristallinem Halbleitermaterial, welche auf einem Teil der dünnen Isolationsschicht (20) angeordnet ist und eine erste Seitenwand in Angrenzung an den ersten Streifen (34) sowie eine zweite Seitenwand aufweist; sowie
h) einen zweiten, aus einem dünnen Streifen bestehenden Seitenwandkontakt (36) aus nichtisolierendem Material, welcher auf der dünnen Isolationsschicht (20) und in Angrenzung an die zweite Wand angeordnet ist; sowie
i) eine Metallisierungszone (52) auf der Basiszone (30).
DE69131093T 1990-12-26 1991-12-18 Bipolartransistor und Verfahren zu dessen Herstellung Expired - Fee Related DE69131093T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/633,906 US5204275A (en) 1990-12-26 1990-12-26 Method for fabricating compact bipolar transistor

Publications (2)

Publication Number Publication Date
DE69131093D1 DE69131093D1 (de) 1999-05-12
DE69131093T2 true DE69131093T2 (de) 1999-10-14

Family

ID=24541622

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69131093T Expired - Fee Related DE69131093T2 (de) 1990-12-26 1991-12-18 Bipolartransistor und Verfahren zu dessen Herstellung

Country Status (4)

Country Link
US (1) US5204275A (de)
EP (1) EP0493853B1 (de)
JP (1) JP2622047B2 (de)
DE (1) DE69131093T2 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100292330B1 (ko) * 1992-05-01 2001-09-17 이데이 노부유끼 반도체장치와그제조방법및실리콘절연기판의제조방법
BE1007670A3 (nl) * 1993-10-25 1995-09-12 Philips Electronics Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een halfgeleiderzone wordt gevormd door diffusie vanuit een strook polykristallijn silicium.
FR2716294B1 (fr) 1994-01-28 1996-05-31 Sgs Thomson Microelectronics Procédé de réalisation d'un transistor bipolaire pour protection d'un circuit intégré contre les décharges électrostatiques.
US6528861B1 (en) 2001-06-15 2003-03-04 National Semiconductor Corporation High performance bipolar transistor architecture

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4712125A (en) * 1982-08-06 1987-12-08 International Business Machines Corporation Structure for contacting a narrow width PN junction region
JPS59220968A (ja) * 1983-05-31 1984-12-12 Fujitsu Ltd 半導体装置の製造方法
US4641170A (en) * 1983-12-12 1987-02-03 International Business Machines Corporation Self-aligned lateral bipolar transistors
JPS60216580A (ja) * 1984-04-12 1985-10-30 Fujitsu Ltd 半導体装置の製造方法
JPS60216581A (ja) * 1984-04-12 1985-10-30 Fujitsu Ltd 半導体装置の製造方法
JPS61237466A (ja) * 1985-04-15 1986-10-22 Canon Inc バイポ−ラトランジスタの製造方法
US4678537A (en) * 1985-05-23 1987-07-07 Sony Corporation Method of manufacturing semiconductor devices
US4722909A (en) * 1985-09-26 1988-02-02 Motorola, Inc. Removable sidewall spacer for lightly doped drain formation using two mask levels
DE3787110D1 (de) * 1986-03-21 1993-09-30 Siemens Ag Verfahren zur Herstellung einer Bipolartransistorstruktur für Höchstgeschwindigkeitsschaltung.
JPS62243361A (ja) * 1986-04-15 1987-10-23 Matsushita Electronics Corp 半導体装置の製造方法
US4722908A (en) * 1986-08-28 1988-02-02 Fairchild Semiconductor Corporation Fabrication of a bipolar transistor with a polysilicon ribbon
EP0281235B1 (de) * 1987-01-30 1993-07-14 Texas Instruments Incorporated Verfahren zum Herstellen eines bipolaren Transistors unter Verwendung von CMOS-Techniken
JPS6445164A (en) * 1987-08-13 1989-02-17 Hitachi Ltd Semiconductor device
JPH01291461A (ja) * 1988-05-18 1989-11-24 Mitsubishi Electric Corp 半導体装置，およびその製造方法
JPH02126642A (ja) * 1988-11-07 1990-05-15 Hitachi Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP0493853B1 (de) 1999-04-07
JPH04294545A (ja) 1992-10-19
DE69131093D1 (de) 1999-05-12
EP0493853A1 (de) 1992-07-08
JP2622047B2 (ja) 1997-06-18
US5204275A (en) 1993-04-20

Similar Documents

Publication Publication Date Title
DE69328758T2 (de) Verfahren zur Herstellung von SOI-Bipolar- und MOS-Transistoren
EP0036634B1 (de) Verfahren zur Herstellung einer bipolaren Transistorstruktur
DE3587231T2 (de) Verfahren zum herstellen einer dmos-halbleiteranordnung.
DE3889245T2 (de) Integrierter und kontrollierter Leistungs-MOSFET.
DE3881799T2 (de) Verfahren zur Herstellung von CMOS-Bauelementen.
DE3855861T2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit einer isolierten Gitterstruktur
DE2745857C2 (de)
DE4445345C2 (de) Verfahren zur Herstellung eines Bipolartransistors
DE69025805T2 (de) Herstellen von Halbleitervorrichtungen
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2242026A1 (de) Mis-feldeffekttransistor
DE3780484T2 (de) Loeschbarer programmierbarer nurlesespeicher mit gleitgate-feldeffekttransistoren.
DE3603470A1 (de) Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE19650493A1 (de) Superselbstausgerichteter Bipolartransistor und Verfahren zu dessen Herstellung
DE68928951T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit Bipolartransistoren
DE69729927T2 (de) Bipolartransistor mit einem nicht homogenen Emitter in einer BICMOS integrierter Schaltung
DE69022710T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
DE3688711T2 (de) Integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung.
DE69226569T2 (de) Selbstjustierender Polysilizium-T-Gatekontakt
DE69017798T2 (de) Dünnfilm-MOS-Transistor, bei dem die Kanalzone mit der Source verbunden ist, und Verfahren zur Herstellung.
DE69033593T2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einer Isolationszone
DE3851991T2 (de) Bipolartransistoren.
DE68928787T2 (de) Verfahren zur Herstellung eines Bipolartransistors
DE68925092T2 (de) MOS-Feldeffekttransistor

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8328 Change in the person/name/address of the agent

Representative=s name: VOLMER, G., DIPL.-ING., PAT.-ANW., 52066 AACHEN

8339 Ceased/non-payment of the annual fee