DE69123875T2 - Halbleiter-Speichereinrichtung mit auf parallelen Daten-Bits anwendbarer diagnostischer Einheit - Google Patents

Halbleiter-Speichereinrichtung mit auf parallelen Daten-Bits anwendbarer diagnostischer Einheit

Info

Publication number
DE69123875T2
DE69123875T2 DE69123875T DE69123875T DE69123875T2 DE 69123875 T2 DE69123875 T2 DE 69123875T2 DE 69123875 T DE69123875 T DE 69123875T DE 69123875 T DE69123875 T DE 69123875T DE 69123875 T2 DE69123875 T2 DE 69123875T2
Authority
DE
Germany
Prior art keywords
data
unit
data output
data bits
diagnostic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69123875T
Other languages
German (de)
English (en)
Other versions
DE69123875D1 (de
Inventor
Kazuhiro Nakada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Application granted granted Critical
Publication of DE69123875D1 publication Critical patent/DE69123875D1/de
Publication of DE69123875T2 publication Critical patent/DE69123875T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/34—Accessing multiple bits simultaneously

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
DE69123875T 1990-03-30 1991-03-25 Halbleiter-Speichereinrichtung mit auf parallelen Daten-Bits anwendbarer diagnostischer Einheit Expired - Fee Related DE69123875T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2084006A JP2953737B2 (ja) 1990-03-30 1990-03-30 複数ビット並列テスト回路を具備する半導体メモリ

Publications (2)

Publication Number Publication Date
DE69123875D1 DE69123875D1 (de) 1997-02-13
DE69123875T2 true DE69123875T2 (de) 1997-06-26

Family

ID=13818522

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69123875T Expired - Fee Related DE69123875T2 (de) 1990-03-30 1991-03-25 Halbleiter-Speichereinrichtung mit auf parallelen Daten-Bits anwendbarer diagnostischer Einheit

Country Status (4)

Country Link
US (1) US5079747A (OSRAM)
EP (1) EP0455977B1 (OSRAM)
JP (1) JP2953737B2 (OSRAM)
DE (1) DE69123875T2 (OSRAM)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2549209B2 (ja) * 1991-01-23 1996-10-30 株式会社東芝 半導体記憶装置
KR950001293B1 (ko) * 1992-04-22 1995-02-15 삼성전자주식회사 반도체 메모리칩의 병렬테스트 회로
US5377144A (en) * 1993-07-27 1994-12-27 Texas Instruments Inc. Memory array reconfiguration for testing
KR0168896B1 (ko) * 1993-09-20 1999-02-01 세키자와 다다시 패리티에 의해 에러를 수정할 수 있는 반도체 메모리장치
US5655113A (en) * 1994-07-05 1997-08-05 Monolithic System Technology, Inc. Resynchronization circuit for a memory system and method of operating same
JPH08203278A (ja) * 1995-01-25 1996-08-09 Sony Corp 半導体メモリ
JP2746222B2 (ja) * 1995-08-31 1998-05-06 日本電気株式会社 半導体記憶装置
JP4503142B2 (ja) * 2000-06-14 2010-07-14 株式会社ルネサステクノロジ 半導体記憶装置
JP2004234770A (ja) * 2003-01-31 2004-08-19 Renesas Technology Corp 半導体記憶装置とテスト方法
KR100639614B1 (ko) * 2004-10-15 2006-10-30 주식회사 하이닉스반도체 뱅크 내 셀을 테스트하기 위한 데이터 출력 컴프레스 회로및 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4287577A (en) * 1979-09-27 1981-09-01 Communications Satellite Corporation Interleaved TDMA terrestrial interface buffer
JP2523586B2 (ja) * 1987-02-27 1996-08-14 株式会社日立製作所 半導体記憶装置
US4967394A (en) * 1987-09-09 1990-10-30 Kabushiki Kaisha Toshiba Semiconductor memory device having a test cell array
JPH02226589A (ja) * 1989-02-27 1990-09-10 Nec Corp 半導体記憶装置
JPH0359899A (ja) * 1989-07-27 1991-03-14 Nec Corp 半導体メモリ

Also Published As

Publication number Publication date
JPH03283199A (ja) 1991-12-13
EP0455977A3 (OSRAM) 1995-02-08
EP0455977A2 (en) 1991-11-13
EP0455977B1 (en) 1997-01-02
JP2953737B2 (ja) 1999-09-27
DE69123875D1 (de) 1997-02-13
US5079747A (en) 1992-01-07

Similar Documents

Publication Publication Date Title
DE69225537T2 (de) Integrierte Speicherschaltung
DE69525808T2 (de) Halbleiteranordnung mit Speicherchip und Speicherperipherieschaltungschip und Herstellungsverfahren
DE69123875T2 (de) Halbleiter-Speichereinrichtung mit auf parallelen Daten-Bits anwendbarer diagnostischer Einheit
DE69224565T2 (de) Integrierte Speicherschaltung mit schneller Nullsetzung
DE69020384T2 (de) Integrierte Halbleiterspeicherschaltung mit Möglichkeit zum Maskieren des Schreibens im Speicher.
DE69028382T2 (de) Serielle multiplexierte Registerarchitektur für VRAM
DE2364785A1 (de) Integrierter halbleiterspeicher mit defekten speicherzellen
DE4213574C2 (de) Halbleiterspeichereinrichtung und Betriebsverfahren dafür
DE3032630A1 (de) Halbleiterspeicher aus speicherbausteinen mit redundanten speicherbereichen
DE4018296C2 (OSRAM)
DE68923530T2 (de) Speicheranordnung mit Felder und der Möglichkeit von sich abwechselnden Datentoren.
DE69118419T2 (de) Halbleiterschaltung zum Verhindern von Störungen aufgrund von Geräuschen
DE69021230T2 (de) Halbleiter-Speichereinrichtung mit einer Ausgangsdaten-Puffereinheit, die entweder die normale Zugriffsbetriebsart oder die Testbetriebsart aufweist.
DE69220256T2 (de) Halbleiterspeicheranordnung
DE3814875C2 (OSRAM)
DE19618722A1 (de) Halbleiterspeichereinrichtung, die zum Arbeiten mit während eines Vielbittests invertierten Potentialen benachbarter Bitleitungen befähigt ist
DE69126045T2 (de) Speicherschaltung mit verbesserten Leistungsverbindungen
DE69024109T2 (de) Halbleiterspeicheranordnung mit einer verbesserten Schreibsteuerschaltung
DE3700403A1 (de) Halbleiterspeichereinrichtung
DE19721516A1 (de) Mikroprozessor
DE3024153A1 (de) Speicher-subsystem
EP0283906A1 (de) Verfahren und Schaltungsanordnung zum Prüfen eines Halbleiterspeichers
DE69227144T2 (de) Programmierbare logische Einheit
DE3780551T2 (de) Speichereinrichtung unter verwendung von adressenmultiplex.
DE69319481T2 (de) Zeilendekodierer zum Antreiben einer Wortleitung in mehrernpunkten

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: NEC CORP., TOKIO/TOKYO, JP

Owner name: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP

8327 Change in the person/name/address of the patent owner

Owner name: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP

8339 Ceased/non-payment of the annual fee