DE69115856T2 - Gegossenes Gehäuse für eine integrierte Schaltung mit einer Vorrichtung zur Reduzierung der dynamischen Impedanz - Google Patents

Gegossenes Gehäuse für eine integrierte Schaltung mit einer Vorrichtung zur Reduzierung der dynamischen Impedanz

Info

Publication number
DE69115856T2
DE69115856T2 DE69115856T DE69115856T DE69115856T2 DE 69115856 T2 DE69115856 T2 DE 69115856T2 DE 69115856 T DE69115856 T DE 69115856T DE 69115856 T DE69115856 T DE 69115856T DE 69115856 T2 DE69115856 T2 DE 69115856T2
Authority
DE
Germany
Prior art keywords
reducing
dynamic impedance
network
legs
impedance according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69115856T
Other languages
English (en)
Other versions
DE69115856D1 (de
Inventor
Michel Mermet-Guyennet
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
SGS Thomson Microelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SA filed Critical SGS Thomson Microelectronics SA
Publication of DE69115856D1 publication Critical patent/DE69115856D1/de
Application granted granted Critical
Publication of DE69115856T2 publication Critical patent/DE69115856T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49527—Additional leads the additional leads being a multilayer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

  • Die vorliegende Erfindung betrifft das Gebiet der integrierten Schaltungen mit gegossenem Gehäuse und insbesondere integrierte Schaltungen mit einem gegossenen Gehäuse, welche eine Einrichtung zum Vermindern der dynamischen Impedanz von Stromleitungen aufweisen.
  • Im Betrieb erfordern einige integrierte Schaltungen hohe Stromspitzen. In diesem Fall ist es erforderlich, daß die Versorgungsleitungen niedrige dynamische Impedanzen haben, d.h., daß diese Leitungen jeweils einen niedrigen Widerstandswert und eine niedrige Induktivität haben und eine Entkopplungskapazität aufweisen, die mit einer anderen Versorgungsleitung verbunden ist.
  • Gemäß den herkömmlichen Verbindungstechniken besteht ein Verfahren zum Vermindern der Widerstandswerte und Induktivitäten der Anschlüsse darin, die Anzahl der Anschlüsse zu erhöhen, welche für die Versorgungsspannungen eingesetzt werden. Somit werden die parasitären Widerstände und Induktivitäten parallelisiert, und ihre Werte werden praktisch durch die Anzahl der parallelen Anschlüsse geteilt. Wenn jedoch die parasitären Widerstandswerte und Induktivitäten ausreichend gesenkt werden sollen, muß die Anzahl der Anschlüsse, welche für die Leistungsversorgungen dienen, deutlich erhöht werden, was wiederum inkompatibel mit integrierten Schaltungen ist, da eine große Anzahl von Eingängen/Ausgängen notwendig wird.
  • In der folgenden Beschreibung ist die Ebene der Anschlußdrähte als ein Verbindungsnetzwerk bezeichnet.
  • Fig. 1A und 1B zeigen eine Draufsicht bzw. eine Schnittdarstellung eines mehrschichtigen Anschlußrahmens, der für eine Rahmenanschluß- und Verbindungstechnik mittels Drähten geeignet ist und in Proceedings of the Sixth IEEE/CHMT International Electronic Manufacturing Technology Symposium, April 1989, Nara, Japan, Seiten 221 bis 229, "Multi-Layer Molded Plastic Package" beschrieben ist. Dieser Anschlußrahmen weist mehrere Schichten auf, welche gebildet werden aus einer Schicht aus Anschlußleitern oder einem Verbindungsnetzwerk 10, einer ersten Metallebene 11 und einer zweiten Metallebene 12, welche voneinander durch geklebte isolierende Filme 13 und 14 getrennt sind. Die Ebene 12 trägt einen Chip 15. Die Ebene 11 ist ringförmig, um einen Raum um den Chip 15 herum freizulassen, um diesen mit der Ebene 12 zu verbinden. Beine 16 am Umfang der Ebene 11 sind mit Anschlußleitungen verlötet, die mit einem ersten Versorgungsanschluß verbunden sind. Ähnlich sind Beine 17 am Umfang der Ebene 12 mit anderen Anschlußleitungen verlötet, die mit einem zweiten Versorgungsanschluß verbunden sind. Die Versorgungs-Anschlußflecken des Chips 15, welche normalerweise mit den Versorgungsanschlußleitungen verbunden werden sollen, sind über Drähte mit den entsprechenden Ebenen verbunden, und die verbleibenden Anschlußflecken sind über Drähte mit den proximalen Enden der übrigen Anschlußleitungen verbunden.
  • Somit schicken die Versorgungsanschlüsse Strom durch die Ebenen, anstatt ihn durch lange dünne Anschlußleitungen zu schicken. Dies vermindert die parasitären Widerstandswerte und Induktivitäten erheblich. Ferner bilden die Ebenen 11 und 12 eine Entkopplungskapazität zwischen den Versorgungsleitungen.
  • Im Vergleich zu einer Ausführungsform mit nur einer Schicht, die dem Verbindungsnetzwerk 10 entspricht, ist es jedoch bei dieser Anordnung notwendig, die Enden der Anschlußleitungen zu kürzen, um die Versorgungsanschlußflecken der Chips mit den Ebenen verbinden zu können. Dadurch sind längere Drähte zwischen den anderen Anschlußflecken der Chips und den Enden der Anschlußleitungen notwendig. In der Praxis ist man auf drei Schichten begrenzt, weil anderenfalls die Verbindungsdrähte zwischen den Chips und den Enden der Anschlußleitungen zu lang würden, um eine zufriedenstellende Zuverlässigkeit zu gewährleisten, und ferner würde dies insbesondere zusätzliche Widerstandswerte und Induktivitäten einführen, die ja gerade vermieden werden sollen.
  • Ein weiterer Nachteil dieser Anordnung ist, daß es besonders schwierig ist, die Drähte an die proximalen Enden der Anschlußleitungen zu löten, weil der isolierende Film 13, der letztere trägt, unter Einwirkung der Lötwärme weich wird. Ferner sind diese mehrschichtigen Anschlußrahmen teuer, weil sie aus den Metallebenen 11 und 12 mit Spezialwerkzeugen gestanzt werden müssen, und ihre Realisierung ist delikat und erfordert eine Anpassung der herkömmlichen Verfahren zum Handhaben und Löten der herkömmlichen Rahmen, da die Verbindungs- oder Bonddrähte unterschiedliche Längen haben.
  • Eine Aufgabe der vorliegenden Erfindung ist, eine Einrichtung zum Vermindern der dynamischen Impedanz der Versorgungsleitungen vorzusehen, deren Herstellung einfach und kostengünstig ist, und die in Verbindung mit herkömmlichen Verbindungsnetzen verwendet werden kann, ohne deren Art der Verbindung mit dem Chip modifizieren zu müssen.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist es, diese Einrichtung in integrierten Schaltungen vorzusehen, welche gemäß der TAB-Technik (Tape Automated Bonding Technik) erhalten werden.
  • Diese sowie weitere Aufgaben der vorliegenden Erfindung werden mittels einer Einrichtung zum Vermindern der dynamischen Impedanz für eine integrierte Schaltung mit einem gegossenen Gehäuse gemäß Anspruch 1 erhalten, umfassend einen Chip und mehrere ringförmige metallische Ebenen, die voneinander über einen isolierenden Film getrennt sind, wobei jede dieser Ebenen an ihrer Außengrenze äußere Beine aufweist, die mit der Außenseite des Gehäuses verbunden sind, und an ihrer Innengrenze Beine aufweist, die mit den Anschlußfeldern des Chips verbunden sind.
  • Gemäß einer Ausführungsforn der vorliegenden Erfindung sind die Beine an der Außenseite und an den Verbindungsfeldern des Chips mittels Anschlüssen eines herkömmlichen Verbindungsnetzwerkes verbunden.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung sind die Beine an den Anschlüssen angelötet.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung werden die ringförmigen Ebenen und ihre Beine durch Ätzen eines metallischen Filmes erhalten, der an einem Kunststoffband befestigt ist, welches den Isolierfilm bildet.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung wird auch das Verbindungsnetzwerk durch Ätzen erhalten.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung sind die Anschlüsse des Netzwerkes mit gekürzten Anschlüssen eines herkömmlichen Anschlußrahmens verbunden.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung besteht die ringförmige Ebene der letzten Schicht aus mehreren Abschnitten.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung trägt die ringförmige Ebene der letzten Schicht eine Kapazität, die zwischen benachbarten Abschnitten angeschlossen ist.
  • Diese sowie weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung ergeben sich mit weiteren Einzelheiten aus der folgenden Beschreibung spezieller Ausführungsformen mit Bezug auf die Zeichnung. In den Figuren zeigen:
  • Fig. 1A
  • und 1B, welche bereits beschrieben wurden, den Stand der Technik;
  • Fig. 2A
  • und 2B jeweils eine Unteransicht bzw. eine Schnittdarstellung einer Ausführungsform der vorliegenden Erfindung;
  • Fig. 3 einen Teil einer weiteren Ausführungsform der vorliegenden Erfindung; und
  • Fig. 4 eine Unteransicht einer nochmals weiteren Ausführungsform der vorliegenden Erfindung.
  • In den Figuren, welche nicht maßstäblich gezeichnet sind, bezeichnen dieselben Bezugszeichen gleiche Elemente.
  • Die Fig. 2A und 2B zeigen ein Verbindungsnetzwerk 20 innerhalb eines gegossenen Gehäuses für eine integrierte Schaltung, das Teil eines herkömmlichen Anschlußrahmens ist. Gemäß der vorliegenden Erfindung sind zwei ringförmige Metallebenen oder Metallflächen 21 und 22 auf den Anschlußleitungen des Netzwerkes 20 angeordnet. Die Außenränder der ringförmigen Flächen liegen innerhalb des Gehäuses, und die Innenränder lassen die proximalen Enden der Anschlüsse frei. Jede ringförmige Fläche ist mit einer Anzahl von Anschlußleitungen des Netzwerkes 20, z.B. für eine Versorgungsspannung, über Beine 23 und 24 des Außenrandes jeder Fläche und über Beine 25 und 26 ihres Innenrandes verbunden. Somit werden die Anschlußleitungen von einer Fläche überbrückt, woraus sich ergibt, daß die Anschlußleitungen und die Fläche parallel verbunden sind, und wodurch ferner die parasitären Widerstandswerte und Induktivitäten im Vergleich zu den Einrichtungen nach dem Stand der Technik vermindert werden.
  • Die ringförmigen Flächen 21 und 22 werden durch Ätzen eines Metallfilms erhalten, der auf einem Kunststoffband befestigt ist, wie aus der TAB-Technik bekannt ist (vom englischen Begriff "Tape Automated Bonding" oder automatisierte Verbindung mittels Bändern). Mit dieser Technik können leicht komplexe ringförmige Metallflächen erhalten werden. Ferner bildet das Kunststoffband direkt einen isolierenden Film, 27 und 28, zwischen zwei Schichten der ringförmigen Flächen.
  • Dieses Verfahren ermöglicht gemäß einer Ausführungsform der vorliegenden Erfindung, und wie in Fig. 2 gezeigt, eine Aufteilung der oberen ringförmigen Fläche in mehrere Abschnitte. Zwei Abschnitte 22' und 22" sind in Verbindung mit Anschlußleitungen gezeigt, die jeweils unterschiedliche Spannungen haben. Innerhalb der Grenzen des nachfolgend gegossenen Gehäuses ermöglicht dies, Kondensatoren 29 in SMD-Technik (Surface Mounted Device oder Oberflächenmontage) zwischen zwei Abschnitten 22' und 22" der Fläche anzulöten. Es ist somit möglich, die Entkopplungskapazität deutlich zu erhöhen. Das im vorliegenden Fall gezeigte Verbindungsnetzwerk 20 ist dasselbe wie bei einem herkömmlichen Anschlußrahmen. Die Enden der Anschlußleitungen sind mit einem Chip 15 über Drähte gleicher Länge verbunden.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung, die teilweise in Fig. 3 gezeigt ist, sind ringförmige Flächen 31 und 32, deren Form ähnlich wie die der Flächen 21 und 22 der Fig. 2A und 2B ist, auf dieselbe Weise, jedoch auf einem Verbindungsnetzwerk 33 angeordnet, welches gemäß der TAB-Technik realisiert und mit einem Chip 15 verbunden ist.
  • Man wird bemerken, daß es nicht notwendig ist, die herkömmlichen Verbindungsnetzwerke zu modifizieren, um die vorliegende Erfindung umzusetzen, und es ist möglich, innerhalb der Grenzen des nachfolgenden gegossenen Gehäuses so viele Schichten aus Metallflächen, wie erwünscht, vorzusehen.
  • Fig. 3 zeigt ferner eine weitere Ausführungsform der vorliegenden Erfindung. Die distalen Enden der Anschlußleitungen des Netzwerkes 33 sind mit den proximalen Enden gekürzter Anschlußleitung 34 eines herkömmlichen Anschlußrahmens verlötet.
  • Fig. 4 zeigt eine weitere Ausführungsform der vorliegenden Erfindung. In einem Verbindungsnetzwerk, welches mit der TAB- Technik hergestellt wird, werden die Anschlußleitungen unterdrückt, welche zur Verbindung mit einer ringförmigen Fläche 42 vorgesehen sind, und in diesem Fall ersetzen die Beine 43 des Außenrandes der Fläche und die Beine 44 des Innenrandes, welche bei den Abmessungen der unterdrückten Anschlüsse vorgesehen sind, letztere.
  • Um die Beschreibung der vorliegenden Erfindung einfach zu halten, wurden nur eine oder zwei Schichten der ringförmigen Flächen in den Figuren dargestellt. Der Fachmann auf diesem Gebiet kann mit den Techniken der vorliegenden Erfindung jedoch auf einfache Weise so viele zusätzliche Schichten, wie notwendig, innerhalb der Grenzen des nachfolgend erhaltenen Gehäuses vorsehen, um die Eigenschaften weiter zu verbessern.

Claims (7)

1. Einrichtung zum Vermindern der dynamischen Impendanz in einer integrierten Schaltung mit einem gegossenen Gehäuse, mit einem Chip (15), der an ein Verbindungsnetzwerk (20) und mehrere metallische ringförmige Ebenen (21, 22) angeschlossen ist, welche um den Chip herum übereinander angeordnet sind und voneinander und von dem Verbindungsnetzwerk durch einen Isolierfilm (27, 28) getrennt sind, wobei jede dieser Ebenen an ihrer Außengrenze äußere Beine (23, 24) aufweist, dadurch gekennzeichnet, daß jede Ebene an ihrer inneren Grenze innere Beine (25, 26) aufweist und jedes Beinpaar aus inneren und äußeren Beinen zumindest teilweise einen entsprechenden Anschluß des Verbindungsnetzwerkes ersetzt oder mit diesem verbunden ist.
2. Einrichtung zum Vermindern der dynamischen Impedanz nach Anspruch 1, dadurch gekennzeichnet, daß das Verbindungsnetzwerk ein herkömmliches Anschlußgitter ist.
3. Einrichtung zum Vermindern der dynamischen Impedanz nach Anspruch 1, dadurch gekennzeichnet, daß die ringförmigen Ebenen (21, 22) und ihre Beine (23 bis 26) auf einem metallischen Film geätzt sind, der an einem Kunststoffband befestigt ist, welches den Isolierfilm (27, 28) bildet.
4. Einrichtung zum Vermindern der dynamischen Impedanz nach Anspruch 3, dadurch gekennzeichnet, daß auch das Verbindungsnetzwerk (33) geätzt ist.
5. Einrichtung zum Vermindern der dynamischen Impedanz nach Anspruch 4, dadurch gekennzeichnet, daß die Anschlüsse des Netzes (33) die Anschlüsse (34) eines klassischen Anschlußrahmens mit den Kontaktfeldern des Chips verbinden.
6. Einrichtung zum Vermindern der dynamischen Impedanz nach Anspruch 1, dadurch gekennzeichnet, daß die ringförmige Fläche (22) der letzten Schicht aus mehreren Abschnitten (22', 22") besteht.
7. Einrichtung zum Vermindern der dynamischen Impedanz nach Anspruch 6, dadurch gekennzeichnet, daß die ringförmige Schicht der letzten Schicht eine Kapazität (29) trägt, die zwischen benachbarten Abschnitten (22', 22") angeschlossen ist.
DE69115856T 1990-10-29 1991-10-25 Gegossenes Gehäuse für eine integrierte Schaltung mit einer Vorrichtung zur Reduzierung der dynamischen Impedanz Expired - Fee Related DE69115856T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9013741A FR2668651A1 (fr) 1990-10-29 1990-10-29 Circuit integre a boitier moule comprenant un dispositif de reduction de l'impedance dynamique.

Publications (2)

Publication Number Publication Date
DE69115856D1 DE69115856D1 (de) 1996-02-08
DE69115856T2 true DE69115856T2 (de) 1996-08-14

Family

ID=9401896

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69115856T Expired - Fee Related DE69115856T2 (de) 1990-10-29 1991-10-25 Gegossenes Gehäuse für eine integrierte Schaltung mit einer Vorrichtung zur Reduzierung der dynamischen Impedanz

Country Status (5)

Country Link
US (1) US5243496A (de)
EP (1) EP0484257B1 (de)
JP (1) JPH04266056A (de)
DE (1) DE69115856T2 (de)
FR (1) FR2668651A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06507275A (ja) * 1992-02-18 1994-08-11 インテル コーポレーション 薄膜法を用いた多層成形プラスチックパッケージ
US5905300A (en) * 1994-03-31 1999-05-18 Vlsi Technology, Inc. Reinforced leadframe to substrate attachment
WO1997029512A1 (de) * 1996-02-09 1997-08-14 Mci Computer Gmbh Halbleiterelement mit einem kondensator
US6069403A (en) * 1998-10-06 2000-05-30 Intersil Corporation Power module with lowered inductance and reduced voltage overshoots
DE10014382A1 (de) * 2000-03-23 2001-10-18 Infineon Technologies Ag Leiterbahn-Schichtstruktur und Vorstufe zu dieser
JP3615126B2 (ja) 2000-07-11 2005-01-26 寛治 大塚 半導体回路装置
US6320757B1 (en) * 2000-07-12 2001-11-20 Advanced Semiconductor Engineering, Inc. Electronic package
DE10057494A1 (de) * 2000-11-20 2002-06-13 Siemens Ag Anordnung auf einem Schaltungsträger und einer Leiterplatte oder einer Leiterplattenanordnung
TW488054B (en) * 2001-06-22 2002-05-21 Advanced Semiconductor Eng Semiconductor package for integrating surface mount devices

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6018145B2 (ja) * 1980-09-22 1985-05-09 株式会社日立製作所 樹脂封止型半導体装置
JPS61108160A (ja) * 1984-11-01 1986-05-26 Nec Corp コンデンサ内蔵型半導体装置及びその製造方法
JPS6392047A (ja) * 1986-10-06 1988-04-22 Rohm Co Ltd 半導体用リ−ドフレ−ム
JPS63122159A (ja) * 1986-11-10 1988-05-26 Nec Corp 半導体装置
US4993148A (en) * 1987-05-19 1991-02-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a circuit board
US4903113A (en) * 1988-01-15 1990-02-20 International Business Machines Corporation Enhanced tab package
JPH0687484B2 (ja) * 1989-04-06 1994-11-02 三菱電機株式会社 Ｉｃカード用モジュール
JPH063819B2 (ja) * 1989-04-17 1994-01-12 セイコーエプソン株式会社 半導体装置の実装構造および実装方法
JP2799472B2 (ja) * 1990-05-31 1998-09-17 イビデン株式会社 電子部品搭載用基板
US5175397A (en) * 1990-12-24 1992-12-29 Westinghouse Electric Corp. Integrated circuit chip package
KR940007649B1 (ko) * 1991-04-03 1994-08-22 삼성전자 주식회사 반도체 패키지

Also Published As

Publication number Publication date
US5243496A (en) 1993-09-07
JPH04266056A (ja) 1992-09-22
EP0484257B1 (de) 1995-12-27
DE69115856D1 (de) 1996-02-08
FR2668651A1 (fr) 1992-04-30
EP0484257A1 (de) 1992-05-06

Similar Documents

Publication Publication Date Title
DE69528960T2 (de) Leiterrahmen mit mehreren leitenden schichten
DE19827237B4 (de) Leiterplattensubstrat für Halbleiterbauelementgehäuse und ein dasselbe verwendende Halbleiterbauelementgehäuse sowie Herstellungsverfahren für diese
DE60131677T2 (de) I-kanal-oberflächenmontage-verbinder
DE3586732T2 (de) Verfahren zum herstellen einer dreidimentionaler halbleiteranordung.
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE4230187B4 (de) Baueinheit mit Speicher-IC, sowie Verfahren zum Herstellen einer solchen Baueinheit
DE3913221A1 (de) Halbleiteranordnung
DE2352357A1 (de) Halbleitergehaeuse
DE69129619T2 (de) Halbleitervorrichtung mit einer vielzahl von anschlussstiften
DE2536270A1 (de) Mii oeffnungen versehene halbleiterscheibe
DE19747105A1 (de) Bauelement mit gestapelten Halbleiterchips
DE69126115T2 (de) Direkte Entkupplung einer Mikroschaltung
DE68905475T2 (de) Halbleiter-speichermodul hoeher dichte.
DE112009000351T5 (de) Mikroelektronischer Baustein, der Siliziumpatches für Zwischenverbindungen hoher Dichte enthält, und Verfahren zum Herstellen desselben
DE19714470A1 (de) Drahtbondchipverbindung mit hoher Dichte für Multichip-Module
EP2724597A2 (de) Elektronische baugruppe und verfahren zu deren herstellung
DE4140010A1 (de) Leiterplatte und verfahren zu ihrer herstellung
DE69322477T2 (de) 3D-Verbindungsverfahren für Gehäuse von elektronischen Bauteilen und resultierendes 3D-Bauteil
DE2726040B2 (de) Hochfrequenz-Halbleiteranordnung
EP0289794B1 (de) RC-Leitung
DE60029011T2 (de) Leiterplattenanordnung mit verbesserter überbrückungsentkopplung für bga-packungen
DE69115856T2 (de) Gegossenes Gehäuse für eine integrierte Schaltung mit einer Vorrichtung zur Reduzierung der dynamischen Impedanz
DE69004581T2 (de) Plastikumhüllte Hybrid-Halbleiteranordnung.
DE102019117079A1 (de) Verfahren zum herstellen einer hochfrequenzschaltungs-leiterplatte und hochfrequenzschaltungs-leiterplatte
DE102020204406A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee