DE69102351T2 - Heteroübergangseffekttransistor mit vergrabenem Kanal. - Google Patents

Heteroübergangseffekttransistor mit vergrabenem Kanal.

Info

Publication number
DE69102351T2
DE69102351T2 DE69102351T DE69102351T DE69102351T2 DE 69102351 T2 DE69102351 T2 DE 69102351T2 DE 69102351 T DE69102351 T DE 69102351T DE 69102351 T DE69102351 T DE 69102351T DE 69102351 T2 DE69102351 T2 DE 69102351T2
Authority
DE
Germany
Prior art keywords
band gap
semiconductor
layer
conductivity type
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69102351T
Other languages
English (en)
Other versions
DE69102351D1 (de
Inventor
Philip Anthony Kiely
Geoffrey W Taylor
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of DE69102351D1 publication Critical patent/DE69102351D1/de
Application granted granted Critical
Publication of DE69102351T2 publication Critical patent/DE69102351T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
    • H01S5/06203—Transistor-type lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H01S5/0422—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer
    • H01S5/0424—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer lateral current injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2059—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

    Technisches Gebiet
  • Die Erfindung betrifft das Gebiet der Halbleitereinrichtungen mit Heteroübergängen und im speziellen Feldeffekttransistoren mit einer Heterogrenzfläche.
    • Hintergrund der Erfindung
  • Beachtliches Interesse kam jüngst der Entwicklung von komplementären integrierten III-V-Halbleiterschaltungen aufgrund ihres Potentials für hohe Geschwindigkeit, niedrige Leistungsaufnahme und großen Rauschabstand zu. Siehe beispielsweise K. Yoh et al., IEDM Digest, Seiten 892-94 (1987). Der Hauptteil des Erfolges bis heute wurde bei n- und p- Kanal Heterostruktur-Feldeffekttransistoren mit isoliertem Gate (Heterostructure Insulated Gate Field Effect Transistors, HIGFETs) berichtet, siehe R.R. Daniels et al., IEDM Tech. Digest, Seiten 4448-51 (1986), M. Hiraro et al., IEEE Trans. Electron Devices. Band ED-34, Nr. 12, Seiten 2399-2404 (1987) und M.D. Feuer et al., DRC Tech. Digest, IV B-2, Juni 1989. Im speziellen beschreibt der Stand der Technik die Verwendung undotierter, epitaxial aufgewachsener Halbleiterschichten, um Schwellenwert-Spannungsänderungen zu vermeiden. Unglücklicherweise ist die Schwellenwertspannung dann in kritischer Weise vom verwendeten Halbleitermaterial abhängig und ist demzufolge konstruktiv schwierig zu ändern. Da darüber hinaus die Schwellenwertspannung des langen Kanals im wesentlichen festliegt, ist die Abnahme der Schwellenwertspannung für Einrichtungen mit kurzem Kanal durch Konstruktion nicht zu ändern. Somit wird eine minimale Gatelänge typischerweise zum Steuern der Schwellenwertspannung benötigt, die wiederum die Transkonduktanz und Bauteilgeschwindigkeit beschränkt.
    • Zusammenfassung der Erfindung
  • Ein die Probleme des Standes der Technik vermeidender Feldeffekttransistor wird durch Steuerung der Dotierung in einem leitenden Kanal, der unter einer Heterogrenzfläche angeordnet ist, verwirklicht. Der Kanal kann entweder einen Halbleiterbereich mit enger Bandlücke oder einen Quantentrog in Kombination mit einem Bereich mit zwischenwertiger Bandlücke umfassen. Gemäß der Form der Erfindung ohne Quantentrog wird ein Feldeffekttransistor mit einem ersten Halbleiterbereich, der seitlich zwischen einem zweiten und dritten Halbleiterbereich angeordnet ist, bereitgestellt, wobei der erste Halbleiterbereich umfaßt: eine erste Halbleiterschicht mit einem ersten Leitfähigkeitstyp und einer ersten energetischen Bandlücke und einer ersten Dotierstoffkonzentration, eine zweite Halbleiterschicht, die einen leitenden Kanal zwischen dem zweiten und dritten Halbleiterbereich ausbildet, wobei der zweite und der dritte Halbleiterbereich jeder einen zweiten Leitfähigkeitstyp haben, der dem ersten Leitfähigkeitstyp entgegengesetzt ist, wobei die zweite Halbleiterschicht den zweiten Leitfähigkeitstyp und eine zweite energetische Bandlücke hat, wobei der dritte Leitfähigkeitstyp dem ersten Leitfähigkeitstyp entgegengesetzt ist, die erste energetische Bandlücke größer als die zweite energetische Bandlücke ist und die erste und die zweite Halbleiterschicht eine erste Heteroübergangsgrenzfläche haben, so daß der erste leitende Kanal neben der ersten Heteroübergangsgrenzfläche ausgebildet wird, wobei sich eine Ladungsschicht innerhalb der ersten Halbleiterschicht und im wesentlichen nahe zur ersten Heteroübergangsgrenzfläche bildet, wobei die Ladungsschicht den ersten Leitfähigkeitstyp und eine zweite Dotierstoffkonzentration, die wesentlich höher als die erste Dotierstoffkonzentration ist, hat und wobei eine dritte Halbleiterschicht den ersten Leitfähigkeitstyp und eine dritte energetische Bandlücke, die im wesentlichen gleich der ersten energetischen Bandlücke ist, hat, wobei die erste und die dritte Halbleiterschicht eine Grenzfläche haben.
  • Gemäß der Ausführungsform der Erfindung mit Quantentrog bzw. Qantenmulde wird ein Feldeffekttransistor bereitgestellt mit einem ersten Halbleiterbereich, der seitlich zwischen einem ersten und einem dritten Halbleiterbereich angeordnet ist, wobei der erste Halbleiterbereich umfaßt: eine erste Halbleiterschicht mit einem ersten Leitfähigkeitstyp, eine erste energetische Bandlücke und eine erste Dotierstoffkonzentration, eine zweite Halbleiterschicht mit einem zweiten Leitfähigkeitstyp und einer zweiten energetischen Bandlücke, wobei der zweite Leitfähigkeitstyp dem ersten Leitfähigkeitstyp entgegengesetzt ist, wobei die erste energetische Bandlücke gleich der zweiten energetischen Bandlücke ist, wobei ein Quantentrog zwischen der zweiten Halbleiterschicht und der ersten Halbleiterschicht ausgebildet wird und eine dritte energetische Bandlücke niedriger als die zweite energetische Bandlücke ist, wobei der Quantentrog eine erste und eine zweite Heteroübergangsgrenzfläche jeweils zu der ersten und zweiten Halbleiterschicht hat, und wobei die zweite Halbleiterschicht in Kombination mit dem Quantentrog einen leitenden Kanal zwischen dem zweiten und dritten Halbleiterbereich so ausbildet, daß der leitende Kanal unter der ersten Heteroübergangsgrenzfläche ausgebildet wird, wobei der zweite und dritte Halbleiterbereich jeweils den zweiten Leitfähigkeitstyp haben, eine Ladungsschicht innerhalb der ersten Halbleiterschicht und im wesentlichen nahe zur ersten Heteroübergangsgrenzfläche ausgebildet wird, wobei die Ladungsschicht im ersten Ladungstyp und eine erste Dotierstoffkonzentration, die wesentlich größer als die zweite Dotierstoffkonzentration ist, hat und wobei eine dritte Halbleiterschicht den ersten Leitfähigkeitstyp und eine vierte energetische Bandlücke hat, wobei die vierte energetische Bandlücke größer als die erste energetische Bandlücke ist und die zweite und vierte Halbleiterschicht eine Grenzfläche haben.
  • In der einfachen Ausführungsform ohne Quantentrog findet die Leitung in dem engen Bandlückenkanal statt, in welchem die spezifische Leitfähigkeit durch die Vorspannung zu einem Ohmschen Gatekontakt gesteuert wird, wohingegen in dem Falle des Quantentrogs der Betrieb der Einrichtung ähnlich ist, mit der Ausnahme, daß die Ladungsträgeransammlung in dem undotierten Quantentrog auftreten kann, welches die Kanalleitung erhöht.
  • In einer beispielhaften Ausführungsform umfaßt ein vergrabener Kanal einen InGaAs-Quantentrog mit enger Bandlücke und eine AlGaAs-Schicht mit zwischenwertiger Bandlücke ist unter der Heterogrenzfläche des InGaAs- Einzelquantentrogs und einer AlGaAs-Schicht mit breiter Bandlücke angeordnet. An der Heterogrenzfläche ist eine dünne Ladungsschicht mit dem gleichen Leitfähigkeitstyp (Ladungstyp) wie die Schicht mit breiter Bandlücke angeordnet. Mit dem Erreichen des Maximumwertes der Gatespannung kann eine Ladungsträgeransammlung in dem Quantentrog auftreten.
  • Zusätzlich kann mit der Ausbildung einer geeigneten optischen Kavität ein Laser hergestellt werden, der die beispielhafte Anordnung des vorstehenden Feldeffekttransistors hat. Darüber hinaus können Elektronen durch Anlegen einer Spannung in Flußrichtung an die Einrichtung durch Kollektor- und Gateanschlüsse in den Quantentrog gepumpt werden, welches zu Laserbetrieb führt.
    • Figurenbeschreibung.
  • Ein vollständigeres Verständnis der Erfindung ist durch Lektüre nachfolgender Beschreibung in Zusammenschau mit den beigefügten Zeichnungen zu erhalten, in welchen:
  • Fig. 1 eine Querschnittsansicht eines p-Kanal- Feldeffekttransistors gemäß den Prinzipien der Erfindung von vorne zeigt,
  • Fig. 2-3 energetische Banddarstellungen für die spezielle Ausführungsform des in Fig. 1 dargestellten Feldeffekttransistors zeigen,
  • Fig. 4 eine energetische Banddarstellung für einen p-Kanal- Feldeffekttransistor ohne Quantentrog zeigt und
  • Fig. 5 eine die Änderung der Schwellenwertspannung als Funktion der Dotierung und Dicke des in Fig. 1 dargestellten Feldeffekttransistors darstellt.
    • Detaillierte Beschreibung
  • Die Erfindung stellt einen Feldeffekttransistor zur Verfügung, der einen vergrabenen Kanal mit enger Bandlücke, der gerade unterhalb einer Heteroübergangsgrenzfläche zwischen einer Schicht mit breiter Bandlücke und einer Schicht mit enger Bandlücke angeordnet ist, verwendet. Auf beiden Seiten des vergrabenen Kanals sind die Halbleiterschichten von entgegengesetztem Leitfähigkeitstyp zu der Leitfähigkeit des Kanals. In vorteilhafter Weise gestattet der vergrabene Kanal, daß in diesem Leitung stattfindet, so daß ein Ohmscher Gatekontakt zu diesem die Erschöpfung des vergrabenen Kanals steuert, welches zu einer Source-Drain-Modulation führt. Es ist festzuhalten, daß, falls ein undotierter Quantentrog gerade unterhalb der Heterogrenzfläche angebracht wird, eine erhöhte Transkonduktanz aufgrund von Ladungsträgeransammlung erreichbar ist. Für die letztgenannte Ausführungsform der Einrichtung muß der dotierte vergrabene Kanalbereich in irgendeiner Schicht mit zwischenwertiger Bandlücke aufgewachsen sein. Zusätzlich ist die Halbleiterschicht unterhalb des Kanalbereichs ein Halbleiter mit breiter Bandlücke, im speziellen der gleiche wie der Halbleiter mit breiter Bandlücke oberhalb des Kanals. Die unter einer angelegten Gatevorspannung durch eine akkumulierte Grenzfläche gewährte hohe Mobilität stellt die erwünschten Leistungseigenschaften, die dem Transistor mit hoher elektronischer Mobilität anhängen (High Electron Mobility Transistor, HEMT) zur Verfügung. Wie im vorhergehenden Abschnitt beschrieben, stellt die Einrichtung ferner die Vorteile niedrigen Gateleckstroms, selbstausrichtender Source/Drain sowie das Potential einer Submicrometerskalierung zur Verfügung.
  • Eine beispielhafte Ausführungsform einer einen erfindungsgemäßen Quantentrog verwendenden Einrichtung ist in Fig. 1 dargestellt. Die Einrichtung umfaßt ein halb isolierendes Substrat 10, eine Schicht mit breiter Bandlücke 11, eine Schicht mit zwischenwertiger Bandlücke 12, einen undotierten Quantentrog 13 mit enger Bandlücke und einen Bereich 15 mit breiter Bandlücke. Der Klarheit wegen ist eine Pufferschicht mit breiter Bandlücke, die zwischen der Schicht 11 mit breiter Bandlücke und dem halbisolierenden Substrat 10 angeordnet ist, nicht dargestellt. Der Bereich 15 mit breiter Bandlücke umfaßt sehr niedrig dotierte Schichten 30 und 31. Nahe der Grenzfläche zwischen dem Bereich 15 mit breiter Bandlücke und dem Quantentrog 13 befindet sich eine hochdotierte dünne Schicht 14. Diese hochdotierte Schicht steuert die Verarmung des Kanalbereichs, welche die Source/Drain-Modulation gestattet. Unter einer bestimmten Vorwärtsspannung wird eine akkumulierte Grenzfläche innerhalb der Quantentrogschicht 13 ausgebildet, welche die Kanalleitung erhöht.
  • Eine hochdotierte dünne Schicht 14, die eine Ladungsflächenschicht genannt wird bzw. Ladungsschicht genannt wird (Charge Sheet Layer) ist innerhalb des Bereichs 15 mit breiter Bandlücke und nahe der Heterogrenzfläche des Bereichs 15 mit breiter Bandlücke und dem Quantentrogbereich 13 ausgebildet. Die Ausbildung der Ladungsschicht wird typischerweise teilweise durch Ladungsabscheidung, wie z.B. Molekularstrahlepitaxie (MBE), metallorganische Gasphasenepitaxie (MOVPE) und ähnliches erreicht. Es wird angenommen, daß die abgeschiedene Ladung typischerweise weniger als 10 nm (100 Å) von der Heterogrenzfläche entfernt ist.
  • Die typische Dicke der Ladungsschicht liegt zwischen 2 und 10 nm (20 und 100 Å). Die obere Schicht 17 ist eine stark dotierte Schicht mit enger Bandlücke, welche die Ausbildung Ohmscher Kontakte zu dieser unterstützt. Eine hochdotierte Deckschicht 17 sowie eine Schicht 21 aus hochschmelzendem Metall umfaßt den Gatekontakt, der als Bezeichnung den Buchstaben G trägt. Es bestehen ebenfalls elektrische Kontakte 19 und 40 zum vergrabenen Kanal, der einen Quantentrog 13 mit enger Bandlücke und eine Schicht 12 mit zwischenwertiger Bandlücke mittels hochdotierter Bereiche 18 umfaßt. Fachleute auf dem Gebiet erkennen, daß die Kontakte 40, 19 und die jeweiligen Abschnitte der dotierten Bereich 18 jeweils die Source-(S) und Drain-(D)Anschlüsse für den Feldeffekttransistor umfassen. Zusätzliche Schichten 11, 14, 30, 31 und 17 haben einen ersten Leitfähigkeitstyp und die Schicht 12 hat den zweiten Leitfähigkeitstyp.
  • In einer speziellen Ausführungsform ist das GaAs/InGaAs/AlGaAs- Materialsystem ausgewählt, um die relativen energetischen Bandlücken der Schichten der Einrichtung darzustellen. Es ist leicht zu erkennen, daß andere Materialien aus den Gruppe III-V und Gruppe II-VI- Halbleiterzusammensetzungen gewählt werden können. Darüber hinaus sind die angegebenen Abmessungen lediglich typisch und können für viele Zwecke zur Optimierung der Einrichtungseigenschaften in Bezug auf die spezielle bedachte Anwendung geändert werden.
  • Nachfolgend wird auf Fig. 1 Bezug genommen. Das Substrat 10 war halbisolierendes GaAs, die Schicht 11 mit breiter Bandlücke war n-Typ Al0,7Ga0,3As (400nm) (4000 Å), die Schicht 12 mit zwischenwertiger Bandlücke war p-Typ Al0,1Ga0,9As(60nm) (600 Å) und die Quantentrogschicht 13 mit enger Bandlücke war ein Einzelquantentrog aus InGaAs (10nm) (100 Å). Die Ladungsschicht 14 war ungefähr 8 nm (80 Å) dick und hatte einen Donatoren-, d.h. n-Typ-, Dotierstoffpegel von ungefähr 5x10¹&sup8;cm&supmin;³. Der Bereich 15 breiter Bandlücke umfaßt eine n-Typ Al0,7Ga0,3As-Schicht 31, gefolgt von einer n-Typ M0,1Ga0,9As-Schicht 30, wohingegen die Deckschicht 17 stark dotiertes n&spplus; GaAs umfaßt.
  • Die epitaxialen Schichten der Anordnung werden zweckentsprechend durch Molekularstrahlepitaxie aufgewachsen. Diese Aufwachstechnik ist für Fachleute gut bekannt und verlangt keine detaillierte Beschreibung. Diese erscheint als bevorzugte Aufwachstechnik aufgrund der Steuerung, welche diese bei Schichtdicken und Zusammensetzungen ermöglicht. Andere Aufwachstechniken werden jedoch bedacht, wie beispielsweise Gasphasenabscheidung (Vapor Phase Epitaxy, VPE), Flüssigphasenepitaxie (Liquid Phase Epitaxy, LPE) und ähnliche.
  • Nach dem Aufwachsen wird ein Gatekontakt 21 mit hochschmelzendem Metall abgeschieden und dann unter Verwendung des Gatemetalls als Maske eine Ätzung zu bis zu 200 nm (2000 Å) der Heterogrenzfläche durchgeführt. Die Drain- und Sourcebereiche 18 werden durch Ionenimplantieren der Anordnung, wie z.B. durch Mg&spplus;-Ionen und dann kurzzeitigem Wärmebehandeln (Flash-Annealing) der Struktur bei 950ºC während 10 Sekunden ausgebildet. Es ist festzuhalten, daß die hochdotierten Drain- und Sourcebereiche 18 zum Gatebereich selbst ausgerichtet sind. Die Einrichtung wird durch weiteres Ätzen einer Mesa zum Substrat 10 isoliert.
  • Es ist festzuhalten, daß der seitliche Stromfluß durch ein extern angelegtes vertikales elektrisches Feld gesteuert ist. Die zwei Seiten des Kanals mit Ohmschen Kontakten daran sind als Drain- und Sourceanschlüsse bekannt, durch welche der Kanalstrom fließt. Kontakte an das Drain und die Source werden unter Verwendung bekannter und konventioneller Lift-Off- Techniken mit Au/Zn hergestellt. Die darunterliegende Schicht 11 mit breiter Bandlücke, dies ist der Kollektor, kann mit AuGe/Ni/Au kontaktiert werden und als Gaterückkontakt 20 (Back Gate Contact) verwendet werden, um die Schwellenwertspannung auf eine der Substratvorspannung in der Siliziumtechnologie ähnliche Weise einzustellen. Es ist festzuhalten, daß da der Bereich 15 mit breiter Bandlücke, der oberhalb der Quantentrogschicht 13 angeordnet ist, vom n-Typ ist, das Gate von der Source und dem Drain durch p-n-Übergänge isoliert ist und darüber hinaus zu diesem selbstausrichtend ist. Nachfolgend wird auf Fig. 1 Bezug genommen. Die Kanallänge wird durch den Abstand zwischen den Source/Drain-p-n- Übergangs-Grenzen bestimmt und demzufolge wird die effektive Kanallänge Leff jeweils geringer als die Gate-Elektrodenlänge sein.
  • Der Bauteilbetrieb des p-Kanal-Feldeffekttransistors ist unter Bezugnahme auf die energetischen Banddarstellungen, die in den Fig. 2, 3 und 4 gezeigt sind, besser verstanden. Fig. 4 zeigt den einfachsten Fall ohne Quantentrog, während die Fig. 2 und 3 den komplizierteren mit Quantentrog bzw. Quantenmulde zeigen. Es sollte ausdrücklich festgehalten werden, daß die theoretische folgende Analyse allgemein auf beide Bauteiltypen anwendbar ist, obwohl die erhöhte Leitung aufgrund der Ansammlung im Quantentrog in der einfachen Einrichtung nicht beobachtet wird. Darüber hinaus ist festzuhalten, daß die energetischen Banddiagramme nicht maßstabsgerecht dargestellt sind. Fig. 2 und 3 zeigen die Fälle mit Null-Vorspannung und Vorwärts-Vorspannung jeweils für den Quantentrogfall. Im speziellen zeigt Fig. 3 die mit Maximumgate-Vorspannung vorgespannte Einrichtung, wobei sowohl der Source- als auch der Kollektoranschluß auf Massepotential sind. Es ist festzuhalten, daß die p-Kanal-dotierte Schicht 12 mit zwischenwertiger Bandlücke vollständig leitend wird, wie in Metallhalbleiter-Feldeffekttransistoren (Metal Semiconductor Field Effect Transistors, MESFETs) oder Übergangs-Feldeffekttransistoren (Junction Field Effect Transistors, JFETs). Unter normalen Betriebsbedingungen wird eine Vorspannung in Sperrichtung entlang der p-n-Gate-Übergänge angelegt, so daß freie Ladungsträger aus dem Kanal verarmt werden, wobei der effektive Widerstand des Kanals erhöht wird. Somit wird der Stromfluß zwischen der Source und dem Drain durch die Gatespannung moduliert. Bedeutend ist, daß die n-Typ-Ladungsschicht total verarmt sein muß. Bei einer großen Gatevorspannung wird der Quantentrog mit Löchern bevölkert, dies bedeutet, es ergibt sich eine akkumulierte Grenzfläche bzw. eine angehäufte Grenzfläche und die Leitung in dieser erhöht die Transkonduktanz der Einrichtung. Nachfolgend wird auf Fig. 3 Bezug genommen. Aufgrund der Potentialbarriere bei B für Löcher und der Potentialbarriere A für Elektronen, ist die Ansammlung von Löchern möglich ohne den Einsatz einer beliebigen wesentlichen Gateleitung. Es wird davon ausgegangen, daß die anlegbare Maximum-Gatespannung gerade unterhalb derjenigen der energetischen Bandlücke der Schicht 31 mit breiter Bandlücke liegt, typischerweise 1,5 Volt für die Schicht 15 mit breiter Bandlücke aus Al0,3Ga0,7As ist.
  • Aus Betrachtungen des energetischen Banddiagramms ergibt sich das Oberflächenpotential φS* bei vollständig verarmter Kanalschicht zu:
  • wobei Nd die Kollektordotierung ist, Na die Dotierung der Schicht mit enger Bandlücke ist, d die Kanaldicke ist, q die elektronische Ladungskonstante ist, ε die Dielektrizitätskonstante ist, Vcs die Kollektor-zu-Source- Vorspannung ist und Vbi die interne (built-in) Spannung des Kanal- Kollektorübergangs ist. Das Oberflächenpotential ist effektiv festgelegt, bis der Kanal am metallurgischen Übergang gerade neutral geworden ist, welches beim Schwellenwert oder beim Abschnüren stattfindet. Im speziellen ist die Flachbandspannung, die im amerikanischen Sprachgebrauch als Flat- Band-Spannung bezeichnet wird, gegeben durch fb = Egn-ΔEFp-EFn, wobei Egn die Bandlücke des p-dotierten Kanals ist. Die Schwellenwertbedingungen kann ausgedrückt werden als:
  • wobei k die Boltzmann-Konstante und Nv die Dichte der Zustände im Valenzband ist. Wenn &phi; < &phi;sth ist, existiert kein leitender Kanal ohne eine angelegte Gatespannung und somit ist die Einrichtung vom Verarmungstyp oder eine Einrichtung Normalzustand aus. Ferner ist es wichtig zu sehen, daß die Schwellenwertspannung durch Ändern der Dotierungsdichte der Akzeptoren Na, der Dotierungsdichte der Donatoren Nd und der Kanaldicke d so änderbar ist, daß weite Werte von sowohl Verarmungs- als auch Anreicherungs- Spannungsschwellenwerten erreicht werden können, wie in Fig. 5 dargestellt.
  • Es wird darüber hinaus davon ausgegangen, daß die Transkonduktanz durch die Ladung Qch=qNad im Kanal vorhanden ist. Bei Einrichtungen mit langem Kanal ist die Transkonduktanz gegeben durch gm = W/L uQch, wobei W die Breite des Gate ist. Wenn jedoch der Kanal der Einrichtung kurz wird, erreicht die Transkonduktanz den Wert VsQchl&phi;S*, wobei v die gesättigte Driftgeschwindigkeit der Ladungsträger und &phi;S* die Gatespannung ist, welche benötigt wird, um flache Bänder im Kanal zu erreichen. Es wird bedacht, daß die Transkonduktanz aufgrund der Ansammlung von Löchern an der Heterogrenzfläche erhöht wird. Beispielsweise aufgrund der Diskontinuität &Delta;E'c zwischen der Schicht mit enger Bandlücke und der Schicht mit großer Bandlücke sollte eine zusätzliche Gatespannung &Delta;Vg = q&Delta;E'c benötigt werden, bevor die Gateleitung dominant wird. Wenn gerade Flachband-Bedingungen erreicht werden, wird sich das Fermi-Niveau in den Quantentrog hinein bewegen und zu einer zusätzlichen Lochladung Qqw in diesem führen, die ausgedrückt werden kann wie folgt:
  • wobei &Delta;Ef das Ausmaß darstellt, bis zu welchem sich das Fermi-Niveau in den Quantentrog bewegt hat, Plancks Konstante h geteilt durch 2&pi; ist und E&sub1; die Energie des ersten quantisierten Quantentrogniveaus ist. Dieser Anstieg der Ladung wird zu einem Anstieg der Transkonduktanz gm = &delta;Ids/&delta;Vds um einen Betrag g'm führen, der gegeben ist durch
  • wobei &Delta;Vg die zusätzliche Gatespannung zum Erreichen von &Delta;Ef im Quantentrog vom Einsatz der Quantentrogbevölkerung an ist und np die Masse der schweren Löcher ist.
  • Berechnungen zeigen, daß eine Schwellenwertspannung von -0,3 V, eine Transkonduktanz gm von 200 mS/mm und eine zusätzliche Transkonduktanz von g'm von 250 mS/mm für die folgenden Parameter erreicht wird: Nd 5x10¹&sup6;cm&supmin;³, Na 5x10¹&sup7; cm³, d 60nm (600 Å), Qch 4x10&supmin;&sup7;C/cm², vs 5x10&sup6;cm/sec, mp 0,45m&sub0; (m&sub0; ist die Restmasse eines Lochs), &Delta;Vg 0,3 V und &Delta;Ef 0,1 eV. Es ist festzuhalten, daß die Transkonduktanz und die Schwellenwertspannung unabhängig durch die Aufwachsparameter des Quantentrogs und durch die Dotierstoffkonzentration in der Schicht mit zwischenwertiger Bandlücke bestimmt sind.
  • Ein zusätzlicher Vorteil der vorliegenden Erfindung umfaßt die Fähigkeit, komplementäre Feldeffekttransistoren herzustellen. Es wird erwartet, daß für niedrige n-Typ-Dotierungspegel ein komplementärer n- Kanal-Feldeffekttransistor, welcher die Prinzipien der Erfindung verwendet, durch Ionenimplantation der gesamten Struktur herstellbar ist. Durch Implantieren der p-Typ-Dotierstoffe in die p-Kanal-Struktur und somit Umwandeln sämtlicher Bereiche oberhalb der Ladungsschicht zu einem p- Leitfähigkeitstyp, n-Kanal-Heteroübergangsfeldeffekttransistoren (HFETs) verwirklicht werden können. Für eine Beschreibung eines Heteroübergangs- Feldeffekttransistors siehe G.W. Taylor et al., Electronics Letters, Band 22, Nr. 15, Seiten 77-9 (1986). Dementsprechend können komplementäre Einrichtungen mit niedrigem Leckstrom und unabhängig steuerbaren Schwellenwertspannungen auf einem einzelnen Substrat hergestellt werden.
  • Ein weiterer Vorteil der vorliegenden Erfindung umfaßt die Fähigkeit, einen die in Fig. 1 dargestellte Anordnung umfassenden Laser herzustellen. Für hohe Strompegel tritt wesentliche Rekombination auf, welche Anlaß zu starker Elektrolumineszenz gibt. Mit der Ausbildung einer geeigneten optischen Kavität wird Laserbetrieb erhalten. Verfahren zum Ausbilden der Kavität, wie z.B. Spalten und Dünnfilmabscheidung, sind auf dem Gebiet gut bekannt und benötigen keine detaillierte Beschreibung. Die abgespaltenen Oberflächen oder die Oberflächen mit einem darauf abgeschiedenen dünnen Film bilden die optische Kavität. Geeignete Oberflächen sind die beiden vertikalen Oberflächen unter den Soürce- und Drainkontakten in Fig. 1. Wie im Falle des Feldeffekttransistors verwendet der Laser die hochdotierte Ladungsschicht 14 an der Heterogrenzfläche, um wirkungsvoll die Verarmung der n-Typ-Schicht 30 zu verhindern. Es ist festzuhalten, daß der Laser eine n-p-n-Struktur hat, wobei die aktive Schicht eine Einzelquantenmulde 13 bzw. ein Einzelquantentrog ist. Es ist wichtig, daß der Laserbetrieb vertikal aufgrund des höheren Brechungsindex der Schichten 30 und 12, die als obere und untere Ummantelungsbereiche dienen, eingeschlossen ist, während seitlicher Einschluß durch p&spplus;- implantierte Bereiche 18 bereitgestellt wird. Es wird bedacht, daß die Schichten 30 und 13 gradientenartig sein können (sich ändern können), um die Vorteile zu erreichen, die bei Heterostruktur-Lasern mit separatem Einschluß mit Gradientenindex (Graded Index Separate Confinement Heterostructure, GRINSCH-Lasern) erhalten werden.
  • In Betrieb wird das Lasern durch Vorwärtsvorspannen sowohl der Source als auch des Gates erreicht. Demzufolge werden Elektronen in den Quantentrog 13 von sowohl dem Kollektor als auch dem Gate gepumpt, während Löcher seitlich durch die Implantationsbereiche 18 gepumpt werden. Es wird erwartet, daß diese Einrichtung niedrige Schwellenwertströme aufweist. Die Entwicklung eines Lasers, der zu den vorstehend hier beschriebenen Feldeffekttransistoren komplementär ist, ermöglicht eine monolitische komplementäre optoelektronische Technologie für hohe Geschwindigkeit, optisches Computing mit niedriger Leistung.
  • Es ist festzuhalten, daß die Ausführungsform hierin lediglich erläuternd für die Prinzipien der Erfindung ist. Verschiedene andere Abwandlungen sind durch Fachleute auf dem Gebiet herstellbar. Beispielweise wird daran gedacht, daß die Schicht mit breiter und mit enger Bandlücke ternäre Zusammensetzungen mit Gradientenindex und ähnlichem umfassen kann.

Claims (10)

1. Feldeffekttransistor mit einem ersten Halbleiterbereich, der seitlich zwischen einem zweiten und dritten Halbleiterbereich angeordnet ist, wobei der Halbleiterbereich umfaßt:
eine erste Halbleiterschicht mit einem ersten Leitfähigkeitstyp und einer ersten energetischen Bandlücke und einer ersten Dotierungskonzentration,
eine zweite Halbleiterschicht, die einen leitfähigen Kanal zwischen dem zweiten und dritten Halbleiterbereich ausbildet, wobei der zweite und dritte Halbleiterbereich jeder einen zweiten Leitfähigkeitstyp hat, der dem ersten Leitfähigkeitstyp entgegengesetzt ist, wobei die zweite Halbleiterschicht den zweiten Leitfähigkeitstyp und eine zweite energetische Bandlücke hat, wobei der zweite Leitfähigkeitstyp dem ersten Leitfähigkeitstyp entgegengesetzt ist, die erste energetische Bandlücke größer als die zweite energetische Bandlücke ist und die erste und zweite Halbleiterschicht eine erste Heteroübergangs-Grenzfläche haben, so daß ein leitender Kanal in der Nähe der ersten Heteroübergangs-Grenzfläche ausgebildet ist,
eine Ladungsschicht, die innerhalb der ersten Halbleiterschicht ausgebildet und im wesentlichen in der Nähe der ersten Heteroübergangs-Grenzfläche ist, wobei die Ladungsschicht den ersten Leitfähigkeitstyp hat und eine zweite Dotierungskonzentration, die wesentlich größer als die erste Dotierungskonzentration ist und
eine dritte Halbleiterschicht mit dem ersten Leitfähigkeitstyp und einer dritten energetischen Bandlücke, die der ersten energetischen Bandlücke im wesentlichen gleich ist, wobei die zweite und dritte Halbleiterschicht eine Grenzfläche haben.
2. Feldeffekttransistor mit einem ersten Halbleiterbereich, der seitlich zwischen einem zweiten und einem dritten Halbleiterbereich (18) angeordnet ist, wobei der erste Halbleiterbereich umfaßt:
eine erste Halbleiterschicht (30) mit einem ersten Leitfähigkeitstyp, einer ersten energetischen Bandlücke und einer ersten Dotierungskonzentration,
eine zweite Halbleiterschicht (12) mit einem zweiten Leitfähigkeitstyp und einer zweiten energetischen Bandlücke, wobei der zweite Leitfähigkeitstyp den ersten Leitfähigkeitstyp entgegengesetzt ist, wobei die erste energetische Bandlücke der zweiten energetischen Bandlücke gleich ist,
einen zwischen der zweiten Halbleiterschicht (12) und der ersten Schicht ausgebildeten Quantentrog (13) mit einer dritten energetischen Bandlücke, die kleiner als die zweite energetische Bandlücke ist, wobei der Quantentrog (13) jeweils eine erste und eine zweite Heteroübergangs- Grenzfläche zu der ersten und der zweiten Halbleiterschicht (30, 12) hat, und die zweite Halbleiterschicht (12) zusammen mit dem Quantentrog (13) einen leitenden Kanal zwischen dem zweiten und dritten Halbleiterbereich (18) so ausbildet, daß ein leitender Kanal in der Nähe der ersten Heteroübergangs-Grenzfläche ausgebildet ist, wobei der zweite und dritte Halbleiterbereich (18) jeder den zweiten Leitfähigkeitstyp hat,
eine Ladungsschicht (14), die innerhalb der ersten Halbleiterschicht (20) ausgebildet ist und im wesentlichen nahe der ersten Heteroübergangs-Grenzfläche ist, wobei die Ladungsschicht (14) den ersten Leitfähigkeitstyp und eine zweite Dotierungskonzentration hat, die wesentlich höher als die erste Dotierungskonzentration ist, und einer dritten Halbleiterschicht (11) mit dem ersten Leitfähigkeitstyp und einer vierten energetischen Bandlücke, wobei die vierte energetische Bandlücke größer als die erste energetische Bandlücke ist und die zweite und vierte Halbleiterschicht eine Grenzfläche haben.
3. Feldeffekttransistor nach Anspruch 1 oder 2, in welchem die Ladungsschicht (14) innerhalb von 10 nm von der ersten Heteroübergangs-Grenzfläche ist.
4. Feldeffekttransistor nach Anspruch 3, in welchem die Ladungsschicht (14) eine Dotierungskonzentration innerhalb des Bereichs von ungefähr 10¹&sup7;/cm³ bis ungefähr 10¹&sup9;/cm³ hat.
5. Feldeffekttransistor nach Anspruch 4, in welchem die zweite Halbleiterschicht einen P- Leitfähigkeitstyp hat.
6. Feldeffekttransistor nach Anspruch 5, in welchem die Ladungsschicht (14) eine Donatoren- Dotierungskonzentration von ungefähr 5 x 10¹&sup8;/cm³ hat.
7. Feldeffekttransistor nach Anspruch 6, ferner umfassend einen ersten (21), einen zweiten (40) und einen dritten (19) elektrischen Kontakt jeweils zu dem ersten (30), dem zweiten und dem dritten (18) Halbleiterbereich.
8. Feldeffekttransistor nach Anspruch 4, ferner umfassend einen vierten elektrischen Kontakt (20) zur dritten Halbleiterschicht (11).
9. Feldeffekttransistor nach Anspruch 8, in welchem die erste, die zweite und dritte Schicht (30, 12, 11) und der Quantentrog (13) aus Halbleitern der Gruppe III-V oder II-VI ausgewählt sind.
10. Feldeffekttransistor nach Anspruch 9, in welchem der Quantentrog (13) InGaAs enthält und die erste, zweite und dritte Halbleiterschicht (30, 12,11) AlGaAs enthalten.
DE69102351T 1990-06-05 1991-03-28 Heteroübergangseffekttransistor mit vergrabenem Kanal. Expired - Fee Related DE69102351T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/533,636 US5111255A (en) 1990-06-05 1990-06-05 Buried channel heterojunction field effect transistor

Publications (2)

Publication Number Publication Date
DE69102351D1 DE69102351D1 (de) 1994-07-14
DE69102351T2 true DE69102351T2 (de) 1995-04-06

Family

ID=24126822

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69102351T Expired - Fee Related DE69102351T2 (de) 1990-06-05 1991-03-28 Heteroübergangseffekttransistor mit vergrabenem Kanal.

Country Status (6)

Country Link
US (1) US5111255A (de)
EP (1) EP0460793B1 (de)
JP (1) JP2500063B2 (de)
KR (1) KR100204688B1 (de)
CA (1) CA2039415C (de)
DE (1) DE69102351T2 (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5223723A (en) * 1990-10-19 1993-06-29 At&T Bell Laboratories Light emitting device
JPH04291304A (ja) * 1991-03-20 1992-10-15 Fujitsu Ltd 光導波路および光信号の制御方法
US5298441A (en) * 1991-06-03 1994-03-29 Motorola, Inc. Method of making high transconductance heterostructure field effect transistor
US5329137A (en) * 1991-07-17 1994-07-12 The United States Of America As Represented By The Secretary Of The Air Force Integrated total internal reflection optical switch utilizing charge storage in a quantum well
JP2722885B2 (ja) * 1991-09-05 1998-03-09 三菱電機株式会社 電界効果トランジスタ
FR2690286A1 (fr) * 1992-04-17 1993-10-22 Commissariat Energie Atomique Cavité laser à hétérostructure semi-conductrice dissymétrique et laser équipé de cette cavité.
US5323030A (en) * 1993-09-24 1994-06-21 The United States Of America As Represented By The Secretary Of The Army Field effect real space transistor
GB2306773B (en) * 1995-10-20 1999-01-27 Toshiba Cambridge Res Center Optical modulator
GB2316533B (en) * 1996-08-16 1999-05-26 Toshiba Cambridge Res Center Semiconductor device
GB2362506A (en) * 2000-05-19 2001-11-21 Secr Defence Field effect transistor with an InSb quantum well and minority carrier extraction
FR2818012B1 (fr) * 2000-12-12 2003-02-21 St Microelectronics Sa Dispositif semi-conducteur integre de memoire
US6479844B2 (en) * 2001-03-02 2002-11-12 University Of Connecticut Modulation doped thyristor and complementary transistor combination for a monolithic optoelectronic integrated circuit
US6534822B1 (en) * 2001-07-17 2003-03-18 Advanced Micro Devices, Inc. Silicon on insulator field effect transistor with a double Schottky gate structure
US6825506B2 (en) * 2002-11-27 2004-11-30 Intel Corporation Field effect transistor and method of fabrication
US7385230B1 (en) 2005-02-08 2008-06-10 The University Of Connecticut Modulation doped thyristor and complementary transistor combination for a monolithic optoelectronic integrated circuit
US20130032860A1 (en) * 2011-08-01 2013-02-07 Fabio Alessio Marino HFET with low access resistance
US9029956B2 (en) 2011-10-26 2015-05-12 Global Foundries, Inc. SRAM cell with individual electrical device threshold control
US9048136B2 (en) 2011-10-26 2015-06-02 GlobalFoundries, Inc. SRAM cell with individual electrical device threshold control
US9263522B2 (en) * 2013-12-09 2016-02-16 Qualcomm Incorporated Transistor with a diffusion barrier
EP3350891B1 (de) * 2015-09-14 2020-10-28 Sumitomo Electric Industries, Ltd. Halbleiterlaser
KR102446671B1 (ko) * 2016-01-08 2022-09-23 삼성전자주식회사 비대칭 활성 영역을 포함하는 반도체 소자 및 그의 형성 방법
US10082918B2 (en) * 2016-11-08 2018-09-25 International Business Machines Corporation In-cell capacitive touch and fingerprint detector
CN114072925B (zh) * 2019-04-26 2024-07-05 苏州晶湛半导体有限公司 一种半导体结构及其制备方法
US11749965B2 (en) * 2020-07-14 2023-09-05 National Taiwan University Transistor for emitting laser with a fixed frequency

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1179071A (en) * 1981-06-17 1984-12-04 Tadashi Fukuzawa Semiconductor device
US4860068A (en) * 1982-08-13 1989-08-22 American Telephone And Telegraph Company, At&T Bell Laboratories Semiconductor devices and methods of making such devices
JPS5963770A (ja) * 1982-10-05 1984-04-11 Agency Of Ind Science & Technol 半導体装置
JPS59111371A (ja) * 1982-12-16 1984-06-27 Nippon Telegr & Teleph Corp <Ntt> 電界効果トランジスタ
US4590502A (en) * 1983-03-07 1986-05-20 University Of Illinois Camel gate field effect transistor device
JPS6012775A (ja) * 1983-07-02 1985-01-23 Agency Of Ind Science & Technol 電界効果トランジスタ
JPS6035577A (ja) * 1983-08-08 1985-02-23 Agency Of Ind Science & Technol 電界効果型トランジスタ
US4558337A (en) * 1984-05-30 1985-12-10 Texas Instruments Inc. Multiple high electron mobility transistor structures without inverted heterojunctions
US4800415A (en) * 1984-09-21 1989-01-24 American Telephone And Telegraph Company, At&T Bell Laboratories Bipolar inversion channel device
US4686550A (en) * 1984-12-04 1987-08-11 American Telephone And Telegraph Company, At&T Bell Laboratories Heterojunction semiconductor devices having a doping interface dipole
GB2172742B (en) * 1985-03-21 1988-08-24 Stc Plc Photoconductor
US4806997A (en) * 1985-06-14 1989-02-21 AT&T Laboratories American Telephone and Telegraph Company Double heterostructure optoelectronic switch
GB2189345A (en) * 1986-04-16 1987-10-21 Philips Electronic Associated High mobility p channel semi conductor devices
JPH07120782B2 (ja) * 1987-06-22 1995-12-20 日本電気株式会社 半導体装置
FR2619250B1 (fr) * 1987-08-05 1990-05-11 Thomson Hybrides Microondes Transistor hyperfrequence a double heterojonction
EP0312237A3 (de) * 1987-10-13 1989-10-25 AT&T Corp. Anreicherung der Grenzschichtladung in einer delta-dotierten Heterostruktur
JPH0682691B2 (ja) * 1987-11-12 1994-10-19 松下電器産業株式会社 電界効果型トランジスタ

Also Published As

Publication number Publication date
JP2500063B2 (ja) 1996-05-29
DE69102351D1 (de) 1994-07-14
US5111255A (en) 1992-05-05
CA2039415C (en) 1996-07-16
KR920001768A (ko) 1992-01-30
JPH04230042A (ja) 1992-08-19
EP0460793A1 (de) 1991-12-11
EP0460793B1 (de) 1994-06-08
CA2039415A1 (en) 1991-12-06
KR100204688B1 (ko) 1999-07-01

Similar Documents

Publication Publication Date Title
DE69102351T2 (de) Heteroübergangseffekttransistor mit vergrabenem Kanal.
DE69219057T2 (de) Tunneleffekttransistor
DE69202554T2 (de) Tunneltransistor und dessen Herstellungsverfahren.
DE3786363T2 (de) Halbleiteranordnungen mit hoher Beweglichkeit.
DE3788253T2 (de) Steuerbare Tunneldiode.
DE3689433T2 (de) Feldeffekttransistor.
DE69226220T2 (de) Transistor mit hoher Elektronenbeweglichkeit und Verfahren zu seiner Herstellung
DE102005059231A1 (de) Verfahren zum Herstellen eines Verbindungshalbleiter-Feldeffekttransistors mit einer Fin-Struktur und Verbindungshalbleiter-Feldeffekttransistor mit einer Fin-Struktur
DE69129218T2 (de) Lichtemittierende Vorrichtung
DE10036208A1 (de) Halbleiteraufbau mit vergrabenem Inselgebiet und Konaktgebiet
US4772925A (en) High speed switching field effect transistor
DE3887716T2 (de) Transistor.
DE3686089T2 (de) Verfahren zur herstellung eines metall-halbleiter-feldeffekttransistors und dadurch hergestellter transistor.
DE69117866T2 (de) Heteroübergangsfeldeffekttransistor
DE69124399T2 (de) Halbleitervorrichtung
DE3750310T2 (de) Heteroübergangs-Feldeffektanordnung.
DE69227712T2 (de) Verfahren zur Realisierung eines Transistors mit hoher Elektronenbeweglichkeit
DE3686047T2 (de) Monolithische halbleiterstruktur bestehend aus einem laser und einem feldeffekttransistor und deren herstellungsverfahren.
DE69511958T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit mindestens zwei feldeffekttransitoren verschiedener Abschnürspannung
DE60037072T2 (de) Verbindungshalbleiter-Feldeffekttransistor und dessen Herstellungsverfahren
DE3687425T2 (de) Transistoranordnung.
DE3880443T2 (de) Feldeffekttransistor.
DE68915035T2 (de) Transistorstruktur.
DE69606579T2 (de) Herstellungsverfahren für Halbleiterbauelement mit plasmabehandelter Schicht
DE60024376T2 (de) Feldeffekt-Halbleiteranordnung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee