JPS5963770A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5963770A JPS5963770A JP17389882A JP17389882A JPS5963770A JP S5963770 A JPS5963770 A JP S5963770A JP 17389882 A JP17389882 A JP 17389882A JP 17389882 A JP17389882 A JP 17389882A JP S5963770 A JPS5963770 A JP S5963770A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- added
- impurity
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 40
- 230000005533 two-dimensional electron gas Effects 0.000 claims abstract description 15
- 239000012535 impurity Substances 0.000 abstract description 10
- 239000000758 substrate Substances 0.000 abstract description 4
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 238000010030 laminating Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 98
- 239000013078 crystal Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、２次元的に分布する高移動度の電子ガスを
利用した半導体装置に関するものである。
利用した半導体装置に関するものである。
２次元的に分布する高移動度の電子ガスを利用した従来
のＦＥＴの断面図とそのエネルギーバンド図を第１図（
ａ）と（ｂ）に示す。第１図において、１は半絶縁性Ｇ
ａＡｓ基板、２は不純物無添加の１μｍ程度の厚さのＧ
ａ Ａｓ層、３は不純物無添加の０．２μ程度の厚さの
Ｑａ １− ｚ ＡＡ！ ｚ Ａｓ層、４はＳｔを高濃
度に添加 ・した０、１μｍ程度の厚さのＮ −Ｇａ
１−ｘＡＡ’ ＸＡｓ層、５は不純物無添加の７５人程
度の厚さのＧａ １− ｚ ＡＡ！ Ｘ Ａｓ層、６は
不純物無添加の０．２μｍ程度の厚さのＧａ Ａｓ層、
７はＧａ Ａｓ層層内内形成された２次元電子がス、８
はソース電極、９はソース電極８と２次元電子ガス層と
をオーミック接合にするためのＳｉまたはＧｅを添加し
たＮ’ −Ｇａ Ａｓ層、１ｏはドレイン電極、１１は
ドレイン電極１ｏと２次元電子ガス層をオーミック接合
にするだめのＳｉまたはＧｅを添加ｉ’ｉｉ’１Ｄ１ｆ
＜ Ｎ”−Ｇａ Ａｓ層、１２はショットキー接合ノケ
゛−ミード、１電極、１３はフェルミレベルの位置であ
る。
のＦＥＴの断面図とそのエネルギーバンド図を第１図（
ａ）と（ｂ）に示す。第１図において、１は半絶縁性Ｇ
ａＡｓ基板、２は不純物無添加の１μｍ程度の厚さのＧ
ａ Ａｓ層、３は不純物無添加の０．２μ程度の厚さの
Ｑａ １− ｚ ＡＡ！ ｚ Ａｓ層、４はＳｔを高濃
度に添加 ・した０、１μｍ程度の厚さのＮ −Ｇａ
１−ｘＡＡ’ ＸＡｓ層、５は不純物無添加の７５人程
度の厚さのＧａ １− ｚ ＡＡ！ Ｘ Ａｓ層、６は
不純物無添加の０．２μｍ程度の厚さのＧａ Ａｓ層、
７はＧａ Ａｓ層層内内形成された２次元電子がス、８
はソース電極、９はソース電極８と２次元電子ガス層と
をオーミック接合にするためのＳｉまたはＧｅを添加し
たＮ’ −Ｇａ Ａｓ層、１ｏはドレイン電極、１１は
ドレイン電極１ｏと２次元電子ガス層をオーミック接合
にするだめのＳｉまたはＧｅを添加ｉ’ｉｉ’１Ｄ１ｆ
＜ Ｎ”−Ｇａ Ａｓ層、１２はショットキー接合ノケ
゛−ミード、１電極、１３はフェルミレベルの位置であ
る。
＋ＬＪ ＞’このようなＦ’ＥＴにおいては、Ｎ” Ｇ
ａ １−ＸＡＩＩ ＸＡ８層４内の電子が、不純物無添
加のＧａＡｓ層６に拡散 ゛によって流出し、こ
のＧａ Ａｓ層層内内、２次元的に分布する自由電子ガ
ス７として蓄積され茗。一方、Ｎ” −Ｇａ １−ｘＡ
Ａ！ ＸＡｓ層４から電子が拡散して不純物無添加のＧ
ａ Ａｓ層２に電子が蓄積されることは、バッファ層で
あるＧａ１−ｘＡＪｘＡｓ層３で防止される。
ａ １−ＸＡＩＩ ＸＡ８層４内の電子が、不純物無添
加のＧａＡｓ層６に拡散 ゛によって流出し、こ
のＧａ Ａｓ層層内内、２次元的に分布する自由電子ガ
ス７として蓄積され茗。一方、Ｎ” −Ｇａ １−ｘＡ
Ａ！ ＸＡｓ層４から電子が拡散して不純物無添加のＧ
ａ Ａｓ層２に電子が蓄積されることは、バッファ層で
あるＧａ１−ｘＡＪｘＡｓ層３で防止される。
したがって、とのＧａ １− ｘＡｌｌ ｚ Ａｓ層３
は少なく見積っても約０．２μｍの厚さが必要であり、
ゆえに従来のＦＥＴでは、層３，４．５からなるＧａ
１− ｘＡＡｔ ｚ Ａｓ層を薄くすることが困難であ
る。
は少なく見積っても約０．２μｍの厚さが必要であり、
ゆえに従来のＦＥＴでは、層３，４．５からなるＧａ
１− ｘＡＡｔ ｚ Ａｓ層を薄くすることが困難であ
る。
ところで、Ｇａ ＡｓとＡＡｉ Ａｓからなる混晶のＧ
ａ１−ｘＡｌＡｓは、分子線エビタキンー（ＭＢＥ）法
にて成長させると、Ｇａの格子点の位置とＡｌ格子点の
位置が全く無秩序に配置されるため、Ｇａ原子密度の高
い領域とＡｌ原子密度の高い領域が形成される傾向にあ
る。これらの片寄った原子密度の粒塊がＧａ １−ＸＡ
ｌｘＡｓの表面直下に形成されると、その後の結晶成長
時に結晶成長速度の不均一現象が出現し結晶表面の平担
さが失われ原子的なサイズで結晶表面に凸凹が発生する
。−矩形成された凸凹は、；コ弓Ｇａ １− ｘ ＡＩ
Ｘ Ａｓ層を成長させると次第に強調さ冒肌ｌる傾向に
あり、表面が鏡面形状からや＼曇った声１叩に変化する
。この凸凹なＧａ１− ｘ Ａｌｌ Ｘ Ａｓ表面上ｔ
ｊ’ＧａＡｓのエピタキシャル成長を行うと、その接合
界面は原子的レベルで平担ではなくなる。接合界 面の
Ｇａ Ａｓ側に蓄積された２次元電子ガスは、接合界面
に沿って流れる時、この凸凹なＧａ １− ＸＡ／ Ｘ
Ａｓのクーロンポテンシャルによって散乱され移動度
が大幅に低下する。第１図（ａ）の従来のＦＥＴでは、
平担な表面をもつＧａ Ａｓ層２の表面上に層３，４゜
５のＧａ １− Ｘ ＡＡ’ Ｘ Ａｓ層を合計０．３
μｍ程度成長させる必要がある。そのため、Ｇａ １−
ｘＡＡ’ ＸＡｓＡｓ層長後の表面はＧａ原子とＡｌ原
子の偏析がかなり目立ち、原子的レベルでの凸凹が生じ
、Ｇａ Ａｓ層６とＧａ １− Ｘ ＡＡ’ Ｘ Ａｓ
層５の表面にできる２次元電子がスフは流動する時、こ
の界面の凸凹のクーロンポテンシャルによって散乱され
移動度が大幅に低下するという欠点がある。
ａ１−ｘＡｌＡｓは、分子線エビタキンー（ＭＢＥ）法
にて成長させると、Ｇａの格子点の位置とＡｌ格子点の
位置が全く無秩序に配置されるため、Ｇａ原子密度の高
い領域とＡｌ原子密度の高い領域が形成される傾向にあ
る。これらの片寄った原子密度の粒塊がＧａ １−ＸＡ
ｌｘＡｓの表面直下に形成されると、その後の結晶成長
時に結晶成長速度の不均一現象が出現し結晶表面の平担
さが失われ原子的なサイズで結晶表面に凸凹が発生する
。−矩形成された凸凹は、；コ弓Ｇａ １− ｘ ＡＩ
Ｘ Ａｓ層を成長させると次第に強調さ冒肌ｌる傾向に
あり、表面が鏡面形状からや＼曇った声１叩に変化する
。この凸凹なＧａ１− ｘ Ａｌｌ Ｘ Ａｓ表面上ｔ
ｊ’ＧａＡｓのエピタキシャル成長を行うと、その接合
界面は原子的レベルで平担ではなくなる。接合界 面の
Ｇａ Ａｓ側に蓄積された２次元電子ガスは、接合界面
に沿って流れる時、この凸凹なＧａ １− ＸＡ／ Ｘ
Ａｓのクーロンポテンシャルによって散乱され移動度
が大幅に低下する。第１図（ａ）の従来のＦＥＴでは、
平担な表面をもつＧａ Ａｓ層２の表面上に層３，４゜
５のＧａ １− Ｘ ＡＡ’ Ｘ Ａｓ層を合計０．３
μｍ程度成長させる必要がある。そのため、Ｇａ １−
ｘＡＡ’ ＸＡｓＡｓ層長後の表面はＧａ原子とＡｌ原
子の偏析がかなり目立ち、原子的レベルでの凸凹が生じ
、Ｇａ Ａｓ層６とＧａ １− Ｘ ＡＡ’ Ｘ Ａｓ
層５の表面にできる２次元電子がスフは流動する時、こ
の界面の凸凹のクーロンポテンシャルによって散乱され
移動度が大幅に低下するという欠点がある。
この発明は上記の点に鑑みなされたもので、２次元電子
ガスが形成されるＧａ Ａｓ層の下のＧａ １− ｘＡ
ｌｌ ｘ Ａｓ層の全体の厚さを薄くし、かつそのＧａ
１−ｘＡＡｔ ｘＡｓ層の下のＧａ Ａｓ層に電子が
蓄積されないようにすることができる半導体装置を提供
することを目的、と］・るパ 卑ｌ以下この発明の実施例を図面を参照して説明すｒＮ
Ｉ。第２図（ａ）はこの発明の実施例の半導体装置を！
１１叫 ；ト肩性Ｐａ Ａｓ基板であシ、その表面上には、不純
物無１゛加の１μｍ程度の厚さのＧａ Ａｓ層２２を成
長させる。
ガスが形成されるＧａ Ａｓ層の下のＧａ １− ｘＡ
ｌｌ ｘ Ａｓ層の全体の厚さを薄くし、かつそのＧａ
１−ｘＡＡｔ ｘＡｓ層の下のＧａ Ａｓ層に電子が
蓄積されないようにすることができる半導体装置を提供
することを目的、と］・るパ 卑ｌ以下この発明の実施例を図面を参照して説明すｒＮ
Ｉ。第２図（ａ）はこの発明の実施例の半導体装置を！
１１叫 ；ト肩性Ｐａ Ａｓ基板であシ、その表面上には、不純
物無１゛加の１μｍ程度の厚さのＧａ Ａｓ層２２を成
長させる。
このＧａ Ａｓ層２２上には、Ｂｅを添加した１×１０
１８ｄ３程度の正孔密度をもつ約２００人の厚さのＰ’
−Ｇａ ｏ、７ Ａｌｏ、３ Ａｓ層２３を成長させ、
その上には、Ｓｔを添加した１×１０１８ｍ−３程度の
電子密度をもつ約５００久の厚さのＮ’−Ｇａ Ｏ０７
Ａｌｏ、ａ Ａｓ層２４を成長される。さらに、！−’
Ｇａ ｏ、７ Ａｌｏ、ａ Ａｓ層２４上には、不純
物無添加の約７０人の厚さのＧａ ｏ、７ ＡｌＯ，ａ
Ａｓ層２５を成長サセ、ソノ上ニハ、不純物無添加の
約ｘｏｏｏＡの厚さのＧａ Ａｓ層２６を成長させる。
１８ｄ３程度の正孔密度をもつ約２００人の厚さのＰ’
−Ｇａ ｏ、７ Ａｌｏ、３ Ａｓ層２３を成長させ、
その上には、Ｓｔを添加した１×１０１８ｍ−３程度の
電子密度をもつ約５００久の厚さのＮ’−Ｇａ Ｏ０７
Ａｌｏ、ａ Ａｓ層２４を成長される。さらに、！−’
Ｇａ ｏ、７ Ａｌｏ、ａ Ａｓ層２４上には、不純
物無添加の約７０人の厚さのＧａ ｏ、７ ＡｌＯ，ａ
Ａｓ層２５を成長サセ、ソノ上ニハ、不純物無添加の
約ｘｏｏｏＡの厚さのＧａ Ａｓ層２６を成長させる。
そして、Ｇａ Ａｓ層２６上にはソース電極２７、ドレ
イン電極２９およびショットキー接合のダート電極３１
が形成される。また、ＧａＡｓ層２６には、このＧａ
Ａｓ層２６にＧａ Ｏ，７ＡＡｉ ｏ、ａ Ａｓ層２５
との界面において形成される２次元電子がス層を前記ソ
ース・ドレイン電極２７．２９とオーミック接合とする
ための７−’ＧａＡｓ層２８，３０７５Ｅ、Ｓｉまたは
ＧｅをＧａ Ａｓ層２６に添加して形成される。
イン電極２９およびショットキー接合のダート電極３１
が形成される。また、ＧａＡｓ層２６には、このＧａ
Ａｓ層２６にＧａ Ｏ，７ＡＡｉ ｏ、ａ Ａｓ層２５
との界面において形成される２次元電子がス層を前記ソ
ース・ドレイン電極２７．２９とオーミック接合とする
ための７−’ＧａＡｓ層２８，３０７５Ｅ、Ｓｉまたは
ＧｅをＧａ Ａｓ層２６に添加して形成される。
このように構成された装置において、最上層のＧａＡｓ
層２６は、Ｇａｏ、７ Ａ１６，３ Ａｓ層２５との界
面に第２図（ｂ）のエネルギーバンド図に示すように２
次を唇ｌ電子ガス３２を蓄積するだめに約０．１μｍ程
度の’１：、亨冨さが必要である。また、ＧａＡｓ層２
６の下の極めｉｉ！Ｋｔ博“い不純物無添加のＧａ ｏ
、７ ＡｌＯ，３Ａｓ層２５は、その下のＮ” −Ｇａ
Ｏ０７ＡＡ’ ０．３ Ａｓ層２４内のドナーイオン
により２次元電子ガスのクーロン散乱の確率を低下させ
ると同時に、Ｎ” −Ｇａ ｏ、７ Ａｄ ｏ、３ Ａ
ｓ層２４内の電子がＧａ Ａｓ層２６にまで充分拡散で
きるようにするために約７０人前後の厚さが適当である
。一方、Ｎ’ −Ｇａ Ｏ，７ＡＡｉ ｏ、”３ Ａｓ
層２４内ノ電子ヲ、空乏化したＰ−Ｇａ Ｏ，７ＡＡ
Ｏ，３’Ａｓ層２３内のアクセプタ負電荷に反発させ最
上層のＧａ Ａｓ層２６側に拡散させるには、Ｎ” −
Ｇａ Ｏ，７Ａ／ ０．３ Ａｓ層２４の電子数をＰ
−Ｇａ Ｏ，７ＡＡｉ ｏ、ａ Ａｓ層２３内の正孔数
よシ多くするように、Ｎ” −Ｇａ Ｏ，７ＡＡ’ ０
．３ Ａｓ層２４の厚さを５０ＯＡ＋ 前後、Ｐ −Ｇａ Ｏ０７Ａｌ Ｏ０３Ａｓ層２３の厚
さを２００人前後、両層２４，２３のキャリア密度を約
Ｉ Ｘ Ｉ Ｑ１％ｍ３とする。なお、両層２４．２３
のキャリア密度を増加させると更に両層２４，２３の厚
さを薄くすることが可能となる。また、Ｇａ １−ｘＡ
Ａ ｘＡｓのＸは、Ｇａ ＡｓとＧａ １−ＸＡＡ ｘ
Ａｓの接合界面での格子定数の不一致によって発生する
界面準位を少なくするためには小さい方がよく、逆にＧ
ａＡｓとＧａ １− Ｘ Ａｌｚ Ａｓの伝導帯の端の
エネルギーレベルの差を大きくするだめには大きい方が
よい。そこで、両効果を有効製線せるためにＸの値を０
．２〜０．３程度とする。
層２６は、Ｇａｏ、７ Ａ１６，３ Ａｓ層２５との界
面に第２図（ｂ）のエネルギーバンド図に示すように２
次を唇ｌ電子ガス３２を蓄積するだめに約０．１μｍ程
度の’１：、亨冨さが必要である。また、ＧａＡｓ層２
６の下の極めｉｉ！Ｋｔ博“い不純物無添加のＧａ ｏ
、７ ＡｌＯ，３Ａｓ層２５は、その下のＮ” −Ｇａ
Ｏ０７ＡＡ’ ０．３ Ａｓ層２４内のドナーイオン
により２次元電子ガスのクーロン散乱の確率を低下させ
ると同時に、Ｎ” −Ｇａ ｏ、７ Ａｄ ｏ、３ Ａ
ｓ層２４内の電子がＧａ Ａｓ層２６にまで充分拡散で
きるようにするために約７０人前後の厚さが適当である
。一方、Ｎ’ −Ｇａ Ｏ，７ＡＡｉ ｏ、”３ Ａｓ
層２４内ノ電子ヲ、空乏化したＰ−Ｇａ Ｏ，７ＡＡ
Ｏ，３’Ａｓ層２３内のアクセプタ負電荷に反発させ最
上層のＧａ Ａｓ層２６側に拡散させるには、Ｎ” −
Ｇａ Ｏ，７Ａ／ ０．３ Ａｓ層２４の電子数をＰ
−Ｇａ Ｏ，７ＡＡｉ ｏ、ａ Ａｓ層２３内の正孔数
よシ多くするように、Ｎ” −Ｇａ Ｏ，７ＡＡ’ ０
．３ Ａｓ層２４の厚さを５０ＯＡ＋ 前後、Ｐ −Ｇａ Ｏ０７Ａｌ Ｏ０３Ａｓ層２３の厚
さを２００人前後、両層２４，２３のキャリア密度を約
Ｉ Ｘ Ｉ Ｑ１％ｍ３とする。なお、両層２４．２３
のキャリア密度を増加させると更に両層２４，２３の厚
さを薄くすることが可能となる。また、Ｇａ １−ｘＡ
Ａ ｘＡｓのＸは、Ｇａ ＡｓとＧａ １−ＸＡＡ ｘ
Ａｓの接合界面での格子定数の不一致によって発生する
界面準位を少なくするためには小さい方がよく、逆にＧ
ａＡｓとＧａ １− Ｘ Ａｌｚ Ａｓの伝導帯の端の
エネルギーレベルの差を大きくするだめには大きい方が
よい。そこで、両効果を有効製線せるためにＸの値を０
．２〜０．３程度とする。
−憾１実施例ではＸの値を０．３とした。
叩１て、実施例の上記装置においては、−二Ｇａｏ、７
ＡＡ！ ０．３ Ａｓ層２４内の電子が極めて薄い７０
人程度のＧａ Ｏ，７Ａ／ ｏ、３ Ａｓ層２５を経由
してＧａＡｓ層２６内に拡散し、このＧａ Ａｓ層２６
内にＧａ ｏ、７ Ａ／ ０．３ Ａｓ層２５との界面
において第２図のエネルギーバンド図に示すように２次
元電子ガス３２として蓄積される。そして、界面に平行
な方向に電界をかけることによシ、高移動度をもつ電子
ガスとして伝導する。
ＡＡ！ ０．３ Ａｓ層２４内の電子が極めて薄い７０
人程度のＧａ Ｏ，７Ａ／ ｏ、３ Ａｓ層２５を経由
してＧａＡｓ層２６内に拡散し、このＧａ Ａｓ層２６
内にＧａ ｏ、７ Ａ／ ０．３ Ａｓ層２５との界面
において第２図のエネルギーバンド図に示すように２次
元電子ガス３２として蓄積される。そして、界面に平行
な方向に電界をかけることによシ、高移動度をもつ電子
ガスとして伝導する。
また、この実施例の装置は、Ｇａ Ａｓ層２６の厚さが
０．１μｍ程度でノーマリオン型の動作をし、０．１μ
ｍ程度よ、１ＧａＡｓ層２６を薄くするとノーマリオフ
型の動作をする。
０．１μｍ程度でノーマリオン型の動作をし、０．１μ
ｍ程度よ、１ＧａＡｓ層２６を薄くするとノーマリオフ
型の動作をする。
しかして、以上のような実施例の装置では、ＧａＡｓ層
２２上にＧａ Ｑ、７ ＡｌＯ，３Ａｓ層を約７７０人
成長させているので、従来のＧａ １−ｘＡｌｘＡｓ層
の厚さ３０００人程度色比較して約１／４倍の厚さとな
る。その結果、２次元電子ガス３２の移動度が低下する
のを防止できる。この点を詳述する。Ｇａ ６．７ Ａ
Ｉ’ ０．３ Ａｓ層はＧａ格子点とＡｌ格子点が無秩
序に配置された結晶であるため、結晶成長中に一担Ｇａ
原子密度と−Ａｄ原子密度の不均衡が生じると、表面層
の成長速１川が不均一となシ、結晶の成長につれて表面
の凹馴の程度が強調されていく。したがって、エピタノ
シ゛ヤルＧａ ｏ、７ＡｌＯ１３ＡＳ層はその厚さが薄
い程、表面の凹凸の程度が小さく、実施例で説明した約
７７０人の厚さのＧａ □、７ ＡＡ Ｏ０３Ａｓ層の
表面は原子的レベルの凸凹の程度′、またはＧａ原子密
度とＡｌ原子密度の不均衡さがかなシ小さい。ゆえに、
Ｇａ Ｏ，７Ａ！！ ｏ、３Ａｓ層上に成長したＧａＡ
ｓ層２６内に形成された２次元電子がス３２は、界面に
沿って流動する時、Ｇａ Ｏ，７Ａ／ ｏ、３ Ａｓ層
の最終成長表面（Ｇａｏ、７Ａ１０．３Ａｓ層２５の表
面）の凸凹またはＧａ原子密度とＡｌ原子密度の不均衡
によって発生する界面ポテンシャルの乱れによって散乱
される確率はかなシ小さく、２次元電子ガス３２の移動
度はほとんど低下しない。
２２上にＧａ Ｑ、７ ＡｌＯ，３Ａｓ層を約７７０人
成長させているので、従来のＧａ １−ｘＡｌｘＡｓ層
の厚さ３０００人程度色比較して約１／４倍の厚さとな
る。その結果、２次元電子ガス３２の移動度が低下する
のを防止できる。この点を詳述する。Ｇａ ６．７ Ａ
Ｉ’ ０．３ Ａｓ層はＧａ格子点とＡｌ格子点が無秩
序に配置された結晶であるため、結晶成長中に一担Ｇａ
原子密度と−Ａｄ原子密度の不均衡が生じると、表面層
の成長速１川が不均一となシ、結晶の成長につれて表面
の凹馴の程度が強調されていく。したがって、エピタノ
シ゛ヤルＧａ ｏ、７ＡｌＯ１３ＡＳ層はその厚さが薄
い程、表面の凹凸の程度が小さく、実施例で説明した約
７７０人の厚さのＧａ □、７ ＡＡ Ｏ０３Ａｓ層の
表面は原子的レベルの凸凹の程度′、またはＧａ原子密
度とＡｌ原子密度の不均衡さがかなシ小さい。ゆえに、
Ｇａ Ｏ，７Ａ！！ ｏ、３Ａｓ層上に成長したＧａＡ
ｓ層２６内に形成された２次元電子がス３２は、界面に
沿って流動する時、Ｇａ Ｏ，７Ａ／ ｏ、３ Ａｓ層
の最終成長表面（Ｇａｏ、７Ａ１０．３Ａｓ層２５の表
面）の凸凹またはＧａ原子密度とＡｌ原子密度の不均衡
によって発生する界面ポテンシャルの乱れによって散乱
される確率はかなシ小さく、２次元電子ガス３２の移動
度はほとんど低下しない。
上記のように、実施例ではＧａ ｏ、７ Ａ／ ６．３
Ａｓ層の全体の厚さが従来の例と比較してかなシ薄い
。しかし、Ｎ” −Ｇａ ｏ、７ Ａｌ０９３ Ａｓ層
２４内の電子はＰ’−Ｇａ ｏ、７ＡＡｔ０．３Ａｓ層
２３内に形成されるアクセプタイオンの負電荷の作シ出
す電界によって斥力を受けるため、Ｇａ Ａｓ層２２に
流れ込むことはない。よって、２次元電子ガスはＧａ
ｏ、７ Ａ１６，３ Ａｓ層２５とＧａ Ａｓ層２６と
の界面のみに存在する。
Ａｓ層の全体の厚さが従来の例と比較してかなシ薄い
。しかし、Ｎ” −Ｇａ ｏ、７ Ａｌ０９３ Ａｓ層
２４内の電子はＰ’−Ｇａ ｏ、７ＡＡｔ０．３Ａｓ層
２３内に形成されるアクセプタイオンの負電荷の作シ出
す電界によって斥力を受けるため、Ｇａ Ａｓ層２２に
流れ込むことはない。よって、２次元電子ガスはＧａ
ｏ、７ Ａ１６，３ Ａｓ層２５とＧａ Ａｓ層２６と
の界面のみに存在する。
１男樽≦（お、実施例では層２３をＰ１型としたが、こ
れ１，１助本にＰ型であってもよい。
れ１，１助本にＰ型であってもよい。
Ｊ ＩＩ ｋ ’ｌ；、た、第２図（ｂ）のエネルギー
バンド図において、３３はフェルミレベルの位置を示す
。
バンド図において、３３はフェルミレベルの位置を示す
。
以上詳述したようにこの発明の半導体装置においては、
２次元電子ガスが形成されるＧａ Ａｓ層の下のＧａ
１− Ｘ、ＡＩＸ Ａｓ層をＰ型またはｉ型とＮ１型の
ＰＮ接合構造としたから、Ｇａ １− ｘＡｌｌ Ｘ
Ａｓ層の全体の厚さを大幅に薄くし、かつそのＧａ １
− Ｘ ＡＡ ｚ Ａｓ層の下のＧａ Ａｓ層に電子が
蓄積されないようにすることができる。そして、Ｇａ
１− Ｘ Ａ６ ｚ Ａｓ層の全体の厚さを薄くするこ
とによシ、その上に成長させたＧａ Ａｓ層との接合界
面の界面ポテンシャルの乱れが／ＪＳさくなるので、こ
の界面上のＧａ Ａｓ層側に蓄積された２次元電子ガス
が高移動度の電子伝導効果を示すようになる。
２次元電子ガスが形成されるＧａ Ａｓ層の下のＧａ
１− Ｘ、ＡＩＸ Ａｓ層をＰ型またはｉ型とＮ１型の
ＰＮ接合構造としたから、Ｇａ １− ｘＡｌｌ Ｘ
Ａｓ層の全体の厚さを大幅に薄くし、かつそのＧａ １
− Ｘ ＡＡ ｚ Ａｓ層の下のＧａ Ａｓ層に電子が
蓄積されないようにすることができる。そして、Ｇａ
１− Ｘ Ａ６ ｚ Ａｓ層の全体の厚さを薄くするこ
とによシ、その上に成長させたＧａ Ａｓ層との接合界
面の界面ポテンシャルの乱れが／ＪＳさくなるので、こ
の界面上のＧａ Ａｓ層側に蓄積された２次元電子ガス
が高移動度の電子伝導効果を示すようになる。
【図面の簡単な説明】
第１図（ａ）は従来のＦＥＴを示す断面図、第１図（ｂ
）はそのＦＥＴのエネルギーバンド図、第２図（ａ）は
この発明の半導体装置の門施例を示す断面図、第２図（
ｂ）は実施例の装置のエネルギーバンド図である。 ２２−ＧａＡｓ層、２３− Ｐ’−Ｇａ Ｏ，７Ａ１０
．３ Ａｓ層、２４− Ｎ” −Ｇａ ｏ、７ ＡＩＸ
０．３ Ａｓ層、２５ ＝−Ｇａ Ｏ，７ＡＡ！ ｏ、
ａ Ａｓ層１．２ｑ・・・Ｇａ４５層、３２・・・２次
元電子ガス。 特許出願人 工業技術院長 第１ （０） 第２ （ａ） （ｂ） 手続補正書（自発） 昭和に２年２月７７日 特許庁長官 殿 １、事件の表示 昭和５７年特許願第１７３８９８号 ２、発明の名称 半導体装置 ３、補正をする者 事件との関係 特許出願人 ５、補正の内容 明細書第３頁第６行目にｒｃａ １−ｘＡ４Ａｓ Ｊと
あるのをｒＧａｌ −ｘＡｔｘ Ａ ｓ Ｊと補正する
。 １０飄、
）はそのＦＥＴのエネルギーバンド図、第２図（ａ）は
この発明の半導体装置の門施例を示す断面図、第２図（
ｂ）は実施例の装置のエネルギーバンド図である。 ２２−ＧａＡｓ層、２３− Ｐ’−Ｇａ Ｏ，７Ａ１０
．３ Ａｓ層、２４− Ｎ” −Ｇａ ｏ、７ ＡＩＸ
０．３ Ａｓ層、２５ ＝−Ｇａ Ｏ，７ＡＡ！ ｏ、
ａ Ａｓ層１．２ｑ・・・Ｇａ４５層、３２・・・２次
元電子ガス。 特許出願人 工業技術院長 第１ （０） 第２ （ａ） （ｂ） 手続補正書（自発） 昭和に２年２月７７日 特許庁長官 殿 １、事件の表示 昭和５７年特許願第１７３８９８号 ２、発明の名称 半導体装置 ３、補正をする者 事件との関係 特許出願人 ５、補正の内容 明細書第３頁第６行目にｒｃａ １−ｘＡ４Ａｓ Ｊと
あるのをｒＧａｌ −ｘＡｔｘ Ａ ｓ Ｊと補正する
。 １０飄、
Claims (1)
- 【特許請求の範囲】 不純物無添加のＧａＡｓ層上に、空乏層を形成す＋ る程度に充分薄いＰまたはＰのＧａ １−ｚＡ／ ＸＡ
Ｓ層を成長させ、その上にこのＰまたはＰのＧａ １−
ｘＡｌｚ Ａｓ恢Ｊシ厚いｎ”−Ｇａ １−ｘＡ／
ＸＡｓ層を成長させ、その：９ミに薄い不純物無添加の
Ｇａ １− ｚ Ａｌｚ Ａｓ層を成長さ２把１、その
上に不純物無添加の充分な厚さをもつ瓶Ａｓ層を成長さ
せ、最上層の不純物無添加ＧａＡｓ層に高移動度の２次
元電子ガス層を形成することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17389882A JPS5963770A (ja) | 1982-10-05 | 1982-10-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17389882A JPS5963770A (ja) | 1982-10-05 | 1982-10-05 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5963770A true JPS5963770A (ja) | 1984-04-11 |
| JPS6312394B2 JPS6312394B2 (ja) | 1988-03-18 |
Family
ID=15969126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17389882A Granted JPS5963770A (ja) | 1982-10-05 | 1982-10-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5963770A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4805005A (en) * | 1984-10-03 | 1989-02-14 | Hitachi, Ltd. | Semiconductor device and manufacturing method of the same |
| US5111255A (en) * | 1990-06-05 | 1992-05-05 | At&T Bell Laboratories | Buried channel heterojunction field effect transistor |
| US5172197A (en) * | 1990-04-11 | 1992-12-15 | Hughes Aircraft Company | Hemt structure with passivated donor layer |
-
1982
- 1982-10-05 JP JP17389882A patent/JPS5963770A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4805005A (en) * | 1984-10-03 | 1989-02-14 | Hitachi, Ltd. | Semiconductor device and manufacturing method of the same |
| US5172197A (en) * | 1990-04-11 | 1992-12-15 | Hughes Aircraft Company | Hemt structure with passivated donor layer |
| US5111255A (en) * | 1990-06-05 | 1992-05-05 | At&T Bell Laboratories | Buried channel heterojunction field effect transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6312394B2 (ja) | 1988-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4792832A (en) | Superlattice semiconductor having high carrier density | |
| Asbeck et al. | Enhancement of base conductivity via the piezoelectric effect in AlGaN/GaN HBTs | |
| JPS60140874A (ja) | 半導体装置 | |
| JPS5963770A (ja) | 半導体装置 | |
| JPS639388B2 (ja) | ||
| JPS6356710B2 (ja) | ||
| JPS5963769A (ja) | 高速半導体素子 | |
| TWI572036B (zh) | Nitride crystal structure | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| JPH01143270A (ja) | 半導体装置 | |
| RU155420U1 (ru) | Р-НЕМТ ТРАНЗИСТОРНАЯ ГЕТЕРОСТРУКТУРА С СОСТАВНЫМ ДОНОРНЫМ СЛОЕМ, СОДЕРЖАЩИМ НАНОБАРЬЕРЫ AlAs | |
| JP2675362B2 (ja) | 半導体装置 | |
| JPH0230182B2 (ja) | Handotaisochi | |
| JPS62252975A (ja) | 半導体ヘテロ接合電界効果トランジスタ | |
| JP2822400B2 (ja) | 半導体装置 | |
| JPH0684959A (ja) | 高電子移動度電界効果半導体装置 | |
| JPS63229763A (ja) | 半導体装置 | |
| JPS6235677A (ja) | 反転型高電子移動度トランジスタ装置 | |
| JPS61124173A (ja) | 超格子半導体デバイス | |
| JPH0793323B2 (ja) | 電界効果トランジスタ | |
| JP2720461B2 (ja) | オーミックコンタクト構造 | |
| JP3156252B2 (ja) | 電界効果トランジスタ | |
| JPH031546A (ja) | 電界効果トランジスタ | |
| JPH01125985A (ja) | 半導体装置 | |
| JPS61110469A (ja) | 半導体電界効果トランジスタ |