JPH01143270A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01143270A JPH01143270A JP30070887A JP30070887A JPH01143270A JP H01143270 A JPH01143270 A JP H01143270A JP 30070887 A JP30070887 A JP 30070887A JP 30070887 A JP30070887 A JP 30070887A JP H01143270 A JPH01143270 A JP H01143270A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- strain
- interface
- semiconductor
- ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 239000013078 crystal Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 14
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 abstract description 10
- 125000005842 heteroatom Chemical group 0.000 abstract description 5
- 230000005533 two-dimensional electron gas Effects 0.000 abstract description 5
- 125000006850 spacer group Chemical group 0.000 abstract description 4
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 abstract description 3
- 230000006866 deterioration Effects 0.000 abstract description 3
- 230000005669 field effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置にｒｑし、特に格子歪を有する多元
混晶をチャネル層とした逆ヘテロ接合を有する電界効果
トランジスタに関する。
混晶をチャネル層とした逆ヘテロ接合を有する電界効果
トランジスタに関する。
従来の技術
歪層をチャネル層に用いた逆ヘテロ構造を有するペテロ
接合電界効果トランジスタの例としては第４図に示す根
にＧａＡｓ層１５とＡｅＧａ Ａｓ層Ｂから成る逆ヘテ
ロ構造の間に歪チャネル層１４としてＩｎＧａＡｓ歪層
を用いた構造がある。この構造は半絶縁性ＧａＡ、ｓ基
板９上に形成されており、１０はＧａ Ａｓバッファー
層で、１１はへｅＧａＡｓバッファー層である。１２の
ｎ型ｊｓｌＧａＡｓ層はキャリア供給層でありその上に
形成されたノンドープＡｅＧａ Ａｓ層１３はスペーサ
ー層で、１６のｎ型ＧａＡｓはキャップ層である。
接合電界効果トランジスタの例としては第４図に示す根
にＧａＡｓ層１５とＡｅＧａ Ａｓ層Ｂから成る逆ヘテ
ロ構造の間に歪チャネル層１４としてＩｎＧａＡｓ歪層
を用いた構造がある。この構造は半絶縁性ＧａＡ、ｓ基
板９上に形成されており、１０はＧａ Ａｓバッファー
層で、１１はへｅＧａＡｓバッファー層である。１２の
ｎ型ｊｓｌＧａＡｓ層はキャリア供給層でありその上に
形成されたノンドープＡｅＧａ Ａｓ層１３はスペーサ
ー層で、１６のｎ型ＧａＡｓはキャップ層である。
ＩｎＧａＡｇはＧａ Ａｓと比較してエネルギーバンド
ギャップが小さ（、ＡｅＧａＡ、ｓヘテロ接合を形成し
た場合ＧａＡ、ｓ ／ＡｌＧａＡｓヘテロ接合と比較し
てバンド不連続ΔＥ が大きい為、高濃度の２次元電子
ガスを形成する事が可能であり、また同一の濃度を得る
為に必要なＡｅＧ ａ Ａ、 ｓのバンドキャップを小
さくできる。すなわちＡ （ｌ Ｇ ａ 、ｌ’、 ｓ
層のＡｅ組成比を低くする事が可能であり、従ってＤ
Ｘセンターによる低温時の継続的な光電導やエーレ特性
の劣化を低減できる。
ギャップが小さ（、ＡｅＧａＡ、ｓヘテロ接合を形成し
た場合ＧａＡ、ｓ ／ＡｌＧａＡｓヘテロ接合と比較し
てバンド不連続ΔＥ が大きい為、高濃度の２次元電子
ガスを形成する事が可能であり、また同一の濃度を得る
為に必要なＡｅＧ ａ Ａ、 ｓのバンドキャップを小
さくできる。すなわちＡ （ｌ Ｇ ａ 、ｌ’、 ｓ
層のＡｅ組成比を低くする事が可能であり、従ってＤ
Ｘセンターによる低温時の継続的な光電導やエーレ特性
の劣化を低減できる。
さらにＩ ｎ Ｇ ａ Ａ ｓは高いγ１；子格子度を
有しておリ、ドリフト速度も大きいためデバイスの高速
化が可能である。
有しておリ、ドリフト速度も大きいためデバイスの高速
化が可能である。
一方前記の様な逆ヘテロ構造を有する電界効果トランジ
スタは基板側に高いバリアを持つ為、ショートチャネル
効果が小さく、また表面側がＧ ａ Ａ ｓ層である為
、従来のＨＥＭＴ等の表面側がＡｇＧａＡｓ層である場
合と比較し、オーミックコンタクトが形成し易く、高速
の集積回路等に適しているという報告がなされている。
スタは基板側に高いバリアを持つ為、ショートチャネル
効果が小さく、また表面側がＧ ａ Ａ ｓ層である為
、従来のＨＥＭＴ等の表面側がＡｇＧａＡｓ層である場
合と比較し、オーミックコンタクトが形成し易く、高速
の集積回路等に適しているという報告がなされている。
前記第４図の構造においては、ＩｎＧａＡｓ層１４の表
面側のＧ ａ Ａ ｓ層１５及び基板側のＡ ｅＧ ａ
Ａ ｓ層１３とのヘテロ界面において格子不整合が生
じている。
面側のＧ ａ Ａ ｓ層１５及び基板側のＡ ｅＧ ａ
Ａ ｓ層１３とのヘテロ界面において格子不整合が生
じている。
発明が解決しようとする問題点
一般にＩｎＰ上に格子整合されたＩｎＧａＡｓ では
電子濃度ｎ ＝ １０１ で室温で電子移動度８０００
ｃｒｌ／Ｖ−３以上と大きな値を示すが、Ｉ ｎ Ｇ
ａ Ａ ｓ歪層においてばＧ ａ Ａ ｇとＩｎＡｓの
格子定数は約７係と大きく異っており、Ｉｎの組成比が
大きくなるに従ってＧ ａ Ａ ｓまたはＡ ｇ Ｇ
ａ Ａ ｓ との格子不整合は大きくなり、２次元’
７１７子ガス濃度及び電子移動度は暦、少し、臨界膜厚
に達した状態ではミスフィツト転位等の欠陥が生じ著し
く高い抵抗を示す。
電子濃度ｎ ＝ １０１ で室温で電子移動度８０００
ｃｒｌ／Ｖ−３以上と大きな値を示すが、Ｉ ｎ Ｇ
ａ Ａ ｓ歪層においてばＧ ａ Ａ ｇとＩｎＡｓの
格子定数は約７係と大きく異っており、Ｉｎの組成比が
大きくなるに従ってＧ ａ Ａ ｓまたはＡ ｇ Ｇ
ａ Ａ ｓ との格子不整合は大きくなり、２次元’
７１７子ガス濃度及び電子移動度は暦、少し、臨界膜厚
に達した状態ではミスフィツト転位等の欠陥が生じ著し
く高い抵抗を示す。
前述の第４図の歪チャネル層を有する逆ヘテロ構造にお
いてはＩｎＧａＡ、ｓ 層中でのＩｎ組成比は一定であ
る為、基板側のへｅＧａ７＋ｔｓ層１３と表面側のＧａ
Ａｓ層１６の両方のヘテロ界面で格子不整合が生じてい
る為、歪が電気的特性に与える影響が大きく、またＩｎ
の組成比をある程度以上大きくできないという欠点を有
している。
いてはＩｎＧａＡ、ｓ 層中でのＩｎ組成比は一定であ
る為、基板側のへｅＧａ７＋ｔｓ層１３と表面側のＧａ
Ａｓ層１６の両方のヘテロ界面で格子不整合が生じてい
る為、歪が電気的特性に与える影響が大きく、またＩｎ
の組成比をある程度以上大きくできないという欠点を有
している。
問題点を解決するための手段
本発明は上記の問題点を４ｉｐ４決するため、多元混晶
半導体歪チャネル層において、組成比を基板側の半導体
層とのヘテロ界面から表面側方向に向けて連続的に減少
させていき、バ：板側の半導体層との界面で組成が同じ
様なグレーティド多元混晶半導体チャネル層を形成する
。
半導体歪チャネル層において、組成比を基板側の半導体
層とのヘテロ界面から表面側方向に向けて連続的に減少
させていき、バ：板側の半導体層との界面で組成が同じ
様なグレーティド多元混晶半導体チャネル層を形成する
。
作 用
２次元電子がたまる基板側のＡ Ｉ Ｇ ａ Ａ ｓ
層とのヘテロ界面ではＩｎＧａＡｓ歪層のＩｎ組成比が
犬きい為、バンド不連続ΔＥｏが大きく、高譲度の２次
元電子ガスを継持しながら、表面側に向ってＩｎ組成比
が連続的に減少していく為、歪が緩和されてゆき、表面
側のＧ ａ Ａ ｓ層との界面ではＧ ａ Ａ ｓにな
る為、格子歪がほとんどない状態になり、Ｉｎ組成比Ｘ
を大きくすることができ等測的に臨界膜厚を大きくする
事が可能となり、電気的特性が向上する。
層とのヘテロ界面ではＩｎＧａＡｓ歪層のＩｎ組成比が
犬きい為、バンド不連続ΔＥｏが大きく、高譲度の２次
元電子ガスを継持しながら、表面側に向ってＩｎ組成比
が連続的に減少していく為、歪が緩和されてゆき、表面
側のＧ ａ Ａ ｓ層との界面ではＧ ａ Ａ ｓにな
る為、格子歪がほとんどない状態になり、Ｉｎ組成比Ｘ
を大きくすることができ等測的に臨界膜厚を大きくする
事が可能となり、電気的特性が向上する。
実施例
以下本発明の詳細な説明を実施例を用いて行なう。第１
図に本発明による歪チャネル層を有する逆ヘテロ構造電
界効果トランジスタを示す。
図に本発明による歪チャネル層を有する逆ヘテロ構造電
界効果トランジスタを示す。
分子線エピタキシャル法により半絶縁性Ｇ ａ Ａ ｓ
基板１上に１０００人のＧ ａ Ａ ｓバッファー層２
及び２０００人 ノノンドー７’ Ａ （ｌ Ｇ ａ
Ａ ｓ ハラ７７−層３を形ＷＬ、キャリア供給層のｎ
型Ａ Ｉ Ｇ ａ Ｉ’、 ｓ層４を１００〜２００人
形成し、６０人のスペーサー層６を形成する。Ａ Ｉ
Ｇ ａ Ａ ｓのＡｅ組成比は０．１５−０．２程度と
しｎ型Ａ、 ｇ Ｇ ａ Ａ ｓ層４へのドーピング量
は約１×１０１ とする。歪チャネル層はＩｎＧａＡ、
ｓ を用いる。表面側のノンドープのＧ ａ Ａ ｓ層
７ば３ｏ○人程度形成し、ｎ型Ｇ ａ Ａ ｓキャップ
層８は１００人とする。グレーティラドＩｎＧａＡｓ
歪チャネル層６の膜厚は２００八とし、Ｉｎ組成の変化
は第２図に示す様に基板側のノンドープＡ （ｊ Ｇ
ａ Ａ ｓ 層６との界面でＩｎ組成比は０．１６とし
、表面側に向かうに従って、連続的に減少させ、表面側
のノンドープＧ ａ Ａ ｓ層との界面で組成比が０で
Ｇ ａ Ａ ｓとなり第３図のバンド図に示す様にバン
ドギャップがない様にする。
基板１上に１０００人のＧ ａ Ａ ｓバッファー層２
及び２０００人 ノノンドー７’ Ａ （ｌ Ｇ ａ
Ａ ｓ ハラ７７−層３を形ＷＬ、キャリア供給層のｎ
型Ａ Ｉ Ｇ ａ Ｉ’、 ｓ層４を１００〜２００人
形成し、６０人のスペーサー層６を形成する。Ａ Ｉ
Ｇ ａ Ａ ｓのＡｅ組成比は０．１５−０．２程度と
しｎ型Ａ、 ｇ Ｇ ａ Ａ ｓ層４へのドーピング量
は約１×１０１ とする。歪チャネル層はＩｎＧａＡ、
ｓ を用いる。表面側のノンドープのＧ ａ Ａ ｓ層
７ば３ｏ○人程度形成し、ｎ型Ｇ ａ Ａ ｓキャップ
層８は１００人とする。グレーティラドＩｎＧａＡｓ
歪チャネル層６の膜厚は２００八とし、Ｉｎ組成の変化
は第２図に示す様に基板側のノンドープＡ （ｊ Ｇ
ａ Ａ ｓ 層６との界面でＩｎ組成比は０．１６とし
、表面側に向かうに従って、連続的に減少させ、表面側
のノンドープＧ ａ Ａ ｓ層との界面で組成比が０で
Ｇ ａ Ａ ｓとなり第３図のバンド図に示す様にバン
ドギャップがない様にする。
Ｉｎ組成の変化はＭＢＥ装置のＩｎセルの温度を連続的
に変化させて行なう。
に変化させて行なう。
この様なグレーティノドＩｎＧａＡｓ歪層を用いる事に
よって２次元電子がたまるＩｎＧａＡｓ歪チャネル層と
ノンドープＡ Ｉ Ｇ ａ Ａ ｓ スペーサー層５と
のヘテロ接合においては高濃度の２次元電子ガスを形成
するのに十分なバンド不連続ΔＥｏを保ちながら、表面
側に向って連続的にＩｎ組成比が減少し、ツノドープＧ
ａ Ａ ｓ層７とのヘテロ界面では組成がＧ ａ Ａ
ｓとなる為、歪が徐々に緩和され歪が電気的特性に与
える影響を軽減される。
よって２次元電子がたまるＩｎＧａＡｓ歪チャネル層と
ノンドープＡ Ｉ Ｇ ａ Ａ ｓ スペーサー層５と
のヘテロ接合においては高濃度の２次元電子ガスを形成
するのに十分なバンド不連続ΔＥｏを保ちながら、表面
側に向って連続的にＩｎ組成比が減少し、ツノドープＧ
ａ Ａ ｓ層７とのヘテロ界面では組成がＧ ａ Ａ
ｓとなる為、歪が徐々に緩和され歪が電気的特性に与
える影響を軽減される。
発明の効果
以上のように本発明によれば、高濃度の２次元電子ガス
濃度を継持した状態で歪チャネル層の歪を軽減し、歪に
よる電気的特性の劣化を減少させ特性が向上する。
濃度を継持した状態で歪チャネル層の歪を軽減し、歪に
よる電気的特性の劣化を減少させ特性が向上する。
第１図は本発明の一実施例のグレーデイツドＩｎＧａＡ
ｓ 歪チャネル層を有する逆ヘテロ構造半導体装置の断
面図、第２図は本実施例のグレーティラドＩｎＧａＡｓ
歪チャネル層６中のＩｎ組成の変化を示した特性図、
第３図は本実施例の半導体装置のバンド構造を示した図
、第４図は従来のＩｎＧａＡｓ 歪層を有する逆ヘテロ
構造半導体装置の断面図である。 １・・・・・・半絶縁性Ｇ ａ Ａ ｇ基板、２・・・
・・・ノンドープＧ ａ Ａ ｓバッファー層、３・・
・・・・ノンドープＡ Ｉ Ｇ ａ Ａ ｓバッファー
層、４・・・・・・ｎ型Ａ Ｉ Ｇ ａ Ａ ｓ電子供
給層、５・・・・・・ノン）” ７”ＡｄＧａＡｓ
スヘーｖ−層、ｅ・・・・・グレーデイツドＩｎＧａＡ
ｓ 歪チャネル層、７・・・３．、ノンドープＧ ａ
Ａ ｓ層、８−−−− ｎ型Ｇ ａ Ａ ｓギヤ１１層
。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名城 −３ヒ
ｓ 歪チャネル層を有する逆ヘテロ構造半導体装置の断
面図、第２図は本実施例のグレーティラドＩｎＧａＡｓ
歪チャネル層６中のＩｎ組成の変化を示した特性図、
第３図は本実施例の半導体装置のバンド構造を示した図
、第４図は従来のＩｎＧａＡｓ 歪層を有する逆ヘテロ
構造半導体装置の断面図である。 １・・・・・・半絶縁性Ｇ ａ Ａ ｇ基板、２・・・
・・・ノンドープＧ ａ Ａ ｓバッファー層、３・・
・・・・ノンドープＡ Ｉ Ｇ ａ Ａ ｓバッファー
層、４・・・・・・ｎ型Ａ Ｉ Ｇ ａ Ａ ｓ電子供
給層、５・・・・・・ノン）” ７”ＡｄＧａＡｓ
スヘーｖ−層、ｅ・・・・・グレーデイツドＩｎＧａＡ
ｓ 歪チャネル層、７・・・３．、ノンドープＧ ａ
Ａ ｓ層、８−−−− ｎ型Ｇ ａ Ａ ｓギヤ１１層
。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名城 −３ヒ
Claims (1)
- 半導体基板に形成された第１の半導体層上にこの第１
の半導体層よリバンドキャップが小さく、格子定数が異
なる第２の多元混晶半導体歪層をチャネルとした逆ヘテ
ロ接合を有し、前記第２の混晶半導体歪層の混晶比が前
記第１の半導体層との界面から連続的に変化させ、第２
の多元混晶半導体歪層上に形成される第３の半導体層と
の界面で前記第３の半導体層と一致させてなる半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30070887A JPH01143270A (ja) | 1987-11-27 | 1987-11-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30070887A JPH01143270A (ja) | 1987-11-27 | 1987-11-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01143270A true JPH01143270A (ja) | 1989-06-05 |
Family
ID=17888133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30070887A Pending JPH01143270A (ja) | 1987-11-27 | 1987-11-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01143270A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5099295A (en) * | 1989-01-31 | 1992-03-24 | Sony Corporation | Compound semiconductor device which utilizes an electron supply layer which has a graded composition so that a constituent varies in percentage composition from one side to the other |
| US5321278A (en) * | 1991-10-03 | 1994-06-14 | Rohm Co., Ltd. | High electron mobility transistor |
| US5550388A (en) * | 1993-12-22 | 1996-08-27 | Nec Corporation | Heterojunction FET having barrier layer consisting of two layers between channel and buffer layers |
| US5625204A (en) * | 1992-10-09 | 1997-04-29 | Texas Instruements Incorporated | Compound semiconductors and a method for thin film growth |
| JP2003534664A (ja) * | 2000-05-24 | 2003-11-18 | レイセオン・カンパニー | 半導体構造体 |
| US7157756B2 (en) | 2002-07-16 | 2007-01-02 | Fujitsu Quantum Devices Limited | Field effect transistor |
| JP2017195396A (ja) * | 2005-06-01 | 2017-10-26 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 発光デバイスおよびその作製方法 |
-
1987
- 1987-11-27 JP JP30070887A patent/JPH01143270A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5099295A (en) * | 1989-01-31 | 1992-03-24 | Sony Corporation | Compound semiconductor device which utilizes an electron supply layer which has a graded composition so that a constituent varies in percentage composition from one side to the other |
| US5321278A (en) * | 1991-10-03 | 1994-06-14 | Rohm Co., Ltd. | High electron mobility transistor |
| US5625204A (en) * | 1992-10-09 | 1997-04-29 | Texas Instruements Incorporated | Compound semiconductors and a method for thin film growth |
| US5550388A (en) * | 1993-12-22 | 1996-08-27 | Nec Corporation | Heterojunction FET having barrier layer consisting of two layers between channel and buffer layers |
| JP2003534664A (ja) * | 2000-05-24 | 2003-11-18 | レイセオン・カンパニー | 半導体構造体 |
| JP4912558B2 (ja) * | 2000-05-24 | 2012-04-11 | レイセオン カンパニー | 半導体構造体 |
| US7157756B2 (en) | 2002-07-16 | 2007-01-02 | Fujitsu Quantum Devices Limited | Field effect transistor |
| JP2017195396A (ja) * | 2005-06-01 | 2017-10-26 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 発光デバイスおよびその作製方法 |
| US10529892B2 (en) | 2005-06-01 | 2020-01-07 | The Regents Of The University Of California | Technique for the growth and fabrication of semipolar (Ga,Al,In,B)N thin films, heterostructures, and devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2801624B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH07120790B2 (ja) | 半導体装置 | |
| JP2611735B2 (ja) | ヘテロ接合ｆｅｔ | |
| JPH10209436A (ja) | 半導体装置 | |
| US5489549A (en) | Method of fabricating n-type antimony-based strained layer superlattice | |
| JPH01143270A (ja) | 半導体装置 | |
| US5331410A (en) | Field effect transistor having a sandwiched channel layer | |
| JPH04162539A (ja) | 電界効果トランジスタ | |
| JP2964637B2 (ja) | 電界効果トランジスタ | |
| JPH08213594A (ja) | 電界効果トランジスタ | |
| JPS6242569A (ja) | 電界効果型トランジスタ | |
| JPH09237889A (ja) | 半導体結晶積層体及びそれを用いた半導体装置 | |
| JP2500459B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2980630B2 (ja) | 化合物半導体装置 | |
| JP2921835B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JP2808671B2 (ja) | 電界効果トランジスタ | |
| JPS63272080A (ja) | 半導体装置 | |
| JPS609174A (ja) | 半導体装置 | |
| JPH04343438A (ja) | 電界効果トランジスタ | |
| JPS61268069A (ja) | 半導体装置 | |
| JP2730511B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JPS6390861A (ja) | 半導体装置 | |
| JP2621854B2 (ja) | 高移動度トランジスタ | |
| JPH0964062A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2773338B2 (ja) | 電界効果トランジスタ |