DE69021632T2

DE69021632T2 - Oszillatorschaltkreis innerhalb eines Halbleiterschaltkreises.

Info

Publication number: DE69021632T2
Application number: DE69021632T
Authority: DE
Inventors: Aiki Kojima; Hitoshi Kondo; Hiroyuki Suwabe
Original assignee: Toshiba Corp; Toshiba Microelectronics Corp
Current assignee: Toshiba Corp; Toshiba Electronic Device Solutions Corp
Priority date: 1989-05-17
Filing date: 1990-05-17
Publication date: 1996-02-22
Anticipated expiration: 2010-05-18
Also published as: KR900019232A; KR930002286B1; EP0398331A3; US5025230A; DE69021632D1; EP0398331A2; JPH0372669A; EP0398331B1

Description

Die vorliegende Erfindung betrifft eine Oszillatorschaltung, welche in eine Halbleiter-IC-Vorrichtung eingegliedert ist, und inbesondere ein Übertragungsgate des Typs des isolierten Gates (MOS) zur Benutzung in einem Rückkopplungswiderstand, bildend eine Verstärkerschaltung. Beispiele solch einer Schaltung können in der DE-A-235 330 und in der US-A-4 704 587 gefunden werden.
Figur 6 zeigt eine herkömmliche Kristalloszillatorschaltung (OSC), welche beispielsweise auf einem p-Typ Halbleitersubstrat gebildet ist. Die Oszillatorschaltung hat einen n-Typ MOS-Transistor (im weiteren als ein N-Kanal Transistor bezeichnet), der direkt auf dem p-Typ Halbleitersubstrat gebildet ist, und einen p-Typ MOS- Transistor (im weiteren als P-Kanal-Transistor bezeichnet), der auf einem n-Typ Wallbereich mit einer vorbestimmten Tiefe gebildet ist, welcher wiederum in dem p-Typ Halbleitersubstrat gebildet ist. Ein Massepotential GND ist angelegt an das p-Typ-Halbleitersubstrat, und ein Sourcepotential VDD, welches positiv ist bezüglich des Potentials GND, ist angelegt an den n-Typ-Wallbereich.
Die Oszillatorschaltung OSC hat ein MOS-Übertragungsgate TR und einen CMOS-Inverter IV1, Inverter IV1).
Das Übertragungsgate TR beinhaltet einen P-Kanal-Transistor P1 und einen N-Kanal-Transistor N1. Das Gate des P-Kanal- Transistors P1 ist mit GND verbunden, und das Gate des N- Kanal-Transistors N1 ist mit VDD verbunden. Eine der Source und des Drains des P-Kanal-Transistors P1 und eine der Source und des Drains des N-Kanal-Transistors N1 sind mit einem Eingabeanschluß Xin verbunden. Die andere der Source und des Drains des P-Kanal-Transistors P1, und die andere der Source und des Drains des N-Kanal-Transistors N1 sind mit einem Ausgabeanschluß Xout verbunden.
Der Inverter IV1 beinhaltet einen P-Kanal-Transistor P2 mit einer mit VDD verbundenen Source und einen N-Kanal- Transistor N2 mit einer mit GND verbundenen Source. Das Gate des P-Kanal-Transistors P2 und das des N-Kanal-Transistors N2 sind miteinander verbunden, sowie ebenfalls mit dem Eingabeanschluß Xin. Die Drains des P-Kanal-Transistors P2 und des N-Kanal-Transistors N2 sind ebenfalls miteinander verbunden, und ebenfalls mit dem Ausgabeanschlusß Xout.
Das Übertragungsgate TR ist verbunden mit Invertern IV2 und IV3 mit derselben Struktur wie dem Inverter IV1. Die Ausgabe OUT des Inverters IV3 ist das Ausgabesignal des Kristalloszillatorschaltung OSC.
Der Eingabeanschluß Xin und der Ausgabeanschluß Xout sind verbunden mit einem Eingangskondesnator Cin und einem Ausgangskondensator Cout. Ein Kristalloszilator X'tal ist angeschlossen zwischen dem Eingabeanschluß Xin und dem Ausgabeanschluß Xout. Prinzipiell können alle Elemente, welche oben erwähnt wurden, mit Ausnahme des Oszillators X'tal eingegliedert sein in eine Halbleiter-IC-Vorrichtung.
Figur 7 ist eine Darstellung, die die Widerstandscharakteristik des Übertragungsgates TR repräsentiert. Wie aus Figur 7 verständlich ist, ändert sich die Widerstandscharakteristik mit der Eingangsspannung und zwar fast linear, wenn das Übertragungsgate im EIN-Zustand ist. Da die MOS-Transistoren P1 und P2 wie oben beschrieben verbunden sind, sind beide Transistoren stets im EIN- Zustand. Deshalb kann das Übertragungsgate TR als ein bloßer Widerstand betrachtet werden, und zwar bezüglich seines Betriebsverhaltens. Ein Wert, der annähnernd der Widerstand des Übertragungsgates TR ist, wird als Rfb bezeichnet werden.
Die Beziehung zwischen dem Übertragungsgate TR und dem Inverter IV1 wird jetzt beschrieben werden. In Figur 6 sind die Schaltungen, die durch unterbrochende Linien eingekreist sind, einfache Inversionsverstärkerschaltungen, bei denen ein Selbstvorspannungsfahren benutzt wird. Da die Ausgabespannung des Inverters IV1 rückgekoppelt wird als eine Eingabe des Inverters IV1 durch den Widerstand Rfb bei dem Selbstvorspannungsverfahren, ist die Ausgabespannung gleich der Eingabespannung des Inverters IV1 an einem Arbeitspunkt in der Verstärkerschaltung.
Figur 8 zeigt die Transfercharakteristik und den Arbeitspunkt der Inversionsverstärkerschaltung. Beim Selbstvorspannungsverfahren ist es erforderlich, daß der Rückkopplungswiederstand Rfb viel höher ist als der Ausgangswiderstand Ro des Inverters IV1, und ebenfalls daß das Reziproke des Produktes der Eingangskapazität Cin und des Rückkopplungswiderstandes Rfb, d.h. 1/(Cin x Rfb) viel kleiner ist als die Oszillationsfrequenz. Der Ausgangswiderstand Ro des Inverters IV1 und eine Verstärkung Aν (Aν > 0) des Inverters IV1 sind Parameter bezüglich Oszillationsbedingungen der Kristalloszillatorschaltung OSC. Zum Klarstellen von Bedingungen, die Parameter, wie Ro, -Aν, Cin, Cout, usw. bestimmen, und Bedingungen, die den Rückkopplungswiderstand Rfb bestimmen, werden die Oszillationsbedingungen der Kristalloszillatorschaltung OSC folgendermaßen betrachtet werden.
Figur 9 illustiert ein Äquivalentschaltung der Kristalloszillatorschaltung OSC, die in Figur 6 gezeigt ist. Figur 9 zeigt nicht den Rückkopplungswiderstand Rfb, sie zeigt nur erwünchste Effekte. Wie aus dieser Figur klar ist, ist der Arbeitspunkt der Inversionsverstärkerschaltung, die in Figur 9 gezeigt ist, eingestellt auf die Schwellspannung, (VDD/2) des Inverters IV1. Mit anderen Worten ist der Eingabeanschluß der Nicht-Inversions-Seite (+) der Inversionsverstärkerschaltung eingestellt auf ein Potential von VDD/2. Zum Erhalten einer Schleifenverstärkung dieser Oszillatorschaltung OSC, die in Figur 9 gezeigt ist, wird die Schleife in zwei Wege geteilt, wobei sich der erste Weg von dem Eingabeanschluß (1) auf der Inversionsseite (-) der Inverstionsverstärkerschaltung zum Ausgabeanschluß (2) erstreckt, und wobei sich der zweite Weg im Ausgabeanschluß (2) zum Eingabeanschluß (1) erstreckt.
Zunächst sei der Weg diskutiert, der sich von dem Anschluß (2) zum Anschluß (1) erstreckt. Unter Annahme, daß die Spannung am Eingabeanschluß (1) V1 ist, die Spannung am Ausgabeanschluß (2) V2 ist, das Rückkopplungsverhältnis B ist, die Impedanzen des Kristalloszillators X'tal, der Eingangskondensator Cin und der Ausgangskondensator Cout jeweils Zx, Zin und Zout sind, wird, da V1 = V2 ist, folgende Gleichung erhalten:
B = Zin/(Zx + Zin) (1-1)
Es sei jetzt der Weg diskutiert, der sich vom Anschluß (1) zum Anschluß (2) erstreckt. Unter der Annahme, daß die Verstärkung des Weges (1) bis (2) A ist, ist V(2) = A x V(1).
Aus Gleichungen (1-2) und (1-3), leitet sich die folgende Gleichung ab:
V(2) steigt an auf A x B über den Weg (2) - (1) - (2). A x B, was bekannt ist als "Schleifenverstärkung" der Schaltung ist gegeben zu:
Unter der Annahme, daß Zin = 1/jωCin, Zout = 1/jωCout, Zx=R+jX, reduziert sich die Gleichung (1-5) auf:
Zin = 1/jωCin, Zout = 1/jωCout, Zx = R + jX A B = -Aν/(RG + jXG) (1-6)
wobei
RG = 1 - ωCinX - ω² CinCoutRRO (1-7)
XG = ω{(R + RO)Cin + (1-ωCinX)CoutRO} (1-8)
Zum Starten und Fortsetzen einer Oszillation muß die Schaltung eine positive Rückkopplungsschaltung sein, und die Schleifenverstärkung A x B muß 1 oder mehr sein. Diese Bedingungen werden folgendermaßen ausgedrückt:
Img(A B) = O (1-9)
A B ≥ 1 (1-10)
Aus den Gleichungen (1-8) und (1-9) wird die folgende Gleichung erhalten:
XG = 0
^ 1 - ωCinX = -(1 + R/RO) Cin/Cout (1-11)
Wenn man die Gleichung (1-11) in Gleichung (1-7) substituiert und die Bedingung von (1-10) anwendet, erhält man folgende Gleichung:
Aν ≥ (1 + R/RO) Cin/Cout + ω² CinCoutRRO (1-12)
Da R r (später detailiert zu beschreiben) in der Nähe der Oszillationsfrequenz ist, und r « Ro im allgemeinen, wird folgende Beziehung erhalten:
Aν ≥ Cin/Cout + ω² CinCout r RO (1-13)
Aus der Beziehung (1-13) sieht man, daß je größer der Wert Aν/Ro, desto leichter beginnt die Schaltung zu oszillieren.
Zum Erleichtern des Verständnisses des obigen, wird angenommen, daß der N- und P-Kanal-Transistor N2 und P2, bildend den Inverter IV1, die folgende Beziehung bezüglich der Schwellspannung Vth (Absolutwert), der Verstärkungskoeffizienten β und der Kanalmodulationskoeffizienten λ haben, um dadurch Aν, Ro und Aν/Ro zu erhalten.
Vthn = Vthp = Vth (Schwellspannung) (1-14)
βn = βp = β (Tr Verstärkungskoeffzient) (1-15)
λn = λp = λ (Kanalmodulationskoeffizient) (1-16)
Vin und Vout zeigen das Potential des Eingabeanschlusses Xin und das des Ausabeanschlusses Xout jeweils an.
Wie klar erscheint aus Gleichung (1-14) bis (1-16), ist die Spannung am Arbeitspunkt der Inversionsverstärkerschaltung VDD/2, und die Transistoren N2 und P2, bildend den Inverter IV1, sind beide im gesättigten Betriebszustand. Die Drainströme Idsn und Idsp der Transistoren N2 und P2 sind gegeben zu:
Idsn = β/2 (Vin - Vth)² {1 + λVout} (1-17)
Idsp = β/2 (VDD - Vin - Vth)² {1 + λ(VDD - Vout)} (1-18)
Die Verstärkung Aν wird folgendermaßen ausgedrückt:
Der Ausgabewiderstand Ro wird folgendermaßen ausgedrückt:
Daher ist Aν/Ro gegeben zu:
Aν/RO = ½β (VDD - 2Vth) (VDD λ + 2) (1-21)
Wie verstanden werden kann aus Gleichung (1-21), müssen die Werte von β, VDD und λ erhöht werden oder der Wert von Vth muß abgesenkt werden zum Erhöhen des Wertes Aν/Ro, um dadurch einen Oszillationsbetrieb leichter zu veranlassen.
Wenn eine Quartzoszillatorschaltung OSC eingebaut ist, in eine LSI-Schaltung (Großskalig integrierte Schaltung), wird der Bereich von VDD gewöhnlicher Weise vorbestimmt in Übereinstimmung mit der Spezifikation der LSI, und im allgeiüeinen kann die Schwellspannung Vth eingestellt werden auf einen beliebigen Wert zur Zeit des Entwurfes der LSI. Um leicht zu veranlassen, daß die Schaltung OSC, die in der LSI enthalten ist, eine Oszillation durchführt, muß der Transistorverstärkungskoeffizient β oder Kanalmodulationskoeffizient λ erhöht werden.
Der Transistorverstärkungskoeffzient β ist folgendermaßen definiert:
wobei u die Mobilität von Trägern ist, W die Kanalbreite, L die Kanallänge, &epsi;SiO2 die Dielektrizitätskonstante von SiO&sub2; ist, und Tgate die Dicke eines Gateoxydfilms ist. Weiterhin ist ein Korrekturfaktor {1 + λ Vds} des Drainstroms einschließlich λ gegeben in physikalischem Sinne in folgender Weise:
wobei L' ein Abstand ist zwischen Drain und dem Abschnürpunkt des Kanals. L' ist durch folgende Gleichung ausgedrückt:
wobei Vds die Spannung zwischen dem Drain und der Source des Transistors ist, Vgs die Spannung zwischen dem Gate und der Source des Transistors ist, q die Elementarladung ist, und N die Verunreinigungskonzentration des Substrat ist. Die Obige Gleichung zeigt klar, daß der Transistorverstärkungskoeffizient β und der Kanalmodulationskoeffzient λ erhöht werden können durch Reduzieren der Kanallänge L. Die Kanallänge L ist jedoch begrenzt durch den Herstellungsprozess der LSI, und ihr Minimalwert ist vorbestimmt. Zum Erleichtern eines Oszillationsbetriebs ist die Kanallänge L vom Minimalwert und einerseits der Kanalmodulationskoeffizient λ als eine Funktion der Spannung gesehen. Andererseits wird die Kanalbreite W erhöht, was den Transistorverstärkungskoeffizienten β erhöht. Mit anderen Worten sollte die Quartzoszillatorschaltung so entworfen werden, daß der Ausgangswiderstand Ro abgesenkt ist.
Die Spezifikation LSI beinhaltet normalerweise Vsta (Oszillationsstart-Leistungsquellenspannung), welche ermöglicht, daß die Schaltung OSC, die in der LSI enthalten ist, eine Oszillation leicht erreicht, Tsta (Oszillationstartzeit) und Vhold (Oszillationsfortsetzungs- Leistungsquellenspannung), welche ermöglicht, daß die Schaltung OSC) eine stabile Oszillation bei niedriger Leistungsquellenspannung fortsetzt. Ebenfalls ist der Strom Iosc, welchen die LSI verbraucht, wenn die Quartzoszilltionsschaltung OSC arbeitet, oft definiert. Wie aus dem obigen Verständlich, erhöht der Strom Iosc den Ausgangswiderstand Ro, wohingegen die Ozsillationsstartbedingung der Leistungsquellenspannung Vsta, Oszillationsstartzeit Tsta und Oszillationstartzeit Tsta und Oszillationsfortsetzungs-Leistungsquellenspannung Vhold den Ausgangswiederstand Ro absenken.
Eine LSI mit einer Quartzoszillationsschaltung OSC mit einer Oszillationsfrequenz von zehn von k, welche bei einer Uhr, einem Taschenrechner oder dergleichen benutzt werden, erfordert gewöhnlicherweise einen Stromverbrauch Iosc von einigen uA, und somit muß der Ausgangswiderstand Ro in der Größenordnung von MΩ sein. Beim Entwerfen einer LSD Schaltung sind die Größen der Elemente einer Inversionsverstärkerschaltung so bestimmt, daß der Ausgabewiderstand Ro einige MΩ ist und ebenfalls daß die Oszillationsstart-Leistungsquellenspannung Vsta, die Oszillationsstartzeit Tst und die Oszillationsfortsetzungsquellenspannung Vhold zufriedenstellende Werte haben.
Angesichts der obigen Beschreibung und ebenfalls der ersten Bedingung des Rückkopplungswiderstandes Rfb, d.h. der Rückkopplungswiderstand Rfb sollte viel höher sein als der Ausgangswiderstand Ro des Inverters IV1, braucht eine LSI zur Benutzung in einer Uhr, einem Taschenrechner oder dergleichen, einen Rückkopplungswiderstand Rfb von 10 von MΩ.
Die zweite Bedingung zum Bestimmen des Rückkopplungswiderstandes Rfb, d.h. das Reziproke 1/(Cin x Rfb) des Produktes der Eingangskapazität Cin und des Rückkopplungswiderstandes Rfb ist viel geringer als die Oszillationsfrequenz, kann erfüllt werden durch geeignetes Auswählen der Eingangskapazität Cin in Übereinstimmung mit der Oszillationsfrequenz.
Die obigen Beschreibungen basieren auf der Annahme, daß Rfb = ∞. Die Oszillationscharakteristik der Quartzoszillatorschaltung, die in einer LSI tatsächlich benutzt wird, wird nicht nicht stark beeinflußt durch den Wert des Rückkopplungswiderstandes Rfb, falls die zwei Bedingungen zum Bestimmen des Rückkopplungswiderstandes Rfb erfüllt sind.
Die herkömmliche Quartzaszillationsschaltung OSC hat jedoch den folgenden Nachteil. Die Schaltung OSC, welche bei einer relativ niedrigen Frequenz von einigen zehn khz arbeitet, benötigt einen Widerstand mit einem hohen Rückkopplungswiderstand Rfb von zehn von MΩ. Zum Reduzieren eines Widerstandsbildungsbereichs auf dem LSI Chip aufs Äußerste muß der Widerstand aus einem Material mit einem hohen spezifischen Widerstand gemacht werden. Bei der CMOS LSI gemeinhin benutzt, hat der Widerstand einen spezifischen Widerstand von nur einigen kΩ pro Einheitsfläche höchstens, falls nicht nur eine Metallverdrahtungsschicht, sondern ebenfalls eine leitfähige Polysiliziumschicht oder eine Hochwiderstands-Verunreinigungs schicht gebildet wird und eine Gateelektrode benutzt wird. MOS-Transistoren mit einem relativ hohen Kanalwiderstand können deshalb benutzt werden zum wesentlichen eines Übertragungsgates, welches als ein Rückkopplungswiderstand dient. Figur 6 illustriert eine Quartzoszillatzorschaltung OSC mit solch einem Rückkopplungswiderstand. Falls die Kanalleitfähigkeiten der Transistoren N1 und P1 der Quartzoszillatorschaltung OSC dargestellt sind durch gn und gp, ist der Leitungswiderstand, d.h. der Rückkopplungswiderstand Rfb, folgendermaßen gegeben:
Die Kanalleitfähigkeit g (= gn, gp) ist folgendermaßen definiert:
(wobei Vg = const.).
Es sei eine Differenz im Potential zwischen beiden Anschlüssen des Übertragungsgates TR repräsentiert durch δV (= Vout - Vin ≥ 0), und es sei angenommen, daß die Transistoren N1 und P1 beide in einem nicht gesättigten Zustand sind und dieselben Beziehungen, wie gezeigt durch Gleichungen (1 -14) des (1 - 16) gegeben sind. Dann werden die Drainströme Idsn und Idsp der Transistoren N1 und P1 durch folgende Gleichungen ausgedrückt
Idsn = β[{VDD-(Vout-δV)-Vth} δV-½δV²] (2-3)
Idsp = β{(Vout-Vth) δV-½δV²} (2-4)
wobei Vth ≤ Vin ≤ VDD - Vth wegen der Bedingung des Abschneidens. Die Kanalleitfähigkeiten gn und gp am Arbeitspunkt der Inversionsverstärkerschaltung sind folgende:
gn = gp = β/2 (VDD - 2Vth) (2-5)
wobei VDD/2 = Vin = Vout (die Beziehung von Vth ≤ VDD/2 ≤ VDD - Vth ist erfüllt, falls nicht VDD extrem niedrig ist). Somit ist der Leitungswiderstand (Rückkopplungswiderstand) Rfb:
Falls die Gleichung (2-6) sich auf das folgende reduziert, nämlich durch Umschreiben der Stromverstärkung β auf Gleichung (1-22):
wobei c betrachtet werden kann, der Widerstand pro Einheitsquadrat zu sein, den der Kanal hat. Weiterhin ist L/W der Größenfaktor eines zusammengesetzten Elements einschließlich Konsistoren N1 und P1, welche parallel verbunden sind. Wenn Transistoren mit Elementgrößen von W&sub1;/L&sub1; und W&sub2;/L&sub2; parallel verbunden sind, wird L/W durch die folgende Gleichung ausgedrückt:
Beim Herstellungsprozess einer gemeinhin benutzten CMOS-LSI ist die Dicke eines Gateoxydfilms Tgate Hunderte von Å, die Mobilität von Trägern u ist Hunderte von cm²/Vsec, und die Dielektrizitätskonstante von SiO&sub2; &epsi;SiO&sub2; ist in der Größenordnung von 10&supmin;¹³F/cm. Da die Spannung am Arbeitspunkt der Inversionsverstärkerschaltung, d.h. die Substratvorspannung von VDD/2 angelegt ist an die Transistoren N1 und P1, darstellend das Übertragungsgate TR, ist die Schwellspannung Vth etwa 1V, wie später detailliert beschrieben werden wird.
Wie aus Formel (2-8) verstanden werden wird, ist der spezifische Widerstand c 10 bis Hunderte von kΩ im Fall einer LSI, deren Leistungsquellenpotential VDD 3V ist. Zum Erhalten eines Widerstands von einigen 10 MΩ benötigt als der Rückkopplungswiderstand Rfb, sollte der Wert L/D einige Hunderte bis einige Tausende betragen. Unter der Annahme, daß ein Übertragungsgate TR, was erlaubt, daß der Wert von L/W 2000 ist, gebildet wird auf einer LSI-Schaltung unter Benutzung eines Herstellungsprozesses, bei dem die minimale Kanalbreite und minimale Kanallänge eines Transistors 2um sind, müssen die Transistoren N1 und P1 eine Kanallänge von 8000 um haben. Dieser Wert ist bei weitem größer als die Elementgröße von den Transistoren, die in einer gewöhnlichen Logikgschaltung eingegliedert sind (sowohl die Breite als auch die Länge diser Transistoren sind einige 10 um). Im Fall einer Inverterschaltung, gebildet mit den minimalen Elementdimensionen, wird deshalb der Bereich, der besetzt ist durch das Übertragungsgate TR so groß sein, daß er zumindest 500 Stufen entspricht.
Es wird jetzt detailliert beschrieben werden, warum die Widerstandskomponente R der Impedanz Zx des Kristalloszillators X'tal die Beziehung R r in der Nähe der Oszillationsfrequenz erfüült, wie oben erwähnt. Fig. 10A ist eine Äquivalentschaltung entsprechend dem Kristalloszillator X'tal, falls die Oszillationsfrequenz des Oszillators X'tal 32 kHz ist, ist der Widerstand r 30 kΩ oder so, die Induktivität L ist 11000 H oder so, die Kapazität C = 0,0021 pF oder so, und die Kapazität Co ist 0,9 pF oder so. Wie aus dem Äquivalentschaltungsdiagram verständlich ist, kann die Impedanz Zx des Oszillators X'tal folgendermaßen ausgedrückt werden.
Unter der Annahme, daß die Widerstandskomponente R vernachlässigbar ist, wird der Kristalloszillator X'tal betrachtet, eine Reaktanz X abhängig von der Frequenz zu haben. Somit kann man die Gleichung (3-3) reduzieren auf:
vorausgesetzt daß:
wobei ωs die Reihenresonanz-Winkelfrequenz ist, und ωp die Parallelresonanz-Winkelfrequenz ist. Es sollte bemerkt werden, daß die Gleichung jX = 0 wahr bleibt, falls die Winkelfrequenz ω = ωs ist, und daß die Gleichung jX = ∞ wahr bleibt, falls die Winkelfrequenz ωp ist.
Figur 10B ist eine Darstellung, bei der die Reaktanz X des Kristalloszillators X'tal aufgetragen ist als eine Funktion der Winkelfrequenz ω. Die Oszillatorschaltung OSC, die in Figur 9 gezeigt ist, ist bekannt als "Colpitts Oszillatorschaltung" und führt eine Oszillation durch für die Frequenz einen Wert hat, bei dem die Impedanz Zx des Kristalloszillators X'tal als eine Induktivitätsreaktanz agiert, d.h. wenn ωs < ω < ωp.
Falls der Kristallsozillator X'tal ein gewähnlicher Typ ist, ist die Relation Co « C wahr, so daß die Reihenresonanz- Winkelfrequenz ωs und die Parallelresonanz-Winkelfrequenz ωp beinahe einander gleich sind. Falls der Oszillator X'tal eine Oszillationsfrequenz von 32kHz hat, ist die Parallelresonanz-Winkelfrequenz ωp nur 0,12% höher als die Reihenresonanz-Winkelfrequenz ωs. Deshalb sagt, man, daß die Kristalloszillatorschaltung OSC, die in Figur 9 gezeigt ist, eine sehr kleine Oszillationsfrequenzabweichung hat.
Unter der Annahme, daß die Kristalloszillatorschaltung, die in Figur 9 gezeigt ist, bei der Reihenresonanz- Winkelfrequenz ωs oszilliert, kann die Widerstandskomponente R wie nachstehend ausgedrückt werden, wie klar erscheint aus Formeln (3-2) und (3-5).
Es wird jetzt erklärt werden, warum die Transistoren N1 und P1, welche das Übertragungsgate TR bilden, betrachtet werden, eine Schwellspannuing Vth von 1V oder so zu haben, wie zuvor erwähnt.
Im allgemeinen wird die Schwellspannung Vth eines MOS- Transistors folgendermaßen ausgedrückt.
wobei VSiO2 die Spannung ist, die angelegt wird an den Gateoxydfilm (SiO&sub2;), VFB die Flachbandspannung ist, 2ΦF der Grad ist, zu dem sich das Band im Oberflächenbereich verkrümmt, wenn eine Inversionsschicht gebildet wird, Vsub das Potential ist, welches das Substrat hat, wenn das Potential an der Source des Transistors als ein Referenzpotential benutzt wird, und x die Richtung ist, die bestimmt wird mit Bezug auf das untere Ende der Gateelektrode und einen positiven Wert einnimmt, wenn diese Richtung zur Oberfläche des halbleitersubstrats geregelt ist.
Die Bedeutung jedes Parameters in Gleichung (4-1) und ein typischer Wert für jeden Parameter sind nachstehen gezeigt, und zwar basierend auf der Annahme, daß der MPS-Transistor vom N-Kanal Typ ist.
Ns = 10¹&sup7;cm&supmin;³ (Verunreinigungskonzentration im Oberflächenbereich des Substrats);
ΦF = 0,35eV (Fermepotential);
ΦMS = -0,9eV (Arbeitsfunktionsdifferenz zwischen Gateelektrodenmaterial und Halbleitersubstrat);
NSS = 10¹¹cm&supmin;² (Oberflächenpegeldichte im Schnittstellenbereich zwischen dem Halbleitersubstrat und dem Oxydfilm);
&epsi;SiO2 = 3,5 x 10&supmin;¹³F/cm (Dielektriszitätskonstante vom Gateoxydfilm);
Tgate = 400 Å (dicke des Gateoxydfilme); und
q = 1,6 x 10&supmin;¹&sup9; Coulomb (Elementarladung).
In gleichung (4-1) ist ox eine Funktion darstellend, wieviel feste Elementarladung verteilt ist im Oxydfilm. Die Funktion ist abhängig von der Qualität des Gateoxydfilms. Sogar falls der ox in Gleichung (4-1) vernachlässigt wird, verursacht dies nicht einen großen Berechnungsfehler, da in jüngeren Jahren ein Gateoxydfilm aus SiO&sub2; gebildet wird, welcher einen sehr kleinen Betrag von Verunreinigungen enthält, und sehr wenige strukturelle Effekte hat.
In dem Fall des Transistors, der in einer gewöhnlichen Logigkschaltung verwendet wird, ist es möglich, anzunehmen, daß das Substratpotential Vsub 0V ist. Deshalb wird die Schwellspannung Vth berechnet zu 0,63V oder so (Vth 0,63V), und zwar auf der Basis von Formel (4-1). Falls Vsub = 1,5V, wie im Fall, wo das oben erwähnte Übertragungsgate TR gebildet wird, wird die Schwellspannung Vth berechnet zu 1,41V oder so (Vth 1,41V).
Wie oben erwähnt, hat die herkömmliche Kristalloszillatorschaltung das Problem, daß das Übertragungsgate, welches einen Rückkopplungswiderstand schafft, und somit ein Verstärkerschaltungselement für die Oszillatorschaltung darstellt, einen sehr großen Bereich auf dem LSI-CHip setzt, falls das Übertragungsgate einen Widerstand hat, der so hoch ist wie einige 10 MΩ.
Die vorliegende Erfindung wurde entwickelt zum Lösen des obigen Problems, und ihre Aufgabe ist es eine Oszillatorschaltung zu schaffen, bei der ein Übertragungsgate, welches einen Rückkopplungswiderstand schafft, und deshalb einen Verstärkerschaltungselement bildet, einen kleinen Bereich auf einem LSI-Chip besetzt.
Gemäß der vorliegenden Erfindung, wie sie in den angehängten Patentansprüchen definiert ist, ist eine Oszillatorschaltung geschaffen, welche eingegliedert ist in eine Halbleiter-IC- Vorrichtung mit MOS-Transistoren, welche als aktive Elemente benutzt werden. Die Oszillatorschaltung umfaßt einen Oszillator, einen Eingabeanschluß einen Ausgabeanschluß, welche beide mit dem Oszillator verbunden sind, eine Inverterlogikschaltung, angeschlossen zwischen dem Eingabeanschluß und dem Ausgabeanschluß, einen N-Typ, MOS- Trnsistor, angeschlossen zwischen dem Eingabe- und dem Ausgabeanschluß und eine P-Typ MOS-Transistor, angeschlossen zwischen dem Eingabe- und dem Ausgabeanschluß. Das Gate des N-Typ MOS-Transistors ist mit einem ersten Potentialanschluß verbunden, so daß der MOS-Transistor leidet. In ähnlicher Weise ist das Gate des P-Typ MOS-Transistors verbunden mit einem zweiten Potentialanschluß, so daß dieser MOS-Transitor leitet. Der N-Typ MOS-Transistor oder der P-MOS Transistor oder beide haben einen Gateisolationsfilm der dicker ist als die von den anderen MOS-Transistoren, die in die Halbleiter IC-Vorrichtung eingegliedert sind, und deshalb einen hohen Kanalwiderstand eines vorbestimmten Werts.
In der oben beschriebenen Oszillatorschaltung, haben der N- Typ MOS-Transistor oder P-Typ MPS-Transistor oder beide ein Gateisolationsfilm bestehend aus einem Isolationsfilm ähnlich denen, der anderen MOS-Transistoren, die in die IC Vorrichtung eingegliedert sind, und einen Zwischenschicht- Isolationsfilm, der auf dem Isolationsfilm gebildet ist, und sie haben ebenfalls eine Gateelektrode, welches eine Metalleiterschicht ist, die auf dem Zwischenschicht- Isolationsfilm gebildet ist.
Da zumindest einer der MOS Transistoren die ein Übertragungsgate bilden, verbunden mit der Inversionslogikschaltung und benutzt als ein Rückkopplungswiderstand einen dicken Gateisolationsfilm hat, nimmt die Kanalleitfähigkeit g von zumindest einem MOS- Transistor ab umgekehrt propotional zur Dicke TGate des Isolationsfilm, wie aus Formeln (1-22), (2-5) und (4-1) verstanden werden kann. Daher kann der MOS-Transistor einen hohen Kanalwiderstand eines vorbestimmten Werts, und, wie klar erscheint aus Fornmeln (2-7) und (2-8) der Rückkopplungswiderstand Rfb ist proportional hoch. Mit anderen Worten kann dieser MOS-Transistor einen erwünschten Kanalwiderstand haben, sogar falls er einen kleinen L/W hat. Somit muß der MOS-Transistor nicht so groß sein, und das Übertragungsgate setzt nur einen kleinen Bereich in der IC- Vorrichtung (d.h dem LSI-Chip). Diese Tatsache behindert keineswegs die Charakteristik der Oszillatorschaltung.
Da weiterhin zumindest einer der MOS-Transistoren, bildend das Übertragungsgate, einen Gateisolationsfilm hat, zusammengesetzt aus einem Isolationsfilm ähnlich denen der weiteren MOS-Transistoren, welche in die IC-Vorrichtung eingegliedert sind, sowie einen Zwischenschicht- Isolationsschicht, der auf dem Isolationsfilm gebildet ist, und ebenfalls eine Gateelektrode hat, welches eine Metalleiterschicht ist, gebildet auf den Zwischenschicht- Isolationsfilm, kann der Gateisolationsfilm dick sein.
Die Erfindung kann vollständiger verstanden werden aus der folgenden detaillierten Beschreibung im Zusammenhang mit der begleitenden Zeichnung.
Die Figuren zeigen im einzelnen:
Figur 1 eine Struktur einer Oszillatorschaltung nach einer Ausführungsform der vorliegenden Erfindung;
Figur 2A ein ebenes Muster von Elementen in der in Figur 1 gezeigten Isolatorschaltung;
Figur 2B eine Querschnittsansicht aufgenommen entlang der Linie B-B in Figur 2A;
Figur 2C eine Querschnittsansicht aufgenommen entlang der Linie C-C in Figur 2A;
Figur 3A ein weiteres Beispiel des ebenen Musters von Elementen in der in Figur 1 gezeigten Oszillatorschaltung;
Figur 3B eine Querschnittsansicht, aufgenommen entlang Linie B-B in Figur 3A;
Figuren 4A und 4B Beispiele einer Inversionslogikschaltung in der in Figur 1 gezeigten Oszillatorschaltung;
Figur 5 ein weiteres Beispiel des Elements in der in Figur 1 gezeigten Oszillatorschaltung;
Figur 6 eine herkömmliche Kristalloszillatorschaltung;
Figur 7 eine Darstellung zum Zeigen der Widerstandscharakteristika eines Übertragungsgates in "EIN"- Zustand, wie gezeigt in Figur 6;
Figur 8 eine Darstellung zum Zeigen der Übertragungscharakteristik und des Arbeitspunktes der Inversionslogikschaltung, die in Figur 6 gezeigt ist;
Figur 9 ein Schaltungsäquivalent zur in Figur 6 gezeigten Schaltung;
Figur 10A eine Äquivalentschaltung des Kristalloszillators; und
Figur 10B eine Darstellung zum Zeigen der Reaktanzcharakteristika des Kristalloszillators.
Eine Ausführungsform der vorliegenden Erfindung wird jetzt detailliert beschrieben werden mit Bezug auf die begleitende Zeichnung. Figur 1 zeigt eine Oszillatorschaltung OSC'', eingegliedert in eine integrierte Halbleiterschaltungsvorrichtung, einen Oszillationseingabeanschluß Xin, und einen Oszillationsausgabeanschluß Xout. Figur 1 zeigt ebenfalls einen Kristalloszillator X'tal, einen Eingangskondensator Cin, und einen Ausgangskondensator Cout, welche extern verbunden sind mit der integrierten Halbleiterschaltungsvorrichtung. Der Kristalloszillator X'tal ist angeschlossen zwischen dem Oszillationseingabeanschluß Xin und dem Oszillationsausgabeanschluß Xout. Der Eingangskondensator Cin ist angeschlossen zwischen dem Oszillationseingabeanschluß Xin und Masse GND; genauso ist der Ausgangskondensator Cout angeschlossen zwischen dem Oszillationsausgabeanschluß Xout und Masse GND. Der Kristalloszillator X'tal, der Eingangskondensaotr Cin, und der ausgangskondensaotr Cout können in die integrierte Halbleiterschaltungsvorrichtung mit eingegliedert sein, falls so erwünscht.
Die oben erwähnte Oszillatorschaltung OSC'' unterscheidet sich von der herkömmlichen Oszillatorschaltung OSC, die in Figur 6 gezeigt ist darin, daß der Gateisolationsfilm (d.h. ein Gateoxydfilm) von zumindest einem der Transistoren N1'' und P1'' des Übertragungsgates TR'' höher ist als die Gateisolationsfilme der weiteren Transistoren, die in derselben integrierten Halbleiterschaltungsvorrichtung benutzt werden (im Fall der vorliegenden Ausführungsform haben beide Transistoren N1'' und P1'' solch einen dicken Gateisolationsfilm). Da die Oszillatorschaltung OSC'' ähnlich ist der herkömmlichen Oszillatorschaltung OSC, was die übrigen Punkte betrifft, werden die selben Referenzsymbole wie in Figur 6, ebenfalls in Figur 1benutzt um die entsprechenden strukturellen Elemente zu bezeichnen. Im in Figur 1 gezeigten Schaltungsdiagramm sind die Transistoren N1''und P1'' in einer verschiedenen Art und Weise angezeigt von der der anderen Transistoren, um somit zu zeigen, daß die Gateelektrode der Transistoren N1'' P1'' aus einem verschiedenen Material im Vergleich mit den anderen Transistoren gebildet ist.
Figur 2A zeigt ein ebenes Muster des Elements der Oszillatorschaltung OSC'', die in Figur 1 illustriert ist. Figur 2B ist eine Querschnittsansicht aufgenommen entlang der Linie B-B in Figur 2A und zeigt eine Querschnittsstruktur des Übertragungsgates TR''. Figur 2C ist eine Querschnittsansicht, aufgenommen entlang der Linie C-C in Figur 2A und zeigt eine Querschnittsstruktur einer Inversionslogikschaltung IV1. In diesen Figuren bezeichnet Bezugszeichen 20 ein p-Typ Halbleitersubstrat, 21 bezeichnet einen Gateoxydfilm; 22 bezeichnet eine polykristalline Siliziumschicht, 23 bezeichnet einen Zwischenschicht- Isolationsfilm, 24 bezeichnet eine metallische Verdrahtungsschicht, 25 bezeichnet einen N-Wall, 26 bezeichnet eine n&spplus;-Kanal Verunreinigungsschicht, dienend entweder als ein Source- oder ein Drain-Bereich des N-Kanal Transistors, 27 bezeichnet eine p&spplus;-Kanal Verunreingungsschicht, dienend entweder als eine Source- oder Drain-Bereich eines P-Kanal Transistors, und 28 bezeichnet einen Kontaktbereich.
In der Oszillatorschaltung OSC'', besteht der Gateisolationsfilm der Transistoren N1'' und P1'', benutzt im Übertragungsgate TR'', aus folgendem: einem Gateoxydfilm 21, welcher ähnlich ist dem der weiteren Transistoren, die in derselben integrierten Halbleiterschaltungsvorrichtung benutzt werden; und einem Teil (23'') des Zwischenschicht- Isolationsfilms 23. Bei dieser Konstruktion kann der Transistor N1'' und/oder der Transistor P1'' einen Gateisolationsfilm haben, der dicker ist als der der übrigen Transistoren. Weiterhin sind die Gateelektroden der Transistoren N1'' und P1'' gebildet durch Teile (24'') der metallischen Verdrahtung 24, die auf den Zwischenschicht- Isolationsfilme 23 gebildet ist. Mit anderen Worten sind die Gateelektroden 24'' der Transistoren N1'' und P1'' aus einem metallischen Material gebildet, das verschieden ist von dem der Gateelektroden 22 der übrigen Transistoren. (Bei der vorliegenden Ausführungsform sind die Gateelektroden 24'' aus Aluminium gebildet.) Der Gateoxydfilm 21 und der Zwischenschicht-Isolationsfilm 23 sind aus demselben Materials (z.B. SiO&sub2;) gebildet, sind aber in verschiedenen Prozessen gebildet.
Der strukturelle Unterschied zwischen den Elementen, die in Figuren 2B und 2C gezeigt sind, liegt in der Dicke des Isolationsfilms, d.h. der Abstand zwischen der Vorfläche des Halbleitersubstrats und der Gateelektrode. Im Fall der Inversionslogikschaltung IV1, die in Figur 2B gezeigt ist, ist die Dicke TGate der Gateoxydfilme N2 und P2 einige Hundert A wie beim Stand der Technik, vorausgesetzt, daß ein herkömmlicher CMOS, LSI-Herstellungsprozess benutzt wird. Im Fall des Übertragungsgaes TR'' jedoch ist nicht nur der Gateosydfilm 21 (Dicke: TGate) sondern ebenfalls der Zwischenschicht-Isolationsfilm 23'' (Dicke: TISO) angesiedelt unter den Gateelektroden 24'' der Transistoren N1'' und P1''. Somit ist die Gesamtdicke TGate' (= TGate + TISO) sehr groß in ihrem Wert; sie ist im Bereich von einigen Tausenden A bis einigen Zehntausenden Å. Es sollte bemerkt werden, daß der Zwischenschicht-Isolationsfilm 23'' simultan gebildet wird mit dem Zwischenschiht-Isolationsfilm 23 (welcher auf der gesamten Substratoberfläche gebildet wird, nachdem die polykristalline Siliziumschicht 22 gebildet ist), so daß die polykristalline Siliziumschicht 22 (welche als die Gateelektrode der übrigen Transistoren dient) isoliert ist von der metallischen Verdrahtungsschicht 24. Es sollte ebenfalls bemerkt werden, daß die Gateelektrode 24'' der Transistoren N1'' und P1'' simultan gebildet werden mit der metallischen Verdrahtungsschicht 24 (welche beispielsweise benutzt wird zum Verbinden der Drains der übrigen Transistoren). Dementsprechend ist der Herstellungsprozess auf keinen Fall kompliziert als Resultat der Bildung der Transistoren N1'' und P1''.
Bei der Oszillatorschaltung OSC'' der obigen Ausführungsform kann die Dicke der Gateoxydfilme der Transistoren N1'' und P1'' im Übertragungsgate TR'' 10 zehn Male erhöht werden im Vegleich zum Stand der Technik. Somit wird, wie aus Gleichung (1-22) ersichtlich der Stromverstärkungsfaktor β der Transistoren N1'' und P1'' reduziert auf etwa 1/30 bis 1/60.
Zusätzlich, wie ersichtlich aus der Gleichung (4-1), beeinflußt die Variation in der Dicke des Gateoxydfilms des MOS-Trnsisotrs die Schwellspannung. Die Wirkung auf die Schwellspannung wird jetzt diskutiert werden. Die Terme in Gleichung (4-1), welche sich auf die Dicke TGAte bezieht, können folgendermaßen neu angeordnet werden:
Bezüglich der Terme in Klammern { } bezeichnet der erste Term die Dichte der Raumladung, die zu erscheinen veranlaßt wird auf der Halbleiteroberfläche durch VSiO2, der zweite Term repräsentiert die Dichte der Ladung, die gehalten wird auf einem Oberflächenpegel der Schnittstelle zwischen dem Gateoxydfilm und der Oberfläche des halbleitersubstrats, und der dritte Term repräsentiert die Dichte der festen Ladung, die im Gateoxydfilm und im Zwischenschicht-Isolationsfilm verteilt ist (wobei x/TGate bezeichnet, daß der Einfluß auf die Schwellspannung Vth abnimmt, wenn der Abstand von der Oberfläche des Halbleitersubstrats zunimmt). Wie oben festgestellt wurde, wird kein ernstlicher Fehler auftreten, im Wert der Schwellspannung Vth, sogar falls der dritte Term ausgelassen wird. Unter Benutzung der repräsentativen Werte der zuvor erwähnten Herstellungsparameter, finden sich die Werte der ersten und zweiten Terme in folgender Weise:
( Vsub =0V)
Erster Term = -8,9 x 10&supmin;&sup8; Coulomb/cm²
Zweiter Term = +1,6 x 10&supmin;&sup8; Coulomb/cm²
Unter Berücksichtigung des Substratvorspannungseffekts steigt der Absolutwert des ersten Terms weiterhin an. Andererseits hängt der Wert des zweiten Terms ab von dem Herstellungsprozess der Gateoxydschciht durch Verbessern des Prozesses kann der Wert Nss abnehmen; jedoch scheint es, daß der Wert des zweiten Terms nicht ansteigen würde. Unter Berücksichtigung des obigen wird betrachtet, daß der Wert in Klammern { } negativ sein würde. Aus dem obigen wird verstanden, daß der Anstieg von TGate die Schwellspannung Vth anhebt. Diese Tendenz widerspricht nicht einer allgemein akzeptierten Idee. Im Fall der vorliegenden Erfindung bildet SiO&sub2; genau oberhalb des Halbleitersubstrats denselben Gateoxydfilm wie beim Stand der Technik. Somit ändert sich der Wert des Terms Nss nicht. Da zusätzlich der Einfluß der Festladung, die im Zwischenschicht-Isolationsfilm veteilt abnimmt, wenn der Abstand zunimmt von der Oberfläche des Halbleitersubstrats, wird betrachtet, daß der Wert in Klammern { } sich nicht wesentlich ändert im Vergleich zum Stand der Technik.
Aus dem obigen kann gedacht werden, daß der Wert des Terms in Gleichung (4-1) sich auf die Dicke TGate des Gateoxydfilms bezieht, im wesentlichen proportional ist zu TGAte und die Konstante des Proportionalität einen positiven Wert hat. Somit sind die Transistoren N1'' und P1'' im Übertragungsgatebereich TR'' mit Schwellwerten vesehen, die höher sind als die beim Stand der Technik.
Die folgenden Vorteile (1) und (2) können somit erhalten werden: (1) Der Stromverstärkungsfaktor β jedes Transistors N1'' und P1'' nimmt ab proportional zu TGate/TGate'; und (2) die Schwellspannung Vth jedes Transistors N1'' und P1'' nimmt zu, wenn TGate TGate' annähert. Die Kanalleitfähigkeiten gn und gp, die in Gleichung (2-5) auftreten, sind kleiner als das Verhältnis von TGate/TGate'.
Es wird verstanden werden aus der Definition des Rückkopplungswiderstandes Rfb in Gleichung (2-1), daß bei dieser Ausführungsform der Bereich ist, der benötigt wird zum Vorsehen eines erwünschten Rückkopplungswiderstandes Rfb auf dem LSI Chip, reduziert werden kann auf etwa 1/30 bis 1/60 im Vergleich zum Stand der Technik.
Figur 3A zeigt ein ebenes Muster der Transistoren N1'' und P1'' im Übertragungsgatebereich TR'', und zwar gemäß einer weiteren Ausführungsform der vorliegenden Erfindung. Figur 3B ist eine Querschnittsansicht aufgenommen entlang einer Linie B-B in Figur 3A. Die Ausführungsform, die in Figuren 3A und 3B gezeigt ist, ist im wesentlichen identisch zu der, die in Figuren 2A und 2B gezeigt ist, mit Ausnahme der Tatsache, daß eine polykristalline Siliziumschicht 22'' vorgesehen ist. Der Zwischenschicht-Isolationsfilm 23'' ist zwischengesetzt zwischen die polykristalline Siliziumschicht 22'' und die Gateelektrode 24 (gebildet aus einer Aluminiumverdrahtungsschicht). Bei diesen Ausführungsformen sind gemeinsame strukturelle Elemente durch die gleichen Bezugszeichen bezeichnet.
Unter der Annahme, daß &epsi;SiO&sub2;/TGate' = CGate' , stellt CGate' die MOS-Kapazität pro Einheitsfläche bei der Ausführungsform von Figur 2 dar. Andererseits wird in Figur 3B die MOS-Kapazität Cgate'' pro Einheitsfläche, welche CGate' entspricht, angesehen als repräsentierend eine zusammengesetzte MOS-Kapazität der MOS Kapazität CISO pro Einheitsbereich und der MOS-Kapazität Cgate pro Einheitsbereich. Die MOS-Kapazität CISO ist vorgesehen durch Bilden des Zwischenschicht-Isolationsfilms 23'' als ein dielektrisches Element zwischen der Gateelektrode 24'', gebildet aus einer Aluminiumverdrahtungsschicht, und der elektrisch erdfreien polykristallinen Siliziumschicht 22''. Die MOS-Kapazität Cgate ist vorgesehen durch Bilden des Gateoxydfilms 21 als ein dielektrisches Element zwischen der polykristallinen Siliziumschicht 22'' und dem Halbleitersubstrat 20. Falls die Dicke, die ausgedrückt wird durch TISO, des Zwischenschicht-Isolationsfilms gleich ist zwischen der Ausführungsform, die in Figur 2 gezeigt ist, und der, die in Figur 3 gezeigt ist, ist CGate' gleich CGate' , wie nachstehend gezeigt:
Auf der Basis der Gleichung (1-22), (2-6) und (4-1) wird betrachtet, daß bei beiden Aus führungs formen, die in Figuren 2 und 3 gezeigt sind, der Stromverstärkungsfaktor β, die Schwellspannung Vth und der Rückkopplungswiderstand Rfb im wesentlichen gleichermaßen beeinflußt werden.
Bei der obigen Ausführungsform ist zum Einstellen des Kanalwiderstands der Transistoren N1'' und P1'', die in den Übertragungsgatebereich TR'' eingegliedert sind, auf einem vorbestimmten Wert, die Dicke des Gateisolationsfilms jedes Transistors höher eingestellt als die des Gateisolationsfilms von jedem der übrigen Transistoren, die in derselben integrierten Halbleiterschaltungseinrichtung gebildet sind. Jedoch kann der Kanalwiderstand der Transistoren N1'' und P1'' auf einen bestimmten hohen Wert eingestellt werden durch Einstellen der Dosis implantierter Ionen, zur Steuerung der Schwelle, in die Bildungsbereiche der Transistoren N1'' und P1'' verschieden von der Dosis der implantierten Ionen zur Steuerung der Schwelle in die Bildungsbereiche der übrigen Transistoren.
Der Inversionsbetrieb der Inversionslogikschaltung kann gesteuert werden durch ein Oszillationssteuersignal.
Beispiele der Struktur zum Realisieren dieser Steuerung sind in Figuren 4A und 4B gezeigt.
In Figur 4A werden ein Oszillationseingabesignal Vin und ein Oszillationssteuersignal EN zugeführt an eine NAND-Schaltung mit P-Kanal-Transistoren, P2 und P3, die parallel verbunden sind, und N-Kanal-Transistoren N2 und N3, die in Reihe geschaltet sind. Das Oszillationseingabesignal Vin wird eingegeben an die Gates des P-Kanal-Transistors P2 und des N-Kanal-Transistors N2. Das Oszillationssteuersignal EN wird eingegeben an die Gates des P-Kanal-Transistors P3 und des N-Kanal-Transistors N3. Wenn das Oszillationssteuersignal EN im aktivierten Zustand ist (auf einem hohen ("H")-Pegel) kann der Inversionsbetrieb durchgeführt werden, und der Oszillationsbetrieb ausgeführt werden. Wenn das Oszillationssteuersignal EN im nicht aktivierten Zustand ist (auf einem niedrigen ("L")-Pegel), ist der Inversionsbetrieb deaktiviert und die Ausgabe ist auf den ("H")-Pegel eingestellt. Somit wird der Oszillationsbetrieb nicht ausgeführt.
In Figur 4B werden ein Oszillationseingabesignal Vin und ein Oszillationssteuersignal EN zugeführt an eine NOR-Schaltung mit P-Kanal-Transistoren P2 und P3, die in Reihe geschaltet sind und N-Kanal-Transistoren N2 und N3, die parallel verbunden sind. Das Oszillationseingabesignal Vin wird eingegeben an die Gates des P-Kanal Transistors P2 und des N-Kanal-Transistors N2. Das Oszillationssteuersignal EN wird eingegeben an die Gates des P-Kanal-Transistors P3 und des N-Kanal-Transistors N3. Wenn das Oszillationssteuersignal EN im aktivierten Zustand ist, (auf einem niedrigen ("L")- Pegel, kann der Inversionsbetrieb ausgeführt werden, und der Oszillationsbetrieb wird ausgeführt. Wenn das Oszillationssteuersignal EN im nicht aktivierten Zustand ist (auf einem hohen ("H")-Pegel), ist der Inversionsbetrieb deaktiviert, und die Ausgabe ist eingestellt auf den ("L")- Pegel. Somit wird der Oszillationsbetrieb nicht ausgeführt.
Figur 5 zeigt ein Beispiel einer Schaltung, bei der das Gatepotential des Transistors N1'' im Übertragungsgate TR'' verschieden gemacht ist vom Gatepotential des Transistors P1'' durch einen Oszillationssteuersignal, um dadurch die "EIN" und "AUS"-Zustände der Transistoren N1'' und P1'' zu steuern. Ein Oszillationssteuersignal EN wird zugeführt an das Gate des Transistors P1'', und ein invertriertes Steuersignal EN, erhalten durch Invertieren des Oszillationssteuersignal EN durch einen Inverter IV4, wird zugeführt an das Gate des Transistors N1''. Ein Pulldown-N- Kanal-Transistor N4 ist verbunden zwischen einer Seite (der Eingangsseite der Inversionslogikschaltung IV1) des Übertragungsgates TR'' und Masse (GND). Das Oszillationssteuersignal EN wird zugeführt an das Gate des Pulldown-Transistors N4. Wenn das Oszillationssteuersignal EN im nicht-aktivierten Zustand ist (auf einem niedrigen "L"-Pegel), ist das Übertragungsgate TR'' leitfähig gemacht, um somit den Oszillationsbetrieb zu ermöglichen. Wenn das Oszillationssteuersignal EN im aktivierten Zustand ist (auf einem hohen "H"-Pegel), ist das Übertragungsgate TR'' nichtleitend gemacht, um somit den Oszillationsbetrieb zu stoppen. Wenn das Übertragungsgate TR'' im nicht-leitenden Zustand ist, ist der Pulldown-Transistor N4 eingeschaltet. Somit ist das Potential der einen Seite (die Eingangsanschlußseite der Inversionslogikschaltung IV1) des Übertragungsgates TR'' heruntergezogen auf das Potential von GND.
Bei der obigen Ausführungsform wurde zum Einschalten des N- Kanal-Transistors N1'' des Übertragugnsgates TR'' eine Leistungsquellenspannung mit einem höheren Potential angelegt an das Gate des Transistors N1''; jedoch kann ein erstes vorbestimmtes Potential, das in der Lage ist den N- Kanal-Transistor N1'' einzuschalten, angelegt werden an das Gate des Transistors N1''. In ähnlicher Weise wurde zum Einschalten des P-Kanal-Transistors P1'' des Übertragungsgates TR'' eine Leistungsquellenspannung mit einem niedrigeren Potential angelegt an das Gate des Transistors P1''; jedoch kann ein zweites vorbestimmtes Potential, das in der Lage ist, den P-Kanal-Transistor P1'' einzuschalten, angelegt werden an das Gate des Transistors P1''.
Weiterhin wurde bei der obigen Ausführungsform der Kristalloszillator X'tal verwendet. Die Benutzung eines Keramikoszillators oder dergleichen kann jedoch dieselben Vorteile wie die obige ausführungsform bringen. Insbesondere kann ein piezoelektrischer Abstimmgabeloszillator benutzt werden.
Wie oben beschrieben wurde, schafft die vorliegende Erfindung eine Oszillatorschaltung, bei der die Fläche, die in einem LSI-Chip durch ein Übertragungsgate besetzt ist, welches einen Rückkopplungswiderstand darstellt, bemerkenswerter Weise reduziert werden, ohne die Oszillationscharakteristika widrig zu beeinflussen.
Zusätzlich schafft die Erfindung eine Oszillatorschaltung, bei der die Dicke eines Gateoxydfilms frei angehoben werden kann durch ein einfaches Verfahren, unter Benutzung eines Zwischen-Isolationsfilms auf einem Gateelektrodenmaterial und einer Metallverdrahtungsschicht auf dem Zwischenschicht- Isolationsfilm des weiteren Transistors, der in derselben integrierten Halbleiterschaltungvorrichtung gebildet ist, als eine Gateisolation- und eine Gateelektrode eines Transistors, der in einem Übertragungsgate gebildet ist.
Bezugszeichen in den Patentansprüchen sollen dem besseren Verständnis dienen und den Schutzumfang nicht beschränken.

Claims

1. Oszillatorschaltung (OSC''), eingegliedert in eine integrierte Halbleiterschaltung, mit einem Oszillationseingabeanschluß (Xin) und einem Oszillationsausgabeanschluß (Xout), mit der ein externer Oszillator (X'tal) verbunden ist, welche umfaßt:

eine Inversionslogikschaltung (IV1) mit MOS-Transistoren (P2, N2), gebildet auf dem Halbleitersubstrat (20) der integrierten Halbleiterschaltung, verbunden zum Empfangen einer Signaleingabe durch den Oszillationseingabeanschluß (Xin) und angepaßt zum Zuführen eines Ausgabesignals durch den Oszillationsausgabeanschluß (Xout);

einen N-Typ MOS-Transistor (N1''), gebildet auf dem Halbleitersubstrat (20) mit einem Gateisolationsfilm, einer Sourceelektrode und einer Drainelektrode, von denen eine verbunden ist mit dem Oszillationseingabeanschluß (Xin) und die andere verbunden ist mit dem Oszillationsausgabeanschluß (Xout), und einer Gateelektrode, welche angeschlossen ist zum Empfangen des ersten Potentials zum Einschalten des N- Typ MOS Transistor (N1''); und

einen P-Typ MOS-Transistor (P1'') gebildet auf dem Halbleitersubstrat (20) mit einem Gateisolationsfilm, einer Sourceleketrode und einer Drainelektrode, von denen eine verbunden ist mit dem Oszillationseingabeanschluß (Xin) und von denen die andere verbunden ist mit dem Oszillationsausgabeanschluß (Xout), und einer Gateelektrode, welche angeschlossen ist zum Empfangen eines zweiten Potentials zum Einschalten des P-Typ MOS-Transistors (P1''),

dadurch gekennzeichnet, daß der Gateisolationsfilm (Tgate') von zumindest einem der N-Typ und P-Typ MOS-Transistoren dicker ist als die (Tgate) der übrigen MOS-Transistoren, die aus dem Halbleitersubstrat gebildet sind, und deshalb der entsprechende Kanalwiderstand höher ist als der der übrigen MOS-Transistoren.

2. Oszillatorschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Gateisolationsfilm des N-Typ MOS- Transistors (N1'') aus einem Isolationsfilm (21) besteht, der simultan gebildet ist mit den Gateisolationsfilmen der übrigen MOS-Transistoren, die auf dem Halbleitersubstrat (20) gebildet sind, und ein Zwischenschicht-Isolationsfilm (23'') auf diesem Isolationsfilm (21) gebildet ist, und eine Metallverdrahtungsschicht (24''), bildend die Gateelektrode, auf dem Zwischenschicht-Isolationsfilm (23'') gebildet ist.

3. Oszillatorschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Gateisolationsfilm des P-Typ MOS- Transistors (P1'') aus einem Isolationsfilm (21) besteht, der gleichzeitig gebildet ist mit den Gateisolationsfilmen der übrigen MOS-Transistoren' die in dem Halbleitersubstrat (20) gebildet sind, und einem Zwischenschicht-Isolationsfilm (22), der auf diesem Isolationsfilm (21) gebildet ist, und eine Metallverdrahtungsschicht, (24''), bildend die Gateelektrode, auf dem Zwischenschicht-Isolationsfilm (23'') gebildet ist.

4. Oszillatorschaltung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß der Zwischenschicht-Isolationsfilm (23'') gleichzeitig gebildet ist mit den Zwischenschicht- Isolationsfilmen der übrigen MOS-Transistoren, die auf dem Halbleitersubstrat (20) gebildet sind.

5. Oszillatorschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Inversionslogikschaltung (IV1) in Übereinstimmung mit einem Oszillationssteuersignal aktiviert wird.

6. Oszillatorschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Gatepotentiale des N-Typ MOS- Transistors auf (N1'') und des P-Typ MOS-Transistors (P1'') gesteuert werden durch ein Oszillationssteuersignal, und der N-Typ MOS-Transistor (N1'') und der P-Typ MOS-Transistor (P1'') gleichzeitig ein- oder ausgeschaltet werden.

7. Oszillatorschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Gateisolationsfilm des N-Typ MOS- Transistors (N1'') aus einem ersten Isolationsfilm (21) besteht, der gleichzeitig gebildet ist mit dem Gateisolationsfilm der übrigen MOS-Transistoren, die in dem Halbleitersubstrat (20) gebildet sind, und einem zweiten Isolationsfilm (23''), der auf dem ersten Isolationsfilm (21) gleichzeitig mit dem Zwischenschicht-Isolationsfilmen der weiteren MOS-Transistoren gebildet ist; eine Metallverdrahtungsschicht (24''), bildend die Gateelektrode, auf dem zweiten Isolationsfilm (23'') gebildet ist; und eine polykristalline Siliziumschicht (22''), welche elektrisch erdfrei ist, auf dem ersten Isolationsfilm und in der Zwischenschicht (23'') gebildet ist.

8. Oszillatorschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Gateisolationsfilm des P-Typ MOS- Transistors (P1'') aus einem ersten Isolationsfilm (21) besteht, der gleichzeitig gebildet ist mit dem Gateisolationsfilmen der übrigen MOS-Transistoren, die in dem Halbleitersubstrat (20) gebildet sind, und ein zweiter Isolationsfilm (22'') auf dem ersten Isolationsfilm (21) zusammen mit Zwischenschicht-Isolationsfilmen der übrigen MOS-Transistoren gebildet ist; eine Metallverdrahtungsschicht (24''), bildend die Gateelektrode, auf dem zweiten Isolationsfilm (23'') gebildet ist; und eine polykristalline Siliziumschicht (22''), welche elektrisch erdfrei ist, auf dem ersten Isolationsfilm und der Zwischenschicht (23'') gebildet ist.