DE69011809T2

DE69011809T2 - Halbleiteranordnung und Verfahren zu ihrer Herstellung.

Info

Publication number: DE69011809T2
Application number: DE69011809T
Authority: DE
Inventors: Henry Edward Brockman; John Alfred George Slatter; David Caldecott Yule
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1989-11-01
Filing date: 1990-10-29
Publication date: 1995-03-09
Anticipated expiration: 2010-10-30
Also published as: JPH03155137A; EP0426252A2; GB2237930A; EP0426252A3; DE69011809D1; KR910010732A; JPH0648691B2; GB8924557D0; EP0426252B1

Description

Die Erfindung betrifft eine Halbleiteranordnung und ein Verfahren zu ihrer Herstellung.
US-A-003072 beschreibt eine Halbleiteranordnung mit einem Halbleiterkörper mit einem ersten Anordnungsbereich mit Leitfähigkeit einer Art, der mit einem zweiten Anordnungsbereich mit Leitfähigkeit der entgegengesetzten Art, der neben einer der Hauptflächen des Halbleiterkörpers bereitgestellt ist, einen ersten pn-Übergang bildet, der in mindestens einer Betriebsart der Anordnung sperr-vorgespannt ist; und mit einem offenen weiteren Bereich mit Leitfähigkeit der entgegengesetzten Art, der innerhalb des ersten Anordnungsbereichs und in entfernter Anordnung von den Hauptflächen des Halbleiterkörpers und beabstandet vom zweiten Anordnungsbereich bereitgestellt ist, so daß bei einer Betriebsart der Anordnung das Verarmungsgebiet des ersten pn-Übergangs den offenen weiteren Bereich erreicht, bevor der erste pn-Übergang durchschlägt.
Eine derartige Anordnung ist beispielsweise in Fig. 5 zu US-A4003072 dargestellt, wobei eine Matrix aus offenen weiteren Bereichen bereitgestellt wird. Die offenen weiteren Bereiche bewirken die Erhöhung der Spannung, bei der die Anordnung durchschlägt, wenn der erste pn-Übergang im Betrieb der Anordnung sperr-vorgespannt ist. Unter derartigen Bedingungen einer Sperr-Vorspannung wird dann der erste Bereich von freien Ladungsträgern abgereichert; die ionisierten Fremdatome bewirken die Umlenkung der elektrischen Feldlinien von den ionisierten Fremdatomen mit entgegengesetzter Ladung im ersten Anordnungsbereich. Diese elektrischen Feldlinien würden anderenfalls dazu dienen, das Feld am ersten pn-Übergang zu erhöhen, und die Verursachung des Durchschlagens am ersten pn-Übergang unterstützen. Da aber der (die) pn-Übergang (-Übergänge) die Tendenz hat (haben), zwischen dem (den) offenen weiteren Bereich(en) und dem ersten Anordnungsbereich in Vorwärtsrichtung betrieben zu werden, wodurch sich das Potential zwischen dem zweiten Anordnungsbereich und dem offenen Bereich verringert und wodurch das Potential des offenen Bereichs fest werden kann, können starke elektrische Felder nur schwer über dem (den) offenen weiteren Bereich(en) vorliegen. Dies beeinflußt nachteilig die erzielbaren Durchbruchsspannungen bei Rückwärtssperrung.
Eine Aufgabe der Erfindung ist die Bereitstellung einer Halbleiteranordnung und eines Verfahrens zur Herstellung einer derartigen Halbleiteranordnung, wobei die eingangs erwähnten Probleme überwunden oder zumindest gemildert werden, so daß noch höhere Durchbruchsspannungen erzielt werden können.
Gemäß einem Aspekt der Erfindung wird eine Halbleiteranordnung bereitgestellt mit einem Halbleiterkörper mit einem ersten Anordnungsbereich mit Leitfähigkeit einer Art, der mit einem zweiten Anordnungsbereich mit Leitfähigkeit der entgegengesetzten Art, der neben einer der Hauptflächen des Halbleiterkörpers bereitgestellt ist, einen ersten pn-Übergang bildet, der in mindestens einer Betriebsart der Anordnung sperr-vorgespannt ist; und mit einem offenen weiteren Bereich mit Leitfähigkeit der entgegengesetzten Art, der innerhalb des ersten Anordnungsbereichs und in entfernter Anordnung von den Hauptflächen des Halbleiterkörpers und beabstandet vom zweiten Anordnungsbereich bereitgestellt ist, so daß bei einer Betriebsart der Anordnung das Verarmungsgebiet des ersten pn-Übergangs den offenen weiteren Bereich erreicht, bevor der erste pn-Übergang durchschlägt, dadurch gekennzeichnet, daß der weitere Bereich einen weiteren pn-Übergang mit einem hoch dotierten Trennbereich mit Leitfähigkeit der ersten Art bildet, der innerhalb des ersten Anordnungsbereichs zwischen dem offenen weiteren Bereich und dem zweiten Bereich und vom zweiten Bereich beabstandet bereitgestellt ist.
Gemäß einem weiteren Aspekt stellt die Erfindung ein Verfahren zur Herstellung einer Halbleiteranordnung bereit, wobei das Verfahren die Bereitstellung eines ersten Halbleiterkörperteils mit einem ersten Bereich mit Leitfähigkeit einer ersten Art neben einer Fläche umfaßt, sowie die Bereitstellung eines weiteren Bereichs mit Leitfähigkeit der entgegengesetzten Art neben der betreffenden Fläche innerhalb des ersten Körperteils und die Bereitstellung eines zweiten Halbleiterkörperteils auf der betreffenden Fläche, um mit dem ersten Körperteil einen Halbleiterkörper zu bilden, der sich gegenüberliegende Hauptflächen hat, und um einen zweiten Bereich mit Leitfähigkeit der ersten Art auf der betreffenden Fläche bereitzustellen, um mit dem ersten Bereich einen ersten Anordnungsbereich zu bilden, in dem der weitere Bereich offen ist, und die Bereitstellung eines zweiten Anordnungsbereichs mit Leitfähigkeit der entgegengesetzten Art neben einer Hauptfläche des Halbleiterkörpers, der mit dem ersten Anordnungsbereich einen ersten pn-Übergang bildet, der vom offenen weiteren Bereich beabstandet ist, so daß, wenn der erste pn-Übergang in mindestens einer Betriebsart der Anordnung sperr-vorgespannt ist, das Verarmungsgebiet des ersten pn-Übergangs den offenen weiteren Bereich erreicht, bevor der erste pn-Übergang durchschlägt, dadurch gekennzeichnet, daß neben der einen Fläche ein hoch dotierter Bereich mit Leitfähigkeit der ersten Art bereitgestellt wird, der einen weiteren pn-Übergang mit dem weiteren Bereich bildet und der zwischen dem weiteren Bereich und dem zweiten Anordnungsbereich und beabstandet vom zweiten Anordnungsbereich einen Trennbereich bereitstellt.
Bei einer erfindungsgemäßen Halbleiteranordnung wird somit der offene Bereich durch einen hoch dotierten Bereich mit Leitfähigkeit der einen Art getrennt, wobei ein starkes elektrisches Feld zwischen dem ersten pn-Übergang und dem weiteren offenen Bereich ansteht, ohne das Risiko (oder mit geringerem Risiko), daß der durch den weiteren offenen Bereich mit dem ersten Anordnungsbereich gebildete pn-Übergang in Vorwärtsrichtung betrieben wird, wodurch bei gegebenem Widerstand des Halbleiterkörpers höhere Durchbruchsspannungen erzielt werden können.
Normalerweise, falls ein einzelner offener weiterer Bereich bereitgestellt ist, sollte dieser ein mit dem ersten pn-Übergang vergleichbares Ausmaß haben. Allerdings kann eine Matrix aus offenen weiteren Bereichen bereitgestellt sein, wobei jeder weitere Bereich einen weiteren pn-Übergang mit einem entsprechenden hoch dotierten Trennbereich mit Leitfähigkeit der einen Art bildet, der innerhalb des Bereichs der ersten Anordnung bereitgestellt ist, wobei die offenen weiteren Bereiche vom ersten pn- Übergang gleich beabstandet sind und wobei sie untereinander mit einer Distanz beabstandet sind, die ausreichend ist, um die Vermischung der Verarmungsgebiete in Zusammenhang mit den weiteren Bereichen unter Vorspnnung null zu vermeiden. Die Bereitstellung einer Matrix aus weiteren Bereichen sollte im Vergleich zur Verwendung eines einzelnen offenen weiteren Bereichs eine größere Fläche für den Stromfluß zwischen den Hauptflächen der Anordnung ermöglichen, wodurch sich die Möglichkeit von Problemen in Zusammenhang mit der Stromansammlung verringern müßte, und zwar insbesondere dann, wenn die Halbleiteranordnung eine vertikale Anordnung ist, wobei der Hauptstromweg zwischen den Hauptflächen verläuft. Die Anordnung kann ein bipolarer Transistor sein, wobei in diesem Fall innerhalb des zweiten Anordnungsbereichs ein dritter Anordnungsbereich mit Leitfähigkeit der ersten Art bereitgestellt sein kann. Im Fall eines bipolaren Transistors kann der erste Anordnungsbereich zumindest teilweise die Kollektorzone des Transistors bilden, während die zweiten und dritten Anordnungsbereiche die Basis- beziehungsweise die Emitterzone bilden.
Gemäß dem anderen Aspekt der Erfindung kann (können) der (die) zusätzliche(n) Bereich(e) bereitgestellt werden, indem Störstellen mit Leitfähigkeit der einen Art in die erste Fläche des ersten Halbleiterkörperteils eingeführt werden.
Das erste Halbleiterkörperteil kann als Epitaxialschicht mit Leitfähigkeit der einen Art auf einem monokristallinen Substrat bereitgestellt sein, und das zweite Halbleiterkörperteil kann nach der Einführung von Störstellen zur Bildung des (der) weiteren Bereiche(s) und der dazugehörigen Trennschicht(en) bereitgestellt werden, indem auf das erste Körperteil eine weitere Epitaxialschlcht mit Leitfähigkeit der ersten Art aufgewachsen wird. Alternativ dazu können die ersten und zweiten Körperteile getrennt als diskrete Körperteile hergestellt und dann zusammengefügt werden, indem die Oberflächen der ersten und zweiten Körperteile zusammengefügt werden, um optisch glatte, aktivierte Flächen bereitzustellen, und indem die polierten Oberflächen in Kontakt gebracht werden, um ein Bonden zwischen den ersten und zweiten Körperteilen herzustellen, und indem anschließend die verbundenen Körperteile einer Wärmebehandlung zur Stärkung der Verbindung unterzogen werden. Die Verwendung einer derartigen Kontaktierungstechnik ermöglicht es, die ersten und zweiten Halbleiterkörperteile aus monokristallinem Halbleitermaterial zu bilden, das normalerweise niedriger dotiert werden kann als epitaktisch aufgewachsenes Material und das daher höhere zu erzielende Durchbruchsspannungen ermöglichen sollte. Derartige Verfahren ermöglichen es, die Dicke und den Dotierungsgrad in den ersten und zweiten Bereichen so zu wahlen, daß die höchstmögliche Durchbruchsspannung erzielt wird, während der Widerstand zwischen den Hauptflächen der Anordnung normalerweise konstantgehalten wird.
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Die Figuren 1 bis 3 sind Querschnittansichten von Teilen eines Halbleiterkörpers zur Darstellung der Schritte eines ersten Verfahrens zur Herstellung einer erfindungsgemäßen Halbleiteranordnung.
Figur 4a ist eine Ansicht ähnlich Figur 3, jedoch ohne Kreuzschraffur, um die Betriebsweise der in Figur 3 wiedergegebenen Anordnung zu erläutern.
Figur 4b ist ein Schaubild mit der Darstellung der Änderung im elektrischen Feld E(x) über der in Figur 4a wiedergegebenen Anordnung.
Figur 4c ist eine grafische Darstellung errechneter erzielbarer Durchbruchsspannungen für unterschiedliche Widerstände des Halbleiterkörpers bei der in Figur 3 wiedergegebenen Anordnung unter verschiedenen Bedingungen.
Die Figuren 5 und 6 sind Querschnittansichten von Teilen eines Halbleiter körpers zur Darstellung eines zweiten Verfahrens zur Herstellung einer erfindungsgemäßen Halbleiteranordnung.
Es sollte beachtet werden, daß die Querschnittansichten der Figuren 1 bis 3, 4a, 5 und 6 nicht maßstabgerecht sind und daß bestimmte Abmessungen, insbesondere die Dicken der Schichten, im Interesse der Veranschaulichung übertrieben dargestellt sein können.
In den Zeichnungen ist beispielsweise in Figur 3 eine Halbleiteranordnung dargestellt (in dem in Figur 3 dargestellten Beispiel ist dies eine Diode) mit einem Halbleiterkörper 100 mit einem ersten Anordnungsbereich 20 mit Leitfähigkeit der ersten Art, der mit einem zweiten Anordnungsbereich 13 mit Leitfähigkeit der entgegengesetzten Art, der neben einer Fläche 11 der Hauptflächen 11 und 12 des Halbleiterkörpers 100 bereitgestellt ist, einen ersten pn-Übergang 40 bildet, der in mindestens einer Betriebsart der Anordnung sperr-vorgespannt ist; und mit einem offenen weiteren Bereich 50 mit Leitfähigkeit der entgegengesetzten Art, der innerhalb des ersten Anordnungsbereichs 20 und in entfernter Anordnung von den Hauptflächen 11 und 12 des Halbleiterkörpers 100 und beabstandet vom zweiten Anordnungsbereich 13 bereitgestellt ist, so daß bei einer Betriebsart der Anordnung das Verarmungsgebiet des ersten pn-Übergangs 40 den offenen weiteren Bereich 50 erreicht, bevor der erste pn-Übergang 40 durchschlägt.
Gemäß der Erfindung bildet der offene weitere Bereich 50 einen weiteren pn-Übergang 51 mit einem hoch dotierten Trennbereich 60 mit Leitfähigkeit der ersten Art, der innerhalb des ersten Anordnungsbereichs 20 zwischen dem offenen weiteren Bereich 50 und dem zweiten Anordnungsbereich 13 und vom zweiten Anordnungsbereich 13 beabstandet bereitgestellt ist.
In den in den Zeichnungen wiedergegebenen Beispielen ist eine Matrix aus offenen weiteren Bereichen 50 bereitgestellt, wobei jeder offene weitere Bereich 50 einen weiteren pn-Übergang 51 mit dazugehörigem hoch dotierten Trennbereich 60 bildet. Die offenen weiteren Bereiche 50 sind vom ersten pn-Übergang 40 gleich beabstandet, und sie sind untereinander mit einer Distanz beabstandet, die ausreichend ist, um die Vermischung der Verarmungsgebiete in Zusammenhang mit den weiteren Bereichen 50 zu vermeiden, wenn über der Anordnung keine Vorspannung ansteht.
Jeder offene weitere Bereich 50 ist somit durch einen hoch dotierten Bereich 60 mit Leitfähigkeit der ersten Art getrennt, wobei ein starkes elektrisches Feld zwischen dem ersten pn-Übergang 40 und einem weiteren offenen Bereich 50 anstehen kann, ohne das Risiko (oder mit geringerem Risiko), daß der durch einen weiteren offenen Bereich 50 mit dem ersten Anordnungsbereich 20 gebildete pn-Übergang 52 in Vorwärtsrichtung betrieben wird, wodurch bei gegebenem Ein-Widerstand höhere Durchbruchsspannungen erzielt werden können oder umgekehrt. Die Bereitstellung einer Matrix aus offenen weiteren Bereichen 50 mit dazugehörigen Trennbereichen 60 sollte eine größere Fläche für den Stromfluß zwischen den Hauptflächen 11 und 12 ermöglichen als die Fläche, die bei Verwendung eines einzelnen offenen weiteren Bereichs 50 mit vergleichbarer Ausdehnung zum ersten pn-Übergang 40 verfügbar wäre.
In den Figuren 1 bis 3 ist ein erstes erfindungsgemäßes Verfahren der Herstellung einer Halbleiteranordnung (im dargestellten Beispiel ist dies eine Diode) wiedergegeben.
In diesem Beispiel ist der Halbleiterkörper 100 in Form von zwei getrennten Körperteilen 1 und 10 bereitgestellt. Das erste Körperteil 1 ist in Figur 1 dargestellt und umfaßt ein erstes monokristallines Siliziumkörperteil, das mit Störstellen mit Leitfähigkeit der ersten Art (in diesem Beispiel Leitfähigkeit der Art n) niedrig dotiert ist.
Auf der Oberfläche 1a des ersten Halbleiterkörperteils 1 ist auf konventionelle Weise eine (nicht dargestellte) Maske bereitgestellt, um zu ermöglichen, daß Störstellen mit Leitfähigkeit der entgegengesetzten Art (in diesem Beispiel mit Leitfähig keit der Art p) eingeführt werden können, um die offenen weiteren Bereiche 50 zu bilden. Üblicherweise erfolgt dies über ein Ionenimplantationsverfahren, obwohl ein Diffusionsverfahren verwendet werden könnte.
Obwohl nur drei offene weitere Bereiche 50 in den Figuren wiedergege ben sind, ist zu erkennen, daß die Anzahl der offenen weiteren Bereiche 50 in Abhängigkeit von der betreffenden Anordnung und von der gewünschten Durchbruchsspannung bei Rückwärtssperrung geändert werden kann. Die Beabstandung der offenen weiteren Bereiche 50 kann nach Wunsch eingestellt werden, sofern die offenen weiteren Bereiche 50 nicht so eng zusammen angeordnet sind, daß sich die entsprechenden Verarmungsgebiete zu den offenen weiteren Bereichen 50 bei Anstehen von Vorspannung null vermischen, und sofern sie nicht so weit auseinander liegen, daß die elektrischen Feldlinien nicht durch das Vorliegen der offenen weiteren Bereiche 50 beeinflußt werden. Typischerweise können die offenen weiteren Bereiche 50 untereinander in einer Distanz beabstandet sein, die genau oder ungefähr gleich ihrer Breite ist, das heißt genau oder ungefähr gleich der an der Oberfläche 1a gemessenen Abmessung der offenen weiteren Bereiche 50. Es sollte ferner beachtet werden, daß zusätzlich zur Beabstandung die Breite, die Tiefe und der Dotierungsgrad der offenen weiteren Bereiche 50 eingestellt werden kann, um eine gewünschte Durchbruchsspannung zu erzielen.
Erneut wird eine (nicht dargestellte) konventionelle Maske auf der Oberfläche 1a des ersten Halbleiterkörperteils 1 bereitgestellt, und Störstellen mit Leitfähigkeit der ersten Art (in diesem Beispiel Leitfähigkeit der Art n) werden eingeführt, um die hoch dotierten Trennbereiche 60 zu bilden. Üblicherweise erfolgt dies über ein Ionenimplantationsverfahren, obwohl ein Diffisionsverfahren verwendet werden könnte. Die Gesamtladungsdichte der Trennbereiche 60 muß ausreichend sein, um die elektrischen Feldlinien anzuhalten, und sie beträgt daher mindestens 2 x 10¹² Atome-cm&supmin;³. Vorzugsweise sind die Trennbereiche 60 unter Beachtung der eingangs erwähnten Einschränkung so dünn wie praktisch möglich gebildet. Im vorliegenden Beispiel, bei dem der Halbleiterkörper aus monokristallinem Silizium gebildet ist, beträgt dann der maximal erzielbare Dotierungsgrad für Dotierstoffe mit Leitfähigkeit n ungefähr 10²¹ Atome-cm&supmin;³, so daß die Mindestdicke des Trennbereichs etwa 0,2 um sein kann. Die (nicht dargestellte) Maske ist selbstverständlich so entworfen, daß jeder Trennbereich 60 einen weiteren pn-Übergang 51 mit einem dazugehörigen offenen weiteren Bereich 50 bildet. Die Trennbereiche 60 müssen so gebildet sein, daß sie geringfügig breiter sind als die dazugehörigen offenen weiteren Bereiche 50, um sicherzustellen, daß jeder offene weitere Bereich 50 vollständig vom dazugehörigen Trennbereich 60 abgedeckt und somit vom ersten pn-Übergang 40 überzogen ist, und zwar ungeachtet möglicher Ausrichtungsfehler, die zunächst bei der Positionierung der Maske und der Maskenöffnungen auftreten können.
Ein weiteres oder zweites Halbleiterkörperteil 10, das auf ähnliche Weise aus Silizium gebildet und mit Störstellen mit Leitfähigkeit der ersten Art niedrig dotiert ist, wird dann mit dem ersten Halbleiterkörperteil 1 in Kontakt gebracht, und die Oberflächen 1a und 10a der Halbleiterkörperteile 1 und 10 werden dann über eine Technik miteinander verbunden, die als 'Scheibchen-Bonding' oder 'Scheibchenpressen' bekannt ist. Die Oberflächen 1a und 10a werden zunächst poliert, um für das Bonden aktivierte, optisch glatte Oberflächen bereitzustellen, das heißt, Oberflächen mit einer Rauheit von weniger als 50 nm und vorzugsweise von weniger als 5 nm. In diesem Beispiel wird die 'Spiegelpolitur' erreicht mittels eines chemomechanischen Poliervorgangs, bei dem beispielsweise kolloidales Silizium(IV)-oxid im Laugenbad mit einem Oxidationsmittel verwendet wird, wie beispielsweise das Poliermittel, das von Monsanto unter dem Handelsnamen Syton W 30 vertrieben wird.
Die beiden Halbleiterkörperteile 1 und 10 werden dann in einer staubfreien Umgebung miteinander in Kontakt gebracht, um ein Bonden zwischen den Oberflächen 1 und 10 herzustellen. Man nimmt an, daß die unter Verwendung dieser Technik gebildete Verbindung auf van-der-Waalssches Bonden oder ein anderes Dipel- Bonden zurückgeht und daß sie möglicherweise ein Bonden chemischer oder quantenmechanischer Art zwischen Hydroxylgruppen an den Oberflächen 1a und 10a beinhalten kann. Die zusammengefügten Halbleiterkörperteile 1 und 10 werden dann einer Wärmebehandlung unterzogen, indem typischerweise die zusammengefügten Körperteile 1 und 10 etwa 30 Minuten lang auf eine Temperatur von etwa 900 Grad Celsius erwärmt werden, wobei erste und zweite Halbleiterkörper 1 und 10 aus Silizium gebildet werden, um die Adhäsion zwischen den Halbleiterkörperteilen 1 und 10 zu erhöhen.
Nach dem Bonden der Halbleiterkörperteile 1 und 10 werden Störstellen mit Leitfähigkeit der ersten Art in die andere Hauptfläche 12 des Halbleiterkörpers 100 eingeführt, um eine hoch dotierte Schicht 2 zu bilden und um eine leitende Verbindung mit der Diodenkathode zu ermöglichen. Störstellen mit Leitfähigkeit der entgegengesetzten Art (in diesem Beispiel mit Leitfähigkeit der Art p) werden in die eine Hauptfläche 11 des Halbleiterkörpers 100 eingeführt, um eine relativ hoch dotierte Schicht mit Leitfähigkeit der entgegengesetzten Art bereitzustellen, die den zweiten Anordnungs- oder Anodenbereich 13 bildet und relativ niedrig dotierte Abschnitte 3 und 14 der ersten und zweiten Halbleiterkörperteile 1 und 10 zurückläßt, um mit der hoch dotierten Kontaktschicht 2 den ersten Anordnungs- oder Kathodenbereich der Anordnung zu bilden. Falls dies gewünscht wird, kann die Dicke der Halbleiterkörperteile 1 und 10 vor der Bildung der hoch dotierten Schichten 2 und 13 über konventionelle Mittel reduziert werden. Alternativ dazu kann jedes der Halbleiterkörperteile 1 und 10 aus einem hoch dotierten Substrat 2,13 bestehen, auf das eine niedrig dotierte Epitaxialschicht 3,14 aufgewachsen wird.
Anoden- und Kathodenelektroden A und C für die Halbleiterdiode können dann auf konventionelle Weise bereitgestellt werden, indem beispielsweise Aluminium auf den Oberflächen 11 und 12 des Körpers 100 aufgebracht wird, um die Diode zu vervollständigen.
Obwohl im weiter oben beschriebenen Beispiel die offenen weiteren Bereiche 50 und die dazugehöngen Trennbereiche 60 gebildet werden, indem über geeignete Masken Störstellen in die eine Oberfläche 1a des ersten Halbleiterkörperteils 1 eingeführt werden, ist es möglich. daß die offenen weiteren Bereiche 50 gebildet werden, indem Störstellen in die eine Oberfläche 1a des ersten Halbleiterkörperteils 1 eingeführt werden, und daß die dazugehörigen Trennbereiche 60 gebildet werden, indem Störstellen in die Oberfläche 10a des zweiten Halbleiterkörperteils 10 eingeführt werden, so daß die pn-Übergänge 51 zwischen den offenen weiteren Bereichen 50 und den dazugehörigen Trennbereichen 60 nicht gebildet werden, bevor die ersten und zweiten Halbleiterkörperteile zusammengefügt worden sind. In diesem Fall ist aber mit möglichen Ausrichtungsfehlern zu rechnen, die während des Bondens auftreten können.
Selbstverständlich erkennen Fachleute auf diesem Gebiet, daß die eingangs beschriebene Struktur bei geeigneter Abänderung der Dotierung und der Schichtdicke als Basis für andere Halbleiteranordnungen verwendet werden kann, wie beispielsweise für bipolare Transistoren, Thyristoren usw. Bei Bedarf könnte die hoch dotierte Schicht, die den zweiten Anordnungsbereich 13 bildet, durch einen oder mehrere ebene Bereiche mit Leitfähigkeit der Art p ersetzt werden, die beispielsweise die Basiszone eines bipolaren Transistors oder des Körperbereichs (das heißt, des kanaldefinierenden Bereichs) eines DMOSFET bilden, indem auf konventionelle Weise Störstellen durch eine Maske in den ersten Anordnungsbereich 20 eingeführt werden. Eine Emitterzone (oder Quellzone) kann dann auf herkömmliche Weise innerhalb des Bereichs mit Leitfähigkeit der Art p gebildet werden.
Der Effekt der Bereitstellung der offenen weiteren Bereiche 50 und der dazugehörigen Trennbereiche 60 wird im folgenden beschrieben mit Bezug auf Figur 4a, die eine Querschnittansicht der Halbleiteranordnung ähnlich der Figur 3 ist, wobei aber die Kreuzschraffur weggelassen wurde, und mit Bezug auf Figur 4b, in der die Änderung des elektrischen Feldes E(x) über der Anordnung grafisch dargestellt ist.
Figur 4a gibt unter Verwendung der Pfeile I, die die Feldlinien angeben, und der Vorzeichen '+' und '-', die die positiven und negativen festen Ladungen angeben, das elektrische Feld innerhalb der Diode wieder, wenn die Diode sperr-vorgespannt ist und wenn die niedrig dotierten Abschnitte 3 und 14 vollständig von freien Ladungsträgern abgereichert sind. Wie aus Figur 4a deutlich ersichtlich ist, dient das Vorliegen der negativen festen Ladungen innerhalb der offenen weiteren Bereiche 50 dazu, die Feldlinien umzulenken und so den Wert des Spitzenfeldes am ersten pn- Übergang 40 zu reduzieren, an dem ansonsten ein Durchschlagen erfolgen würde. Diese Reduktion des Spitzenfeldes am ersten pn-Übergang geht zu Lasten einer Erhöhung des elektrischen Feldes in der unmittelbaren Umgebung der offenen weiteren Bereiche 50 und des ersten pn-Übergangs 40. Figur 4b gibt eine typische Verteilung eines elektrischen Feldes E(x) wieder, mit einer Distanz x über der Anordnung von der Kathode C zur Anode A durch den Mittelpunkt eines offenen weiteren Bereichs 50. Wie in Figur 4b dargestellt ist, reduziert sich das elektrische Feld E(x) innerhalb des offenen weiteren Bereichs 50 auf null. Die Trennbereiche 60 ermögliches es, daß über den offenen weiteren Bereichen 50 ein hohes Feld ansteht, so daß das Feld nicht benötigt wird, um den pn-Übergang 52 zwischen den offenen weiteren Bereichen 50 und dem ersten Anordnungsbereich 20 in Vorwärtsrichtung zu betreiben. Die Trennbereiche 60 bewirken somit die Erhöhung der Durchbruchsspannung bei Rückwärtssperrung bei gegebenem Widerstand der niedrig dotierten Abschnitte 3 und 14.
Der Radius der weiteren offenen Bereiche 50 darf nicht zu klein sein, da anderenfalls der Durchbruch bei einer niedrigen Sperrspannung begünstigt würde. Der Effekt der Übergangskrümmung kann gemindert werden, indem der Abstand zwischen nebeneinanderliegenden offenen weiteren Bereichen 50 reduziert wird. Wie eingangs erwähnt wurde, ist es aber wichtig, daß diese Trennung nebeneinanderliegender offener weiterer Bereiche 50 nicht so klein ist, daß sich bei Vorspannung null die Verarmungsgebiete vermischen, da hierdurch der Stromfluß zwischen den offenen weiteren Bereichen 50 zu Beginn der Überleitung in den EIN-Zustand oder den Zustand mit Betrieb in Vorwärtsrichtung gedrosselt oder eingeengt würde. Daher ist es, wie Fachleute auf diesem Gebiet erkennen, wichtig, die Übergangskrümmung und den Abstand der offenen weiteren Bereiche 50 für die betreffende Anordnung korrekt einzustellen.
Die Dicke und der Dotierungsgrad der niedrig dotierten Abschnitte 3 und 14, die die offenen weiteren Bereiche 50 und die dazugehörigen Trennbereiche 60 begrenzen, können gewählt werden, um die höchstmögliche Durchbruchspannung für eine gegebene Anordnungsstruktur zu erzielen, wobei normalerweise die Einschränkung gilt, daß der in Ohm-cm&supmin;² ausgedrückte Widerstand zwischen den hoch dotierten Schichten 2 und 13 konstantgehalten werden muß. Figur 4c stellt über jeweils mit logarithmischen Skalen aufgetragene Schaubilder den Widerstand der Chipfläche in Ohm-cm&supmin;² gegenüber der in Volt ausgedrückten Durchbruchsspannung V bei Rückwärtssperrung sowie die Durchbruchsspannungen dar, die bei gegebenem Widerstand unter unterschied lichen Bedingungen für die eingangs beschriebene Anordnung erzielt werden können. In Figur 4c stellt dann die gepunktete Linie c den Fall einer Anordnung dar, wobei die offenen weiteren Bereiche 50 (und die dazugehörigen Trennbereiche 60) nicht vorliegen, so daß die theoretische "Siliziumgrenze" dargestellt wird, während Kurve a einen Fall wiedergibt, wobei zwischen den Mittelpunkten nebeneinanderliegender offener weiterer Bereiche 50 die Breite Wn 20 um ist, wobei die Breite Wp der offenen weiteren Bereiche 50 15 um ist und wobei am Mittelpunkt beziehungsweise am tiefsten Punkt der offenen weiteren Bereiche 50 die Tiefe ra 7,5 um beträgt. Für Kurve b gilt Wn = 20 um, ra = 10 um und Wp = 10 um. Wie in Figur 4c zu erkennen ist, erhöht das Vorliegen weiterer Bereiche 50 mit dazugehörigen Trennbereichen 60 die Durchbruchsspannung bei gegebenem Widerstand der Chipfläche.
Die Figuren 5 und 6 stellen ein zweites Verfahren zur Herstellung einer erfindungsgemäßen Halbleiteranordnung dar.
In diesem Beispiel ist das erste Halbleiterkörperteil 1 als hoch dotiertes monokristallines Substrat 2' mit Leitfähigkeit der ersten Art bereitgestellt, auf dem eine niedrig dotierte Schicht (Abschnitt 3') mit Leitfähigkeit der ersten Art (in diesem Beispiel Leitfähigkeit der Art n) epitaktisch aufgewachsen ist. Nach dem Einführen von Störstellen zur Bildung der offenen weiteren Bereiche 50, ähnlich der eingangs beschriebenen Weise, werden unter Verwendung einer geeigneten konventionellen Maske Störstellen eingeführt, um die Trennbereiche 60' zu bilden, deren Abmessungen und Dotierungsgrade denjenigen der in Figur 3 wiedergegebenen Trennbereiche 60 ähneln.
Statt das erste Halbleiterkörperteil 1 mit einem getrennten Halbleiterkörperteil in Kontakt zu bringen, wird dann das zweite Halbleiterkörpertell gebildet, indem eine niedrig dotierte Epitaxialschicht 14' direkt auf der einen Oberfläche 1a des ersten Halbleiterkörperteils 1 aufgewachsen wird.
Der Halbleiterkörper 100' kann wiederum eine Epitaxialdiode bilden, wobei dann in diesem Fall eine weitere Epitaxialschicht mit Leitfähigkeit der entgegengesetzten Art auf die zweite Epitaxialschicht 14' aufgewachsen wird, um den zweiten Anordnungsbereich zu bilden und den Halbleiterkörper 100' zu vervollständigen. Der Metallbelag kann dann einfach auf den Oberflächen 11 und 12 des Halbleiterkörpers 100' aufgebracht werden, um die Anoden- und Kathodenkontcte zu bilden. In diesem Beispiel werden allerdings nach Abschluß der zweiten Epitaxialschicht 14' Störstellen mit Leitfähigkeit der Art p über eine (nicht dargestellte) Maske eingeführt, um eine ebene Basiszone 13' eines bipolaren Transistors zu bilden, so daß der erste Anordnungs bereich 20 die Kollektorzone des Transistors bildet. In diesem Fall werden unter Verwendung einer geeigneten Maske Störstellen mit Leitfähigkeit der ersten Art in den zweiten Anordnungsbereich 13' eingeführt, um die Emitterzone 70 des bipolaren Transistors zu bilden. Die Emitterzone 70 kann jedes beliebige bekannte Emittermuster haben; beispielsweise kann, wie in Figur 6 dargestellt ist, eine Vielzahl von Emitterfingern bereitgestellt sein.
Eine Isolierschicht 17, beispielsweise eine Schicht aus Silizium(IV)-oxid, wird dann auf der Oberfläche 11 des Halbleiterkörpers 100' aufgebracht, wobei das Muster Kontaktöffnungen für den Emitter- und Basis-Metallbelag definiert. Der Metallbelag wird dann auf konventionelle Weise auf den Oberflächen 11 und 12 aufgebracht, um die Emitter-, Basis- und Kollektorkontakte E, B und C, wie in Figur 6 dargestellt ist, zu bilden.
Selbstverständlich stellen die verschiedenen Figuren als Querschnittansichten nicht die Geometrie der Anordnungen bei Draufsicht dar, das heißt, bei Betrachtung der Oberflächen 11 oder 12, und die offenen weiteren Bereiche 50 mit dazugehörigen Trennbereichen 60 können eine beliebige für diese Art und für die Geometrie der betreffenden Anordnung geeignete Geometrie haben. Die weiteren Bereiche 50 (und die dazugehörigen Trennbereiche 60) können bei Draufsicht, beispiels weise im Fall einer Halbleiterdiode, als ringförmige, kreisförmige oder rechteckige Bereiche (letztere mit abgerundeten Ecken) bereitgestellt sein. Im allgemeinen werden die offenen weiteren Bereiche 50 und die dazugehörigen Trennbereiche 60 aber als Punkte (das heißt als Bereiche mit kreisförmigem Querschnitt) gebildet und in einer dichtest gepackten Matrix, beispielsweise in einer hexagonalen dichtest gepackten Matrix, angeordnet.
Selbstverständlich sollte beachtet werden, daß die Erfindung auf andere Arten von Halbleiteranordnungen angewandt werden kann, beispielsweise auf vertikale MOSFETs, Thyristoren, Zweiwegthyristordioden usw., und daß sie für seitliche wie auch für vertikale Anordnungen verwendet werden kann.
Die eingangs angegebenen Arten der Leitfähigkeit können umgekehrt werden, um beispielsweise die Bildung von p-Kanal-MOSFETs und bipolaren pnp- Transistoren zu ermöglichen. Zusätzlich kann das Substrat 2 bezüglich der ersten Epitaxialschicht 3 eine Leitfähigkeit der entgegengesetzten Art haben, um beispielsweise die Bildung eines Thyristors oder eines bipolaren Isolierschichttransistors zu ermöglichen. Selbstverständlich kann die Erfindung mit anderen Halbleitermaterialien als mit Silizium angewandt werden, beispielsweise mit III-V-Materiallen wie Galliumarsenid.
Fachleuten auf diesem Gebiet eröffnen sich beim Lesen dieser Beschreibung weitere Abwandlungen. Derartige Abwandlungen können weitere in der Halbleitertechnik bereits bekannte Merkmale einbeziehen, die anstelle von oder zusätzlich zu hierin bereits beschriebenen Merkmalen verwendet werden können. Ungeachtet der in dieser Anmeldung formulierten Patentansprüche zu bestimmten Merkmalskombinationen umfaßt der Umfang der Beschreibung dieser Anmeldung selbstverständlich auch alle neuartigen Merkmale sowie alle neuartigen Kombinationen von Merkmalen, die hierin explizit oder implizit beschrieben sind, und zwar unabhängig davon, ob sie sich auf die gleiche in den Patentansprüchen formulierte Erfindung beziehen, und unabhängig davon, ob sie ganz oder teilweise die gleichen technischen Probleme lösen wie die Erfindung.

Claims

1. Halbleiteranordnung mit einem Halbleiterkörper mit einem ersten Anordnungsbereich mit Leitfähigkeit einer Art, der mit einem zweiten Anordnungsbereich mit Leitfähigkeit der entgegengesetzten Art, der neben einer der Hauptflächen des Halbleiterkörpers bereitgestellt ist, einen ersten pn-Übergang bildet, der in mindestens einer Betriebsart der Anordnung sperr-vorgespannt ist; und mit einem offenen weiteren Bereich mit Leitfähigkeit der entgegengesetzten Art, der innerhalb des ersten Anordnungsbereichs und in entfernter Anordnung von den Hauptflächen des Halbleiterkörpers und beabstandet vom zweiten Anordnungsbereich bereitgestellt ist, so daß bei einer Betriebsart der Anordnung das Verarmungsgebiet des ersten pn-Übergangs den offenen weiteren Bereich erreicht, bevor der erste pn-Übergang durchschlägt, dadurch gekennzeichnet, daß der weitere Bereich einen weiteren pn-Übergang mit einem hoch dotierten Trennbereich mit Leitfähigkeit der ersten Art bildet, der innerhalb des ersten Anordnungsbereichs zwischen dem offenen weiteren Bereich und dem zweiten Anordnungsbereich und vom zweiten Anordnungsbereich beabstandet bereitgestellt ist.

2. Halbleiteranordnung nach Anspruch 1, weiter dadurch gekennzeichnet, daß eine Matrix aus offenen weiteren Bereichen, von denen jeder einen weiteren pn- Übergang mit einem entsprechenden hoch dotierten Trennbereich mit Leitfähigkeit der einen Art bildet, innerhalb des ersten Anordnungsbereichs bereitgestellt ist, wobei die offenen weiteren Bereiche vom ersten pn-Übergang gleich beabstandet sind und wobei sie untereinander mit einer Distanz beabstandet sind, die ausreichend ist, um die Vermischung der Verarmungsgebiete in Zusammenhang mit den weiteren Bereichen unter Vorpannung null zu vermeiden.

3. Halbleiteranordnung nach Anspruch 1 oder 2, weiter dadurch gekennzeich net, daß sich der erste Anordnungsbereich in Richtung auf die andere Hauptfläche des Halbleiterkörpers erstreckt.

4. Halbleiteranordnung nach Anspruch 1, 2 oder 3, weiter dadurch gekennzeichnet, daß innerhalb des zweiten Anordnungsbereichs ein dritter Anordnungsbereich mit Leitfähigkeit der einen Art bereitgestellt ist.

5. Halbleiteranordnung nach Anspruch 4, weiter dadurch gekennzeichnet, daß der erste Anordnungsbereich mindestens einen Teil der Kollektorzone eines bipolaren Transistors bildet, wobei der zweite und der dritte Anordnungsbereich die Basis- beziehungsweise die Emitterzone bilden.

6. Verfahren zur Herstellung einer Halbleiteranordnung, wobei das Verfahren die Bereitstellung eines ersten Halbleiterkörperteils mit einem ersten Bereich mit Leitfähigkeit einer ersten Art neben einer ersten Fläche umfaßt, sowie die Bereitstellung eines weiteren Bereichs mit Leitfähigkeit der entgegengesetzten Art neben der betreffenden Fläche innerhalb des ersten Körperteils und die Bereitstellung eines zweiten Halbleiterkörperteils auf der betreffenden Fläche, um mit dem ersten Körperteil einen Halbleiterkörper zu bilden, der sich gegenüberliegende Hauptflächen hat, und um einen zweiten Bereich mit Leitfähigkeit der ersten Art auf der betreffenden Fläche bereitzustellen, um mit dem ersten Bereich einen ersten Anordnungsbereich zu bilden, in dem der weitere Bereich offen ist, und die Bereitstellung eines zweiten Anordnungsbereichs mit Leitfähigkeit der entgegengesetzten Art neben einer Hauptfläche des Halbleiterkörpers, der mit dem ersten Anordnungsbereich einen ersten pn-Übergang bildet, der vom offenen weiteren Bereich beabstandet ist, so daß, wenn der erste pn-Übergang in mindestens einer Betriebsart der Anordnung sperr-vorgespannt ist, das Verarmungsgebiet des ersten pn-Übergangs den offenen weiteren Bereich erreicht, bevor der erste pn-Übergang durchschlägt, dadurch gekennzeichnet, daß neben der einen Fläche ein hoch dotierter Bereich mit Leitfähigkeit der ersten Art bereitgestellt wird, der einen weiteren pn-Übergang mit dem weiteren Bereich bildet und der zwischen dem weiteren Bereich und dem zweiten Anordnungsbereich und beabstandet vom zweiten Anordnungsbereich einen Trennbereich bereitstellt.

7. Verfahren nach Anspruch 6, weiter dadurch gekennzeichnet, daß neben der betreffenden Fläche innerhalb des ersten Körperteils eine Matrix aus weiteren Bereichen mit Leitfähigkeit der entgegengesetzten Art bereitgestellt wird und daß eine entsprechende Matrix hoch dotierter Trennbereiche mit Leitfähigkeit der ersten Art im zweiten Körperteil bereitgestellt wird, so daß jeder weitere Bereich mit einem entsprechenden Trennbereich einen weiteren pn-Übergang bildet, wobei die weiteren Bereiche vom ersten pn-Übergang gleich beabstandet sind und wobei sie untereinander mit einer Distanz beabstandet sind, die ausreichend ist, um die Vermischung der Verarmungsgebiete in Zusammenhang mit den weiteren Bereichen unter Vorspannung null zu vermeiden.

8. Verfahren nach Anspruch 6 oder 7, weiter dadurch gekennzeichnet, daß das erste Körperteil so bereitgestellt wird, daß sich der erste Bereich in Richtung auf die andere Hauptfläche des Halbleiterkörpers erstreckt.

9. Verfahren nach Anspruch 6, 7 oder 8, weiter dadurch gekennzeichnet, daß innerhalb des zweiten Anordnungsbereichs ein dritter Anordnungsbereich mit Leitfähigkeit der einen Art bereitgestellt ist.

10. Verfahren nach einem der Ansprüche 69, weiter dadurch gekennzeichnet, daß der (die) Trennbereich(e) bereitgestellt wird (werden), indem in die betreffende Fläche des ersten Halbleiterkörperteils Störsteilen mit Leitfähigkeit der ersten Art einge führt werden.

11. Verfahren nach Anspruch 6, 7, 8, 9 oder 10, weiter dadurch gekennzeichnet, daß das erste Halbleiterkörperteil als Epitaxialschicht mit Leitfähigkeit der ersten Art auf einem monokristallinen Substrat bereitgestellt wird und daß das zweite Halbleiterkörperteil bereitgestellt wird, indem nach der Einführung von Störstellen zur Bildung des (der) weiteren Bereichs (Bereiche) und des (der) dazugehörigen Trennbereichs (Trennbereiche) eine weitere Epitaxialschicht mit Leitfähigkeit der ersten Art auf dem ersten Körperteil aufgewachsen wird.

12. Verfahren nach Anspruch 6, 7, 8, 9 oder 10, weiter dadurch gekennzeichnet, daß die ersten und zweiten Körperteile getrennt hergestellt werden, wobei die Oberflächen der ersten und zweiten zusammenzufügenden Körperteile poliert werden, um optisch glatte, aktivierte Oberflächen bereitzustellen, und wobei die polierten Oberflächen in Kontakt gebracht werden, um ein Bonden zwischen den ersten und zweiten Körperteilen herzustellen, und wobei anschließend die zusammengefügten Körperteile einer Wärmebehandlung unterzogen werden.