DE68922363T2 - Speicher mit einer programmierbaren statischen Wahlschaltung für programmierbare Anordnungen. - Google Patents

Description

• Die vorliegende Erfindung bezieht sich auf eine programmierbare statische Wahlschaltung zur Einfügung in integrierte Schaltkreise mit programmierbaren Zellen wie EPROMs, EEPROMs, FLASHs und dergleichen, z.B. programmierbare logische Anordnungen (auch als PLDS bekannt) und analoge oder hybride programmierbare Anordnungen.
• Wie bekannt ist, führen die PLDs (und andere ähnliche Anordnungen) die geforderten logischen Funktionen durch geeignete Programmierfelder von programmierbaren Zellen aus, von denen manche für die einmalige Selektion von Zusatzbedingungen wie z.B. die Belegung der Pins als Ein- oder Ausgabeklemmen voreingestellt sind.
• Um solche Selektionen vorzusehen, sind Schaltkreise bekannt, die einen von zwei unterschiedlichen Betriebszuständen annehmen, abhängig vom Zustand (unbeschrieben oder beschrieben) einer voreingestellten Zelle der integrierten Anordnung. Solche Schaltkreise müssen u.a. die Forderung eines extrem reduzierten Stromverbrauchs erfüllen oder sogar ohne Strom auskommen. Bekannte Schaltkreise, die diesem Zweck dienen, wie z.B. der Schaltkreis, der von San C. Wong et al. in "Logic Arrays and Memories", IEEE International Solid-state Circuits Conference, 21. Februar 1986, Seiten 242 - 243 beschrieben ist, verwenden typischerweise Kondensatoren, die eine beträchtliche Siliziumfläche einnehmen, und da sie ihren Betriebszustand durch einen dynamischen Arbeitsgang erreichen, können sie in Extremzuständen der Arbeitsparameter einen undefinierten Zustand einnehmen, der eine richtige Arbeitsweise des PLD verhindert.
• Das Ziel der Erfindung ist es deshalb, einen Speicher zur Verfügung zu stellen, der eine programmierbare statische Wahlschaltung des oben beschriebenen Ziels enthält, die keinen Strom verbraucht, keine Kondensatoren verwendet und zuverlässiger ist als bekannte Schaltkreise mit gleicher Funktion.
• Dieses Ziel, ebenso wie andere Aufgaben und Vorteile, die nachfolgend offenbart werden, wird durch einen Speicher erreicht, der eine programmierbare statische Wahlschaltung für programmierbare Anordnungen und ein Paar von Zellen enthält, wie er in Anspruch 1 definiert ist.
• Die Erfindung wird nun mit Bezug auf ein bevorzugtes Ausführungsbeispiel von ihr, das sich auf ein in CMOS-Technologie implementiertes PLD bezieht und in den Begleitzeichnungen gezeigt ist, die nicht einschränkenden Beispielscharakter besitzen, näher beschrieben, wobei:
• Fig. 1 eine Schaltskizze einer bekannten programmierbaren statischen Wahlschaltung für PLDS ist; und
• Fig. 2 eine Schaltskizze eines bevorzugten Ausführungsbeispiels einer programmierbaren statischen Wahlschaltung gemäß der Erfindung ist.
• Mit Bezug auf Fig. 1 hat eine Zelle MC2, die ein Gate besitzt, das durch eine Leitung WL2 gesteuert ist, die normalerweise mit der Stromquelle verbunden ist, einen Anschluß, der mit Erde verbunden ist, während der entgegengesetzte Anschluß mit einem Schaltkreis verbunden ist, der einen Inverter INV enthält, dessen Eingang über einen parallel zu einem Kondensator C1 liegenden P-Kanaltransistor M3 mit der positiven Versorgungsspannung VCC und dessen Ausgang über eine Parallelanordnung aus einem N-Kanaltransistor M5 und einem Kondensator mit der Erde verbunden ist. Dieser Transistor M3 ist durch den Ausgang OUT des Inverters INV gesteuert, während der Transistor M5 durch ein "Gerät eingeschaltet"-Rücksetzsignal gesteuert ist. Wenn die Versorgungsspannung VCC angelegt ist, nimmt die Schaltung einen von zwei Arbeitszuständen an, nämlich hohen Ausgangspegel oder niedrigen Ausgangspegel, abhängig davon, ob die Zelle M2 leitend oder offen ist.
• Mit Bezug auf Fig. 2, die eine Schaltung gemäß des bevorzugten Ausführungsbeispiel der Erfindung veranschaulicht, ist ein Paar von Zellen MC1 und MC2, die entsprechende Gates haben, die durch Leitungen WL1,WL2 steuerbar sind, in Reihe geschaltet, um einen Spannungsteiler zu definieren, mit einem freien, mit Erde verbundenen Anschluß, während der gegenüberliegende freie Anschluß durch einen diodenverbundenen Transistor M1 mit einer positiven Versorgungsspannung VCC von 5 Volt verbunden ist. Ein zweiter Transistor M2 ist zwischen den entgegengesetzten Anschluß und Erde geschaltet, und sein Gate ist durch ein Signal EN gesteuert, mit dem der Transistor M2 aktiviert werden kann, um den freien Anschluß der Zelle MC1 mit Erde zu verbinden, wenn die Zellen programmiert oder getestet werden sollen.
• Der Ausgang oder der Zwischenknoten des Spannungsteilers MC1,MC2 ist über einen Übertragungstransistor M4 an den Eingang eines Inverters INV angeschlossen, dessen Ausgang OUT an das Gate eines P-Kanal-Hochsetztransistors M3 für den Eingang des Inverters INV zurückgeführt ist.
• Die beiden Zellen MC1 und MC2 haben wechselseitig immer unterschiedliche Programmierzustände, d.h. einer muß leitend sein, wenn der andere offen ist. Wenn die Zelle MC2 des unteren Zweiges leitend ist (und deshalb MC1 offen ist), ist der Ausgang des Teilers Null; deshalb hat der Ausgang OUT des Inverters hohen Pegel und hält den Hochsetztransistor M3 ausgeschaltet.
• Wenn statt dessen MC2 offen ist (und MC1 ist leitend), erreicht der Ausgang des Teilers einen Wert, der der Differenz zwischen VCC und der Schwellwertspannung der Zelle gleich ist. Der Inverter INV ist so dimensioniert, daß er eine niedrige Schaltschwelle hat, sicher kleiner als dieser Wert. Daher ist in diesem Fall der Ausgang OUT auf niedrigem Pegel, und er aktiviert den Hochsetztransistor M3, um somit den Eingang des Inverters auf die volle logische Stufe zu heben.
• Es ist ersichtlich, daß der Inverter INV zusammen mit dem Transistor M3 eine Schwellwertschaltung bildet, deren Ausgang von einer von zwei logischen Stufen auf die andere (d.h. zwischen Null und VCC) schaltet, abhängig davon, ob der Eingang eine höhere oder niedrigere Spannung besitzt als die Schwellwertspannung.
• Falls das PLD eine Vielzahl von programmierbaren Schaltkreisen der beschriebenen Art enthält, was in der Praxis die Regel ist, kann dasselbe Paar von Transistoren M1 und M2 gleichzeitig eine Vielzahl von Schaltkreisen der oben beschriebenen Art versorgen.
• Obwohl zwei Zellen für den Betrieb des oben beschriebenen Schaltkreises erforderlich sind, im Gegensatz zu früheren Schaltkreisen mit dem gleichen Zweck, die nur eine einzige Zelle benötigen, sollte man daraus nicht ableiten, daß die Schaltung einen größeren Bedarf von Zellen verursacht, da es selbst in bekannten Schaltkreisen in jedem Falle eine unbenutzte Zelle gibt, weil die Zellen als Paare entworfen sind. Dies kann auch aus der Schaltung von Fig. 1 ersehen werden.
• Ein bevorzugtes Ausführungsbeispiel der Erfindung ist beschrieben worden, aber es ist natürlicherweise empfänglich für Veränderungen und Variationen, die gemäß der gegebenen Lehre für den Fachmann auf dem Gebiet naheliegend sind. Zum Beispiel kann der Schwellwertschaltkreis, der den Inverter INV und den Transistor M3 umfaßt, durch einen anderen Schaltkreis mit äquivalenter Funktion ersetzt werden. Der Transistor M1 kann darüber hinaus, anstatt diodenverbunden zu sein, durch ein Signal angesteuert werden, das ihn leitend macht, wenn M2 ausgeschaltet ist und umgekehrt, oder er kann sogar durch einen Widerstand oder eine andere schaltende oder strombegrenzende Anordnung ersetzt werden. Die Polaritäten der verschiedenen Transistoren können auch im Hinblick auf die dargestellten variieren.
• Wo technische Merkmale, die in irgendeinem Anspruch erwähnt werden, mit Bezugszeichen versehen sind, so wurden diese Bezugszeichen lediglich zum Zwecke einer erhöhten Verständlichkeit der Ansprüche eingefügt; demgemäß haben solche Bezugszeichen keinerlei begrenzende Wirkung auf den Anwendungsbereich eines jeden Elementes, das durch solche Bezugszeichen beispielhalber identifiziert ist.

Claims (8)

1. Speicher mit einer programmierbaren statischen Wahlschaltung für programmierbare Anordnungen und einem Paar von in Reihe geschalteten programmierbaren Zellen (MC1, MC2), von denen die eine einen an Masse angeschlossenen freien Anschluß hat, wobei die Wahlschaltung eine Schwellwertschaltung (INV,M3) aufweist, deren Eingang an den knoten zwischen den beiden programmierbaren Zellen (MC1,MC2) angeschlossen ist, dadurch gekennzeichnet, daß der entgegengesetzte freie Anschluß der anderen Zelle des Paares von Zellen (MC1,MC2) an eine Versorgungsspannung (VCC) angeschlossen ist, wobei eine der programmierbaren Zellen (MC1,MC2) leitend und die andere offen ist, daß die Schwellwertschaltung (INV,M3) eine Schaltschwelle, die kleiner als die Differenz zwischen der Versorgungsspannung (VCC) und der Schwellwertspannung einer der programmierbaren Zellen (MC1,MC2) ist, und einen Ausgang (OUT) hat, der in Abhängigkeit davon, ob die Spannung am Eingang der Schwellwertschaltung höher oder niedriger als diese Schwelle ist, einen von zwei logischen Pegeln einnehmen kann, und daß ein erster Transistor (M2) zwischen Masse und den entgegengesetzten, an die Versorgungsspannung (VCC) angeschlossenen Anschluß des Paares von programmierbaren Zellen (MC1,MC2) geschaltet ist, wobei dieser erste Transistor (M2) normalerweise offen ist und ein Gate aufweist, über das er in den leitenden Zustand gesteuert werden kann.

2. Speicher nach Anspruch 1, dadurch gekennzeichnet, daß die Schwellwertschaltung (INV,M3) über einen zweiten Übertragungstransistor (M4) an den Knoten zwischen den beiden Zellen (MC1,MC2) angeschlossen ist.

3. Speicher nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Schwellwertschaltung (INV,M3) einen Inverter (INV) mit einem Ausgang (OUT) und einem an den Knoten zwischen den beiden programmierbaren Zellen (MC1,MC2) angeschlossenen Eingang und einen dritten, P-Kanal-Transistor (M3) enthält, der zwischen die Versorgungsspannung (VCC) und den Eingang des Inverters (INV) geschaltet ist und ein an den Ausgang (O- des Inverters (INV) angeschlossenes Gate aufweist.

4. Speicher nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der entgegengesetzte Anschluß des Paares von programmierbaren Zellen (MC1,MC2) über ein Strombegrenzerelement (M1) an die Versorgungsspannung (VCC) angeschlossen ist.

5. Speicher nach Anspruch 4, dadurch gekennzeichnet, daß das Strombegrenzerelement (M1) ein Widerstand ist.

6. Speicher nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der entgegengesetzte Anschluß des Paares von programmierbaren Zellen (MC1,MC2) über eine Schalteinrichtung (M1), die komplementär zum ersten Transistor (M2) gesteuert wird, an die Versorgungsspannung angeschlossen ist.

7. Speicher nach Anspruch 6, dadurch gekennzeichnet, daß die Schalteinrichtung (M1) ein vierter Transistor ist.

8. Speicher nach einem oder mehreren der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der Eingang der Schwellwertschaltung (INV,MC2) über einen in Reihe geschalteten Übertragungstransistor (M4) an den Knoten zwischen den beiden programmierbaren Zellen (MC1,MC2) angeschlossen ist.