DE68920122T2

DE68920122T2 - Verfahren und Ladungsfesthaltesignal-Erhöhungsschaltung.

Info

Publication number: DE68920122T2
Application number: DE1989620122
Authority: DE
Inventors: David V Kersh; Andrew M Love
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1988-10-31
Filing date: 1989-10-19
Publication date: 1995-05-11
Anticipated expiration: 2009-10-20
Also published as: DE68920122D1; EP0367450B1; JPH02210689A; JP2831058B2; EP0367450A2; EP0367450A3

Description

TECHNISCHES GEBIET DER ERFINDUNG

Die Erfindung betrifft allgemein das Erhöhen der Spannung an einem Knoten in einer integrierten Schaltung auf einen Spannungspegel oberhalb dem Versorgungsspannungspegel, und insbesondere ein Verfahren und eine Vorrichtung zur Beibehaltung einer wesentlichen Ladungsmenge in einem Knoten-Erhöhungskondensator in einem DRAM.

HINTERGRUND DER ERFINDUNG

Bei dynamischen RAM-Speichern (DRAMs) ist es allgemein Üblich, die Spannung einer Wortleitung auf einen Wert oberhalb Vdd zu erhöhen, um eine volle Speicherladung in den der spannungserhöhten Wortleitung zugeordneten Speicherzellen während einer "aktiven Wiederherstellungs"-Phase des DRAM- Betriebs zu speichern. Häufig ist es in diesen oder anderen integrierten Schaltungen erwunscht, die Spannung weiterer Knoten über die Vdd oder auch den Versorgungsspannungspegel anzuheben.
Das Treiben und Spannungserhöhen stark belasteter Signalleitungen erfordert nun aber ein hohes Maß an Energie. Bei einem herkömmlichen Spannungserhöhungsaufbau ist ein Erhöhungskondensator zwischen den hinsichtlich der Spannung zu erhöhenden Knoten und eine geschaltete Spannungsversorgungsquelle, wie ein internes Signal, das von Null Volt auf Vdd geht, geschaltet. Der hinsichtlich der Spannung zu erhöhende Signalknoten wird als erstes auf Vdd gebracht. Dann wird die Versorgungsspannung an eine Elektrode des Erhöhungskondensators gelegt, so daß die andere Elektrode des Kondensators kapazitiv mit einem Spannungspegel gekoppelt wird, der über Vdd erhöht wurde. Da diese zweite Elektrode direkt mit dem Signalknoten verbunden ist, wird auch der Signalknoten über den Vdd-Pegel angehoben.
Ein Nachteil dieses Verfahrens besteht darin, daß der allgemein erforderliche große Erhöhungskondensator während eines jeden Betriebszyklus vollständig geladen und entladen werden muß, wodurch große Mengen an Energie verbraucht werden. Ein weiterer Nachteil besteht darin, daß das Laden des Signalknotens dadurch verlangsamt wird, daß der Erhöhungskondensator ständig daran angeschlossen ist.
Bei einer herkömmlichen Lösung des obigen Problems ist vorgesehen, den Erhöhungskondensator mit dem Signalknoten über einen Transistor zu verbinden, dessen Gate dann zu einem geeigneten Zeitpunkt durch einen zweiten Kondensator hinsichtlich der Spannung erhöht wird. Wie weiter unten detaillierter beschrieben wird, wird bei dieser herkömmlichen Lösung während der Rücksetzphase des Betriebszyklus ein unterhalb des Optimums liegender Spannungspegel in dem Erhöhungskondensator gespeichert. Daher ist ein Bedarf an einer Knotenspannungserhöhungsschaltung entstanden, die den Erhöhungskondensator gegenüber dem Signalknoten hinsichtlich der Spannung erhöht, während der Knoten auf Vdd geladen wird, wobei zur gleichen Zeit während der Rücksetzphase des Operationszyklus ein höherer Spannungspegel an dem Erhöhungskondensator gespeichert werden kann.

KURZFASSUNG DER ERFINDUNG

Gemäß einem Aspekt der Erfindung ergibt sich eine Vorrichtung zum Erhalten eines vorbestimmten Spannungspegels nahe einem Versorgungsspannungspegel an einem Erhöhungskondensator, mit:
einem einen Stromweg und eine Steuerelektrode aufweisenden Transistor, wobei über den Stromweg die erste Elektrode des Erhöhungskondensators mit einem Signalknoten koppelbar ist;
einer ersten Schaltung zum Erhöhen der Spannung an dem Signalknoten auf einen erhöhten Pegel oberhalb dem Versorgungsspannungspegel über den Transistor;
einer zweiten Schaltung zum Entladen einer zweiten Elektrode des Erhöhungskondensators auf einen ersten Spannungspegel, so daß eine Ladung von dem Signalknoten über den Transistor zu der ersten Elektrode abgezogen wird und ein zweiter Spannungspegel an der ersten Elektrode vorliegt, wobei der Kondensator den vorbestimmten Spannungspegel speichert, der im wesentlichen gleichwertig mit der Differenz zwischen dem ersten Spannungspegel und dem zweiten Spannungspegel ist; und
einer dritten Schaltung zum Entladen der Steuerelektrode unter eine Schwellenspannung des Transistors, so daß der Kondensator gegenüber dem Signalknoten isoliert ist und der gespeicherte vorbestimmte Spannungspegel an dem Kondensator für eine verlängerte Zeitdauer aufrechterhalten wird.
Gemäß einem zweiten Aspekt der Erfindung ergibt sich ein Verfahren zum Erhalten eines vorbestimmten Spannungspegels nahe einem Versorgungsspannungspegel an einem Erhöhungskondensator, das die folgenden Schritte enthält:
Erhöhen der Spannung an einem Knoten auf einen erhöhten Pegel deutlich oberhalb des Versorgungsspannungspegels;
Entladen einer zweiten Elektrode des Erhöhungskondensators auf einen ersten Spannungspegel;
Abziehen einer Ladung von dem Knoten über einen Transistor zu einer ersten Elektrode des Erhöhungskondensators in Reaktion auf den Schritt des Entladens der zweiten Elektrode, wodurch an der ersten Elektrode ein zweiter Spannungspegel hervorgerufen wird, wobei der erste Spannungspegel so gewählt wird, daß die Differenz zwischen dem ersten Spannungspegel und dem zweiten Spannungspegel gleich oder etwas größer als der vorbestimmte Spannungspegel ist; und
anschließendes Entladen der Steuerelektrode des Transistors auf einen Spannungspegel unterhalb der Schwellenspannung des Transistors, um den Erhöhungskondensator von dem Knoten zu isolieren, so daß der vorbestimmte Spannungspegel für eine verlängerte Zeitdauer über dem Erhöhungskondensator aufrechterhalten wird.
Eine Ausführungsform der Erfindung enthält eine Vorrichtung zum Erhöhen der Spannung eines Knotens auf einen ersten Spannungspegel deutlich oberhalb eines Versorgungsspannungspegels. Ein Transistor weist einen Stromweg auf, der dazu verwendet wird, wahlweise die erste Elektrode eines Erhöhungskondensators mit dem Knoten zu koppeln. Eine erste Schaltung ist vorgesehen, um die Spannung der Steuerelektrode des Transistors auf einen Spannungspegel zu erhöhen, der wesentlich oberhalb des Versorgungsspannungspegels liegt. Eine zweite Schaltung, die den Erhöhungskondensator enthält, erhöht die Spannung des Knotens auf den ersten erhöhten Spannungspegel, indem die Spannung einer zweiten Elektrode des Erhöhungskondensators auf eine Spannung nahe dem Versorgungsspannungspegel angehoben wird, und zwar zu irgendeinem Zeitpunkt nach dem Erhöhen der Spannung der Steuerelektrode des Transistors durch die erste Schaltung. Eine dritte Schaltung entlädt die zweite Elektrode des Erhöhungskondensators auf einen Spannungspegel deutlich unterhalb dem Versorgungsspannungspegel zu einem Zeitpunkt, nachdem die Spannung des Knotens erhöht wurde. Dies führt dazu, daß Ladung von dem Knoten über den Stromweg zu der ersten Elektrode des Erhöhungskondensators abgezogen wird und ein zweiter Spannungspegel an dem Erhöhungskondensator aufrechterhalten wird, der nahe bei dem Versorgungsspannungspegel liegt. Eine vierte Schaltung entlädt als nächstes die Steuerelektrode des Transistors auf einen Spannungspegel unterhalb der Schwellenbetriebsspannung des Transistors, so daß ein dritter Spannungspegel zwischen den Elektroden des Erhöhungskondensators für eine verlängerte Zeitdauer aufrechterhalten wird.
Bei einer weiteren Ausführungsform der Erfindung enthält die die Spannung der Steuerelektrode des Transistors erhöhende erste Schaltung einen zweiten Kondensator. Das Erhöhen der Spannung der Steuerelektrode des Transistors erfolgt durch Anlegen eines Versorgungsspannungspegels an eine Elektrode des zweiten Kondensators und ein Erhöhen der Spannung der zweiten Elektrode des zweiten Kondensators auf einen angehobenen Pegel durch eine kapazitive Kopplung, wobei der angehobene Pegel an die Steuerelektrode des Transistors angelegt wird. Beide Elektroden des zweiten Kondensators werden zu dem Zeitpunkt entladen, zu dem die Steuerelektrode des Transistors entladen wird.
Ein wesentlicher Vorteil der Erfindung liegt in ihrer unabhängigen Steuerung des zweiten Kondensators und des Erhöhungskondensators. Ein erhöhter Pegel kann an der Steuerelektrode oder dem Gate des Durchgangstransistors aufrechterhalten werden, während eine Elektrode des Erhöhungskondensators entladen wird. Dadurch wird Ladung von dem Signalknoten abgezogen und über den Transistorstromweg zurück zu dem Erhöhungskondensator geführt. Diese Ladungsübertragung unterstützt das Entladen des Signalknotens, während zur gleichen Zeit nahezu eine volle Vdd-Ladung an dem Erhöhungskondensator bewahrt werden kann. Die Gate-Elektrode des Transistors wird dann entladen, wodurch der Erhöhungskondensator gegenüber dem Knoten isoliert und diese Ladung bis zu dem nächsten Betriebszyklus aufrechterhalten wird.

KURZBESCHREIBUNG DER ZEICHNUNG

Die Aspekte und Vorteile der Erfindung ergeben sich aus der folgenden detaillierten Beschreibung, in der auf die Zeichnung Bezug genommen wird; in dieser zeigen:
Fig. 1 ein elektrisches schematisches Schaltbild einer herkömmlichen Signalknotenspannungserhöhungsschaltung;
Fig. 2a-2d Zeitdiagramme verschiedener Knoten innerhalb der in Fig. 1 dargestellten Schaltung, die deren Betrieb aufzeigen;
Fig. 3 ein elektrisches schematisches Schaltbild einer Signalknotenspannungserhöhungsschaltung gemäß der Erfindung; und
Fig. 4a-4e Zeitdiagramme, die Spannungspegel bei verschiedenen Knoten in der in Fig. 3 gezeigten Schaltung während eines aktiven Betriebszyklus und eines Rücksetzbetriebszyklus davon zeigen.

DETAILLIERTE BESCHREIBUNG DER ERFINDUNG

Eine herkömmliche Spannungserhöhungsschaltung ist in Fig. 1 allgemein mit 10 angegeben. Die Schaltung 10 ist mit einem Signalknoten 12 gekoppelt, der z.B. eine Signalleitung sein kann. Insbesondere kann der Signalknoten 12 über ein Zeilendecoder-Durchgangstor (nicht gezeigt) mit einer Zeilenleitung in einem dynamischen RAM-Speicher (DRAM) verbunden sein, wobei mit der Zeilenleitung eine Mehrzahl von Speicherzellen (nicht gezeigt) gekoppelt sind. Im letzteren Fall ist es wesentlich, die Spannung der Zeilenleitung 12 über die Versorgungsspannung oder Vdd anzuheben, um das Speichern einer vollen Vdd innerhalb bestimmter Kondensatoren (nicht gezeigt) der Speicherzellen sicherzustellen.
Über einen Stromweg eines n-Kanal-Feldeffekttransistors 14 kann der Signalknoten 12 mit einer ersten Elektrode 16 eines Erhöhungskondensators (18) verbunden werden. Die Elektrode 16 ist über einen Schalttransistor 20 auch an eine Versorgungsspannung 22 wie Vdd angeschlossen. Der Schalttransistor 20 besitzt ein Gate 24, das mit einer Steuersignalquelle (nicht gezeigt) verbunden ist.
Eine zweite Elektrode 26 des Erhöhungskondensators 18 ist mit einem Steuersignalknoten 28 verbunden. Durch eine Steuerschaltung (nicht gezeigt) kann über den Knoten 28 die Vdd an die Elektrode 26 angelegt werden, und über sie kann ferner die Elektrode 26 zur Masse hin entladen werden, was zu unterschiedlichen vorbestimmten Zeiten erfolgt. Der Aufbau einer solchen Steuerschaltung entspricht dem üblichen Aufbau, und er wird daher hier nicht beschrieben.
Der Steuersignalknoten 28 ist ferner mit einer Elektrode 30 eines zweiten Kondensators 32 verbunden. Eine gegenüberliegende Elektrode 34 des Kondensators 32 ist mit einem Knoten 36 verbunden. Der Knoten ist mit einem Gate 38 des Transistors 14 verbunden, während er über einen NMOS-Transistor 42 mit Vdd und über einen weiteren NMOS-Transistor 44 mit Masse verbunden ist. Ein Gate 46 des Transistors 42 ist mit einer Signalquelle (nicht gezeigt) verbunden, wodurch wahlweise ein Spannungspegel an das Gate 46 angelegt werden kann, der Vdd deutlich überschreitet. Ein Gate 48 des Transistors 44 wird von einer Signalquelle (nicht gezeigt) gesteuert, wodurch der Transistor 44 angesteuert werden kann, um den Knoten 36 auf Masse herunterzuziehen.
Die Wirkungsweise dieser herkömmlichen Spannungserhöhungsschaltung kann am besten in Verbindung mit den Figuren 2a-2d beschrieben werden, die Zeitdiagramme des Signalknotens 12, Spannungserhöhungsknotens 15, Steuerknotens 28 und Gate- Knotens 26 innerhalb der Schaltung der Fig. 1 während Vorbelastungs-, Aktiv- und Rücksetzabschnitten eines DRAM-Betriebszyklus sind. Die Diagramme zeigen die Spannung über der Zeit, wobei Vdd typischerweise bei etwa 5 Volt liegt. Die Zeit für einen vollständigen Betriebszyklus liegt typischerweise bei etwa 100 Nanosekunden.
Während einer Vorbelastungsbetriebsphase ist der Transistor 14 abgeschaltet, und eine Belastung von etwa einer halben Vdd liegt über den Elektroden 16 und 26 des Kondensators 18 vor. In einer der Vorbelastungsphase folgenden aktiven Phase wird der Knoten 15 langsam durch das Ansteuern des Transistors 20 durch ein Steuersignal an der Klemme 24, das höher als Vdd ist, auf Vdd gebracht. Etwa zur gleichen Zeit wird der Gate-Knoten 36 durch die Wirkung eines spannungserhöhten Signals an dem Gate 46 des Transistors 42 auf Vdd angehoben, und der Signalknoten 12 wird auf Vdd gebracht.
Zu einer Zeit 50 wird der Steuerknoten 58 von Null Volt auf Vdd angehoben, so daß an den Elektroden 26 und 30 Vdd vorliegt. Dies bewirkt wiederum das Auftreten einer angehobenen Spannung an den Elektroden 16 und 34 der Kondensatoren 18 bzw. 32 über eine kapazitive Kopplung.
An den Knoten 15 und 36 treten daher Spannungen auf, die über Vdd angehoben sind. Die an das Gate 38 des Transistors 14 angelegte angehobene Spannung ermöglicht wiederum die Übertragung eines angehobenen Spannungspegels zu dem Signalknoten 12. In dem Fall, daß Vdd z.B. 5 Volt ist, kann die angehobene Spannung bei etwa 7,5 Volt liegen.
Als nächstes werden der Signalknoten 12 und der Gate-Knoten 36 zur Zeit 52 bzw. 54 auf Masse entladen. Zu einer späteren Zeit 56 wird die Spannung an dem Knoten 28 von Vdd auf Null Volt abgesenkt, wodurch wiederum die Elektroden 26 und 30 auf Masse entladen werden. Der Kondensator 18 kann auf eine Spannung geladen bleiben, die gleich der Differenz zwischen dem erhöhten Spannungspegel, der bei dem Knoten 12 vorlag, und Vdd liegt, die wiederum etwa gleich einer halben Vdd ist. Daher fällt die Spannung des Knotens 15 bezüglich Masse auf eine halbe Vdd, wie bei 58 gezeigt. Ein Nachteil dieses herkömmlichen Verfahrens besteht darin, daß etwa nur die Hälfte des Spannungsversorgungspegels über den Elektroden 16 und 26 des Erhöhungskondensators 18 gespeichert werden kann.
In Fig. 3 ist nun ein detailliertes, elektrisches, schematisches Schaltbild der erfindungsgemäßen, allgemein mit 70 angegebenen Spannungserhöhungsschaltung gezeigt. Die Schaltung der Fig. 3 ist in gewisser Hinsicht mit der in Fig. 1 gezeigten vergleichbar, und daher wurden, soweit möglich, gleiche Bezugszeichen verwendet, um gleiche Teile zu kennzeichnen. Eine Beschreibung der wesentlichen baulichen Unterschiede der in den Figuren 1 und 3 gezeigten Schaltungen genügt.
Nach Fig. 3 werden ein erstes Steuersignal über einen Steuersignalknoten 72 und ein zweites Steuersignal über einen Signalknoten 74 angelegt. Eine Steuersignal-Erzeugungsschaltung (nicht gezeigt) von herkömmlichem Aufbau ist mit dem Knoten 24, den Gates 46 und 48, den Knoten 72, 74 und der Steuerschaltung 76 verbunden, um an diese zu vorgewählten Zeiten unterschiedliche Steuersignale anzulegen. Diese Erzeugungsschaltung kann einen Kontroller zur Erzeugung einer Mehrzahl von Treibersignalen und zum Steuern einer Mehrzahl von Schalttransistoren enthalten, die mit den jeweiligen Knoten 24, 26, 28, 72, 74 und 12 verbunden sind, wobei diese durch die Treibersignale betätigt werden. Der Steuersignalknoten 72 ist nur mit der zweiten Elektrode 26 des Erhöhungskondensators 18 verbunden, während der Signalknoten 74 nur mit der zweiten Elektrode 30 des zweiten Kondensators 32 verbunden ist. Die über die Knoten 72 und 74 übertragenen Steuersignale werden unabhängig voneinander betrieben, wie in Verbindung mit den Figuren 4a-4e weiter erläutert wird.
In den Figuren 4a-4e ist eine Reihe von Zeitdiagrammen dargestellt, die die Spannungspegel bei den Knoten 12, 15, 72, 36 bzw. 74 während der Rücksetz- und aktiven Betriebszyklen der Schaltung zeigen. Die Spannung bei dem Knoten 15 beginnt bei etwa 4,5 Volt aufgrund des Ladens des Erhöhungskondensators 18 vom früheren Zyklus. Der Knoten 12 beginnt in einem entladenen Zustand bei Null Volt, ebenso wie die Knoten 72, 76 und 74.
Bei dem Zeitpunkt 80 wird damit begonnen, den Spannungspegel an dem Signalknoten 12 über eine mit dem Knoten 12 verbundene Treibersignalquelle 76 auf 5 Volt oder Vdd anzuheben.
Die Spannung bei dem Knoten 36 beginnt zu einem Zeitpunkt 82 anzusteigen, der bei oder etwas nach dem Zeitpunkt 80 liegen kann. Der Spannungspegel bei dem Knoten 36 tritt an dem Transistor-Gate 38 und der Elektrode 34 auf. Vdd tritt durch das Anlegen eines erhöhten Spannungspegels an das Gate 46 des Transistors 42 an dem Knoten 36 auf.
Das Steuersignal 24 wird zu dem Zeitpunkt 24 auf eine Spannung oberhalb von Vdd erhöht (siehe Fig. 4b), wodurch der Knoten 15 beginnt, auf einen vollen Vdd-Pegel anzusteigen. Das Aufladen auf eine volle Vdd ist zu dem Zeitpunkt 86 abgeschlossen.
Zu einem Zeitpunkt vor dem Zeitpunkt 88 (Fig. 4e) werden das Gate 46 des Transistors 42 und das Gate 24 des Transistors 20 von ihrem spannungserhöhten Zustand auf Vdd oder, was eher bevorzugt wird, auf Masse entladen. Dann wird zu einem Zeitpunkt 88 kurz nach dem Zeitpunkt 86 die Spannung an dem Steuersignalknoten 74 von 0 Volt auf 5 Volt angehoben, was wiederum zu einem Auftreten einer erhöhten Spannung an dem Knoten 36 durch eine kapazitive Kopplung zu dem Zeitpunkt 90 führt. Zu einem Zeitpunkt 92, der mit dem Zeitpunkt 88 zusammenfallen kann, wird damit begonnen, die Spannung an dem Knoten 72 von 0 auf 5 Volt anzuheben, was wiederum dazu führt, daß ein angehobener Pegel an dem Knoten 15 durch eine kapazitive Kopplung zu dem Zeitpunkt 94 auftritt. Sind beide Zeitpunkte 90 und 94 einmal erreicht, so beginnt die Übertragung eines erhöhten Spannungspegels zu dem Signalknoten 12, und ein erhöhter Spannungspegel wird vollständig zu einem Zeitpunkt 96 erreicht.
Ein Rücksetzabschnitt des Zyklus beginnt bei oder vor einem Zeitpunkt 98, ab dem der Steuersignalknoten 72 von 5 Volt auf Masse heruntergezogen wird. Das Entladen der Kondensatorelektrode 26 bewirkt wiederum bei einem Zeitpunkt 100 ein Abfallen des Spannungspegels bei dem Knoten 15 auf einen Pegel etwas unterhalb Vdd durch eine kapazitive Kopplung. Dies führt wiederum dazu, daß Ladung von dem Signalknoten 12 über den Stromweg des Transistors 14 zu dem Knoten 15 abgezogen wird. Der Signalknoten 12 ist daher bei einem Zeitpunkt 102 auf etwa Vdd zurückgekehrt. Das Abziehen von Ladung von dem Signalknoten 12 ermöglicht nun aber das Aufrechterhalten eines nahezu vollständigen Vdd-Spannungspegels zwischen den Elektroden 16 und 26 des Erhöhungskondensators 18. Bei einer weiteren Ausführungsform kann der Knoten 72 auf eine andere Spannung als Masse heruntergezogen werden, so daß die gespeicherte Spannung eine andere als Vdd ist.
Die Spannung an dem Knoten 36 wird als nächstes über den Erdungstransistor 44 zu einem Zeitpunkt 104 an Masse gelegt, der nach dem Zeitpunkt 102 liegt. Dies führt dazu, daß die erste Elektrode 34 des zweiten Kondensators 32 sowie das Gate 38 des Transistors 14 entladen werden. Zu dem Zeitpunkt 106, der nach dem Zeitpunkt 102 liegt und mit dem Zeitpunkt 104 zusammenfallen kann, wird der Knoten 74 entladen, wodurch die Kondensatorelektrode 30 entladen wird. Das Laden und Entladen des zweiten Kondensators 32 ist hinsichtlich der Leistung nicht aufwendig, da dieser wesentlich kleiner als der hauptsächliche Erhöhungskondensator 18 ist.
Mit dem Entladen des Gate-Knotens 36 wird der Transistors 14 abgeschaltet, wodurch der Knoten 15 von dem Signalknoten 12 isoliert wird. Zu dem Zeitpunkt 108 kann daher der Knoten 12 wieder auf Null entladen werden, ohne hierbei den Spannungspegel an dem Erhöhungskondensator 18 zu beeinträchtigen. Die zwischen den Elektroden 16 und 26 auftretende Spannung, die bei diesem Punkt die gleiche wie die Spannung des Knotens 15 bezüglich Masse ist, wird etwa 4,5 Volt sein. Werden fünf oder zehn Nanosekunden zu dem Zyklus zwischen dem Zeitpukt 98 und dem Zeitpunkt 103 hinzugefügt, so könnte eine volle Vdd an dem Erhöhungskondensator 18 gespeichert werden.
Es ist festzustellen, daß große Energieverluste bei dem Laden und Entladen des Erhöhungskondensators 18 vermieden wurden. Da der Erhöhungskondensator 18 von dem Signalknoten 12 isoliert ist, kann der Signalknoten 12 schneller auf einen hohen Wert gebracht werden.
Bei einer alternativen Ausführungsform (nicht gezeigt) können zwei oder mehrere Schaltungen 70 anstelle nur einer mit dem Knoten 12 gekoppelt sein. Zum Beispiel könnte während eines ersten Zyklus eine erste dieser Schaltungen 70 dazu verwendet werden, den Knoten 12 anzuheben, und eine zweite Schaltung 70 würde Ladung von dem Knoten 12 für ihren Erhöhungskondensator 16 abziehen. Die Funktionen wären dann für den zweiten Zyklus umgekehrt.
Im Ergebnis wurde somit eine vorteilhafte Spannungserhöhungsschaltung offenbart, die durch ihre unabhängige Spannungserhöhungssteuerung des Gates des Durchgangstor-Transistors, der den Erhöhungskondensator mit dem Signalknoten verbinden, das Erhalten einer nahezu vollen Vdd an dem Erhöhungskondensator ermöglicht. Die Erfindung ist bei jedem Knoten anwendbar, dessen Spannung über den Versorgungsspannungspegel einer integrierten Schaltung erhöht werden muß. Obwohl weiter oben eine graphisch dargestellte Ausführungsform zusammen mit ihren Vorteilen beschrieben wurde, ist die Erfindung daher nicht auf diese beschränkt, ihre Grenzen sind lediglich durch die Ansprüche bestimmt.

Claims

1. Vorrichtung zum Erhalten eines vorbestimmten Spannungspegels nahe einem Versorgungsspannungspegel (Vdd) an einem Erhöhungskondensator (18), mit:

einem einen Stromweg und eine Steuerelektrode (38) aufweisenden Transistor (14), wobei über den Stromweg die erste Elektrode (16) des Erhöhungskondensators (18) mit einem Signalknoten (12) koppelbar ist;

einer ersten Schaltung zum Erhöhen der Spannung an dem Signalknoten (12) auf einen erhöhten Pegel oberhalb dem Versorgungsspannungspegel über den Transistor (14);

einer zweiten Schaltung (72) zum Entladen einer zweiten Elektrode (26) des Erhöhungskondensators (18) auf einen ersten Spannungspegel (GND), so daß eine Ladung von dem Signalknoten (12) über den Transistor (14) zu der ersten Elektrode (16) abgezogen wird und ein zweiter Spannungspegel an der ersten Elektrode vorliegt, wobei der Kondensator (18) den vorbestimmten Spannungspegel speichert, der im wesentlichen gleichwertig mit der Differenz zwischen dem ersten Spannungspegel und dem zweiten Spannungspegel ist; und

einer dritten Schaltung (74, 44, 46) zum Entladen der Steuerelektrode (38) unter eine Schwellenspannung des Transistors (14), so daß der Kondensator (18) gegenüber dem Signalknoten isoliert ist und der gespeicherte vorbestimmte Spannungspegel an dem Kondensator (18) für eine verlängerte Zeitdauer aufrechterhalten wird.

2. Vorrichtung nach Anspruch 1, bei der die erste Schaltung einen ersten Schaltkreis enthält, um die Steuerelektrode (38) des Transistors (14) auf eine Spannung oberhalb dem Versorgungspegel anzuheben.

3. Vorrichtung nach Anspruch 2, bei der der erste Schaltkreis einen zweiten Kondensator (32) enthält, wobei eine erste Elektrode (34) des zweiten Kondensators (32) mit der Steuerelektrode (38) des Transistors (14) gekoppelt ist und eine zweite Elektrode (30) des zweiten Kondensators (32) wahlweise mit einer Versorgungsspannung gekoppelt ist; wobei über den ersten Schaltkreis die Versorgungsspannung an die zweite Elektrode (30) des zweiten Kondensators (32) anschließbar ist, so daß die erste Elektrode (34) des zweiten Kondensators (32) und die Steuerelektrode (38) kapazitiv mit dem Spannungspegel oberhalb dem Versorgungsspannungspegel gekoppelt sind.

4. Vorrichtung nach Anspruch 3, bei der der erste Schaltkreis zudem einen Entladungskreis zum Entladen der zweiten Elektrode (30) des zweiten Kondensators (32) enthält, so daß die Steuerelektrode (38) des Transistors (14) und die erste Elektrode (34) des zweiten Kondensators (32) kapazitiv auf einen Spannungspegel nahe dem Versorgungspegel heruntergekoppelt werden.

5. Vorrichtung nach einem der vorhergehenden Ansprüche, bei der ein Betriebszyklus der Vorrichtung eine aktive und eine Rücksetzphase enthält, wobei ein Spannungspegel durch den Erhöhungskondensator (18) beibehalten wird, nachdem die Steuerelektrode (18) des Transistors (14) durch die dritte Schaltung während der Rücksetzphase entladen wurde, wobei der zuletzt genannte Spannungspegel bestehen bleibt, bis die erste Schaltung den Spannungspegel an dem Signalknoten (12) während der aktiven Phase des nächsten Betriebszyklus erhöht.

6. Vorrichtung nach einem der vorhergehenden Ansprüche, bei der die erste Schaltung einen Schalter (20) enthält, um wahlweise die Versorgungsspannung mit der ersten Elektrode (16) des Erhöhungskondensators (18) zu koppeln.

7. Vorrichtung nach einem der vorhergehenden Ansprüche, bei der der zweite Spannungspegel bei etwa 0 V liegt.

8. Vorrichtung nach einem der vorhergehenden Ansprüche, bei der der erste Spannungspegel etwa 1,5mal so groß wie der Versorgungsspannungspegel ist.

9. Vorrichtung nach einem der vorhergehenden Ansprüche, bei der der Knoten (12) ein Leiter zum Übertragen eines Treiber/Erhöhungs-Signals zu einer Mehrzahl von Zeilenleitungsschaltkreisen ist.

10. Vorrichtung nach einem der vorhergehenden Ansprüche, die ferner eine vierte Schaltung enthält, um die zweite Elektrode (26) des Erhöhungskondensators (18) auf den Versorgungsspannungspegel zu laden.

11. Vorrichtung nach Anspruch 10, die ferner eine fünfte Schaltung enthält, um den Knoten (12) auf den Versorgungsspannungspegel zu laden.

12. Vorrichtung nach einem der vorhergehenden Ansprüche, die ferner eine Schaltung enthält, um den Knoten (12) nach dem Isolieren des Erhöhungskondensators (18) zu entladen.

13. Vorrichtung nach den Ansprüchen 2 bis 12, bei der erste Schaltkreis imstande ist, die Steuerelektrode (38) des Transistors (14) auf den Versorgungsspannungspegel zu bringen, bevor diese erhöht wird.

14. Integrierte Schaltung mit einer Vorrichtung nach einem der vorhergehenden Ansprüche.

15. Integrierte Schaltung nach Anspruch 14, wobei die integrierte Schaltung einen dynamischen RAM-Speicher enthält.

16. Integrierte Schaltung nach Anspruch 14 oder 15, bei der der Knoten (12) mit einer Zeilenleitung gekoppelt ist, die wiederum mit einer Mehrzahl von Speicherzellen gekoppelt ist.

17. Integrierte Schaltung nach Anspruch 14, 15 oder 16, bei der der Versorgungsspannungspegel bei etwa fünf Volt liegt, wobei der Erhöhungskondensator (18) imstande ist, einen Spannungspegel von etwa 4,5 Volt beizubehalten, nachdem die Steuerelektrode (38) des Transistors (14) entladen wurde.

18. Verfahren zum Erhalten eines vorbestimmten Spannungspegels nahe einem Versorgungsspannungspegel (Vdd) an einem Erhöhungskondensator (18), das die folgenden Schritte enthält:

Erhöhen der Spannung an einem Knoten (12) auf einen erhöhten Pegel deutlich oberhalb des Versorgungsspannungspegels;

Entladen einer zweiten Elektrode (26) des Erhöhungskondensators (18) auf einen ersten Spannungspegel (gnd);

Abziehen einer Ladung von dem Knoten (12) über einen Transistor (14) zu einer ersten Elektrode (16) des Erhöhungskondensators (18) in Reaktion auf den Schritt des Entladens der zweiten Elektrode (26), wodurch an der ersten Elektrode (16) ein zweiter Spannungspegel hervorgerufen wird, wobei der erste Spannungspegel so gewählt wird, daß die Differenz zwischen dem ersten Spannungspegel und dem zweiten Spannungspegel gleich oder etwas größer als der vorbestimmte Spannungspegel ist; und

anschließendes Entladen der Steuerelektrode (38) des Transistors (14) auf einen Spannungspegel unterhalb der Schwellenspannung des Transistors (14), um den Erhöhungskondensator (18) von dem Knoten (12) zu isolieren, so daß der vorbestimmte Spannungspegel für eine verlängerte Zeitdauer über dem Erhöhungskondensator (18) aufrechterhalten wird.

19. Verfahren nach Anspruch 18, das ferner die folgenden Schritte enthält:

Anheben einer zweiten Elektrode (30) eines zweiten Kondensators (32) auf den Versorgungsspannungspegel;

Erhöhen des Spannungspegels einer ersten Elektrode (34) des zweiten Kondensators (32) auf einen erhöhten Pegel oberhalb dem Versorgungsspannungspegel in Reaktion auf den Schritt des Anhebens des Spannungspegels an der zweiten Elektrode (30); und

Übertragen des erhöhten Pegels von der ersten Elektrode (34) des zweiten Kondensators (32) zu der Steuerelektrode (38) des Transistors (14), so daß der Strom zwischen dem Erhöhungskondensator (18) und dem Knoten (12) fließen kann.

20. Verfahren nach Anspruch 18 oder 19, das ferner den Schritt enthält, wonach der Spannungspegel der Steuerelektrode (38) vor dem Schritt des Erhöhens des Spannungspegels an der Steuerelektrode (38) auf den Versorgungsspannungspegel gebracht wird.

21. Verfahren nach Anspruch 19 oder 20, bei dem der Schritt des Erhöhens der Knotenspannung ferner den Schritt enthält, wonach der Spannungspegel einer zweiten Elektrode (26) des Erhöhungskondensators (18) auf den Versorgungsspannungspegel angehoben wird, um den Spannungspegel von dessen erster Elektrode (16) über den Versorgungsspannungspegel zu erhöhen.

22. Verfahren nach einem der Ansprüche 18 bis 21, das ferner den Schritt enthält, wonach:

die Knotenspannung auf den Spannungsversorgungspegel gebracht wird; und

anschließend die Spannung an der Steuerelektrode (38) des Transistors (14) erhöht wird, damit der erhöhte Pegel zu dem Knoten (12) übertragen werden kann.

23. Verfahren nach einem der Ansprüche 18 bis 22, das ferner den Schritt enthält, wonach die erste Elektrode (16) des Erhöhungskondensators (18) vor dem Schritt des Erhöhens der Knotenspannung auf den Versorgungsspannungspegel gebracht wird.

24. Verfahren nach einem der Ansprüche 18 bis 23, das den Schritt enthält, wonach der Knoten (12) nach dem Schritt des Entladens der Transistor-Steuerelektrode (38) entladen wird.