DE68912963T2 - Integrierter Hochfrequenzschaltkreis des Planartyps mit mindestens einem Mesa Bauelement, und sein Herstellungsverfahren. - Google Patents

Integrierter Hochfrequenzschaltkreis des Planartyps mit mindestens einem Mesa Bauelement, und sein Herstellungsverfahren.

Info

Publication number
DE68912963T2
DE68912963T2 DE68912963T DE68912963T DE68912963T2 DE 68912963 T2 DE68912963 T2 DE 68912963T2 DE 68912963 T DE68912963 T DE 68912963T DE 68912963 T DE68912963 T DE 68912963T DE 68912963 T2 DE68912963 T2 DE 68912963T2
Authority
DE
Germany
Prior art keywords
integrated circuit
mesa
well
substrate
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68912963T
Other languages
English (en)
Other versions
DE68912963D1 (de
Inventor
Michel Calligaro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teledyne e2v Semiconductors SAS
Original Assignee
Thomson SCF Semiconducteurs Specifiques
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson SCF Semiconducteurs Specifiques filed Critical Thomson SCF Semiconducteurs Specifiques
Publication of DE68912963D1 publication Critical patent/DE68912963D1/de
Application granted granted Critical
Publication of DE68912963T2 publication Critical patent/DE68912963T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4822—Beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12034—Varactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

  • Die Erfindung betrifft eine integrierte Höchstfrequenzschaltung vom Planartyp, jedoch mit wenigstens einem Halbleiterbauelement vom Mesatyp. Sie betrifft auch das Verfahren zur Herstellung dieser integrierten Höchstfrequenzschaltung.
  • Die Materialien, auf die die Erfindung angewandt werden kann, sind die Materialien der Gruppe III-V, wie GaAs, AlGaAs oder InP, obgleich diese keine Einschränkung darstellen. Sie kann ebenso auf Silizium angewandt werden, da bestimmte Dioden aus Silizium vom PIN-Typ, Impatt ..., bis zu 100 GHz und darüber reichen.
  • Es ist bekannt, daß bei Höchstfrequenzen die Mesa-Bauelemente, d.h. die Bauelemente mit einer vertikalen Struktur, deren Flanken freigelegt sind, die leistungsfähigsten sind. Aus dem gleichen Grund bezüglich der Frequenz besitzen diese Bauelemente jedoch sehr kleine Abmessungen, und es ist schwierig, sie auf einem keramischen oder dielektrischen Material (z.B. halbisolierendes GaAs) zur Herstellung einer Schaltung zusammenzustellen. Werden diese Mesa- Bauelemente in einer planaren integrierten Schaltung integriert, so stehen sie einerseits von der Oberfläche ab, was die späteren Schritte beispielsweise einer Maskierung und einer Metallisierung nicht gerade erleichtert, und andererseits verlangt deren Verbindung durch die obere Seite des Mesa zusätzliche Schritte, damit die Verbindungsmetallisierung auf dem Mesa die Halbleiterschichten auf den Flanken des Mesa nicht kurzschließt.
  • Es wurde bereits eine integrierte Höchstfrequenzschaltung vom Planartyp vorgeschlagen, d.h. eine Schaltung, deren freie, zum Substrat entgegengesetzte Seite im wesentlichen eben ist, eine integrierte Schaltung, bei der wenigstens ein Mesa-Bauelement in einer in den Halbieiterschichten vertieften Wanne beerdigt ist, und wovon ein dielektrisches Material diese Wanne um das Mesa- Bauelement herum ausfüllt, um wiederum eine ebene Oberfläche zu bilden, auf der die Verbindungsleitungen angeordnet sind. Eine solche integrierte Schaltung ist in dem Dokument DE-A-22 16 424 beschrieben.
  • Gemäß einem Aspekt der Erfindung besitzt das die Wanne um das Mesa-Bauelement herum ausfüllende dielektrische Material einen Ausdehnungskoefftzienten und eine Dielektrizitätskonstante, die gleich den entsprechenden Parametern des Halbleiterrnaterials sind oder sehr nahe bei diesen liegen.
  • Gemäß einem weiteren Aspekt der Erfindung werden durch die Zugangsverbindungen zu dem Plateau des Mesa, die durch eine Metallisierung gemäß der Planartechnik erhalten werden, die Leitungsinduktivitäten von thermogepreßten Leitungen beseitigt, und die auf die Oberfläche der integrierten Schaltung aufgebrachten Mikrostreifenleitungen besitzen eine konstante Impedanz, wenn die Dicke und die Dielektrizitätskonstante ihres Trägers konstant sind.
  • Genauer besteht die Erfindung aus einer in einem Plättchen gebildeten integrierten Höchstfrequenzschaltung vom Planartyp mit wenigstens einem Mesa-Bauelement auf einem Substrat aus einem halbisolierenden Halbleitermaterial, in dem das Mesa-Bauelement in einer in dem Plättchen der integrierten Schaltung vertieften Wanne gebildet ist, wobei die Wanne um das Mesa-Bauelement herum mit einem Dielektrikum ausgefüllt ist, das einen Wärmeausdehnungskoeffizienten und eine Dielektrizitätskonstante im wesentlichen gleich den entsprechenden Parametern des Substrat der integrierten Schaltung hat und dessen obere Fläche in der Ebene der Oberfläche der planaren Bauelemente liegt, wobei die Verbindungen zwischen planaren Mesa-Bauelementen auf der oberen Fläche des Plättchens mit Hilfe von Mikrostreifenleitungen verwirklicht sind, die mit den Bauelementen in direktem Kontakt stehen, während die metallisierte untere Fläche des Substrats eine Masseebene für die Mikrostreifenleitungen bildet. Die Ertindung betrifft auch ein Verfahren zur Herstellung einer solchen integrierten Schaltung, so wie es im Anspruch 7 beschrieben ist.
  • Die Erfindung ergibt sich besser aus der detallierteren Darstellung eines Ausführungsbeispiels und zweier Beispiele seines Herstellungsverfahrens, wobei auf die Figuren Bezug genommen wird; in diesen zeigen:
  • - Fig. 1 einen Schnitt einer erfindungsgemäßen integrierten Höchstfrequenzschaltung mit zwei Dioden vom Mesa-Typ,
  • - Fig. 2 bis 8 Schritte des erfindungsgemäßen Verfahrens zur Herstellung einer planaren integrierten Schaltung mit wenigstens zwei Mesa-Dioden unterschiedlicher Art,
  • - Fig. 9 und 10 Endschritte des erfindungsgemäßen Verfahrens zur Herstellung einer planaren integrierten Schaltung mit wenigstens einem Planar-Transistor und einer Mesa-Diode.
  • Zur genaueren Beschreibung wird die Erfindung auf der Basis des Beispiels einer integrierten Schaltung aus GaAs dargestellt, ohne daß die Erfindung dadurch beschränkt würde, die vielmehr auf säinfliche, für Höchsttrequenzen geeignete Halbleitermaterialien anwendbar ist.
  • Fig. 1 zeigt einen Schnitt des Teils einer integrierten planaren Schaltung, die wenigstens ein Mesa-Halbleiterbauelement enthält: lediglich beispielhaft und nicht im Sinne einer Einschränkung weist dieses Schema zwei Dioden unterschiedlicher Struktur auf.
  • Diese integrierte Schaltung ist ein GaAs-Plättchen, das zwei Hauptflächen aufweist: die Fläche 1 auf der Seite des Subtrats 2, und die Fläche 3, die der vorhergehenden gegenüberliegt und planar ist. Deren Planheit ist wesentlich zur Minimierung der Störelemente wie Induktivitäten und Kapazitäten bei Millimeter-Frequenzen und einer Breitbandanwendung.
  • Ein Bereich dieser integrierten planaren Schaltung enthält eine Wanne, in der zwei Mesa-Dioden 4 und 5 vorgesehen sind: die Wanne und die Mesas sind so vorgesehen, daß die obere Ebene der Mesas mit der Ebene der planaren Fläche 3 der integrierten Schaltung fluchtet. Jeder Mesa ist an seinen Flanken mit einer Blockierschicht 6 überzogen, z.B. aus Siliziumnitrid Si&sub3;N&sub4;, die allein an den Stellen der Kontaktzugänge 7, 8 und 9 über den Dioden 4 und 5 offen ist. Zur Beibehaltung der Planheit der planaren Fläche 3 der integrierten Schaltung ist die Wanne um die Mesas herum mit einem dielektrischen Material 10 gefüllt, das erforderlichenfalls durchbohrt ist, um, z.B. bei 11, einen elektrischen Kontakt herzustellen.
  • Die Kontakt- und Verbindungsmetallisierungen sind auf der planaren Oberfläche 3 der integrierten Schaltung geätzt, und sie können vom Mikrostreifentyp sein.
  • Erfindungsgemäß ist nämlich vorgesehen, daß das dielektrische Material 10 den gleichen Ausdehnungskoeffizienten wie das Substrat 2 aus GaAs besitzt, 50 daß im Betrieb keine Zerstörung der integrierten Schaltung auftritt, und daß es eine Dielektrizitätskonstante ε&sub1; besitzt, die sehr nahe bei der Dielektrizitätskonstante ε&sub2; des Substrats liegt. Z.B. ist ein aus Oxiden Al&sub2;O&sub3; + Z nO + SiO&sub2; zusammengesetztes Glas mit ε&sub1; = 12 geeignet für ein halbisolierendes GaAs-Substrat mit ε&sub2; = 12,5.
  • Somit sind zwischen den Mikrostreifenleitungen 12 auf der planaren Oberfläche 3 der integrierten Schaltung und deren durch eine Metallisierung der Oberfläche 1 des Substrats gebildeten Masseebene 3 die Dicke und die Dielektrizitätskonstante der verschiedenen Materialien, GaAs oder Glas, konstant: es treten keine Änderungen der Impedanz der Mikrostreifenleitungen auf.
  • Bei einem Mesa-Bauelement sind die elektrischen Kontkkte zwangsläufig in zwei unterschiedlichen Ebenen hergestellt. Bei dem zur Darstellung der Erfindung ausgewählten Beispiel besitzt ein erstes Bauelement 4 einen ersten, in der Ebene 3 hergestellten Kontakt 7 und einen zweiten, in einer darunterliegenden Schicht hergestellten Kontakt 8 am Boden einer in das Dielektrikum 10 vertieften Wanne 11. Ein zweites Bauelement 5 besitzt einen ersten, in der Ebene 3 hergestellten Kontkkt 9 und einen zweiten Kontakt, der durch die Rückfläche mittels eines in das Substrat 2 eingebrachten Loches 14 hergestellt ist.
  • Die strukturellen Einzelheiten der Mesa-Bauelemente 4 und 5 sind nicht genau dargestellt. Die Erfindung betrifft wenigstens ein Mesa-Bauelement, das in ein Dielektrikum eingebettet ist, das eine Wanne in einer planaren integrierten Schaltung ausfüllt. Dieses Bauelement kann eine Diode oder ein Transistor sein, und es kann aus einer Anzähl von Schichten bestehen, womit der Bereich der Erfindung verlassen wird. Eine auf den Schichten N-N+ verwirklichte Schottky-Diode und eine PIN-Diode sind nur zur Darstellung einer Ausführungsform der Erfindung gezeigt.
  • Die Beschreibung des Verfahrens zur Herstellung dieser integrierten Schaltung ermöglicht ein besseres Verständnis ihrer Struktur.
  • Das Ausgangsprodukt in Fig. 2 ist ein Substratplättchen 2 aus halbisolierendem GaAs, auf dem durch eine erste Epitaxi z.B. die beiden GaAs-Schichten N und N+ aufgewachsen werden, in denen die Diode 4 der Fig. 1 verwirklicht wird. Die Gesamtdicke liegt in der Größenordnung von 2 Mikrometer. Dann wird auf diese mit einer Epitaxie versehenen Scheibe eine erste Blockierschicht 15, z.B. aus Siliziumnitrid mit einer Dicke von 200 nm (2000 Ä) aufgebracht.
  • Bei dem zweiten Schritt in Fig. 3 gestattet es eine geeignete Maske, die Bereiche der Blockierschicht 15 beizubehalten, die die zukünftige Diode 4 und die planaren Teile der integrierten Schaltung schützen (außerhalb des Bereichs der Figur). Nach dem Entwickeln wird durch Ätzen eine Wanne 16 erzeugt, deren Tiefe in der Größenordnung von 4 Mikrometer liegt und gleich der des Bauelements 5 ist und das Substrat 2 erreicht.
  • In jedem Fall betrifft die vorangehende Epitaxi das oder die dünnsten Bauelemente, und das Ätzen der Wanne betrifft das oder die dicksten Bauelemente. Anderenfalls würde das Bauelement 5 auf der tiefsten epitaktisch aufgebrachten Schicht des Bauelements 4 liegen.
  • Eine zweite Epitaxi über der gesamten Oberfläche der Scheibe in Fig. 4 liefert die aktive Schicht oder die aktiven Schichten des Bauelements 5. Es sind drei dotierte GaAs-Schichten P, I und N dargestellt, da als Beispiel für ein Mesa-Bauelement 5 eine PIN-Diode gewählt wurde. Diese Schichten überziehen die ganze Scheibe, einschließlich des Bauelements 4, es ist jedoch wesentlich, daß ihre obere Fläche 17 in der gleichen Ebene wie die obere Fläche der Schichten der ersten Epitaxi liegt.
  • Auf dieser oberen Fläche 17 wird eine zweite Blocklerschicht 18, z.B. aus Siliziumnitrid, mit einer Dicke von 200 nm (2000 Å) aufgebracht. Nach einem Maskieren wird sie geätzt, um nur den Bereich beizubehalten, der das zukünftige Mesa-Bauelement 5 bedeckt und schützt.
  • An dieser Stelle des Herstellungsverfahren ist die Schaltung nicht mehr planar: sie enthält die epitaktisch aufgebrachten Schichten, die über die planaren Bereiche hinausgehen, und bei denen es sich um die Schichten P, I und N handelt, die in Fig. 4 beispielhaft dargestellt sind. Es muß daher die planare Oberfläche der integrierten Schaltung entweder durch ein mechanisch-chemisches Polieren oder durch ein chemisches Ätzen wiedergewonnen werden. Fig. 5 zeigt den Zustand der integrierten Schaltung nach dem Planarisieren durch ein chemisches Ätzen: es erfolgt ein leichter Angriff der epitaktisch aufgebrachten Schichten außerhalb der durch die Blockierschichten 15 und 18 geschützten Bereiche.
  • Das chemische Ätzen wird fortgesetzt, um, wie in Fig. 6 gezeigt, die Schichten der zweiten Epitaxi, die zwischen dem planaren Bauelement 4 und dem zukünftigen Mesa-Bauelement 5 liegen, zu entfernen. Diese Ätzung, die den Mesa erzeugt, wird fortgesetzt, bis bei 19 das Substrat 2 erreicht wird; die Vertikalstruktur des Mesa 5 wird folglich isoliert.
  • Die Flanken einer Mesa-Struktur sind ganz allgemein durch eine Passivierungsschicht geschützt. Das Aufbringen einer Schicht 6 z.B. aus Siliziumnitrid bildet den ersten, in Fig. 7 gezeigten Schritt. Diese Schicht bedeckt gleichermaßen die Flanken der planaren Bereiche sowie die oberen Flächen, dies ist jedoch nicht von Nachteil: im Gegenteil schützt diese Passivierung die Schichten aus Materialien III-V vor dem in dem Glas des folgenden Schrittes enthaltenen Sauerstoff.
  • Der zweite Schritt der gleichen Figur besteht in einem planarisierten Aufbringen eines Dielektrikums 10 aus einem gesinterten Glaspulver in der Wanne 16: erfindungsgemäß besitzt dieses Dielektrikum im wesentlichen den gleichen Wärmeausdehnungskoeffizienten und die gleiche Dielektrizitätskonstante wie das Substrat der integrierten Schaltung. Besteht dieses aus halbisolierendem GaAs, so ist ein aus einem Oxidgemisch Al&sub2;O&sub3; + Zn O + SlO&sub2; zusammengesetztes Glas gut geeignet. Das Dielektrikum 10 wird poliert, falls dies erforderlich ist, um es zu planarisieren.
  • Die planare Oberfläche wird nun maskiert und dann geätzt, um in der Passivierungsschicht 6 Fenster für Zugänge für einen elektrischen Kontakt auf den oberen Schichten der Bauelemente 4 und 5 zu öffnen. Erforderlichenfalls kann eine Öffnung bei 11 in der Passivierungsschicht 6 ausgebildet werden, um einen elektrischen Kontakt 8 auf einer unteren Schicht eines Bauelements herzustellen.
  • Schließlich werden, wie in Fig. 8 dargestellt, die Verbindungen oder Mikrostreifenleitungen 12 aufgebracht und auf der planaren Oberfläche 3 der integrierten Schaltung geätzt. Die Mikrostreifenleitungen 12 besitzen eine konstante Impodanz: das Dielektrikum 10 verschließt nämlich die Wanne 16 um den Mesa, und es besitzt die gleiche Dielektrizitätskonstante wie das Substrat 2. Es liegt daher eine konstante Dicke ohne eine Änderung der Dielektrizitätskonstanten zwischen den Mikrostreifenleitungen 12 und der Masseebene vor, die auf der Rückseite des Subtrats noch aufzubringen ist.
  • Die vollendete, in Fig. 1 dargestellte integrierte Schaltung ist nun einem das Substrat 2 betreffenden Abtragungsvorgang von dessen Unterseite her ausgesetzt, was es gestattet, die Impedanz der Mikrostreifenleitungen einzustellen, da man weiß, daß diese Impedanz unter anderem von der Dicke des Dielektrikums zwischen der Leitung und der Masseebene abhängt. Dieses Verdünnen erleichtert jedoch auch das Einbringen eines Loches bei 14 als Kontakugang über der Mesa-Struktur 5 von der Rückseite der integrierten Schaltung. Dieses Loch 14 wird chemisch durch bekannte Verfahren eingebracht, und es durchdringt das Substrat 2, bis die tiefste Schicht des Mesa-Bauelementes 5 erreicht wird.
  • Es bleibt nur noch eine Metallisierung 13 der Masseebene auf der Rückseite des Substrats 2 und in dem als Kontaktzugang vorgesehenen Loch 14 aufzubringen, um die erfindungsgemäße integrierte Schaltung zu vollenden: dies ist eine planare Schaltung, da ihre obere Fläche eben ist, sie enthält jedoch wenigstens ein Mesa-Bauelement, das in einer mit einem Dielektrikum gefüllten Wanne "beerdigt" ist.
  • Die erfindungsgemäße integrierte Schaltung und das Verfahren zu deren Herstellung wurden für den Fall dargestellt, daß wenigstens ein planares Bauelement epitaktisch aufgebrachte Schichten enthält: das ist die Schottky-Diode an dem Übergang N-N+. Die Fig. 9 und 10 geben die Endschritte des Herstellungsverfahrens für den Fall an, daß die planaren Bauelemente implantiert werden.
  • Das Verfahren stimmt in seinen ersten Schritten auch weiterhin mit dem im Zusammenhang mit den Fig. 2 bis 6 dargestellten überein, mit Ausnahme des ersten epitaktischen Aufbringens der Schichten N und N+, das nicht erforderlich ist, da die planaren Bauelemente implantiert werden. Unter diesen Bedingungen führt das Verfahren zu der Struktur der Fig. 9, die das Gegenstück zu der Fig. 7 in dem vorhergehenden Fall bildet.
  • Die planaren Oberflächen 15 und 18 der Blockierschicht 6 werden nun maskiert und geätzt: bei 15, um z.B. die Oberfläche eines zu implantierenden Transistors freizulegen, und bei 18, um einen Kontaktzugang über der Mesa-Diode 5 freizulegen. Dann wird, in Fig. 10, wenigstens ein Planar-Transistor implantiert: die Einzelheiten der implantierten Zonen müssen hier nicht näher erläutert werden, da sie den Bereich der Erfindung verlassen. Dies sind z.B. zwei Wannen 19 und 20 von Source- und Drain-Zugängen und ein Kanal 21. Die Metallisierungen für einen Source-Anschluß 22, einen Gate-Anschluß 23 und einen Drain-Anschltiß 24 werden nach den Regeln auf diesem Gebiet auf den entsprechenden implantierten Zonen aufgebracht.
  • Das Verfahren wird, wie zuvor, durch das Verdünnen des Substrats 2 abgeschlossen, um die Impedanz der Mikrostreifenleitungen einzustellen, und durch das Aufbringen und Ätzen der Metallisierungen 12 und 13 auf den beiden Seiten mit, falls erforderlich, einem Kontaktzugang bei 14 von der Rückseite.
  • Das erfindungsgemäße Verfahren gestattet es, Mikrostreifenschaltkreise auf planaren integrierten Höchstfrequenzschaltungschips mit wenigstens einem eine Mesa-Struktur aufweisenden Bauelement zu verwirklichen, das in einer danach von einem Dielektrikum verschlossenen Wanne beerdigt ist. Der obere Zugriff auf die Bauelemente durch Mikrostreifenleitungen beseitigt die Leitungsinduktivitäten, die beim bekannten Stand der Technik durch die Leitungen oder Luftbrücken erzeugt werden.
  • Das erfindungsgemäße Verfahren wird zur Herstellung von monolitischen Mischschaltungen mit Schottky-Dioden und PIN-Schutzdioden, VCO-Oszillatoren mit Transistoren und Varicap-Dioden, Begrenzern oder N-Wege-Schaltern in der Form einer planaren integrierten Schaltung verwendet.

Claims (7)

1. In einem Plättchen gebildete integrierte Höchstfrequenzschaltung vom Planartyp mit wenigstens einem Mesa-Bauelement auf einem Substrat (2) aus einem halbisolierenden Halbleitermaterial, in dem das Mesa-Bauelement (5) in einer in dem Plättchen der integrierten Schaltung vertieften Wanne (16) gebildet ist, wobei die Wanne (16) um das Mesa-Bauelement (5) herum mit einem Dielektrikum (10) ausgefüllt ist, das einen Wärmeausdehnungskocfflzienten und eine Dielektrizitätskonstante im wesentlichen gleich den entsprechenden Parametern des Substrats (2) der integrierten Schaltung hat und dessen obere Fläche in der Ebene der Oberfläche (3) der planaren Bauelemente liegt, wobei die Verbindungen zwischen planaren Mesa-Bauelementen (5) auf der oberen Fläche (3) des Plättchens mit Hilfe von Mikrostreifenleitungen (12) verwirklicht sind, die mit den Bauelementen in direktem Kontakt (7, 8, 9) stehen, während die metallisierte untere Fläche (l) des Substrats (2) eine Masseebene (13) für die Mikrostreifenleitungen (12) bildet.
2. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß das Dielektrikum ein (Al&sub2;O&sub3; + SiO&sub2; + ZnO)-Glas für den Fall ist, daß das Substrat (2) aus GaAs besteht.
3. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Aushöhlungstiefe der Wanne (16) gleich der Höhe des Mesa-Bauelements (5) ist und das halbisolierende Substrat (2) erreicht.
4. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Flanken der Wanne (16) und des Mesa-Bauelements (5) mit einer Passivierungsschicht (6) aus dielektrischem Material überzogen sind.
5. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß zwischen den zwei ebenen Flächen (1, 3) der integrierten Schaltung die Dicke und die Dielektrizitätskonstante der Materialien (2, 10), die die Mikrostreifenleitungen (12) von der Masseebene (13) trennen, konstant sind.
6. Integrierte Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß die Dicke des Substrats (2) so gewählt und eingestellt ist, daß eine charakteristische Impedanz der Mikrostreifenleitungen (12+13) festgelegt wird.
7. Verfahren zum Herstellen einer integrierten Höchstfrequenzschaltung nach Anspruch 1, dadurch gekennzeichnet, daß es folgende Stufen enthält:
a) Schützen der ebenen Fläche (3) des Plättchens der integrierten Schaltung durch eine Blockierschicht (15) aus einem Dielektrikum wie Si&sub3;N&sub4;, Maskieren und Ätzen dieser Blockierschicht (15), wobei der Bereich des zukünftigen Mesa-Bauelements (5) und der dieses umgebenden Wanne (16) auf diese Weise freigelegt werden,
b) Vertiefen der Wanne (16) durch Ätzen bis zu einer Tiefe, die gleich der Höhe des zukünftigen Mesa-Bauelements (5) ist,
c) epitaktisches Aufbringen von Schichten aus das Mesa-Bauelement (5) bildenden Halbleitennaterialien auf der gesamten Oberfläche des Plättchens mit einer Dicke, die gleich der Tiefe der Wanne (16) ist,
d) Aufbringen einer zweiten Blocklerschicht (18) aus einem Dielektrikum wie Si&sub3;N&sub4;, Maskieren und Ätzen dieser Blockierschicht (18), wobei auf diese Weise die Wanne (16) freigelegt wird, während die Zone des zukünftigen Mesa-Bauelements (5) maskiert bleibt,
e) Ätzen der epitaktisch aufgebrachten Schichten in der Wanne (16), abgesehen von denen, die maskiert sind (18), bis zum Erreichen des halbisolierenden Substrats (2),
f) Passivieren der Flanken des Mesa (5) durch eine dielektrische Schicht (6) wie Si&sub3;N&sub4; und Füllen der Wanne (16) mit einem Dielektrikum (10), das im wesentlichen den gleichen Wärrneausdehnungskoeffizienten und die gleiche Dielektrizitätskonstante wie das Substrat (2) hat,
g) Planarisieren des Dielektrikums (10), das die Wanne (16) ausfüllt, Öffnen von elektrischen Kontaktfenstern (7, 8, 9) über den planaren Mesa-Bauelementen (5) in der Passivierungsschicht (6) durch Maskieren und Ätzen und Erzeugen von Verbindungen aus Mikrostreifenleitungen (12),
h) Verdünnen des Substrats (2) an seiner Hinterfläche (1), wobei die Impedanz der Mikrostreifenleitungen (12) auf diese Weise eingestellt wird,
i) Erzeugen eines Lochs (14) als Kontäktzugang über dem Mesa-Bauelement (5) durch die Rücktläche (1) des halbisolierenden Substrats (2),
j) Aufbringen der Metallisierung der Masseebene (13) auf der Rückfläche (1) des Substrats (2).
DE68912963T 1988-05-10 1989-04-28 Integrierter Hochfrequenzschaltkreis des Planartyps mit mindestens einem Mesa Bauelement, und sein Herstellungsverfahren. Expired - Fee Related DE68912963T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8806278A FR2631488B1 (fr) 1988-05-10 1988-05-10 Circuit integre hyperfrequence de type planar, comportant au moins un composant mesa, et son procede de fabrication

Publications (2)

Publication Number Publication Date
DE68912963D1 DE68912963D1 (de) 1994-03-24
DE68912963T2 true DE68912963T2 (de) 1994-07-07

Family

ID=9366167

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68912963T Expired - Fee Related DE68912963T2 (de) 1988-05-10 1989-04-28 Integrierter Hochfrequenzschaltkreis des Planartyps mit mindestens einem Mesa Bauelement, und sein Herstellungsverfahren.

Country Status (4)

Country Link
US (2) US4982269A (de)
EP (1) EP0342094B1 (de)
DE (1) DE68912963T2 (de)
FR (1) FR2631488B1 (de)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03296247A (ja) * 1990-04-13 1991-12-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5413966A (en) * 1990-12-20 1995-05-09 Lsi Logic Corporation Shallow trench etch
US5290396A (en) * 1991-06-06 1994-03-01 Lsi Logic Corporation Trench planarization techniques
US5248625A (en) * 1991-06-06 1993-09-28 Lsi Logic Corporation Techniques for forming isolation structures
US5252503A (en) * 1991-06-06 1993-10-12 Lsi Logic Corporation Techniques for forming isolation structures
US5217566A (en) * 1991-06-06 1993-06-08 Lsi Logic Corporation Densifying and polishing glass layers
US5225358A (en) * 1991-06-06 1993-07-06 Lsi Logic Corporation Method of forming late isolation with polishing
US5514616A (en) * 1991-08-26 1996-05-07 Lsi Logic Corporation Depositing and densifying glass to planarize layers in semi-conductor devices based on CMOS structures
US5403729A (en) * 1992-05-27 1995-04-04 Micro Technology Partners Fabricating a semiconductor with an insulative coating
FR2695761B1 (fr) * 1992-09-11 1994-12-30 Slimane Loualiche Procédé de fabrication de dispositifs électro-optiques à ruban, notamment de lasers, et dispositifs ainsi obtenus.
US5268310A (en) * 1992-11-25 1993-12-07 M/A-Com, Inc. Method for making a mesa type PIN diode
US5457068A (en) * 1992-11-30 1995-10-10 Texas Instruments Incorporated Monolithic integration of microwave silicon devices and low loss transmission lines
US5376574A (en) * 1993-07-30 1994-12-27 Texas Instruments Incorporated Capped modular microwave integrated circuit and method of making same
DE19530525A1 (de) * 1995-08-19 1997-02-20 Daimler Benz Ag Schaltkreis mit monolithisch integrierter PIN-/Schottky-Diodenanordnung
DE19535894A1 (de) * 1995-09-27 1997-04-03 Leybold Materials Gmbh Target für die Sputterkathode einer Vakuumbeschichtungsanlage und Verfahren zu seiner Herstellung
DE19540543A1 (de) * 1995-10-31 1997-05-07 Leybold Ag Vorrichtung zum Beschichten eines Substrats mit Hilfe des Chemical-Vapor-Deposition-Verfahrens
EP0963602B1 (de) * 1996-03-22 2007-01-03 The Whitaker Corporation Integrierte mikrowellenschaltungen und verfahren zur herstellung derselben
US6114716A (en) * 1996-03-22 2000-09-05 The Whitaker Corporation Heterolithic microwave integrated circuits
US6014064A (en) * 1996-07-28 2000-01-11 The Whitaker Corporation Heterolithic voltage controlled oscillator
EP0856886B1 (de) 1997-01-31 2003-06-25 STMicroelectronics S.r.l. Verfahren zur Herstellung von einer Randstruktur um ein integriertes elektronisches Bauelement zu versiegeln, sowie ein entsprechendes Bauelement
US6150197A (en) * 1997-04-25 2000-11-21 The Whitaker Corp. Method of fabricating heterolithic microwave integrated circuits
JPH1140797A (ja) * 1997-05-19 1999-02-12 Matsushita Electron Corp 半導体装置及びその製造方法
US6191048B1 (en) 1997-12-31 2001-02-20 The Whitaker Corporation Process for manufacturing composite glass/Si substrates for microwave integrated circuit fabrication
US6379785B1 (en) 1997-12-31 2002-04-30 Tyco Electronic Corp Glass-coated substrates for high frequency applications
JP2001230315A (ja) * 2000-02-17 2001-08-24 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE10127952A1 (de) * 2001-06-08 2002-12-19 Infineon Technologies Ag Laterale PIN-Diode und Verfahren zur Herstellung derselben
US20030085416A1 (en) * 2001-11-08 2003-05-08 Tyco Electronics Corporation Monolithically integrated pin diode and schottky diode circuit and method of fabricating same
FR2879841B1 (fr) * 2004-12-22 2008-10-24 Thales Sa Laser semiconducteur de puissance a faibles divergence et astigmatisme
JP2009246157A (ja) * 2008-03-31 2009-10-22 Toshiba Corp 高周波帯半導体装置
FR2969813B1 (fr) * 2010-12-27 2013-11-08 Soitec Silicon On Insulator Procédé de fabrication d'un dispositif semi-conducteur
FR2969815B1 (fr) * 2010-12-27 2013-11-22 Soitec Silicon On Insulator Tech Procédé de fabrication d'un dispositif semi-conducteur
CN106783601A (zh) * 2016-12-20 2017-05-31 西安电子科技大学 一种Si‑Ge‑Si异质Ge基固态等离子体PiN二极管的制备方法及其器件
US11158575B2 (en) * 2018-06-05 2021-10-26 Macom Technology Solutions Holdings, Inc. Parasitic capacitance reduction in GaN-on-silicon devices

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4734749A (en) * 1970-03-12 1988-03-29 Alpha Industries, Inc. Semiconductor mesa contact with low parasitic capacitance and resistance
FR2156420A2 (en) * 1971-04-08 1973-06-01 Thomson Csf Beam-lead mesa diode prodn - for high reliability
JPS51144183A (en) * 1975-06-06 1976-12-10 Hitachi Ltd Semiconductor element containing surface protection film
JPS5230185A (en) * 1975-09-03 1977-03-07 Hitachi Ltd Process for producing semiconductor device
FR2330144A1 (fr) * 1975-10-31 1977-05-27 Thomson Csf Procede de fabrication de diodes mesa a faible inductance et dispositifs obtenus par ledit procede
DE2739762C2 (de) * 1977-09-03 1982-12-02 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Verfahren zur Passivierung von Halbleiterkörpern
US4219835A (en) * 1978-02-17 1980-08-26 Siliconix, Inc. VMOS Mesa structure and manufacturing process
JPS55133569A (en) * 1979-04-06 1980-10-17 Hitachi Ltd Semiconductor device
JPS56158488A (en) * 1980-05-12 1981-12-07 Mitsubishi Electric Corp Semiconductor device
BR8203630A (pt) * 1981-06-29 1983-06-14 Westinghouse Electric Corp Dispositivo semicondutor processo de preparacao de uma pluralidade de dispositivos semicondutores apassivados com vidro
US4544576A (en) * 1981-07-27 1985-10-01 International Business Machines Corporation Deep dielectric isolation by fused glass
US4506435A (en) * 1981-07-27 1985-03-26 International Business Machines Corporation Method for forming recessed isolated regions
JPS58161366A (ja) * 1982-03-19 1983-09-24 Fujitsu Ltd 複合半導体装置
NL187373C (nl) * 1982-10-08 1991-09-02 Philips Nv Werkwijze voor vervaardiging van een halfgeleiderinrichting.
FR2536211B1 (fr) * 1982-11-16 1986-02-07 Thomson Csf Structure de diode hyperfrequences dont les connexions exterieures sont prises par deux poutres metalliques
FR2538616B1 (fr) * 1982-12-28 1986-01-24 Thomson Csf Procede de fabrication collective de diodes hyperfrequence avec encapsulation incorporee et diodes ainsi obtenues
US4481707A (en) * 1983-02-24 1984-11-13 The United States Of America As Represented By The Secretary Of The Air Force Method for the fabrication of dielectric isolated junction field effect transistor and PNP transistor
US4604591A (en) * 1983-09-29 1986-08-05 Hazeltine Corporation Automatically adjustable delay circuit having adjustable diode mesa microstrip delay line
US4609413A (en) * 1983-11-18 1986-09-02 Motorola, Inc. Method for manufacturing and epitaxially isolated semiconductor utilizing etch and refill technique
US4719498A (en) * 1984-05-18 1988-01-12 Fujitsu Limited Optoelectronic integrated circuit
US4596070A (en) * 1984-07-13 1986-06-24 Texas Instruments Incorporated Interdigitated IMPATT devices
FR2571544B1 (fr) * 1984-10-05 1987-07-31 Haond Michel Procede de fabrication d'ilots de silicium monocristallin isoles electriquement les uns des autres
US4859633A (en) * 1985-01-31 1989-08-22 Texas Instruments Incorporated Process for fabricating monolithic microwave diodes
KR900001394B1 (en) * 1985-04-05 1990-03-09 Fujitsu Ltd Super high frequency intergrated circuit device
US4675984A (en) * 1985-09-19 1987-06-30 Rca Corporation Method of exposing only the top surface of a mesa
CH668289A5 (de) * 1985-09-20 1988-12-15 Wankel Felix Innenachsige drehkolbenmaschine.
FR2589629B1 (fr) * 1985-11-05 1987-12-18 Radiotechnique Compelec Composant opto-electronique pour montage en surface et son procede de fabrication
US4729006A (en) * 1986-03-17 1988-03-01 International Business Machines Corporation Sidewall spacers for CMOS circuit stress relief/isolation and method for making
US4751561A (en) * 1986-04-29 1988-06-14 Rca Corporation Dielectrically isolated PMOS, NMOS, PNP and NPN transistors on a silicon wafer
US4807022A (en) * 1987-05-01 1989-02-21 Raytheon Company Simultaneous formation of via hole and tub structures for GaAs monolithic microwave integrated circuits
US4794093A (en) * 1987-05-01 1988-12-27 Raytheon Company Selective backside plating of gaas monolithic microwave integrated circuits

Also Published As

Publication number Publication date
EP0342094A1 (de) 1989-11-15
FR2631488B1 (fr) 1990-07-27
US4982269A (en) 1991-01-01
US5102822A (en) 1992-04-07
FR2631488A1 (fr) 1989-11-17
DE68912963D1 (de) 1994-03-24
EP0342094B1 (de) 1994-02-09

Similar Documents

Publication Publication Date Title
DE68912963T2 (de) Integrierter Hochfrequenzschaltkreis des Planartyps mit mindestens einem Mesa Bauelement, und sein Herstellungsverfahren.
DE69316314T2 (de) Halbleiteranordnung mit einem Hohlraum um eine Gate-Elektrode herum und Verfahren zur Herstellung
DE68924564T2 (de) Verfahren der Planarisierung von Halbleiterelementen.
DE2721397C3 (de) Verfahren zur Herstellung eines mindestens eine Planardiode enthaltenden HF-Halbleiterbauelementes
DE3885375T2 (de) Verfahren zur Herstellung einer Maskenbildung und MESFET mit gelagertem Gatter.
DE2004576A1 (de) Feldeffekt-Transistor mit isolierter Steuerelektrode und Verfahren zu dessen Herstellung
DE3011982A1 (de) Halbleitervorrichtung mit mehreren feldeffekttransistoren
EP0182088B1 (de) Schottky-Kontakt auf einer Halbleiteroberfläche und Verfahren zu dessen Herstellung
DE3780484T2 (de) Loeschbarer programmierbarer nurlesespeicher mit gleitgate-feldeffekttransistoren.
DE2223699A1 (de) Dielektrisch isolierte Halbleiteranordnung und Verfahren zur Herstellung
DE69513469T2 (de) Silizium-auf-Isolator-Substrat und dessen Herstellungsverfahren
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
DE69524730T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung für Mikrowellen
DE3685969T2 (de) Integrierte schaltung mit halbleiterkondensator und verfahren zu ihrer herstellung.
DE68906219T2 (de) Duennfilmkapazitaet und verfahren zur herstellung einer integrierten hybridmikrowellenschaltung.
DE2149766A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2115455A1 (de) Halbleiterbauteil
DE3587364T2 (de) Feldeffekttransistor mit selbstjustierter Torelektrode und Verfahren zu seiner Herstellung.
DE2510593A1 (de) Integrierte halbleiter-schaltungsanordnung
DE2502547A1 (de) Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE68922474T2 (de) Verfahren zum Herstellen einer integrierten Schaltung einschliesslich Schritte zum Herstellen einer Verbindung zwischen zwei Schichten.
DE68925092T2 (de) MOS-Feldeffekttransistor
DE4445344C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE2525529A1 (de) Halbleiteranordnung mit komplementaeren transistorstrukturen und verfahren zu deren herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee