DE60320677T2 - Herstellungsverfahren von ausgerichteten strukturen auf beiden seiten einer dünnschicht - Google Patents

Herstellungsverfahren von ausgerichteten strukturen auf beiden seiten einer dünnschicht Download PDF

Info

Publication number
DE60320677T2
DE60320677T2 DE60320677T DE60320677T DE60320677T2 DE 60320677 T2 DE60320677 T2 DE 60320677T2 DE 60320677 T DE60320677 T DE 60320677T DE 60320677 T DE60320677 T DE 60320677T DE 60320677 T2 DE60320677 T2 DE 60320677T2
Authority
DE
Germany
Prior art keywords
layer
pattern
thin film
mark
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60320677T
Other languages
English (en)
Other versions
DE60320677D1 (de
Inventor
Maud Vinet
Simon Deleonibus
Bernard Previtali
Gilles Fanget
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Application granted granted Critical
Publication of DE60320677D1 publication Critical patent/DE60320677D1/de
Publication of DE60320677T2 publication Critical patent/DE60320677T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Thin Film Transistor (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Drying Of Semiconductors (AREA)

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung von ausgerichteten Mustern auf beiden Seiten einer Dünnschicht.
  • Die Erfindung bezieht sich insbesondere auf die Herstellung dreidimensionaler Baukomponenten und Mikrosysteme wie etwa Digitalschaltungen des Typs Speicherschaltung.
  • Generell werden in der Mikroelektronik-auf-Halbleiter-Technologie zur Ausrichtung von Mustern (Transistorengstes, metallische Kontakte, Metallisierungsniveaus, usw.) Marken benutzt. Diese Marken werden sowohl im Falle der optischen Lithographie als auch im Falle der elektronischen Lithographie benutzt.
  • Im Falle der elektronischen Lithographie sind die Ausrichtungsmarken generell kleine quadratische Löcher (zum Beispiel mit einer Fläche von 8 μm2 und eine Tiefe von 800 nm), realisiert in einem Isolationsoxid, das die verschiedenen Baukomponenten isoliert. Sie werden gelesen mittels Intensitätsdifferenz zwischen den einerseits durch die Löcher und andererseits durch die Oberfläche rückgestreuten Elektronen.
  • Im Falle von SOI-Substraten werden die Ausrichtmarken für die optische Lithographie in einem Substrat realisiert, das sich unter einem vergrabenen Oxid befindet. Zunächst ätzt man die Halbleiter-Dünnschicht, die sich über dem vergrabenen Oxid befindet, und dann ätzt man das vergrabene Oxid, um eine große Fläche des Substrats freizulegen. Die Marken werden dann direkt in das Substrat geätzt.
  • Um auf den beiden Seiten einer Halbleiter-Dünnschicht ausgerichtete Muster zu bilden, muss man die auf einer Seite realisierten Muster in Bezug auf die auf der anderen Seite realisierten Muster positionieren.
  • Nach dem Stand der Technik führt die Realisierung von Schaltungen mit Mustern auf den beiden Seiten einer aktiven Silicium-Dünnschicht zu einer Operation, während der das Ausgangssubstrat, in das die Marken geätzt werden, eliminiert wird. Die Marken verschwinden also mit dem Substrat. In dem Fall der elektronischen Lithographie werden die auf einem Isolationsoxid realisierten Marken mit Planieroxid gefüllt. Im Moment des Schwindens des vergrabenen Oxids, werden sie auch verbraucht, da ihre gesamte Umgebung aus Oxid ist. In beiden Fällen werden die Marken, die dazu gedient haben, die Muster auf einer ersten Seite zu positionieren, total eliminiert. Man muss dann zur Realisierung der Muster auf der zweiten Seite neue Marken bilden. Die auf der zweiten Seite erzeugten Muster können nicht mehr mit den Mustern der ersten Seite ausgerichtet werden.
  • Zur Beseitigung dieses Nachteils sind schon verschiedene Methoden vorgeschlagen worden.
  • Die Patentanmeldung EP 0513684 offenbart Ausrichtmarken zur Realisierung von Kontaktstellen auf der Rückseite eines Substrats. Dazu wird eine Feldzone in ein Siliciumsubstrat geätzt. Das Substrat wird anschließend mit einem Isoliermaterial überzogen. Die Ausrichtmarken werden in die Feldzone geätzt, während dort, wo die Muster ausgebildet werden müssen Kontaktlöcher in die Zone geätzt werden. Anschließend wird eine Metallschicht abgeschieden und dann geätzt, um die Ausrichtmarken und die Kontaktlöcher auszubilden. Dann wird die Rückseite des Substrats bis zum Auffinden der Ausrichtmarke gedünnt, was ermöglicht das Kontaktloch wiederzufinden. Es ist dann möglich, auf der Rückseite die Position der auf der Vorderseite realisierten Muster wiederzufinden. Diese Technik hat jedoch mehrere Nachteile, nämlich:
    • – die Notwendigkeit, metallische Materialien zu verwenden,
    • – die Notwendigkeit, dasselbe Substrat zu behalten,
    • – die Realisierung essentiell lokaler (das heißt an genauen Stellen befindlicher) Strukturen auf der Rückseite und folglich die Unmöglichkeit, die gesamte Rückseite nutzen zu können (es ist zum Beispiel nicht möglich, eine Ionenimplantation zu machen).
  • Eine andere bekannte Methode offenbart eine Ausrichtung der Schaltkreise in drei Dimensionen. Diese Methode wird in dem Patent US 5 266 511 beschrieben. Anfangs hat man zwei auszurichtende Substrate. Auf dem ersten Substrat werden die Ausrichtmarken realisiert, zum Beispiel in Höhe der Schnittwege. Im zweiten Substrat realisiert man Loch, das der Breite des Schnittwegs entspricht, wobei dieses Loch dann mit einer Isolierschicht gefüllt wird, die planiert wird. Die beiden Substrate werden anschließend zusammengeklebt, wobei man darauf achtet, das Loch und den Schnittweg mit Hilfe eines Infrarotmikroskops auszurichten. Anschließend wird die Rückseite des zweiten Substrats bis zu der Isolierschicht entfernt, die ermöglicht hat, das Loch zu füllen, und die Ausrichtmarke wird mit einem Mikroskop gelesen. Ein Nachteil dieser Methode ist die ungenügende Genauigkeit der Ausrichtung, die man mit dem Infrarotmikroskop erhält (= 1 μm).
  • Das Patent US 5 952 694 ist ebenfalls Stand der Technik. Es offenbart ein Verfahren zur Herstellung ausgerichteter Muster auf beiden Seiten einer Dünnschicht mit Hilfe einer Ausrichtmarke.
  • Die Erfindung weist nicht die oben erwähnten Nachteile auf.
  • Darstellung der Erfindung
    • – Die Erfindung betrifft ein Verfahren zur Herstellung von ausgerichteten Mustern auf beiden Seiten einer auf einem Substrat abgeschiedenen Dünnschicht, wobei das Verfahren eine lokale Ätzung der Dünnschicht enthält, um eine erste Marke auszubilden, und dadurch gekennzeichnet ist, dass es umfasst:
    • – eine Abscheidung der ersten Musterschicht auf der Dünnschicht, wobei die Abscheidung der ersten Musterschicht der lokalen Ätzung der Dünnschicht vorausgeht oder nachfolgt,
    • – einen ersten Lithographieschritt, um eine Stelle des ersten Musters zu definieren, mit Ausrichtung der Stelle des ersten Musters in Bezug auf die erste Marke,
    • – eine lokale Ätzung der ersten Musterschicht, um ein erstes Muster auszubilden,
    • – ein Auftragen einer ersten Haftschicht, um die erste Marke und das erste Muster zu bedecken,
    • – ein Umkehren der nach der Auftragung der ersten Haftschicht erhaltenen Struktur,
    • – ein Aufkleben der ersten Haftschicht auf ein Übertragungssubstrat,
    • – das Beseitigen des Substrats, und auf der dem Übertragungssubstrat gegenüberliegenden Seite der Dünnschicht:
    • – einen Schritt zur Ätzung der ersten Haftschicht, um an der Stelle der ersten Marke eine zweite Marke auszubilden,
    • – einen Schritt zur Abscheidung einer zweiten Musterschicht,
    • – einen zweiten Lithographieschritt, um eine Stelle des zweiten Musters zu definieren, mit Ausrichtung der Stelle des zweiten Musters in Bezug auf die zweite Marke, und
    • – einen Schritt zur Ätzung der zweiten Musterschicht, um das zweite Muster auszubilden.
  • Gemäß einer zusätzlichen Charakteristik des erfindungsgemäßen Verfahrens erfolgt die Klebung der ersten Haftschicht mit Hilfe einer zweiten Haftschicht, die das Übertragungssubstrat bedeckt.
  • Nach noch einer zusätzlichen Charakteristik des erfindungsgemäßen Verfahrens wird die erste und zweite Haftschicht Oxidschichten und die Klebung ist eine Molekularklebung.
  • Nach noch einer zusätzlichen Charakteristik des erfindungsgemäßen Verfahrens wird die zweite Marke in das Übertragungssubstrat transferiert.
  • Nach noch einer zusätzlichen Charakteristik des erfindungsgemäßen Verfahrens ist die lokale Ätzung der ersten und zweiten Musterschicht eine Plasmaätzung.
  • Nach noch einer zusätzlichen Charakteristik des erfindungsgemäßen Verfahrens sind die erste und die zweite Musterschicht Schichten aus polykristallinem Silicium oder Metall oder Nitrid oder Silicium oder Siliciumdioxid oder Material des Typs HiK bzw. mit hoher dielektrischer Konstante.
  • Nach noch einer zusätzlichen Charakteristik des erfindungsgemäßen Verfahrens ist die Dünnschicht eine Halbleiterdünnschicht.
  • Nach noch einer zusätzlichen Charakteristik des erfindungsgemäßen Verfahrens ist die Halbleiterdünnschicht eine Dünnschicht aus Silicium, Galliumarsenid oder SiGe.
  • Nach noch einer zusätzlichen Charakteristik des erfindungsgemäßen Verfahrens ist die lokale Ätzung der Halbleiterdünnschicht eine chemische Nassätzung oder eine anisotrope Plasmaätzung.
  • Nach noch einer zusätzlichen Charakteristik des erfindungsgemäßen Verfahrens umfasst es einen Schritt zur Bildung einer ersten Gateoxidschicht zwischen dem Halbleiterdünnfilm und der ersten Musterschicht und die Tatsache, dass dem Abscheidungsschritt der zweiten Musterschicht (18) die Abscheidung einer zweiten Gateoxidschicht (17) auf der Halbleiterdünnschicht (3) vorausgeht.
  • Nach noch einer zusätzlichen Charakteristik des erfindungsgemäßen Verfahrens sind das erste Muster und das zweite Muster Transistorgates.
  • Nach noch einer zusätzlichen Charakteristik des erfindungsgemäßen Verfahrens ist die Dünnschicht eine metallische Dünnschicht.
  • Nach noch einer zusätzlichen Charakteristik des erfindungsgemäßen Verfahrens ist die metallische Dünnschicht eine TiN- oder W-Schicht.
  • Nach noch einer zusätzlichen Charakteristik des erfindungsgemäßen Verfahrens sind der erste und der zweite Lithographieschritt optische oder elektronische Lithographieschritte.
  • Nach noch einer zusätzlichen Charakteristik des erfindungsgemäßen Verfahrens umfasst das Verfahren die Bildung einer vergrabenen Pufferschicht zwischen der Dünnschicht und dem Substrat.
  • Nach noch einer zusätzlichen Charakteristik des erfindungsgemäßen Verfahrens ist die vergrabene Pufferschicht eine SiO2- oder SiGe- oder Ni3N4-Schicht.
  • Kurzbeschreibung der Figuren
  • Andere Merkmale und Vorteile der Erfindung gehen aus der Lektüre einer bevorzugten Realisierungsart hervor, die sich auf die beigefügten Figuren bezieht:
  • die 1 bis 11 zeigen verschiedene Schritte einer ersten Realisierungsart des Verfahrens zur Herstellung erfindungsgemäß ausgerichteter Muster;
  • die 12 und 13 zeigen eine Variante der ersten Realisierungsart, dargestellt in den
  • 1 bis 11;
  • die 14 bis 20 zeigen verschiedene Schritte einer zweiten Realisierungsart des erfindungsgemäßen Musterausrichtverfahrens.
  • In allen Figuren werden gleiche Elemente mit denselben Bezugszeichen bezeichnet.
  • Detaillierte Beschreibung von Realisierungsarten der Erfindung
  • Die Erfindung wird nun anhand des Falls einer Ausrichtung von Transistorengstes beschrieben, die sich auf beiden Seiten einer Siliciumdünnschicht befinden.
  • Generell, wie oben beschrieben, betrifft die Erfindung die Ausrichtung jeder Art von Muster (Gates, Sources, Drains, metallische Zwischenverbindungen, Kontakte, usw.), die sich auf beiden Seiten einer Halbleiter- oder Metalldünnschicht befinden.
  • Die 1 bis 11 zeigen verschiedene Schritte einer ersten Realisierungsart des Verfahrens zur Herstellung von erfindungsgemäß ausgerichteten Mustern.
  • Die 1 zeigt eine Struktur des Typs SOI (für "Silicon On Insulator"), gebildet durch die Schichten eines auf einem Substrat 1 abgeschiedenen Stapels, nämlich: eine vergrabene Pufferschicht 2, eine Siliciumdünnschicht 3, eine erste Gateoxidschicht 4 und eine erste Musterschicht 5. In der SOI-Struktur kann man zwei Zonen unterscheiden: eine erste Zone A, in der die Marken realisiert werden, und eine zweite Zone B, in der die mit den Marken ausgerichteten Muster realisiert werden.
  • Die erste Musterschicht 5 weist eine Ätzselektivität in Bezug auf das Siliciumoxid auf. Wie man weiter unten sehen wird, ist die Schicht 5 die Schicht, in der das erste Muster ausgebildet wird. Generell kann die erste Musterschicht 5 zum Beispiel eine polykristalline Schicht aus Silicium, Metall, Siliciumnitrid oder aus Gateisolator unter einem Gateschichtenstapel sein.
  • Zuerst wird auf der ersten Musterschicht 5 eine Resistschicht 6 abgeschieden. Die Resistschicht 6 wird lokal geätzt, um in der Zone A einen Hohlraum 7 zu realisieren, der die Position einer Ausrichtmarke definiert (s. 2).
  • Dann wird eine anisotrope Plasmaätzung der Schicht 5, der ersten Gateoxidschicht 4 und der Siliciumdünnschicht 3 durchgeführt, um eine Marke 8 zu bilden. Auf diesen anisotropen Plasmaätzschritt folgt ein nasschemischer Ätzschritt oder anisotroper Ätzschritt, selektiv in Bezug auf das Silicium, der die Marke 8 bis in die vergrabene Pufferschicht 2 transferiert (s. 3). Die Resistschicht 6, die zu dem Teil B der SOI-Struktur gehört, ermöglicht, die Schicht 5 des Teils B bei der Ätzoperation zu schützen.
  • Anschließend wird eine Resistschicht 10 abgeschieden, um die Marke 8 partiell zu füllen (s. 4). Ein optischer oder elektronischer Lithographieschritt ermöglicht dann, die Stelle 9 eines ersten Gates zu definieren. Während dieses Lithographieschritts wird die Stelle 9 des ersten Gates auf die Marke 8 ausgerichtet. Die in dem Teil B der Struktur befindliche Resistschicht 6 wird anschließend mittels eines Lithographieverfahrens belichtet und entwickelt, um die Stelle der zu ätzenden Muster zu definieren. Anschließend wird die Schicht 5 an den Stellen, wo der Resist beseitigt ist, geätzt, zum Beispiel durch Plasmaätzung, um ein durch eine Resistschicht 12 bedecktes erstes Gate 11 zu realisieren (s. 5). Anschließend wird die Resistschicht 12 eliminiert. Es wird dann eine erste Haftoxidschicht 13 abgeschieden, zum Beispiel durch Sputtern oder CVD, um den Raum, der die Marke definiert, sowie die das Gate umgebenden geätzten Zonen zu füllen (s. 6). Die erste Haftoxidschicht 13 wird anschließend planiert. Die nach der Abscheid- und Planieroperation der Schicht 13 erhaltene Struktur wird dann umgekehrt, und die freie Seite der Schicht 13 wird durch Molekularklebung (Oxid auf Oxid) auf eine zweite Haftoxidschicht 14 geklebt, die ein Übertragungssubstrat 15 bedeckt (s. 7).
  • Das Siliciumsubstrat 1 wird anschließend eliminiert durch Schleifen, dann chemischen Angriff, zum Beispiel durch TMAH (TMAH für "Tetramethyl-Ammoniakhydroxid"), mit Stopp auf der vergrabenen Pufferschicht 2 (s. 8). Die Pufferschicht 2 wird anschließend auf nassem Weg eliminiert und die erste Haftoxidschicht 13 wird geätzt. Dann wird an derselben Stelle wie der der Marke 8 eine Marke 16 realisiert (s. 9).
  • Die Siliciumschicht 3 und das Innere der Marke 16 werden anschließend sukzessive mit einer zweiten Gateoxidschicht 17, einer zweiten Musterschicht 18 und einer Resistschicht 19 überzogen (s. 10). Wie unten beschrieben, ist die Musterschicht 18 die Schicht, in der das zweite Muster gebildet wird. Ein optischer oder elektronischer Lithographieschritt ermöglicht anschließend, die Stelle 20 eines zweiten Gates in Bezug auf die Marke 16 zu definieren. Da die Marke 16 an derselben Stelle wie die Marke 8 realisiert wird, fluchtet die Stelle des zweiten Gates mit der Stelle des ersten Gates. Anschließend werden die Resistschicht 19 und die zweite Musterschicht 18 geätzt, zum Beispiel durch Plasmaätzung, um das mit einer Resistschicht 21 überzogene zweite Gate 22 zu realisieren (s. 11).
  • Die 12 und 13 zeigen eine Variante des in den 1 bis 11 dargestellten Verfahrens.
  • Nach dieser Variante, während der Herstellung der zweiten Marke 16, wird diese Letztere in das Übertragungssubstrat 15 transferiert, wie dargestellt in der 12. Die Siliciumdünnschicht 3 dient dann als Maske für eine in Bezug auf Silicium selektive anisotrope Plasmaätzung des Oxids. Anschließend definiert das Oxid eine Maske für die anisotrope Ätzung des Siliciums des Übertragungssubstrats, wobei der Teil B, in dem das Gate realisiert wird, während dieses Schritts durch eine Resistschicht 23 geschützt wird (s. 13).
  • Die 14 bis 20 zeigen verschiedene Schritte einer zweiten Realisierungsart des erfindungsgemäßen Musterausrichtverfahrens. Nach dieser zweiten Realisierungsart erfolgt die Herstellung der ersten Marke vor der Abscheidung der ersten Musterschicht.
  • Die Ausgangsstruktur wird dann gebildet durch das Substrat 1, die Pufferschicht 2 und die Dünnschicht 3 (s. 14). Zuerst wird auf der Dünnschicht 3 eine Resistschicht 24 abgeschieden, und eine Ätzung der Resistschicht 24 definiert die Position 25 der ersten Marke (s. 15). Die Dünnschicht 3 und die vergrabene Pufferschicht 2 werden geätzt, um die erste Marke 26 herzustellen (s. 16). Dann wird die Resistschicht 24 entfernt und auf der erhaltenen Struktur werden sukzessiv eine Gateoxidschicht 27, eine erste Musterschicht 28 und eine Resistschicht 29 abgeschieden (17). Ein optischer oder elektronischer Lithographieschritt ermöglicht, die Stelle 31 eines ersten Gates zu definieren (s. 17). Während des Lithographieschritts wird die Stelle 31 des ersten Gates 32 auf die Marke 26 ausgerichtet. Dann wird ein erstes Gate 32, überzogen mit einer Resistschicht 33, ausgebildet (s. 18). Anschließend wird die Resistschicht 33 eliminiert und eine erste Haftoxidschicht 34 wird dann abgeschieden und planiert (s. 19). Die erhaltene Struktur wird dann umgekehrt und die freie Seite der Schicht 34 wird durch Molekularklebung (Oxid auf Oxid) auf eine zweite Haftoxidschicht 14 geklebt, die ein Übertragungssubstrat 15 bedeckt (s. 20).
  • Anschließend erfolgt die Herstellung der zweiten Marke wie dargestellt in den 8 bis 11, mit ebenfalls der Variante bezüglich des Transfers der zweiten Marke in das Übertragungssubstrat, wie dargestellt in den 12 und 13. Auf Figuren, welche die Herstellung der zweiten Marke und den Transfer der zweiten Marke in das Übertragungssubstrat zeigen, wurde verzichtet, um die Beschreibung nicht nutzlos zu überladen.
  • Ein Vorteil der zweiten Realisierungsart der Erfindung ist die Möglichkeit, die erste Marke zu benutzen, um Muster zugleich in der Dünnschicht und in der ersten Musterschicht zu realisieren. Es ist dann möglich, die Genauigkeit der gegenseitigen Ausrichtung der Muster zu verbessern. Ein nicht einschränkendes Beispiel ist der Fall, wo das Muster in der Dünnschicht eine aktive Transistorzone ist und die erste Musterschicht die Transistorgateschicht ist: hier ermöglicht die Verbesserung der Ausrichtgenauigkeit, die Zugriffswiderstände zu reduzieren, insbesondere im Falle von schmalen Transistoren, denn es ist dann möglich, die Marge bei den Dimensionen der aktiven Zone zu verringern, die sehr resistiv ist.
  • IN DER BESCHREIBUNG GENANNTE REFERENZEN
  • Diese Liste der durch den Anmelder genannten Referenzen dient nur dazu, dem Leser zu helfen und ist nicht Teil der europäischen Patentschrift. Obwohl sie mit einem Höchstmaß an Sorgfalt erstellt worden ist, können Fehler oder Weglassungen nicht ausgeschlossen werden und das EPA lehnt in dieser Hinsicht jede Verantwortung ab.
  • In der Beschreibung genannte Patentschriften

Claims (16)

  1. Verfahren zur Herstellung von ausgerichteten Mustern (11, 22) auf beiden Seiten einer auf einem Substrat (1) abgeschiedenen Dünnschicht (3), wobei das Verfahren umfasst: – eine lokale Ätzung der Dünnschicht (3), um eine erste Marke (8, 26) auszubilden, – eine Abscheidung der ersten Musterschicht (5, 28) auf der Dünnschicht (3), wobei die Abscheidung der ersten Musterschicht der lokalen Ätzung der Dünnschicht (3) vorausgeht oder nachfolgt, – einen ersten Lithographieschritt, um eine Stelle (9, 31) des ersten Musters (11, 32) zu definieren, mit Ausrichtung der Stelle (9, 31) des ersten Musters in Bezug auf die erste Marke (8, 26), – eine lokale Ätzung der ersten Musterschicht, um ein erstes Muster (11, 32) auszubilden, – ein Auftragen einer ersten Klebeschicht (13, 34), um die erste Marke (8, 26) und das erste Muster (11, 32) zu bedecken, – ein Umkehren der nach der Auftragung der ersten Klebeschicht (13, 34) erhaltenen Struktur, – ein Aufkleben der ersten Klebeschicht (13, 34) auf ein Übertragungssubstrat (15), – das Beseitigen des Substrats (1), und auf der dem Übertragungssubstrat (15) gegenüberliegenden Seite der Dünnschicht (3): – einen Schritt zur Ätzung der ersten Klebeschicht (13, 34), um an der Stelle der ersten Marke (8, 26) eine zweite Marke (16) auszubilden, – einen Schritt zur Abscheidung einer zweiten Musterschicht (18), – einen zweiten Lithographieschritt, um eine Stelle (20) des zweiten Musters (22) zu definieren, mit Ausrichtung der Stelle (20) des zweiten Musters in Bezug auf die zweite Marke (16), und – einen Schritt zur Ätzung der zweiten Musterschicht (18), um das zweite Muster (22) auszubilden.
  2. Verfahren zur Herstellung von Mustern nach Anspruch 1, dadurch gekennzeichnet, dass die Klebung der ersten Klebeschicht (13, 34) mit Hilfe einer zweiten Klebeschicht (14) realisiert wird, die das Übertragungssubstrat (15) bedeckt.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die erste (13, 34) und zweite (14) Klebeschicht Oxidschichten sind und die Klebung eine Molekularklebung ist.
  4. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die zweite Marke (16) in das Übertragungssubstrat (15) transferiert wird.
  5. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die lokale Ätzung der ersten (5) und zweiten (18) Musterschicht eine Plasmaätzung ist.
  6. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die erste (5) und die zweite (18) Musterschicht Schichten aus polykristallinem Silicium oder Metall oder Nitrid oder Silicium oder Siliciumdioxid oder Material des Typs HiK bzw. mit hoher dielektrischer Konstante sind.
  7. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Dünnschicht (3) eine Halbleiterdünnschicht ist.
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die Halbleiterdünnschicht eine Dünnschicht aus Silicium, Galliumarsenid oder SiGe ist.
  9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass die lokale Ätzung der Halbleiterdünnschicht (3) eine chemische Nassätzung oder eine anisotrope Plasmaätzung ist.
  10. Verfahren nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, dass es einen Schritt zur Bildung einer ersten Gateoxidschicht (4, 27) zwischen dem Halbleiterdünnfilm (3) und der ersten Musterschicht (5) umfasst, und dass dem Abscheidungsschritt der zweiten Musterschicht (18) die Abscheidung einer zweiten Gateoxidschicht (17) auf der Halbleiterdünnschicht (3) vorausgeht.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass das erste Muster (11) und das zweite Muster (22) Transistorgates sind.
  12. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Dünnschicht (3) eine metallische Dünnschicht ist.
  13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass die metallische Dünnschicht eine TiN- oder W-Schicht ist.
  14. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der erste und der zweite Lithographieschritt optische oder elektronische Lithographieschritte sind.
  15. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass es die Bildung einer vergrabenen Pufferschicht (2) zwischen der Dünnschicht (3) und dem Substrat (1) umfasst.
  16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass die vergrabene Pufferschicht (2) eine SiO2- oder SiGe- oder Ni3N4-Schicht ist.
DE60320677T 2002-12-17 2003-12-16 Herstellungsverfahren von ausgerichteten strukturen auf beiden seiten einer dünnschicht Expired - Lifetime DE60320677T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0215980A FR2848725B1 (fr) 2002-12-17 2002-12-17 Procede de formation de motifs alignes de part et d'autre d'un film mince
FR0215980 2002-12-17
PCT/FR2003/050179 WO2004057671A2 (fr) 2002-12-17 2003-12-16 Procede de formation de motifs alignes de part et d'autre d'un film mince

Publications (2)

Publication Number Publication Date
DE60320677D1 DE60320677D1 (de) 2008-06-12
DE60320677T2 true DE60320677T2 (de) 2009-06-10

Family

ID=32338875

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60320677T Expired - Lifetime DE60320677T2 (de) 2002-12-17 2003-12-16 Herstellungsverfahren von ausgerichteten strukturen auf beiden seiten einer dünnschicht

Country Status (6)

Country Link
US (1) US7425509B2 (de)
EP (1) EP1573810B1 (de)
AT (1) ATE393965T1 (de)
DE (1) DE60320677T2 (de)
FR (1) FR2848725B1 (de)
WO (1) WO2004057671A2 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI248681B (en) * 2004-03-29 2006-02-01 Imec Inter Uni Micro Electr Method for fabricating self-aligned source and drain contacts in a double gate FET with controlled manufacturing of a thin Si or non-Si channel
FR2925223B1 (fr) * 2007-12-18 2010-02-19 Soitec Silicon On Insulator Procede d'assemblage avec marques enterrees
FR2979481B1 (fr) 2011-08-25 2016-07-01 Commissariat Energie Atomique Procede de realisation d'un circuit integre tridimensionnel
FR3039699B1 (fr) 2015-07-31 2017-07-28 Commissariat Energie Atomique Procede de realisation d'un dispositif electronique
CN110494969B (zh) * 2019-06-27 2020-08-25 长江存储科技有限责任公司 在形成三维存储器器件的阶梯结构中的标记图案

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5013681A (en) * 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
JP2777942B2 (ja) * 1991-11-07 1998-07-23 富士通株式会社 Ｍｏｓトランジスタの製造方法
DE69232432T2 (de) * 1991-11-20 2002-07-18 Canon Kk Verfahren zur Herstellung einer Halbleiteranordnung
JPH05267663A (ja) * 1992-03-17 1993-10-15 Fujitsu Ltd 半導体装置の製造方法
JPH05308050A (ja) * 1992-05-01 1993-11-19 Fujitsu Ltd 半導体装置及びその製造方法
US5436173A (en) * 1993-01-04 1995-07-25 Texas Instruments Incorporated Method for forming a semiconductor on insulator device
JPH1058738A (ja) * 1996-08-19 1998-03-03 Ricoh Co Ltd 光書込装置
US5893744A (en) * 1997-01-28 1999-04-13 Advanced Micro Devices Method of forming a zero layer mark for alignment in integrated circuit manufacturing process employing shallow trench isolation
US6184104B1 (en) * 1998-09-10 2001-02-06 Chartered Semiconductor Manufacturing Ltd. Alignment mark strategy for oxide CMP
US6300670B1 (en) * 1999-07-26 2001-10-09 Stmicroelectronics, Inc. Backside bus vias
US6261918B1 (en) * 1999-10-04 2001-07-17 Conexant Systems, Inc. Method for creating and preserving alignment marks for aligning mask layers in integrated circuit manufacture
JP3503888B2 (ja) * 2000-09-01 2004-03-08 沖電気工業株式会社 アライメントマーク及びその形成方法
US20050009298A1 (en) * 2001-09-20 2005-01-13 Shuichi Suzuki Method for manufacturing semiconductor device
US7220655B1 (en) * 2001-12-17 2007-05-22 Advanced Micro Devices, Inc. Method of forming an alignment mark on a wafer, and a wafer comprising same

Also Published As

Publication number Publication date
EP1573810B1 (de) 2008-04-30
DE60320677D1 (de) 2008-06-12
FR2848725A1 (fr) 2004-06-18
WO2004057671A3 (fr) 2004-10-21
ATE393965T1 (de) 2008-05-15
US20060148256A1 (en) 2006-07-06
EP1573810A2 (de) 2005-09-14
US7425509B2 (en) 2008-09-16
WO2004057671A2 (fr) 2004-07-08
FR2848725B1 (fr) 2005-02-11

Similar Documents

Publication Publication Date Title
DE4490400C2 (de) Verfahren zum Bilden von tiefen, leitenden Durchkontaktierungen und eine Verbindungsschicht, die nach diesem Verfahren gebildete Durchkontaktierungen enthält
DE4235534C2 (de) Verfahren zum Isolieren von Feldeffekttransistoren
DE102005034386B4 (de) Tiefe Justiermarken auf Rand-Chips zum anschließenden Ausrichten von opaken Schichten
DE102005033916B4 (de) Ausrichtung eines MTJ-Stapels an Leiterbahnen in Abwesenheit von Topographie
DE4223455C2 (de) Halbleiterdrucksensor und Herstellungsverfahren
DE10253938B4 (de) Verfahren zur gleichzeitigen Herstellung einer Bonding-Pad-Struktur und eines Stapelkondensators in einer Halbleitervorrichtung
DE10324866B4 (de) Verfahren zum Herstellen eines magnetischen Direktzugriffsspeichers
DE10054109C2 (de) Verfahren zum Bilden eines Substratkontakts in einem Feldeffekttransistor, der über einer vergrabenen Isolierschicht gebildet ist
DE102014019674A1 (de) Selbstjustierte cut-first-strukturierung durch lithografie und ätzen
DE10152096A1 (de) Halbleiter-Wafer
DE4433845A1 (de) Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung
DE112006002726T5 (de) Isolierung von selbstausgerichteten Gates
DE4208130C2 (de) Verfahren zur Herstellung einer Halbleiterspeicherzelle
DE60320677T2 (de) Herstellungsverfahren von ausgerichteten strukturen auf beiden seiten einer dünnschicht
DE4222584C2 (de) Verfahren zur Strukturierung und Herstellung von Halbleiterbausteinen
DE19653632A1 (de) Substrat mit Silizium auf einem Isolator und Verfahren zur Herstellung desselben
DE10051719C2 (de) Verfahren zur Herstellung von Schaltkreisstrukturen auf einem Halbleitersubstrat mit Hilfe eines Lithographieprozesses und Anordnung mit funktionalen Schaltkreisstrukturen und Dummy-Schaltkreisstrukturen
DE102004034820B4 (de) Verfahren zum Einebnen aktiver Schichten von TMR-Bauelementen auf einer Halbleiterstruktur
DE10248218A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE10239218A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und deren Aufbau
DE19851055C2 (de) Verfahren zur Herstellung von monolithisch integrierten Sensoren
DE19543893C1 (de) Verfahren zum Ausrichten von in einem Substrat zu erzeugenden Strukturen
DE10259322B4 (de) Verfahren zum Bilden einer Justiermarke in einer lichtundurchlässigen Schicht auf einem Substrat
DE10359217A1 (de) Elektrische Durchkontaktierung von HL-Chips
DE10128933A1 (de) Verfahren zum Herstellen eines Speicherbauelements

Legal Events

Date Code Title Description
8364 No opposition during term of opposition