DE60310762T2 - Halbleitervorrichtung mit reduzierten defekten in den aktiven bereichen und einzigartigem kontaktschema - Google Patents

Halbleitervorrichtung mit reduzierten defekten in den aktiven bereichen und einzigartigem kontaktschema Download PDF

Info

Publication number
DE60310762T2
DE60310762T2 DE60310762T DE60310762T DE60310762T2 DE 60310762 T2 DE60310762 T2 DE 60310762T2 DE 60310762 T DE60310762 T DE 60310762T DE 60310762 T DE60310762 T DE 60310762T DE 60310762 T2 DE60310762 T2 DE 60310762T2
Authority
DE
Germany
Prior art keywords
region
opening
layer
area
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60310762T
Other languages
English (en)
Other versions
DE60310762D1 (de
Inventor
Devin Jeffrey New Providence BUDE
Malcolm Cranford CARROLL
Alan Clifford New York KING
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Noble Peak Vision Corp
Original Assignee
Noble Device Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Noble Device Technologies Corp filed Critical Noble Device Technologies Corp
Application granted granted Critical
Publication of DE60310762D1 publication Critical patent/DE60310762D1/de
Publication of DE60310762T2 publication Critical patent/DE60310762T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Recrystallisation Techniques (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • Diese Erfindung bezieht sich auf Halbleitervorrichtungen mit reduzierten Defekten in den aktiven Bereichen und auf Halbleitervorrichtungen mit einzigartigen Kontaktschemata.
  • DISKUSSION DER IN VERBINDUNG STEHENDEN TECHNIK
  • Optische Nachrichtenübertragungssysteme verwenden Strahlung nahe Infrarot (IR) auf Wellenlängen im Bereich von etwa 800 nm bis 1600 nm. Insbesondere sind wichtige Nachrichtenübertragungsbänder für faseroptische Kurzbereichs-Nachrichtenübertragungsverbindungen etwa 850 nm und für faseroptische Nachrichtenübertragungsverbindungen für weiteren Bereich etwa 1310 nm und 1550 nm.
  • Verbindungshalbleiterphotodetektoren (PDs) der Gruppe III–V werden momentan als Photodetektoren für Empfänger von optischer Nachrichtenübertragung gewählt, da auf GaAs basierende und auf InP basierende Materialien gute Absorptionseinrichtungen in der Nähe von IR sind. Diese Detektoren haben Absorptionslängen (Labs) von etwa 1 μm oder weniger über dem Wellenlängenband von 800 nm bis 1600 nm.
  • Trotz einiger der wünschenswerten Eigenschaften der Detektoren der Gruppe III–V wäre es aus zwei Gründen vorteilhaft, PDs in auf Si basierenden Systemen herzustellen: Kosten und Funktionalität. Während die auf Gruppe III–V basierende Verarbeitung eine niedrige Ausbeute hat und teuer ist, ist die auf Si basierende Verarbeitung universell und kostengünstig. Auf Grund seiner hohen Vorrichtungsausbeute wird Si als Material gewählt, um komplexe elektronische Funktionalität zu realisieren. Kostengünstige opto-elektronische Subsysteme in Si sind möglich.
  • Leider ist Si im IR-Bereich von praktischem Interesse (z.B. 1100–1600 nm) eine schlechte Absorptionseinrichtung. Si-IR-Detektoren für Nachrichtenübertragung können nur nahe 850 nm verwendet werden, aber selbst dort ist die Absorptionslänge (Labs) von Si relativ groß, größer als 20 μm. Die Absorptionslänge beeinflusst zwei wichtige PD-Eigenschaften: Die Quanteneffizienz und den Frequenzgang. Die Quanteneffizienz (QY von englisch ‚quantum yield’) ist der Anteil der einfallenden optischen Energie, die von dem Detektor absorbiert wird. Wenn Licht durch ein Material mit der Dicke T mit einer gegebenen Labs gelangt, ist die Menge des absorbierten Lichts exp (–T/Labs). Um eine hohe QY zu erreichen, ist es wünschenswert, dass die Dicke des PD-Absorptionsbereichs bei der Betriebswellenlänge des speziellen Systems größer oder gleich Labs ist.
  • Der Frequenzgang wird durch die 3 dB-Frequenz (f3) quantifiziert. QY und f3 bestimmen die maximale Datenrate, bei der der PD exakt detektieren kann. Eine QY von mindestens 50% ist wünschenswert und f3 muss größer sein als die Hälfte der Datenrate. Wichtige Datenraten für handelsübliche IR-Nachrichtenübertragungskanäle sind 2,5 GHz, 10 GHz und 40 GHz. Deshalb ist ein Minimum von f3 = 2,5 GHz für diese Systeme mit einer relativ hohen Geschwindigkeit erforderlich. Andererseits sind Detektoren mit niedrigerer Geschwindigkeit in einigen weniger anspruchsvollen Anwendungen, wie z.B. IR-Kameras und drahtlosen IR-Systemen, nützlich.
  • Ein Verfahren des Standes der Technik, das verwendet wird, um die schlechten IR-Eigenschaften von Si zu überwinden, besteht darin, es monolithisch in Integration mit Materialien zu verwenden, die eine höhere IR-Absorption haben. Das gewählte Material für eine solche Integration ist Si1-xGex, eine Legierung aus Si und Ge mit einer Ge-Konzentration (Molfraktion) von x in Si. Bedeutsamerweise ist die Si1-xGex-Verarbeitung mit der Si-Verarbeitung kompatibel.
  • 1a vergleicht die Absorptionslänge von reinem Ge (Si1-xGex mit x = 1) mit der von Si und InGaAsP, Standardverbindungshalbleitern der Gruppe III–V, die in PDs verwendet werden. Labs in Ge ist für den gesamten Wellenlängenbereich, der von Interesse ist (z.B. 1300–1600 nm), unter 2 μm. Wenn die Ge-Konzentration von Si1-xGex so ist, dass 0 < x < 1 ist, liegt die Absorption zwischen der von Si und Ge. Um die längeren Wellenlängen von 1310 nm bis 1550 nm zu erreichen, ist ein fast reines Ge mit x fast gleich 1 (z.B. x ~0.8–0.9) ideal. Jedoch ist die Dicke einer Einkristall-Si1-xGex-Schicht mit hoher Qualität (niedriger Defektdichte), die auf einem Einkristall-Si-Substrat oder auf einer epitaktischen Si-Schicht gezüchtet werden kann, durch die 4% Gitterkonstantenfehlanpassung zwischen Si und Ge begrenzt. (Siehe 1b, wo die Kurve die kritische Schichtdicke als eine Funktion der Ge-Konzentration darstellt). Eine Si1-xGex-Schicht mit einer höheren Ge-Konzentration hat eine geringere kritische Dicke. Über der kritischen Dicke hinausgehend gezüchtete Schichten enthalten unter Züchtungsgleichgewichtszuständen tendenziell Fehlpassungsversetzungen; die mit darunter liegender Dicke gezüch teten haben keine Fehlpassungsversetzungen. Diese Defekte sind eine Quelle von extrinsischem Leckstrom (Dunkelstrom), der das Rauschen des Detektors erhöht, wodurch die Gesamtempfindlichkeit begrenzt wird.
  • Dunkelstrom ist der Strom, der in der Abwesenheit eines Lichtsignals in dem Detektor fließt. In der Anwesenheit von Defekten ist er proportional zur Defektdichte. Defekte bilden auch Rekombinationszentren, die die QY verringern. In der Abwesenheit von Defekten ist der intrinsische Dunkelstrom proportional zu exp[–EG(x)/kT], wobei EG(x) der Bandabstand der absorbierenden Schicht ist, x die Molfraktion von Ge in Si1-xGex ist, k die Boltzmann-Konstante ist und T die Gittertemperatur ist. EG(x) ist eine monoton abnehmende Funktion von x und somit führen höhere Werte von x zu größeren intrinsichen Dunkelströmen. Für einige Anwendungen bei kürzeren Wellenlängen nahe 850 nm kann ein Si1-xGex-Halbleiter mit x < 1 wünschenswert sein, da Labs kurz genug ist und der intrinsische Dunkelstrom niedriger wäre. Anwendungen bei längeren Wellenlängen erfordern einen Wert von x fast gleich 1 (fast reines Ge; z.B. x ~0.8–0.9). Jedoch ist für jegliche IR-Nachrichtenübertragungswellenlänge von Interesse die kritische Dicke von jedem beliebigen Si1-xGex-Halbleiter mit ausreichend genug Ge, um eine gute Absorptionseinrichtung nahe IR zu sein, viel kleiner als die Absorptionslänge in diesen Materialien. Folglich können Si1-xGex-PDs nahe IR mit ausreichender Leistung nicht unter Verwendung von Techniken des Standes der Technik hergestellt werden, die Si1-xGex direkt auf Si züchten.
  • Verschiedene Herangehensweisen wurden im Stand der Technik bei Versuchen, das Problem der kritischen Schichtdicke zu umgehen, vorgeschlagen, aber sie verwenden alle komplizierte Züchtungsschemata. Zum Beispiel wurden in der Literatur auf Si gebildete Ge-PDs vorgestellt, die zwei unterschiedliche Herangehensweisen verwenden, die als (1) das Verfahren mit gestuftem Puffer (GB von englisch ‚graded buffer’) und (2) das Si/Ge-Heteroübergangs(SGH)-Verfahren bekannt sind.
  • Das Verfahren mit gestuftem Puffer(GB): Wie in 2a gezeigt, erfordert das GB-Verfahren das Züchten und Wärmebehandeln eines gestuften, mehrschichtigen Pufferbereichs aus Si1-xGex auf einem Einkristall-Si-Substrat. [Siehe zum Beispiel M. T. Currie et al, Appl. Phys. Lett., Band 72, Nr. 14, S. 1718 (1998), das hierin durch Bezugnahme aufgenommen ist.] Die Ge-Konzentration in dem Pufferbereich (Schichten 2–4) wird von 0% an der Grenzfläche mit dem Si-Substrat 1 bis 100% in der aktiven (absorbierenden) Schicht 6 der Ge-Vorrichtung monoton variiert. Da die Pufferschichten 2–4 eine niedrigere Ge-Konzentration enthalten als die obere absorbierende Ge-Schicht, wird fast das gesamte Licht in der Ge-Schicht 6 absorbiert. Es ist jedoch schwierig, die Gesamtschichtstruktur in die herkömmliche CMOS-Verarbeitung zu integrieren, da der Schichtstapel ziemlich dick werden kann und die beteiligten Wärmebehandlungsschritte hohe Temperaturen erfordern. Auch enthalten die bisher besten Ergebnisse für die Qualität der Oberflächenschicht immer noch eine relativ große Dichte (~105 cm–2) an Defekten 7, die der Einfachheit halber nur auf der rechten Seite der Struktur schematisch gezeigt werden. Tatsächlich existieren die Defekte über den ganzen gestuften Bereich hinweg.
  • Das Si/Ge-Heteroübergangs(SGH)-Verfahren: Wie in 2b gezeigt, beinhaltet das SGH-Verfahren das direkte Züchten einer reinen Ge-Schicht 9 auf einem Einkristall-Si-Substrat 8 durch eine komplizierte Abfolge von zyklischen Wärmebehandlungsschritten mit hoher Temperatur, die darauf ausgerichtet sind, die Versetzungs(Defekt)-Dichte in der Ge-Schicht zu reduzieren [siehe zum Beispiel G. Masini et al, Electronics Letters, Band 35, Nr. 17, S. 1467 (1999) und H-C Luan, et al, Appl. Phys. Lett., Band. 75, Nr. 19, S. 2909 (1999), die beide hierin durch Bezugnahme aufgenommen sind]. Wie der GB-Prozess stellt dieser Prozess auf Grund der erforderlichen Wärmebehandlungen bei hoher Temperatur (900°C) Herausforderungen für die CMOS-Integration dar [siehe L. Colace et al, Appl. Phys. Lett., Band 76, Nr. 10, S. 1231 (2000), das hierin durch Bezugnahme aufgenommen ist). Jedoch hat das beste durch diese Technik erhaltene Material immer noch eine relativ hohe Defektdichte von 2 × 106 cm–2.
  • Ein Material mit niedriger Defektdichte (manchmal als defektfrei bezeichnet) für die Herstellung von Vorrichtungen ist wichtig für die Reduzierung von Rauschen und die Erhöhung der Empfindlichkeit in PDs. Jedoch sind Techniken des Standes der Technik nicht dazu fähig, Ge auf Si mit niedriger Defektdichte zu erzeugen. Außerdem befinden sich jegliche Defekte in hoch dotierten Bereichen, wie z.B. den elektrischen Kontaktbereichen, die nicht durch das elektrische Feld verarmt sind. Starkes Dotieren in den Defektbereichen stellt sicher, dass diese Bereiche unter allen Vorspannungsbedingungen elektrisch neutral bleiben. Sonst führt der Erzeugungs-Rekombinationsstrom zu einem großen Rückwärts-Leck(Dunkel)-Strom.
  • Der Bereich in der Nähe des Grenzflächenbereichs 10 in 2b und die gestuften Pufferbereiche 2–4 in 2a enthalten die meisten Defekte, wie von G. Masini et al, IEEE Trans on Elec. Dev., Band 48, Nr. 6, S. 1092 (2001), das hierin durch Bezugnahme aufgenommen ist, dargelegt. Es ist wesentlich, dass diese Bereiche hoch dotiert sind; es ist jedoch nicht möglich, den gesamten durch die Defekte bewirkten Dunkelstrom mittels hoher Dotierung zu entfernen, da ein Bereich von niedrig dotiertem Ge erforderlich ist, um das einfallende Lichtsignal zu absorbieren. Eine niedrige Dotierung in dem absorbierenden Bereich stellt sicher, dass der Trägertransport eher von dem schnellen Driftmechanismus als von dem langsameren Diffusionsprozess beherrscht wird.
  • Sowohl das GB- als auch das SGH-Verfahren wurden verwendet, um zwei übliche Typen von PDs zu bilden: einen Vertikal-PIN-PD (3a) und ein Metall-Halbleiter-Metall(MSM)-PD (3b). Beide PDs wurden für die Verwendung als oberflächenbeleuchtete Detektoren konstruiert, in denen das Signallicht auf der oberen (oder unteren) Oberfläche des Detektors und im Wesentlichen senkrecht zu den Hauptschichten der Vorrichtung auftrifft. Es ist jedoch möglich, diese PDs als randbeleuchtete Vorrichtungen zu verwenden, in denen Signallicht auf einen Rand der Vorrichtung auftrifft und sich in einer Richtung ausbreitet, die zu den Hauptschichten der Vorrichtung im Wesentlichen parallel ist.
  • Die hier beschrieben Hauptschlussfolgerungen betreffen sowohl Vertikal-PIN- als auch MSM-IR-Detektoren des Standes der Technik. Diese Vorrichtungen sind zwei wichtigen Beschränkungen unterworfen: (1) Prozessinkompatibilität mit herkömmlichen CMOS-Prozessen und (2) intrinsisch schwächerer Leistung. Außerdem wurde zuvor nicht erkannt, dass diese Beschränkungen den Verfahren des Standes der Technik inhärent sind.
  • Folglich bleibt in der Technik ein Bedarf an einem auf Si basierenden PD nahe IR bestehen, der sowohl eine hohe Geschwindigkeit als auch eine hohe QY aufweist.
  • Um die Beschränkungen des Standes der Technik zu verdeutlichen, wurden die Implementierungsschemata von sowohl PIN- als auch MSM-Vorrichtungen analysiert. In der in 3a gezeigten Vertikal-PIN-Struktur ist die Substratschicht 14 entweder ein Einkristall-Si-Substrat oder ein Si1-xGex-Puffer auf einem solchen Si-Substrat. Sie ist nicht absorbierend im 1200–1600 nm Band. Die aktive Schicht der Vorrichtung 12, wo Signallichtabsorption beabsichtigt ist, ist undotiertes Ge. Die obere, hoch dotierte Kontaktschicht 11 ist auch Ge. Bei dem GB-Verfahren des Standes der Technik ist die untere, hoch dotierte Kontaktschicht 13 auch Ge, aber in dem SGH-Verfahren des Standes der Technik ist sie Si. Signallicht 19 fällt auf die obere Oberfläche 18 ein. Das Licht dringt in die Schichten der Vorrichtung ein und wird in der aktiven Ge-Schicht 12 absorbiert. Elektronen-Loch-Paare werden in den Ge-Schichten 11–13 durch das GB-Verfahren und in den Schichten 11 und 12 durch das SGH-Verfahren geschaffen, wo sie durch das elektrische Feld getrennt werden. Das letztere wird durch das Verbinden einer (nicht gezeigten) Spannungsquelle mit der angezeigten Polarität über Metallkontakte 15 und 16 erzeugt. Der Photodetektorstrom fließt durch eine (nicht gezeigte) Detektionsschaltung, die mit den Kontakten 15 und 16 verbunden ist.
  • In beiden dieser Vorrichtungen ist die Dicke (T12) der Absorptionsschicht 12 etwas größer als 1 μm, was die Absorptionslänge für Licht zwischen 1310 nm und 1550 nm ist, und ist QY durch exp (–T12/Labs) gegeben. In einer gut konstruierten Vorrichtung ist der Frequenzgang durch die Transitzeit der photo-erzeugten Elektronen und Löcher begrenzt. Zwei verschiedene Zeiten sind in der Senkrecht-PIN-Struktur wichtig: die Driftzeit (τd) in dem hohen Feld (undotierter aktiver Bereich 12) und die Diffusionszeit (τdiff) von in dem niedrigen Feld (den hochdotierten Kontaktbereichen 11 und 13) erzeugten Trägern. Da Träger überall in den Ge-Schichten erzeugt werden, gibt es eine Verteilung von Transitzeiten. Die Berechnung des genauen Frequenzgangs ist kompliziert, aber wird leicht durch Simulation gemacht. Jedoch kann ein gutes Gefühl für f3 durch das Beobachten der längsten Transitzeiten erhalten werden, die den Frequenzgang begrenzen. Die längste Driftzeit ist ~T12/Vd, wobei Vd die durchschnittliche Driftgeschwindigkeit von Trägern in dem elektrischen Feld der Schicht 12 ist. Die längste Diffusionszeit ist proportional zu dem Quadrat der Dicke (W) der Kontaktschicht 11 der dotierten Schicht. Die Gesamtübergangszeit (τ) ist durch τd + τdiff ungefähr gegeben und f3 ist dann etwa 1/(2πτ). Sogar für W in der Größenordnung von 0,2 μm kann die Diffusionszeit den Gesamtfrequenzgang dominieren.
  • Die in 3b gezeigte MSM-Struktur unterscheidet sich von der PIN-Struktur darin, dass das elektrische Driftfeld zu der oberen Oberfläche 28 parallel ist, wohingegen es in der PIN-Struktur aus 3a zu der Oberfläche 18 rechtwinklig ist. Wieder ist das Substrat 24 ein Einkristall-Si-Substrat in dem SGH-Verfahren und eine gestufte Pufferschicht in dem GB-Verfahren. Die Absorption von Signallicht findet in der aktiven Ge-Schicht 23 statt. In diesem Fall sind verschränkte Schottky-Barrier-Elektroden 21 und 22 direkt auf der oberen Ge-Oberfläche 28 angeordnet, von der der Detektorphotostrom fließt. In dieser Vorrichtung dringt das senkrecht einfallende Licht in die Ge-Schicht 23 ein und wird dort absorbiert, wobei es Elektronen-Loch-Paare schafft. Wie in der Senkrecht-PIN-Struktur ist QY durch die Ge-Schichtdicke T23 bestimmt. Die relevante Übergangszeit in der MSM-Struktur ist durch τd ~(T23 + D)/Vd ungefähr gegeben, wobei D der Abstand zwischen benachbarten Elektroden ist. Im Gegensatz zu der PIN-Struktur hat die MSM-Vorrichtung kein Problem mit Trägerdiffusionszeiten, da es keine hochdotierten Regionen mit einem niedrigen Feld gibt, wo Träger photo-erzeugt werden können.
  • Die PIN-Struktur ist der MSM-Struktur vorzuziehen, da der Grenzflächenbereich 25 mit der hohen Defektdichte nicht hoch dotiert ist und das MSM deshalb relativ große Dunkelströme hat. Aus demselben Grund ist es in der PIN-Struktur vorzuziehen, die untere Kontaktschicht 13 wie in den beschriebenen Vorrichtungen, die das GB-Verfahren verwenden, aus Ge zu machen, um sicherzustellen, dass die Defektgrenzfläche 17 hoch dotiert ist. Obwohl das SGH-Verfahren des Standes der Technik kein Bilden des Si/Ge-Heteroübergangs zwischen der unteren Kontaktschicht 13 und dem Substrat 14 vorschlägt, besteht kein Grund, aus dem dies prinzipiell nicht getan werden könnte. Die entstehende Struktur wäre dann elektrisch identisch mit PIN, das mittels des GB-Verfahrens gebildet wird, und würde folglich die gleiche Leistung haben. Deshalb müssen zu Vergleichszwecken in der folgenden Diskussion die Einschränkungen nur der besten dieser Vorrichtungen des Standes der Technik berücksichtigt werden: die PIN-Struktur (3a), die entweder mittels des GB- oder des SGH-Verfahrens gebildet wird, in der die untere Kontaktschicht 13 Ge ist.
  • Wir haben Simulationen mit den Vorrichtungen durchgeführt, um die ideale Geschwindigkeit der Vorrichtungen der oben erörterten PIN-Strukturen zu beurteilen, und haben festgestellt, dass der Frequenzgang dieser Vorrichtungen durch Überlegungen bezüglich der Transitzeiten inhärent begrenzt ist. Die Ergebnisse sind in der folgenden Tabelle 1 dargestellt.
  • TABELLE 1
    Figure 00080001
  • Simulationen wurden auf idealisierten PIN-Strukturen, wie in 3a erläutert, mit Spannungen an den Kontakten 15 und 16 ausgeführt, die groß genug waren, um zu gesättigten Driftgeschwindigkeiten in dem aktiven Bereich 12 zu führen. Der erste Satz von Ergebnissen umfasst die Photo-Erzeugung in allen Ge-Bereichen, die natürlicherweise auftreten würde. In diesen Simulationen wurde W bei 0,2 μm (einem typischen Wert für gute Kontaktierung) festegelegt und wurde die Dicke des Bereichs des hohen Felds T12 variiert. Um den Detektor schnell zu machen, muss T12 verringert werden, aber es ist aus der Tabelle ersichtlich, dass dann, wenn das Verhältnis von W zu T12 zunimmt, f3 abnimmt. Diese Beziehung zwischen T12 und f3 tritt auf, da mehr der Träger in der Photostromreaktion durch τdiff begrenzt werden als durch τd. Der zweite Satz von Simulationen variiert W, aber legt T12 auf 1 μm fest, einen Wert, der erforderlich ist, um eine vernünftige QY zu geben. Wieder nimmt, wenn das Verhältnis von W zu T12 zunimmt, f3 ab. Diese Beziehung zwischen T12 und f3 tritt auf, da mehr der Träger in der Photostromreaktion durch τdiff begrenzt werden als durch τd. Der zweite Satz von Simulationen variiert W, aber legt T12 auf 1 μm fest, ein Wert, der erforderlich ist, um eine vernünftige QY zu geben. Wieder nimmt, wenn das Verhältnis von W zu T12 zunimmt, f3 ab, dieses Mal mit einer ungefähren 1/w2-Abhängigkeit, die von dem diffusions-begrenzten Trägertransit erwartet wird. Der dritte Satz von Simulationen hebt die Photoerzeugung in den Kontaktbereichen 11 und 13 künstlich auf, um die Wirkung der Absorption in diesen Kontaktschichten vom n-Typ und vom p-Typ zu demonstrieren. In diesem Fall ist f3 durch Trägerübergangszeiten in dem aktiven Bereich 12 begrenzt und nimmt wie erwartet mit 1/T12 linear zu. Man beachte, dass es in dieser Struktur nicht möglich ist, W unendlich zu reduzieren. W muss dick genug für ein gutes Kontaktieren mit niedriger Leckage sein und dick genug sein, um sicherzustellen, dass alle Defekte, die an der Grenzfläche 17 zwischen Ge und Si existieren, völlig von einer hoher Dotierung bedeckt werden. Wenn dieser Grenzflächenbereich von freien Trägern verarmt ist, fließen untragbar große Dunkelströme und beeinflussen die Rauschleistung negativ. Ein schlechter Frequenzgang ist das inhärente Problem in solchen Vorrichtungen des Standes der Technik. Wenn Dunkelströme gesteuert werden, müssen hoch dotierte Kontaktbereiche in dem Ge gebildet werden. Aber diese Konstruktion führt zu einem durch die Diffusionszeit πdiff begrenzten Frequenzgang. Folglich ist es in den Vorrichtungen des Standes der Technik sehr schwierig, ein f3 zu erreichen, das hoch genug ist, um die erwünschten Datenraten von Hochgeschwindigkeitssystemen zu erfüllen.
  • KURZE ZUSAMMENFASSUNG DER ERFINDUNG
  • Gemäß einem Aspekt der Erfindung ist ein Verfahren nach Anspruch 1 vorgesehen.
  • Der erste vorherbestimmte Bereich, der sich in der ersten Öffnung befindet und im Wesentlichen frei von Defekten ist, hat vorzugsweise Defekte von weniger als etwa 103 cm–3.
  • Gemäß verschiedenen Ausführungsformen der Erfindung ist das erste Material Si und das zweite Material entweder Si1-xGex (0 < x ≤ 1) oder GaN.
  • Gemäß verschiedenen anderen Ausführungsformen der Erfindung kann die Vorrichtung optoelektronisch oder elektronisch sein. Im Fall von optoelektronischen Anwendungen ist die Vorrichtung ein Photodetektor, in dem der erste vorherbestimmte Bereich der aktive Bereich ist, wo Signallicht absorbiert wird, und ein zweiter vorherbestimmter Bereich ein Wellenleiter ist, der dem aktiven Bereich Signallicht zuführt. In einer bevorzugten Ausführungsform hat ein solcher Photodetektor einen aktiven SiGe-Bereich, der auf einem Si-Substrat gebildet ist und als solcher mit der Si-IC-Verarbeitung kompatibel ist, eine hohe Geschwindigkeit und eine hohe QY. Der Photodetektor kann eine oberflächenbeleuchtete Vorrichtung sein, in der Licht von einem geeigneten Wellenleiter auf den aktiven Bereich gerichtet wird. In elektronischen Anwendungen ist die Vorrichtung erläuternd ein MOSFET, in dem der erste vorherbestimmte Bereich den Kanal, die Source und den Drain aufweist.
  • Gemäß einem anderen Aspekt der Erfindung ist eine Halbleitervorrichtung nach Anspruch 13 vorgesehen.
  • Gemäß einer Ausführungsform dieses Aspekts der Erfindung weist die Vorrichtung für die Verwendung als ein oberflächenbeleuchteter PD eine Mehrzahl von aktiven Bereichen und Stammbereichen auf, wobei Signallicht in dem aktiven Bereich absorbiert wird, um Photostrom zu erzeugen, dadurch gekennzeichnet, dass mindestens eine Elektrode auf dem aktiven Bereich angeordnet ist, um jeglichen bedeutsamen Anteil des Signallichts davon abzuhalten, in dem entsprechenden Stammbereich absorbiert zu werden.
  • Gemäß einer anderen Ausführungsform dieses Aspekts der Erfindung weist die Vorrichtung für die Verwendung als ein oberflächenbeleuchteter PD eine Mehrzahl von aktiven Bereichen und Stammbereichen auf, wobei Signallicht in den aktiven Bereichen absorbiert wird, um Photostrom zu erzeugen, dadurch gekennzeichnet, dass jeder der aktiven Bereiche dotierte Kontaktbereiche aufweist und eine metallische Sperrschicht auf mindestens einem der Kontaktbereiche angeordnet ist, um die Signallichtmenge zu reduzieren, die von mindestens einem Kontaktbereich absorbiert wird. In einer bevorzugten Konstruktion dieser Ausführungsform bedeckt eine metallische Sperrschicht mehr als etwa 30% des Oberflächenbereichs des mindestens einen Kontaktbereichs. In noch einer anderen bevorzugten Konstruktion dieser Ausführungsform bedeckt die absorbierende Schicht mindestens einen Kontaktbereich völlig und wenigstens etwa 20% des Oberflächenbereichs des entsprechenden aktiven Bereichs. In noch einer ande ren bevorzugten Konstruktion dieser Ausführungsform ist das Volumen der dotierten Kontaktbereiche geringer als etwa 25% des Volumens des entsprechenden aktiven Bereichs. In einer weiteren bevorzugten Konstruktion dieser Ausführungsform ist das Volumen jedes zweiten Bereichs weniger als etwa 25% des Volumens des entsprechenden aktiven Bereichs.
  • Gemäß einer anderen Ausführungsform dieses Aspekts der Erfindung ist für die Verwendung als ein oberflächenbeleuchteter PD die Breite des Stammbereichs (gemessen quer zu der Richtung der Ausbreitung des Lichts) weniger als eine Hälfte der Wellenlänge des Signallichts (im Halbleitermaterial des Stammbereichs gemessen), was der Reduzierung der Durchdringung des Signallichts darin dient.
  • Gemäß einer anderen Ausführungsform dieses Aspekts der Erfindung ist für die Verwendung als entweder ein oberflächenbeleuchteter PD oder ein randbeleuchteter PD der aktive Bereich optisch mit einem Wellenleiterbereich gekoppelt, der Signallicht an den aktiven Bereich überträgt, dadurch gekennzeichnet, dass die Breite des Wellenleiterbereichs geringer ist als die Breite des aktiven Bereichs und das Zentrum des Wellenleiterbereichs in Ausrichtung mit dem Zentrum des aktiven Bereichs ist. In einer bevorzugten Konstruktion dieser Ausführungsform ist die Breite des Wellenleiterbereichs geringer als die Entfernung zwischen dem Innenrand des aktiven Bereichs und dem Stammbereich und ist das Zentrum des Wellenleiterbereichs zwischen dem Innenrand des aktiven Bereichs und seinem Stammbereich ausgerichtet.
  • Gemäß einer anderen Ausführungsform dieses Aspekts der Erfindung sind für die Verwendung als ein oberflächenbeleuchteter PD die aktiven Bereiche undotiert, aber die Stammbereiche dotiert, um dadurch den Dunkelstrom zu reduzieren.
  • KURZE BESCHREIBUNG DER VERSCHIEDENEN ANSICHTEN DER ZEICHNUNG
  • Unsere Erfindung kann gemeinsam mit ihren verschiedenen Merkmalen und Vorteilen leicht aus der folgenden detaillierten Beschreibung in Verbindung mit der begleitenden Zeichnung verstanden werden. In der ist:
  • 1a ein Graph, der die optische Absorptionslänge für Si, Ge und InGaAsP als eine Funktion der Wellenlänge zeigt;
  • 1b ein Graph der kritischen Dicke einer SiGe-Schicht als eine Funktion der Molfraktion von Ge;
  • 2a eine schematische Schnittansicht eines mit dem GB-Verfahren des Standes der Technik hergestellten PDs;
  • 2b eine schematische Schnittansicht eines mit dem SGH-Verfahren des Standes der Technik hergestellten PDs;
  • 3a eine schematische Schnittansicht eines Vertikal-PIN-PDs des Standes der Technik;
  • 3b eine schematische Schnittansicht eines MSM-PDs des Standes der Technik;
  • 4a–4d schematische Schnittansichten, die für die Beschreibung der herausstechenden Prozessschritte einer erläuternden ELO-Technik des Standes der Technik verwendet werden;
  • 5a–5f schematische Schnittansichten, die für die Beschreibung der herausstechenden Prozessschritte einer erläuternden Ausführungsform unserer Erfindung verwendet werden;
  • 5g eine schematische Schnittansicht einer Halbleitervorrichtung gemäß einer erläuternden Ausführungsform unserer Erfindung;
  • 6a eine schematische Draufsicht von oben auf eine Anordnung von Vorrichtungen gemäß einer Ausführungsform unserer Erfindung;
  • 6b eine schematische Schnittansicht eines randbeleuchteten PDs, der gemäß noch einer anderen Ausführungsform der Erfindung mit einem integrierten Wellenleiter (WG) als ein Teil eines optischen Subsystems gekoppelt ist;
  • 6c eine schematische Schnittansicht eines MOSFETs gemäß einer anderen Ausführungsform unserer Erfindung;
  • 7a eine schematische Draufsicht von oben auf einen Satz von Masken, die für die Herstellung einer Anordnung von Vorrichtungen von dem in 6 beschriebenen Typ verwendet werden;
  • 7b eine schematische Draufsicht von oben auf einen Satz von Masken, die für die Herstellung eines randbeleuchteten PDs und eines integrierten WGs von dem in 6b beschriebenen Typ verwendet werden;
  • 8a eine schematische Schnittansicht eines Kontaktschemas für einen MSM-PD gemäß noch einer anderen Ausführungsform unserer Erfindung;
  • 8b eine schematische Schnittansicht eines Kontaktschemas für einen Lateral-PIN-PD gemäß einer weiteren Ausführungsform unserer Erfindung;
  • 9a eine schematische Draufsicht von oben auf verschiedene Maskensätze von oberflächenbeleuchteten PDs, die verschiedene Schemata für das Verbes sern der Leistung gemäß noch einer anderen Ausführungsformen unserer Erfindung darstellen;
  • 9b eine schematische Draufsicht von oben auf verschiedene Maskensätze von randbeleuchteten PDs, die verschiedene Schemata gemäß einer anderen Ausführungsformen der Erfindung für das Verbessern der Leistungsfähigkeit darstellen;
  • 10a eine schematische Schnittansicht eines Seitlich-PIN-PDs mit einem in situ gezüchteten Sperrübergang gemäß noch einer weiteren Ausführungsform unserer Erfindung; und
  • 10b eine schematische Schnittansicht eines Lateral-PIN-PDs mit einem implantierten Sperrübergang gemäß noch einer anderen Ausführungsform unserer Erfindung;
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Herstellungsprozess
  • Vor der detaillierten Erörterung verschiedener Vorrichtungskonstruktionen, die unter Verwendung von neuartigen Prozessen gemäß einem Aspekt unserer Erfindung realisiert werden können, erörtern wir zuerst den Prozess als eine allgemeine Herangehensweise an die Herstellung von relativ defektfreien aktiven Halbleiterbereichen von Vorrichtungen, wie z.B. PDs und MOSFETs. Jedoch konzentrieren wir uns in der Darstellung zu Darstellungszwecken und als eine Betrachtung einer der Hauptanwendungen unserer Erfindung auf die Herstellung von Absorptionsbereichen von SiGe-PDs mit einer niedrigen Defektdichte für den Betrieb bei IR-Wellenlängen von etwa 800–1600 nm.
  • Aus unserer vorangegangenen Diskussion von PDs des Standes der Technik geht klar hervor, dass wir eine Vorrichtung wünschen, in der die optische Absorption in Ge mit hoher Qualität auftritt, dessen größter Teil undotiert oder verarmt ist.
  • Unsere Erfindung verwendet eine epitaktische laterale Überzüchtungs-(ELO) Technik, um Ge mit hoher Qualität zu bilden, das in eine Isolierungsstruktur eingebettet ist, die auf der Oberseite eines Si-Substrats gebildet wurde. ELO wurde verwendet zur monolithischen Integration von Materialien mit verschiedenen Gitterkonstanten, wie z.B. GaN auf Si [siehe zum Beispiel O. Nam et al, Appl. Phys. Lett., Band 71, Nr. 18, S. 2638 (1997) und S. Nakamura et al, Jap. J. Appl. Phys, Band 36, Nr. 12A, Teil 2, S. L1568 (1997), die beide durch Bezugnahme hierin aufgenommen sind] und Ge über Si. Der ELO-Prozess für Ge über Si ist detailliert in den 4a–4c beschrieben. Hier wird eine dünne Isolierungs-(z.B. Oxid-) Schicht 42 auf der Oberseite eines Einkristall-Si-Substrats 41 gebildet. Keimfenster 43 werden in dem Oxid lithographisch definiert und durch Ätzen zu dem Si hinunter geöffnet. Die freigelegte Si-Oberfläche wird für die Züchtung von Ge gereinigt. Dann findet eine selektive CVD-Züchtung statt, wobei Ge 43 nur auf dem freigelegten Si (4b) gezüchtet wird. Das Züchten wird fortgeführt, bis das Ge über das Keimfenster wächst und sich die Züchtungsfronten 47 von benachbarten Keimfenstern verbinden, um eine durchgehende Schicht zu bilden (4c). Große Defektdichten finden sich in nur zwei Teilen der entstehenden Ge-Schicht: wie in 4c gezeigt, fädeln sich Defekte 46 von der Si-Grenzfläche an der Unterseite des Keimfensters bis zur Oberseite der Schicht über dem Keimfenster und bilden sich Defekte 45 in dem Bereich, wo sich zwei Züchtungsfronten treffen. Der größte Teil der Ge-Schicht über der Oxidmaske ist im Wesentlichen defektfrei, wie bei 48 in 4c gezeigt.
  • Dieser Prozess wurde durch das Einstellen des Aspektverhältnisses (Höhe/Breite) des Keimfensters auf mehr als 1:1 verbessert, wie in 4d gezeigt. [siehe T. Langdo et al, Appl. Phys. Lett., Band 76, Nr. 25, S. 3700 (2000), das hierin durch Bezugnahme aufgenommen ist]. In diesem Fall sind keine sich fädelnden Fehlpassungsversetzungen oder Stapelfehler über den Keimfenstern und in der Schicht über ihnen aufgetreten; stattdessen wurden die Defekte 46 auf den Bereich der Keimfenster unter der Oberseite der Oxidschicht 42 begrenzt. Jedoch haben sich immer noch hohe Defektdichten in den Bereichen 45 (4d) gefunden, wo sich die Züchtungsfronten verschiedener Keimfenster getroffen haben. Man beachte, dass dann, wenn die Entfernung zwischen den Keimfenstern vergrößert wird, ein größerer Anteil des Ge-Schichtbereichs defektfrei wäre. Dies würde jedoch sehr lange Züchtungszeiten und dicke Schichten bedeuten (die Schichtdicke wächst, wenn der laterale Überwachsabstand zunimmt). Dicke Schichten führen auch zu langen Transitzeiten.
  • Ein Aspekt unserer Erfindung verwendet modifiziertes ELO, um Si1-xGex-Bereiche mit hohem Ge-Gehalt mit hoher Qualität zu bilden, die als PD-Elemente dienen, in denen defektinduzierte Dunkelströme unterdrückt werden und Trägertransitzeiten durch die Reduktion von Trägerabsorption in hoch dotierten Bereichen begrenzt werden. Genauer ist dieser Aspekt unserer Erfindung ein Verfahren für das Bilden von Si1-xGex-Bereichen mit einem hohen Ge-Gehalt (nachstehend als Pixel bezeichnet) in einem auf einem Si-Substrat angeordneten isolierenden Mantelbereich so, dass das Volumen von möglicherweise defektem Si1-xGex minimiert wird, und so, dass die Si1-xGex-Pixel im Wesentlichen defektfrei sind. Insbesondere verwendet unsere Erfindung ELO von Si1-xGex, um die Pixel über der Oberseite der Isolierschicht 42 in 4d so zu bilden, dass im Wesentlichen alle Defekte auf die Bereiche des Keimfensters unter der Oberseite der Isolierschicht 42 begrenzt werden.
  • Im Gegensatz zu der Situation des Standes der Technik werden in unserem Verfahren keine Defekte an der Schnittlinie der Züchtungsfronten gebildet. Die Züchtungsfronten an dem überwachsenen Mantelbereich werden von den Mantel-(z.B. Siliziumdioxid)-Seitenwänden begrenzt und verbinden sich deshalb nicht, um stark defektbehaftete Bereiche zu bilden. Dieses wichtige Ergebnis wird durch das Kombinieren von ELO von Si1-xGex mit hohem Ge-Gehalt mit damaszenischem Planarisieren (ELO-D) erreicht. Im Allgemeinen umfasst die Damaszenierung die Schritte des Bildens eines Fensters in einer Isolierschicht auf einer Scheibe, des Füllens des Fensters mit einem Material, das sich von der Scheibe unterscheidet (z.B. ein Halbleiter oder Metall) und die obere Oberfläche der Isolierschicht überlappt, und dann des Planarisierens (z.B. chemisch-mechanischen Polierens) der überlappenden Teile derart, dass das Material in dem Fenster im Wesentlichen mit der oberen Oberfläche der isolierenden Schicht bündig ist.
  • In unserem Prozess bedeutet Si1-xGex mit hohem Ge-Inhalt Si1-xGex mit einer Ge-Konzentration oder einer Ge-Molfraktion x, die für die meisten Anwendungen von PDs bei IR-Betriebswellenlängen von etwa 800–1600 nm vorzugsweise größer als etwa 0.8–0.9 ist. In einigen Anwendungen kann x jedoch so niedrig wie 0,5 sein, aber Si1-xGex mit einem Ge-Inhalt von weniger als etwa 50% bietet keine ausreichende optische Absorption in den Wellenlängen von Interesse. Andererseits kann es in anderen nicht-optischen Vorrichtungen akzeptabel sein, x so niedrig wie 0,1 zu haben.
  • Ein Satz von Prozessschritten, die für das Erreichen dieses Ziels für einen oberflächenbeleuchteten PD verwendet werden, wird jetzt in Verbindung mit den 5a–5g erklärt.
  • Zuerst wird ein isolierender Mantelbereich 52 auf der oberen Oberfläche eines Si-Substrats 51 gebildet, wie in 5a gezeigt. Erläuternd weist ein Mantelbereich 52 eine Mehrzahl von Isolierschichten (nachstehend als Mantelschichten bezeichnet) auf, die auf dem Substrat gebildet werden. Zuerst wird eine Stammmantelschicht 52.1 [z.B. 1 μm eines Siliziumdioxids] auf der oberen Hauptoberfläche des Substrats 51 niedergeschlagen. Danach wird eine Ätzstopschicht 52.2 (z.B. 40 nm) auf der Mantelschicht 52 niedergeschlagen. Schließlich wird eine Pixelmantelschicht 52.3 (z.B. 1 μm Siliziumdioxid) auf der Ätzstopschicht niedergeschlagen. Die Mantelschichten 52.1 und 52.3 können jeweils eine Mehrzahl von Schichten aufweisen oder können Einzelschichten sein; sie können verschiedene Dicken haben; und sie können sich voneinander unterscheidende Zusammensetzungen haben. Die Mantelschichten können alternativ andere dielektrische Materialien wie Siliziumnitrid oder Siliziumoxinitrid aufweisen.
  • In einer Ausführungsform haben die Ätzstopschicht 52.2 und die Pixelmantelschicht 52.3 verschiedene Zusammensetzungen und sollte die Ätzrate der Ätzstopschicht 52.2 kleiner sein als die der Pixelmantelschicht 52.3. In einer alternativen Ausführungsform können, selbst wenn die Ätzrate der Schicht 52.2 sich nicht wesentlich von der der Schicht 52.3 unterscheidet, gut bekannte optische Messtechniken verwendet werden, um den Grad des Ätzprozesses zu entscheiden und auf der Basis des Unterschieds in der chemischen Zusammensetzung der geätzten Schichten zur geeigneten Zeit mit dem Ätzen aufzuhören.
  • Als Nächstes (5b) werden Mulden 53 in dem aktiven Si1-xGex-Bereich (Pixel) lithographisch auf der Pixelmantelschicht 52.3 definiert und wird eine Standardätzchemie (z.B. eine Mischung aus CHF3, C2F6, CO und Ar) verwendet, um das Material der Pixelmantelschicht 52.3 selektiv zu ätzen. Das Ätzen stoppt im Wesentlichen an dem Material der Ätzstopschicht 52.2. Danach wechseln wir zu einer anderen Chemie (z.B. heiße phosphorhaltige Säure für 60 Sek), um die Ätzstopschicht 52.2 zu ätzen, die an der Stammmantelschicht 52.1 endet.
  • Wie in 5c darstellt, schlagen wir dann eine konforme dielektrische Schicht 54 (z.B. 200 nm Plasma-TEOS-Oxid) über der Struktur nieder, um die Pixelmantelschicht 52.3, die Ätzstopschicht 52.2 und die freigelegte Oberfläche der Stammmantelschicht 52.1 zu bedecken. Die konforme dielektrische Schicht 54 sollte dazu in der Lage sein, einer Keimbildung von Si1-xGex-Material auf ihrer Oberfläche während des anschließenden selektiven epitaktischen Züchtungs(SEG)-Verfahrens zu widerstehen.
  • Ein zweiter lithographischer Schritt definiert ein kleineres Keim(Stamm)-Fenster 55 in dem Fenster 53 des aktiven Bereichs, wie in 5d-1 gezeigt.
  • Die konforme dielektrische Schicht 54 und die Stammmantelschicht 52.1 werden dann wie auch in 5d-1 gezeigt selektiv zu dem Si-Substrat 51 hinunter geätzt. Dieser zweite lithographische und ätzende Schritt bildet die Keimfenster 55 für die ELO-Züchtung. Mittels ELO werden das Keimfenster und die Mulden in dem aktiven Bereich mit epitaktischem Si1-xGex gefüllt.
  • Die Form der Pixel (in der Draufsicht von oben, wie in 6a gezeigt) ist vorzugsweise symmetrisch (z.B. quadratisch, rechteckig oder kreisförmig), da der (untenstehend erörterte) Überwachsprozess gleichförmig von dem Keimfenster nach außen fortschreitet. Ähnliche Formen können für den Stammbereich verwendet werden. Da es jedoch schwierig ist, eine Oberfläche mit Kreisen zu kacheln, wird die Verwendung eines kreisförmigen Querschnitts für die Pixel und somit die Stammbereiche nicht bevorzugt.
  • Auf Grund der inhärenten Facettenbildung während des Züchtens muss ein Überwachsen der Struktur um eine bestimmte Menge bewirkt werden, um eine vollständige Füllung des Lochbereichs sicherzustellen. (Wenn die Fenster des aktiven Bereichs quadratische Querschnitte haben, hat diese Überwachsung tendenziell eine pyramidenförmige Form, wie bei 56 der 5d gezeigt). Der Grad der Facettierung der epitaktischen Schicht wird stark durch die Züchtungsbedingungen bestimmt, die wiederum stark von der während des SEG freigelegten Oberfläche des dielektrischen Materials beeinflusst werden. In diesem Fall sind die freigelegten Dielektrika eine konforme dielektrische Schicht 54 und eine Stammmantelschicht 52.1. Wenn das dielektrische Material der Schicht 54 anderen in der Mantelstruktur 52 verwendeten Dielektrika (bezüglich der Abweisung der Keimbildung von Si1-xGex während des SEG) überlegen ist, kann eine weitere Optimierung des Züchtungsprozesses durch das Verwenden einer zusätzlichen Niederschlagung eines konformen dielektrischen Schichtmaterials erreicht werden, dem ein anisotropes Ätzen nach der Bildung der Keimfenster folgt, was eine konforme dielektrische Schicht 54.1 an den Seitenwänden des Stammfensters, aber nicht an der Unterseite davon zurücklässt, wie in 5d-1 gezeigt. Nach dem anisotropen Ätzen wäre das freigelegte Dielektrikum nur Material der Schicht 54/54.1 und die Züchtungsbedingungen könnten unabhängig von den ursprünglichen Materialien der Mantelschicht 52 optimiert werden. Diese Ausführungsform unserer Erfindung ist wichtig, da in einem gegebenen CMOS-Prozess die für die Zwischenniveau-Dielektrika (ILDs von englisch ‚interlevel dielectrics’) verwendeten Materialien während des Schritts der epitaktischen Züchtung eine Keimbildung von Si1-xGex auf dem ILD zulassen können.
  • Da die Fehlpassungsversetzungen, die sich aus der Züchtung von unter Spannung stehenden Si1-xGex auf Si ergeben, primär vom 60-Grad-Typ sind, ist es wünschenswert, dass das Aspektverhältnis des Keimfensters (in beiden zu der Ebene der Schichten rechtwinkligen Querschnitten) größer als etwa 1,7 ist, um eine Defektdurchdringung über der Oberseite der Stammmantelschicht 52 zu begrenzen. Da die Ge-Molfraktion x für das PD-Pixel bei oder nahe 1 ist (z.B. x ~0.8–0.9), ist dieses Aspektverhältnis besonders wichtig, um ein defektfreies Material in dem Detektor gut zu erreichen. Andere Aspektverhältnisse würden für andere Materialsysteme gelten (z.B. GaN gezüchtet auf Si) und können vom Fachmann leicht bestimmt werden.
  • 5e zeigt die Struktur nach der damaszenischen Planarisierung des wie in 5d gezeigt übergewachsenen Materials 56 unter Verwendung von einer Technik wie z.B. chemisch-mechanischem Polieren (CMP). Ein Ergebnis besteht darin, dass die Oberseite des aktiven Bereichs 56.1 im Wesentlichen mit der Oberseite des Mantelbereichs 52 bündig ist, der in dieser Ausführungsform die konforme Schicht 54 aufweist. In dieser Hinsicht sollte die Zusammensetzung der Schicht 54 einen guten CMP-Stop für das Si1-xGex-Polieren bilden.
  • An dieser Stelle definieren wir verschiedene Volumenparameter: das Volumen eines aktiven Bereichs oder aktiven Pixels 56.1 ist das Volumen des epitaktischen Materials, das in der ersten Öffnung gezüchtet wird (nachdem das konforme Dielektrikum niedergeschlagen wird), und das Volumen eines Stammbereichs ist das Volumen des epitaktischen Materials, das in der zweiten Öffnung ohne ein darin niedergeschlagenes konformes Dielektrikum (5d-1) oder mit einem so (5d-2) niedergeschlagen konformen Dielektrikum gezüchtet wird, abhängig von der gewählten Konstruktion oder dem verwendeten Herstellungsprozess.
  • Der Prozess fährt mit einer Abfolge von herkömmlichen Schritten fort, die die Grundstruktur aus 5e in eine Anordnung von Pixelbereichen 56.1 umwandeln, die als oberflächenbeleuchtete PDs dient, wie in 5f gezeigt. Zum Beispiel wird eine Implantatabschirmoxidschicht 57 (z.B. 80 nm Plasma TEOS) über der gesamten Struktur niedergeschlagen und wird eine Ionen-Implantation verwendet, um die Kontaktbereiche 59 vom entgegengesetzten Leitfähigkeitstyp (p- Typ und n-Typ) zu bilden. Zum Beispiel könnte jedes der Implantate eine Abfolge von drei separaten Implantaten bei den folgenden Energien/Dosierungen beinhalten: für n-Typ-Bereiche – P bei 60 KeV/1 × 1015 cm–2, 170 KeV/2 × 1015 cm–2 und 320 KeV/4 × 1014 cm–2; und für p-Typ Bereiche – B bei 20 KeV/1 × 1015 cm–2, 60 KeV/2 × 1015 cm–2 und 140 KeV/4 × 1015 cm–2. Eine Ofenwärmebehandlung (z.B. bei 400°C für 30 Minuten) oder eine schnelle thermische Wärmebehandlung (z.B. bei 600–650°C für 20–30 Sek) hebt Implantatschäden an dem Kristallgitter auf und aktiviert gleichzeitig die implantierten Dotiersubstanzen. Der aktive Bereich selbst ist vorzugsweise vom i-Typ; das bedeutet undotiert oder unabsichtlich dotiert. (Unabsichtliches Dotieren bedeutet, dass jegliches in dem aktiven Bereich vorhandene Dotieren auf einem sehr niedrigen Grad ist und hauptsächlich durch Hintergrundverunreinigung in der für das Bilden dieses Bereiches verwendeten Kammer für epitaktische Züchtung auftritt).
  • Schließlich wird eine Zwischenniveau-Dielektrikums (ILD von englisch 'interlevel dielectrics')-Schicht 58 über der Struktur niedergeschlagen, werden Kontaktfenster in ein Muster gebracht und mittels einer Ätzchemie geätzt, die nicht selektiv Germanium ätzt (z.B. einer Mischung aus CH4, CH3 und Argon), wird Kontaktmetall niedergeschlagen und wird ein in ein Muster gebrachtes hartes Dielektrikum 59.3 verwendet, um Elektroden 59.2 (z.B. Ti/TiN/Al) auf der oberen Oberfläche und Stopfen 59.1 (z.B. Al) zu formen, die die Elektroden mit dem Bereich des p-Typs und des n-Typs 59 verbinden.
  • Obwohl der vorhergehende Prozess die Herstellung von oberflächenbeleuchteten PDs beschreibt, können die grundlegenden Prozessschritte, die zu einer Struktur von dem in 5e–5g gezeigten Typ führen, auch genutzt werden, um andere Vorrichtungen, wie z.B. Halbleiterwellenleiter (WGs), herzustellen, die Signallicht an randbeleuchtete PDs liefern. Genauer kann ein WG auf die gleiche Weise wie der aktive Bereich oder das aktive Pixel 56.1 aus 5e gebildet werden, aber der WG und der aktive Bereich würden, wie in 6b und 7b gezeigt, so nebeneinander angeordnet werden, dass Signallicht, das in zum Beispiel ein gespaltenes Ende 89 (6b) des WGs, z.B. von einer Glasfaser 86 in 6b, gekoppelt ist, einem benachbarten Pixel (z.B. 81, 6b) geliefert werden kann.
  • Bei dem Herstellungsprozess sollte darauf geachtet werden, dass der WG mit dem Pixel sowohl seitlich als auch senkrecht in Ausrichtung gebracht wird, um Signallicht in den aktiven Bereich des Pixels zu speisen; wenig oder nichts des optischen Signals sollte in den Stammbereich des PDs gespeist werden.
  • Außerdem sollte das WG-Material einen niedrigeren Ge-Inhalt haben als das Pixel, so dass das Pixel Licht in dem erforderlichen Wellenlängenband absorbiert, aber der WG nicht.
  • Da die WG-Struktur entlang ihrer Achse der Lichtausbreitung länglich ist, ist es nicht möglich, das Aspektverhältnis des WG-Keimfensters (in dem Querschnitt entlang der und rechtwinklig zu der Ebene der Schichten) größer zu machen als der für die Unterdrückung der Defektbildung für einen großen GE-Gehalt erfoderliche 1,7-Faktor. Glücklicherweise sind Defekte in dem WG nicht so wichtig wie Defekte in dem Pixel, da der WG nicht elektrisch aktiv ist. Jedoch führen Defekte in dem WG zu optischen Verlusten durch Streuung. Deshalb sollte der Ge-Inhalt in dem WG in Vorrichtungen, die Wellenleiter mit niedrigem Verlust erfordern, begrenzt werden, um eine niedrige Defektdichte sicherzustellen. Typischerweise ist 20% Ge-Gehalt ausreichend gering, um eine bedeutende Defektbildung zu begrenzen.
  • Auf eine ähnliche Weise können die grundlegenden Prozessschritte, die zu einer Struktur von dem in 5e–5g gezeigten Typ führen, auch genutzt werden, um ein SiGe auf Si- oder ein GaN auf Si-MOSFET von dem in 6c gezeigten Typ herzustellen. In diesem Fall würde der aktive Bereich 56.1 (5e) als die Stelle für die Bildung des Source-, Drain- und Gate-Bereichs des Transistors unter Verwendung von dem Fachmann bekannten Standardprozessschritten dienen.
  • Basisstruktur der Vorrichtung
  • Erläuternd können Halbleitervorrichtungen gemäß verschiedenen Ausführungsformen unserer Erfindung dafür ausgelegt sein, als eine Anzahl von verschiedenen Vorrichtungen zu dienen; z.B. ein oberflächenbeleuchteter PD (z.B. 5f und 6a), ein randbeleuchteter PD mit einem integrierten WG (z.B. 6b) oder ein MOSFET (z.B. 6c).
  • Gemäß einem Aspekt unserer Erfindung weist die Grundstruktur einer solchen Halbleitervorrichtung ein Einkristall-Substrat 251 auf, das ein erstes Material (z.B. Si) und einen isolierenden Mantelbereich 252 aufweist, der ein dielektrisches Material (z.B. SiO2) aufweist. In den Mantelbereich eingebettet ist ein Paar Einkristallbereiche: ein Stammbereich 255 und ein aktiver Bereich 256 (z.B. der Absorptionsbereich eines PDs; der Source-, Drain- und Kanalbereich eines MOS-FETs), wobei jeder ein zweites, anderes Halbleitermaterial (z.B. GaN oder Si1-xGex, 0 < xs ≤ 1; nachstehend der Einfachheit halber als SiGe bezeichnet) aufweist. Der Stammbereich 255 verbindet das Substrat mit dem aktiven Bereich, der im Wesentlichen mit der oberen Oberfläche 253 bündig ist. Wichtigerweise ist der Stammbereich so ausgelegt, dass Defekte darauf begrenzt werden; das heißt, der aktive Bereich 256 ist im Wesentlichen defektfrei. Anders gesagt hat der aktive Bereich 257 eine äußerst niedrige Defektdichte (d.h. weniger als etwa 103 cm–3), so dass sämtliche möglicherweise vorhandenen Defekte eine geringfügige Wirkung auf die Leistung der Vorrichtung haben. Zu diesem Zweck sind die Aspektverhältnisse des Stammbereichs (d.h. das Verhältnis seiner Tiefe zu seinen beiden Breitenabmessungen im Fall eines quadratischen oder rechteckigen Querschnitts in einer Ebene, die parallel zu den Schichten ist) dafür ausgelegt, die erwünschte Beschränkung von Defekten zu schaffen. Zum Beispiel sollten dort, wo das Substrat Si ist und die Pixel- und Stammbereiche SiGe sind, die Aspektverhältnisse des Stammbereichs größer als etwa 1,7 sein.
  • Theoretisch kann der Mantelbereich 52 eine einzelne Schicht sein, aber in der Praxis ist er vorzugsweise mehrschichtig und weist zum Beispiel eine zwischen einer unteren dielektrischen Schicht 52.1 und einer oberen dielektrischen Schicht 52.3 angeordnete Ätzstopschicht 52.2 auf. Die letzteren sind typischerweise Oxide, aber müssen weder das gleiche Material sein noch müssen sie die gleiche Dicke haben. In dem Fall, in dem das Substrat 51 Si ist und das Pixel SiGe ist, ist die Ätzstopschicht 52.2 erläuternd Si3N4 und sind die obere und untere dielektrische Schicht 52.1 und 52.3 erläuternd Siliziumdioxid. Diese Mantelbereichmaterialien können auch verwendet werden, um Vorrichtungen herzustellen, in denen das Substrat Si ist und der Pixel- und der Stammbereich-GaN sind.
  • Oberflächenbeleuchtete Photodetektoren (PDs)
  • Diese Basisstruktur der Vorrichtung ist wie in der Draufsicht von oben in 6a gezeigt ausgelegt, um als ein oberflächenbeleuchteter PIN-PD oder als eine Anordnung 60 solcher PDs zu dienen. Jeder PD weist einen Einkristallstammbereich 55 (5f) auf, der ein erstes Material aufweist und dafür ausgelegt ist, Defekte darauf zu begrenzen. Der Stammbereich 55 verbindet das Einkristallsubstrat 51, das ein anderes Material aufweist, epitaktisch mit dem Pixel 56.1. Wie im vorangegangenen Abschnitt über die Herstellung beschrieben, dient der Stammbereich dazu, eine Keimbildung an der freigelegten Substratoberfläche während des epitaktischen Züchtens der Bereiche 55 und 56.1 zu ermöglichen.
  • Jeder PD weist auch einen im Wesentlichen defektfreien i-Typ, einen aktiven Einkristallbereich (oder ein Pixel) 56.1 aus dem gleichen Material auf, in dem Signallicht absorbiert wird. Wie in 5f dargestellt, ist die Oberseite jedes Pixels 56.1 im Wesentlichen mit der Oberseite des dielektrischen Mantelbereichs 52 bündig, der in dieser Ausführungsform die konforme dielektrische Schicht 54 aufweist.
  • Die PIN-Konstruktion wird von Kontaktbereichen 59 von entgegengesetzten Leitfähigkeitstypen (einer vom p-Typ; der andere vom n-Typ) fertig gestellt, die in dem im Pixel 56.1 gebildet sind. Ein Zwichenniveau-Dielektrikums(ILD)-Bereich 58 ist über der oberen Oberfläche des Mantelbereichs und des Pixels angeordnet. Ein elektrischer Kontakt für die Kontaktbereiche 59 wird mittels leitfähiger (z.B. metallischer) Stopfen 59.1 hergestellt, die sich von den Elektroden 59.2, 59.3 durch das ILD 58 erstrecken. Diese PD-Konstruktion ist, wenn sie unter Verwendung von Si1-xGex-Pixeln mit niedriger Defektdichte mit x ~0.8–0.9 auf einem Si-Substrat hergestellt wird, besonders gut für Nachrichtenübertragungsanwendungen mit einer relativ hohen Geschwindigkeit (z.B. ≥ 2,5 GB/s) bei Betriebswellenlängen im Bereich von 800–1600 nm geeignet. Jedoch ist unsere Erfindung nicht auf Anwendungen begrenzt, in denen der Ge-Inhalt so hoch ist. Tatsächlich kann unsere Erfindung mit aktiven Bereichen oder Pixeln mit beträchtlich weniger Ge, z.B.
  • x ≥ 0,1, vorteilhaft sein, abhängig von der Betriebswellenlänge (im Fall von PDs) oder von der Funktion der Vorrichtung (im Fall von MOSFETs oder anderen elektronischen Vorrichtungen). Zum Beispiel wären unsere Pixel mit niedriger Defektdichte in PD-Anwendungen wie denen, die eine IR-Kamera oder eine Kamera mit sichtbaren Wellenlängen oder ein drahtloses lokales IR-Netzwerk (WLAN) aufweisen, nützlich, die von einer höheren optischen Absorption unserer Pixel als sie bei der Verwendung von Si-Pixeln des Standes der Technik verfügbar wären, profitieren würden.
  • In oberflächenbeleuchteten PDs verbessert die Bildung von dielektrischen Spiegeln an entweder der oberen oder der unteren Oberfläche (oder beiden) jedes Pixels 56.1 (5f) die Leistung.
  • Ein Spiegel an der Unterseite von jedem Pixel erhöht die QY der Vorrichtung durch das Rückreflektieren von jeglichem unabsorbiertem Licht, das die Unterseite der Pixel erreicht, in die Pixel. Der untere Spiegel erhöht die offensichtliche optische Pfadlänge, ohne ein dickeres Pixel zu erfordern. In einer Ausführungsform weisen die Teile des Mantelbereichs 52 (5f), 252 (5g), die dem Stamm bereich benachbart sind, einen wechselnden Satz von Schichten mit einem unterschiedlichen Brechungsindex auf. Die Spiegelschichtdicken sind so gewählt, dass sie die erwünschte Reflexion (auf der Betriebswellenlänge) zwischen der Unterseite des Pixels und dem Mantelbereich 52.1 (5f), 252 (5g) erzeugen.
  • In einer alternativen Ausführungsform wird ebenfalls ein dielektrischer Spiegel 259 (5g) auf der oberen Oberfläche jedes Pixels 56.1 (5f), 256 (5g) gebildet. Ein Resonanzhohlraum wird in dem Pixel durch das derartige Konstruieren der dielektrischen Spiegel gebildet, dass sie die geeignete Reflexion sowohl auf der oberen Oberfläche als auch der unteren Oberfläche des Pixels haben.
  • Um die Reflexionen von der Pixel-ILD-Grenzfläche zu reduzieren, kann eine Anti-Reflexions(AR)-Beschichtung zwischen dem Pixel 56.1 und dem ILD 58 eingeführt werden. Dem Fachmann sind verschiedene Verfahren für das Bilden solcher AR-Beschichtungen bekannt.
  • Gemäß einem anderen Aspekt unserer Erfindung zeigt 7a eine Draufsicht auf die zwei relevanten Lithographieebenen, die für die Erzeugung von Pixeln in einem oberflächenbeleuchteten PD verwendet werden. Die Pixel, die erläuternd die dreidimensionale Form von Zylindern haben, sind mit quadratischen Querschnitten dargestellt, aber es wäre dem Fachmann natürlich leicht ersichtlich, dass andere geometrische Querschnitte verwendet werden könnten; z.B. Rechtecke oder Kreise, wie zuvor erörtert. Außerdem wird nur zu Darstellungszwecken eine Anordnung von vier Pixeln gezeigt. Der Fachmann wird verstehen, dass ein oberflächenbeleuchteter PD typischerweise von einem größeren Satz von Pixeln gekachelt würde; andererseits ist es auch möglich, dass der ganze Bereich ein großes Pixel aufweist. Die letztere Konstruktion würde jedoch sehr lange Züchtungszeiten für Größen von typischen optischen Stellen (z.B. 15 μm um/mal 15 μm) erfordern. Der obere Oberflächenbereich des Pixels wird durch die Pixelmaske 92 definiert und der entsprechende Bereich des Stammbereichs wird durch die Pixelstammmaske 91 definiert. Der Bereich der Stammmaske sollte völlig im Inneren des Bereichs der Pixelmaske liegen. Der Bereich zwischen den Pixeln weist einen freigelegten Teil des Mantelbereichs 93 (auch als die konforme dielektrische Schicht 54 in 5f gezeigt) auf.
  • Außerdem sollte das Verhältnis des Bereichs außerhalb des Pixels, der dem freigelegten Bereich des Mantelbereichs 93 entspricht, zu dem Bereich der Pixel selbst 92 minimiert werden, um sicherzustellen, dass die Maximalmenge an Signallicht in einer oberflächenbeleuchteten Vorrichtung gefangen wird. Idealerweise ist der Bereich des Stammbereichs viel kleiner als der Bereich der Pixel und ist der Bereich zwischen den Pixeln verglichen mit dem Bereich der Pixel selbst klein. Diese Konstruktion stellt sicher, dass mehr Licht auf die Pixel einfällt (und somit eine höhere QY) und dass wenig Licht seinen Weg in die Stämme finden kann, wo es Defekte gibt und von denen die Transitzeiten für das Entkommen lang sind. Wie vorhergehend bemerkt, ist es wünschenswert, dass die Höhe des Stammbereichs größer als oder gleich der Breite jeder Seite des Stammbereichs ist (vorzugsweise > 1,7-mal größer für auf einem Si-Substrat gezüchtete SiGe-Stammbereiche), um die Bildung von Defekten auf den Stammbereich zu begrenzen und sie davon abzuhalten, in das Pixel einzudringen. In einer Ausführungsform ist die Höhe des Stamms durch die Dicke der niedergeschlagenen Stammmantelschicht 52.1 plus der Dicke der konformen dielektrischen Schicht 54 aus 5f gegeben.
  • Randbeleuchtete PDs
  • Gemäß einer anderen Ausführungsform unserer Erfindung sind die PDs randbeleuchtet statt oberflächenbeleuchtet. In diesem Fall wird, wie in 6b gezeigt, das zu detektierende Signallicht mittels eines Halbleiterwellenleiters 83 an ein Pixel 81 geliefert. Das Pixel 81 und der Wellenleiter 83 haben Stammbereiche 82 bzw. 84, die mittels ähnlicher Verfahren, aber anderer Masken hergestellt werden. Außerdem wird, wieder nur zu Darstellungszwecken, während der Querschnitt des Pixelstammbereichs 82 als quadratisch dargestellt ist, der des Wellenleiters als rechteckig gezeigt, (auch wenn die längliche Form des Wellenleiters 83, die an ihrem äußeren Ende von zum Beispiel einer gespaltenen Oberfläche 89 abgeschlossen ist, zu einer Konstruktion führt, in der der Wellenleiter und sein Stammbereich beide rechteckig sind).
  • Typischerweise sind das Pixel und der Wellenleiter in ein Subsystem 80 integriert, das einen Halbleiterlaser 88 (z.B. einen InP/InGaAsP-Laser) für das Erzeugen eines Ausgangssignals 88.1 bei einer Mittenfrequenz im Bereich von etwa 800–1600 nm aufweist. In Nachrichtenübertragungsanwendungen wird die letztere entweder direkt (von einem nicht gezeigten externen Modulator) oder indirekt (durch das Modulieren des unter Verwendung einer nicht gezeigten Schaltungsanordnung an den Laser angelegten Antriebsstroms) moduliert. Das Signallicht wird mittels eines geeigneten ersten Linsensystems 87 in eine Glasfaser 86 ge koppelt (oder der Laser 88 und die Faser 86 können miteinander endgekoppelt sein) und der Ausgang der Faser ist (vorzugsweise nicht in dem Stammbereich) mittels eines geeigneten zweiten Linsensystems 85 in den Wellenleiter 83 gekoppelt (oder die Faser 86 und der Wellenleiter 83 können miteinander endgekoppelt sein). Der Wellenleiter 83 liefert das modulierte Signallicht 88.2 an das Pixel 81 (vorzugsweise nicht an den Stammbereich 82). In dem Pixel absorbiertes Signallicht wird in einen Photostrom umgewandelt, der zu einer (nicht gezeigten) Detektierungsschaltungsanordnung fließt.
  • Gemäß einem anderen Aspekt unserer Erfindung zeigt 7b eine Draufsicht auf die relevanten Lithographieebenen, die verwendet werden, um ein Pixel und einen WG in einem randbeleuchteten PD zu erzeugen. Die Richtung der Lichtausbreitung in dieser Struktur wird von dem Pfeil 106 bezeichnet. Die Pixel werden mit einer Pixelmaske 102 und einer Stammbereichsmaske 101 gebildet, ähnlich der Herangehensweise, die für die Herstellung des oberflächenbeleuchteten PDs in 7a verwendet wird. Die WGs werden in demselben Mantelbereich 103 wie die Pixel gebildet.
  • Die Länge des Lückenraums 108 zwischen dem Rand 102.1 der Pixelmaske 102 und dem Rand 104.1 der WG-Maske 104 wird vorzugsweise optimiert, um Streuverluste aufgrund der Diskontinuität in dem Brechungsindex zu reduzieren, die von dem Mantelbereich 103 in der Lücke zwischen dem Pixel und dem WG eingeführt wird. Die maximale Lichtmenge wird von dem WG in das Pixel weitergeleitet, wenn die Länge des Lückenraums gleich einem geraden Vielfachen von in dem Material des Mantelbereichs gemessenen halben Wellenlängen ist. In dieser Konstruktion bildet die Lücke einen Resonanzhohlraum.
  • Ferner wird die Geschwindigkeit des Randdetektors aus 7b dadurch erhöht, dass das Signallicht von dem WG in nur einen mittleren Teil des Pixels eingebracht wird. Zu diesem Zweck sollte die Breite Wwg des WGs geringer als die Breite Wp des Pixels gemacht werden und sollte das Zentrum des WGs mit dem Zentrum des Pixels (und somit über seinem Stammbereich) in Ausrichtung gebracht werden. In diesem Fall tritt eine Photoerzeugung von Trägern hauptsächlich in der Mitte des Pixels auf und die maximale Transitzeit der Träger zu den Rändern wird deshalb verglichen mit dem Fall, in dem das Pixel gleichförmig beleuchtet wird, reduziert. Diese Konstruktion der WG- und Pixelabschnitte erhöht auch die QY, da das Pixel in der Lage ist, mehr von dem Licht einzufangen, das von dem Ende der WG-Öffnung abgelenkt wird.
  • MOSFETs
  • Gemäß einer anderen Ausführungsform unserer Erfindung weist, wie in 6c gezeigt, ein MOSFET ein Einkristallsubstrat 71, einen Stammbereich 75, der auf dem Substrat gebildet ist, um Defekte auf den Stammbereich zu begrenzen, und einen auf dem Stammbereich gebildeten relativ defektfreien aktiven Bereich 76 auf. Der Stammbereich und der aktive Bereich sind in einen dielektrischen Mantelbereich 72 eingebettet und die Oberseite des aktiven Bereichs ist im Wesentlichen mit der Oberseite des Mantelbereichs bündig. Ein getrennter Source- und Drain-Bereich werden in dem aktiven Bereich (z.B. durch Ionenimplantation) gebildet und eine Gate-Struktur wird zwischen ihnen gebildet. Die Gate-Struktur weist ein Gate-Dielektrikum (z.B. ein durch ALD gezüchtetes Dielektrikum mit hohem k, wie z.B. Hf2O3 oder Al2O3) und einen bekannten Gate-Stapel (z.B. einschließlich einer oder mehrerer Polysilizium-Schichten) auf. Der (nicht gezeigte) Kanal erstreckt sich unter dem Gate-Dielektrikum 74 und zwischen dem Source- und dem Drain-Bereich 73. Ein ILD 78 ist über der Oberseite des Mantelbereichs und des aktiven Bereichs gebildet und darin sind Fenster gebildet, um der Source-, Drain- und Gate-Elektrode (75 bzw. 76 bzw. 77) die Herstellung eines elektrischen Kontakts zu dem entsprechenden Source- und Drain-Bereich und der Gate-Struktur zu ermöglichen.
  • Der aktive Bereich 76 weist durch die zuvor beschriebene Herstellungstechnik vorzugsweise relativ defektfreies Si1-xGex auf einem Si-Substrat auf. Da Ge und SiGe mit einem hohen Ge-Gehalt eine höhere Elektronen- und Lochbeweglichkeit als Si haben, können unsere MOSFETs eine bessere Leistungsfähigkeit als die Si-MOSFETs des Standes der Technik erreichen. Jedoch muss die Ge-MOSFET-Integration die gleichen Probleme lösen wie die integrierten PDs mit einem hohen SiGe-Gehalt: das heißt, die Gitterkonstantenfehlpassung zwischen Si und Ge im Stand der Technik führt zu relativ hohen Defektdichten in massengezüchteten Ge-Schichten und die dicken Prozessstapel und hohen Wärmebehandlungstemperaturen, die im Stand der Technik verwendet wurden, um Ge mit vernünftigen Defektdichten zu züchten, sind inkompatibel mit der herkömmlich Si-Verarbeitung. Dementsprechend ist es ein weiterer Aspekt unserer Erfindung, dass mittels unseres ELO-D Prozesses MOSFET-Strukturen in den aktiven SiGe-Bereichen mit einem hohen Ge-Gehalt gebildet werden.
  • Unsere Herangehensweise ermöglicht nicht nur eine leichte Integration von Ge-MOSFETs mit hoher Qualität in Si-integrierte Schaltungen, sondern ermög licht auch die Realisierung von SOI (von englisch ‚silicon-on-insulator’; Silizium auf Isolator)-Ge-MOSFETs, die eine bessere Leistungsfähigkeit als herkömmliche massenproduzierte MOSFETs trotz parasitärer Kapazität und eine bessere Kurzkanalsteuerung schaffen.
  • Der Fachmann wird erkennen, dass die Pixelmantelschichtdicke (für eine gegebene Kanal-Dotierungsebene) bestimmt, ob diese Vorrichtungen entweder teilweise oder vollständig verarmt sind.
  • PD-Kontaktkonfigurationen: Betriebsgeschwindigkeit
  • Ein anderer Aspekt unserer Erfindung bezieht sich auf PD-Kontaktkonfigurationen, die sicherstellen, dass Übergangszeiten durch kurze Driftzeiten, nicht durch lange Diffusionszeiten (τdiff) begrenzt werden. Diese in den 8 und 9 dargestellten Konstruktionen verbessern die Betriebsgeschwindigkeit des PDs und sind daher besonders gut für den Betrieb in Nachrichtenübertragungssystemen mit hoher Geschwindigkeit (z.B. > 2,5 GB/s) geeignet.
  • Zu diesem Zweck und gemäß einer anderen Ausführungsform unserer in 8a gezeigten Erfindung nutzen wir eine Kontaktstruktur vom MSM-Typ, die frei von τdiff-Beschränkungen ist, aber werden die Pixel unter Verwendung unserer zuvor beschriebenen ELO-D-Technik gebildet. Insbesondere werden Spannungen mit entgegengesetzten Polaritäten (V+ und V–) an sich abwechselnde Metallkontakte 117 an jedem Pixel 115 angelegt. In einem gegebenen Pixel haben keine zwei benachbarten Metallkontakte die gleiche Polarität. Diese Konstruktion stellt sicher, dass es immer hohe Felder gibt, die die erzeugten Phototräger beschleunigen, so dass die Drifttransitzeit reduziert wird. Erläuternd sind die Kontakte 117 aus Metallen (z.B. Ag) gemacht, die Schottky-Barrieren auf SiGe bilden.
  • Die Vorrichtung aus 8a kann als ein oberflächenbeleuchteter PD oder eine randbeleuchtete Vorrichtung verwendet werden. Bei der Verwendung als ein oberflächenbeleuchteter PD wird der Kontakt 117.1 so positioniert, dass er den darunter liegenden Stammbereich 116.1 in jedem Pixel vollständig bedeckt, so dass auf die obere Oberfläche einfallendes Signallicht davon abgehalten wird, in den Stammbereich einzudringen. Andererseits ist es bei der Verwendung als eine randbeleuchtete Vorrichtung wichtig, dass die Breite des Stammbereichs (quer zu der Richtung der Lichtausbreitung gemessen) geringer ist als eine halbe Wellenlänge des Lichts in dem Material (z.B. SiGe) dieses Bereichs, um dessen Durchdringung mit Licht zu blockieren.
  • Es ist jedoch möglicherweise nicht praktisch, eine echte MSM-Kontaktstruktur in Kombination mit der herkömmlichen Si-CMOS Verarbeitung zu verwenden. Schottky-Barrier-Kontakte sind kein Teil einer herkömmlichen Si-IC-Verarbeitung und könnten zu einer Verschmutzung der CMOS-Vorrichtungen führen. Außerdem sind gute Kontakte mit niedriger Leckage schwierig zu bilden und Schottky-Barrier-Metalle haben typischerweise niedrige Schmelzpunkte, die mit den bei standardmäßigen IC-Metallisierungsschemata typischerweise verwendeten Temperaturen inkompatibel sind.
  • Eine andere Ausführungsform unserer Erfindung ist deshalb ein MSM-artiges Kontaktschema, wie in 8b gezeigt, das nicht den Nachteilen der Verwendung von Schottky-Kontakten unterworfen ist. Diese Herangehensweise kombiniert eine Kontaktanordnung mit seitlichem PIN mit unserem ELO-D Prozess. Genauer wird eine PIN-Photodiode auf der Oberfläche des Detektors durch die Implantation von Kontaktbereichen vom n+-Typ und vom p+-Typ 128 bzw. 129 lateral gebildet; die Pixel vom i-Typ 125 sind undotiert oder unabsichtlich dotiert (d.h. sie haben eine ausreichend niedrige Dotierung, um völlig verarmt sein zu können). Vorzugsweise sind die Pixel SiGe und sind entweder intrinsisch oder haben eine niedrige Dotierung (d.h. weniger als etwa 1017 cm–3) und die dotierten Kontaktbereiche haben höhere Dotiersubstanzkonzentrationen (z.B. größer als etwa 1018 cm–3). Diese dotierten Bereiche werden dann durch Metallstopfen 127 kontaktiert, die sich durch das ILD 131 erstrecken und darin eingebettet sind. Metallleitungen (d.h. Elektroden) 130 bilden Kontakt mit den Stopfen über den ILD. Die Stopfen, der ILD und die Metallleitungen sind alle übliche Elemente der Si-IC-Verarbeitung. Wie mit dem PD aus 8a halten in der Ausführungsform von 8b die Metallleitungen 130 und Stopfen 127.1 auch auf die obere Oberfläche einfallendes Signallicht davon ab, in den Stammbereich einzudringen.
  • Die Metallleitungen 130 werden mit einer positiven (132) und einer negativen (133) Energieversorgung V+ bzw. V– von einer (nicht gezeigten) Detektionsschaltung verbunden. Diese Konstruktion stellt sicher, dass die PIN-Diode in Sperrrichtung vorgespannt ist von dem Bereich vom n+-Typ 128 zu dem Pixel 125 zu dem Bereich vom p+-Typ 129.
  • Es ist ein anderer Aspekt unserer Erfindung, dass innerhalb eines gegebenen Pixels keine zwei benachbarten dotierten Kontaktbereiche den gleichen Leitfähigkeitstyp haben oder wie in der Ausführungsform von 8a mit elektrischen Kontakten mit der gleichen Polarität verbunden sind. Außerdem sollten die do tierten Kontaktbereiche 128 und 129 (gemessen von der Oberseite des Mantelbereichs) tief genug sein, um Kontakte mit niedriger Leckage von den Stopfen 127 sicherzustellen. Diese Kontaktbereiche etwa 0,2 μm tief zu machen, ist in SiGe-Pixeln ausreichend.
  • PD-Kontaktkonfigurationen: Dunkelstrom
  • 9a zeigt eine Draufsicht auf Maskierungsmerkmale, die für die Realisierung von mehreren möglichen Kontaktanordnungen für eine Anordnung von oberflächenbeleuchteten Pixeln verwendet werden. Mehr als ein Kontaktanordnungstyp ist nur zu Darstellungszwecken auf demselben PD beschrieben. In der Praxis ist es wahrscheinlich, dass nur eine dieser Anordnungen auf einem speziellen PD verwendet würde.
  • Eine Mehrzahl von PD-Pixeln kachelt die photodetektierende Oberfläche (z.B. die obere Oberfläche eines vorderseitig beleuchteten PDs; die untere Oberfläche eines rückseitig beleuchteten PDs). Vier Pixel 141a–141d sind nur zu Darstellungszwecken gezeigt. Jedes Pixel weist Kontaktbereiche vom n+-Typ und vom p+-Typ 142 auf. Diese dotierten Bereiche kommen in Kontakt mit Metallstopfen 143, die elektrisch mit Metallleitungen 145 verbunden sind, die über dem ILD 148 liegen. Die Pixelstammbereiche sind als 146 gekennzeichnet. Wegen der langen Diffusionsübergangszeiten ist es wichtig, die Signallichtmenge einzuschränken, die in den dotierten Kontaktbereichen 142 absorbiert wird.
  • Gemäß einer Ausführungsform unserer Erfindung werden die Diffusionsübergangszeiten in den dotierten Bereichen mittels einer lichtabsorbierenden (z.B. Metall)-Maske reduziert, die Signallicht davon abhält, einen Teil oder alle dotierten Kontaktbereiche zu erreichen (und von ihnen absorbiert zu werden). Im Stand der Technik wurde nicht dafür gesorgt, eine Photoerzeugung in diesen hoch dotierten Kontaktbereichen zu blockieren, weil ihre Wirkung auf die PD-Geschwindigkeit nicht erkannt wurde. Tatsächlich minimieren Vorrichtungen des Standes der Technik die Menge der Metallbedeckung, da sie die QY des PDs reduziert. Jedoch nimmt diese Ausführungsform unserer Erfindung, um PDs mit einer höheren Geschwindigkeit zu erreichen, für eine große Verbesserung bezüglich der Geschwindigkeit durch das Begrenzen des Eindringens von Licht in die dotierten Kontaktbereiche eine geringe QY-Reduzierung in Kauf.
  • Genauer verwendet diese Ausführungsform unserer Erfindung Metall über mehr als etwa 30% des Aggregatoberflächenbereichs der dotierten Kontaktbereiche, um einen bedeutsamen Anteil des Signallichts davon abzuhalten, die dotierten Bereichen zu erreichen. Zum Beispiel wird der ganz linke Kontaktbereich vom n+-Typ 142a des Pixels 141a völlig gegenüber dem von über der Oberfläche einfallenden Licht verdeckt, wohingegen der mittlere Kontaktbereich vom p+-Typ des Pixels 141a nur teilweise verdeckt wird.
  • Ein anderes Kontaktschema kann so angeordnet sein, dass sichergestellt wird, dass es keine Lichtabsorption in den Kontaktbereichen gibt, während es auch das Ausmaß des von Metall bedeckten Pixeloberflächenbereichs begrenzt. Diese Anordnung wird bei 9a, Pixel 141d gezeigt. Hier sind der dotierte n+-Typ- und p+-Kontakt-Bereich 142a in den Ecken des Pixels angeordnet. Metall bedeckt die dotierten Kontaktbereiche, aber da die Kontaktbereiche in den Ecken sind statt sich von einer Seite des Pixels zur anderen zu erstrecken (im Gegensatz zu den anderen Pixeln aus 9a) ermöglichen sie es, dass ein größerer Anteil des Oberflächenbereichs des Pixels Licht absorbiert. Bei der Verwendung einer Anordnung wie bei Pixel 141d ist es wichtig, dass sich die dotierten Kontaktbereiche so tief wie möglich in das Pixel erstrecken, um sicherzustellen, dass überall in dem Volumen des Pixels ein hohes elektrisches Feld existiert. Dem Fachmann ist klar, dass es auch möglich ist, den Kontaktbereich vom n+-Typ und vom p+-Typ 142d in anderen Bereichen des Pixels (im Gegensatz zu den Ecken) zu positionieren, solange hohe elektrische Felder überall in dem Pixel erhalten werden und diese Kontaktbereiche mit Metall bedeckt sind.
  • Die Geschwindigkeit des oberflächenbeleuchteten PDs kann erhöht werden, indem Signallicht in nur einen Teil der Mitte des Pixels geleitet wird; z.B. den Teil, der zwischen den dotierten Kontaktbereichen liegt, wie in Pixel 141c von 9a gezeigt. In diesem Fall tritt eine Photoerzeugung von Trägern nur in diesem Teil des Pixels auf und wird somit die maximale Trägertransitzeit zu den dotierten kontaktierenden Bereichen (verglichen mit dem Fall, in dem das Pixel gleichmäßig beleuchtet wird) reduziert. Zu diesem Zweck sollte mindestens 30% des oberen Oberflächenbereichs der dotierten Kontaktbereiche von Metall bedeckt sein. Pixel 141a und 141b stellen eine solche teilweise Abdeckung der Kontaktbereiche dar, wobei Pixel 141c eine völlige (100%ige) Abdeckung beschreibt, die bevorzugt wird. Außerdem bedeckt in jedem Fall die Breite des Metalls die dotierten Kontaktbereiche nicht nur, sondern beschattet auch einen Teil (z.B. mindestens 20%) des oberen Oberflächenbereichs der intrinsisch absorbierenden Bereiche des Pixels zwischen ihnen. Offensichtlich ist die obere Grenze für die Metallabdeckung des Pixels nicht 100%, sondern ein geringerer Betrag, bestimmt von dem Kompromiss zwischen der QY (die weniger Abdeckung bevorzugt) und der Geschwindigkeit (die mehr Abdeckung bevorzugt). Zusammen definieren diese Kriterien eine andere Ausführungsform unserer Erfindung, in der Metall mindestens 30% der oberen Oberfläche der dotierten Kontaktbereiche und mehr als etwa 20% des oberen Oberflächenbereichs der undotierten absorbierenden Bereiche des Pixels zwischen den dotierten Kontaktbereichen bedeckt.
  • Der Fachmann wird leicht erkennen, dass diese Ausführungsform unserer Erfindung, die die dotierten Kontaktbereiche durch Metall bedeckt, die PD-Geschwindigkeit in jedem beliebigen Typ von oberflächenbeleuchtetem PD mit Seitlich-PIN verbessern kann.
  • Eine andere Weise, die langen Diffusionsübergangszeiten für die dotierten Kontaktbereiche in der Abwesenheit des oben beschriebenen Typs von Metallmaskierung zu begrenzen, besteht darin, das Volumen der dotierten Bereiche verglichen mit dem Volumen der Pixel zu begrenzen, was in der Praxis (i) das Beschränken der Tiefe der Implantate auf etwa 0,2 μm in SiGe-Pixeln und (ii) das Verkleinern der Breite der dotierten Kontaktstreifen verglichen mit der Breite des Pixels bedeutet. Gemäß einer anderen Ausführungsform unserer Erfindung ist das Volumen der dotierten Kontaktbereiche in einem speziellen Pixel weniger als etwa 25% des Volumens dieses Pixels.
  • Eine andere Technik für die Beschränkung der Trägertransitzeiten gemäß noch einer anderen Ausführungsform unserer Erfindung besteht darin, Metall für das Bedecken des Pixelstammbereichs zu verwenden. Ein Beispiel für diese Anordnung wird in Pixel 141b von 9a gezeigt. Hier bedeckt Metall 147 den Stammbereich 146 völlig. Für einen oberseitig beleuchteten PD schaltet diese Konstruktion das Eindringen von Signallicht in den Stammbereich aus, so dass keine Träger darin erzeugt werden. In dem Stammbereich erzeugte Träger würden lange Transitzeiten zu den Kontakten haben. Außerdem sollte das Volumen des Stammbereichs, mit oder ohne Metallbedeckung über dem Pixelstammbereich, verglichen mit dem Volumen des Pixels reduziert werden. Der Pixelstammbereich wird nicht für Lichtabsorption verwendet; er kann Defekte enthalten, die Dunkelströme erzeugen. Deshalb ist es ein wichtiges Merkmal dieser Ausfüh rungsform unserer Erfindung, dass das Volumen des Pixelstammbereichs weniger als etwa 25% des Volumens des Pixels ist.
  • Jetzt zeigt mit Bezug auf Überlegungen bezüglich der Geschwindigkeiten von randbeleuchteten PDs 9b in einer Draufsicht verschiedene mögliche Kontaktanordnungen für das Verbessern der Betriebsgeschwindigkeit. Im Gegensatz zu den zuvor beschriebenen oberflächenbeleuchteten PDs ist es nicht notwendig, die dotierten Kontaktbereiche oder die Pixelstammbereiche mit Metall zu bedecken, da einfallendes Signallicht mittels eines WGs zu den erwünschten Pixelbereichen (und von den Kontaktbereichen weg) geleitet wird.
  • Zwei verschiedene WG-Pixel-Kombinationen werden in 9b gezeigt. Die Geschwindigkeit des randbeleuchteten PDs wird erhöht, indem das Licht nur in einen Teil der Mitte des Detektors eingebracht wird. Um dieses Ergebnis zu erreichen, wird die Breite des WG-Abschnitts W1a (W1b) kleiner als der Abstand W2a (W2b) zwischen den Innenrändern der dotierten Kontaktbereiche 157a und 158a des Pixels 152a (157b und 158b des Pixels 152b) gemacht und ist die Ausbreitungsachse des WGs mit dem Zentrum des Pixelteils in Ausrichtung, das zwischen den dotierten Kontaktbereichen liegt. In diesem Fall tritt eine Photoerzeugung von Trägern nur in dem Teil des Pixels zwischen den dotierten Kontaktbereichen auf und wird die maximale Trägertransitzeit zu den Rändern somit verglichen mit dem Fall, in dem das Pixel gleichmäßig beleuchtet wird, reduziert. Ferner stellt dieser Typ der Ausrichtung sicher, dass das Licht aus den hoch dotierten Kontaktbereichen herausgehalten wird, wo Diffusionszeiten lang wären. Diese Konstruktion des WGs und des Pixels erhöht auch die QY, da das Pixel in der Lage ist, mehr von dem Signallicht zu fangen, das von dem Ende der WG Öffnung abgelenkt wird. Außerdem stellt die Versatz-Konstruktion des Pixels 142a mit dem Kontaktbereich vom p+-Typ, der den Stammbereich 151a bedeckt, sicher, dass keine bedeutende Menge von eingeführtem Signallicht 156a in dem Stammbereich 151a absorbiert wird, der tendenziell optisch verlustbehaftet ist. Wenn jedoch die Breite des Stammbereichs (quer zur Richtung der Lichtausbreitung gemessen) weniger als eine Hälfte der Wellenlänge des Lichts in dem Stammbereichsmaterial gemacht wird, dringt sehr wenig Licht in den Stammbereich ein. In diesem Fall muss der Stammbereich nicht versetzt werden; er kann sich irgendwo in dem Pixelbereich befinden, wo Signallicht 156b absorbiert wird (z.B. im Zentrum des Pixels, wie von dem Stammbereich 151b des Pixels 152b gezeigt). Deshalb ist es ein weiteres Merkmal dieser Ausführungsform unserer Erfindung, dass die Breite des Stammbereichs geringer als eine halbe Wellenlänge des Signallichts in dem Material des Stammbereichs ist.
  • Ein anderes Merkmal der Ausführungsform unserer Erfindung, die Pixel 152a nutzt, besteht darin, dass die Breite W1a des WGs geringer sein sollte als die Breite W2a des Pixels und dass die Ausbreitung des WGs mit dem Zentrum des Pixels in Ausrichtung sein sollte. In dem Pixel 152a ist die Ausbreitungsachse des WGs 154 zwischen dem Rand des Pixels und dem Stammbereich (d.h. zwischen dem Innenrand des Kontaktbereichs vom n+-Typ 157a und dem Stammbereich 151a) ausgerichtet. Dieses Merkmal stellt sicher, dass keine bedeutende Lichtmenge in dem Stammbereich 151a absorbiert wird.
  • PD-Kontaktkonfigurationen: Begrenzender Dunkelstrom
  • Ein anderer Aspekt der vorliegenden Erfindung bezieht sich auf PD-Kontaktkonfigurationen, die Dunkelströme reduzieren. Diese Konstruktionen sind in 10 dargestellt.
  • Eine hohe Dotierung in dem Pixelstammbereich unterdrückt defekterzeugte Dunkelströme. Deshalb sind die Pixelstammbereiche gemäß einer anderen Ausführungsform unserer Erfindung mit entweder einer Dotiersubstanz vom n-Typ oder vom p-Typ dotiert, um die Erzeugung von Dunkelstrom zu unterdrücken. Diese Dotierung kann, wie in 10a gezeigt, während der Pixel (z.B. SiGe-)Züchtung in den Stammbereichen 188a eingeführt werden. Hier ist der Stammbereich 188a ein in situ dotierter n-Typ und ist das Pixel undotiert oder niedrig dotiert. Dieser Unterschied in den Dotierungen wird zum Beispiel durch das Ändern der Dotiersubstanzgasströmungen während der epitaktischen Züchtung erreicht.
  • Ein anderes Problem bezüglich der Dotierung ist eine Funktion des Dotiersubstanztyps des Substrats. Wieder mit Bezug auf 10a kann, wenn das Substrat 171 kontaktiert wird und p-Typ (n-Typ)-dotiert ist, ein großer Leckstrom von dem Substratkontakt zu einem der Kontaktbereiche vom p+-Typ 179 (Kontaktbereiche vom n+-Typ 178) in dem Pixel fließen. Deshalb ist es wichtig, dass ein in Sperrrichtung vorgespannter PN-Übergang zwischen dem Substrat und dem Pixel positioniert wird. Dieser Übergang kann auf zwei Weisen erreicht werden. Zuerst wird, wie in 10b gezeigt, mittels Ionenimplantation vor der Niederschlagung des Stammmantelbereichs 188b ein PN-Übergangssperrbereich 189b in dem Substrat 171 und unter dem Pixel 175 gebildet. Wenn die Substratdotierung vom p-Typ (n-Typ) ist, sollte ein dünner Bereich vom n-Typ (p-Typ) 189b zwischen dem Substrat und dem Pixelbereich 188b eingeführt werden. In diesem Fall ist der Sperr-PN-Übergang durch die Grenzfläche 190b zwischen dem implantierten Bereich 189b und dem Si-Substrat 171 definiert. Zweitens wird, wie in 10a gezeigt, der Sperr-PN-Übergang durch die in situ-Dotierung des Pixels 175 und des Stammbereichs 188a gebildet. In diesem Fall wird der Sperrübergang an der Grenzfläche 190a zwischen dem Stammbereich 188a vom n-Typ und dem Substrat 171 vom p-Typ gebildet. Diese Konstruktion hat auch den Vorteil, dass mögliche Dunkelstromquellen reduziert werden. Deshalb ist es auch ein Aspekt der vorliegenden Erfindung, dass ein PN-Übergang zwischen dem Substrat und dem niedrig dotierten Körper des Pixels angeordnet wird.
  • Es wird zu verstehen sein, dass die oben beschriebenen Anordnungen nur die vielen möglichen spezifischen Ausführungsformen darstellen, die so ausgelegt werden können, dass sie die Anwendung der Prinzipien der Erfindung darstellen. Zahlreiche und verschiedene andere Anordnungen können gemäß diesen Prinzipien vom Fachmann entwickelt werden, ohne von dem Sinn und dem Geltungsbereich der Erfindung abzuweichen. Insbesondere können oberflächenbeleuchtete Ausführungsformen unserer Erfindung vorderseitig (oberseitig) seitenbeleuchtet, wie zuvor beschrieben, oder rückseitig (unterseitig) seitenbeleuchtet sein. Im letzteren Fall kann das Signallicht nicht davon abgehalten werden, in die von Metall dotierten Kontaktbereiche einzutreten, und deshalb sollte, um Diffusionszeitbeschränkungen zu verhindern, das Volumen der dotierten Kontaktbereiche klein sein; d.h. weniger als etwa 25% des Volumens des Pixels. Auch sind in rückseitig beleuchteten PDs, wo die Metallelektroden auf der vorderen Oberfläche sind, keine Metallleitungen, um Signallicht davon abzuhalten, in die Stammbereiche einzutreten. Deshalb sollte das Volumen der Stammbereiche relativ klein, z.B. weniger als etwa 25% des Volumens des Pixels, gehalten werden.

Claims (23)

  1. Verfahren für die Herstellung einer Halbleitervorrichtung (70) mit mindestens einem vorherbestimmten Epitaxialbereich mit reduzierter Defektdichte, das folgende Schritte aufweist: (a) Bilden eines dielektrischen Mantelbereichs (52) auf einer Hauptoberfläche eines Einkristallkörpers (51) aus einem ersten Material; (b) Bilden einer ersten Öffnung (53), die sich in eine erste Tiefe in den Mantelbereich hinein erstreckt; (c) Bilden einer schmaleren zweiten Öffnung (55) in der ersten Öffnung, die sich in eine zweite Tiefe erstreckt, die tiefer ist als die erste Tiefe und die einen darunter liegenden Teil der Hauptoberfläche des Einkristallkörpers (51) freilegt; (d) Epitaxiales Züchten von Bereichen aus einem zweiten Halbleitermaterial (56) in jeder der Öffnungen (53, 55) und auf der Oberseite des Mantelbereichs (52); (e) Steuerung der Abmessungen der zweiten Öffnung (55) auf eine solche Weise, dass sich Defekte tendenziell auf einen ersten in der zweiten Öffnung (55) gezüchteten Epitaxialstammbereich und auf auf der Oberseite des Mantelbereichs (52) übergezüchtete Epitaxialbereiche beschränken, wobei sich ein erster vorherbestimmter Bereich in der ersten Öffnung (53) befindet und im Wesentlichen frei von Defekten ist; (f) Planarisierung der Oberseite der Vorrichtung, um alle epitaxialen übergezüchteten Bereiche (56) zu entfernen, die sich über die Oberseite der Mantelschicht (52) hinaus erstrecken, und dadurch die Oberseite des in der zweiten Öffnung (56.1) gezüchteten ersten vorherbestimmten Bereichs im Wesentlichen bündig mit der Oberseite des Mantelbereichs (52) zu machen; und (g) Ausführen zusätzlicher Schritte, um die Herstellung der Vorrichtung fertigzustellen (70).
  2. Verfahren nach Anspruch 1, wobei das erste Material (51) Si aufweist und wobei Schritt (d) das zweite Material als Si1-xGex mit 0 < x ≤ 1 züchtet.
  3. Verfahren nach Anspruch 1, wobei der vorherbestimmte Bereich als der aktive Bereich (56.1) der Vorrichtung gebildet ist.
  4. Verfahren nach Anspruch 1, ferner aufweisend folgende zusätzliche Schritte vor Schritt (f): (h) Bilden einer länglichen dritten Öffnung (53, 83), die sich in eine dritte Tiefe in dem Mantelbereich erstreckt; (i) Bilden einer schmaleren vierten Öffnung (55, 84) in der dritten Öffnung (53, 83), die sich in eine vierte Tiefe erstreckt, die tiefer ist als die dritte Tiefe und einen darunter liegenden Teil der Hauptoberfläche des Einkristallkörpers (51) freilegt; (j) Epitaxiales Züchten von Bereichen eines dritten Halbleitermaterials (56) in jeder der Öffnungen (53, 55, 83, 84) und auf der Oberseite des Mantelbereichs (52); (k) Steuerung der Abmessungen der vierten Öffnung (55, 84) auf eine solche Weise, dass Defekte tendenziell auf einen in der vierten Öffnung und auf der Oberseite des Mantelbereichs gezüchteten zweiten Epitaxialstammbereich beschränkt werden, wobei sich ein zweiter vorherbestimmter Bereich (56.1) in der dritten Öffnung befindet und im Wesentlichen frei von Defekten ist.
  5. Verfahren nach Anspruch 4, wobei die Vorrichtung als ein randbeleuchteter Photodetektor (80) gebildet ist, in dem der erste vorherbestimmte Bereich (81) der aktive Bereich ist, in dem das zu detektierende Licht (88.2) absorbiert wird, und der zweite vorherbestimmte Bereich (83) ein Wellenleiterbereich ist, der das zu detektierende Licht (88.2) entlang einer Ausbreitungsachse an den aktiven Bereich (81) liefert.
  6. Verfahren nach Anspruch 5 für die Herstellung eines randbeleuchteten Photodetektors (80), wobei der aktive Bereich (81) und der Wellenleiterbereich (83) als Si1-xGex-Bereiche mit 0 < x ≤ 1 gebildet werden und die Molfraktion von Ge in dem Wellenleiterbereich (83) so gemacht wird, dass sie weniger ist als der in dem aktiven Bereich.
  7. Verfahren nach Anspruch 5 für die Herstellung eines randbeleuchteten Photodetektors (80), wobei der aktive Bereich (80) und der Wellenleiterbereich (83) so gebildet werden, dass sie durch eine Lücke voneinander getrennt sind, deren Länge ungefähr gleich einem geraden Vielfachen von halben Wellenlängen der Wellenlänge des von dem Photodetektor zu detektierenden Lichts (88.2) ist, gemessen in dem Material der Lücke.
  8. Verfahren nach Anspruch 1, wobei die Vorrichtung als ein Photodetektor (81) gebildet wird, in dem der erste vorherbestimmte Bereich ein aktiver Bereich (56.1) ist, in dem das zu detektierende Licht absorbiert wird.
  9. Verfahren nach Anspruch 1, wobei Schritt (a) die Schritte der Bildung eines Stapels von mindestens drei isolierenden Schichten (52.1, 52.2, 52.3) aufweist, der eine erste Mantelschicht (52.1) auf der Hauptoberfläche, eine Ätzstopschicht (52.2) auf der ersten Schicht (52.1.) und eine zweite Mantelschicht (52.3.) auf der Ätzstopschicht (52.2) aufweist.
  10. Verfahren nach Anspruch 9, das zwischen dem bildenden Schritt (c) und dem züchtenden Schritt (d) ferner folgende Schritte aufweist: Bilden einer konformen dielektrischen Schicht (54) auf der Oberseite des Mantelbereichs (52) und an den Wänden und der Unterseite der Öffnungen (53) und anisotropisches Wegätzen des Teils der konformen Schicht (54) an der Unterseite der zweiten Öffnung.
  11. Verfahren nach Anspruch 1, aufweisend den Schritt der Bildung eines Sperr-P-N-Übergangs (189b) zwischen dem Substrat (171) und dem aktiven Bereich (175).
  12. Verfahren nach Anspruch 1, wobei die Vorrichtung als ein MOSFET (70) mit einer Source (73), einem Drain (73) und Kanalbereichen gebildet ist, die sich in dem vorherbestimmten Bereich befinden.
  13. Halbleitervorrichtung, aufweisend: (a) einen Einkristallhalbleiterkörper (51) aus einem ersten Material; (b) einen auf einer Hauptoberfläche des Körpers angeordneten dielektrischen Mantelbereich (52); (c) wobei der Mantelbereich eine erste Öffnung (53) hat, die sich in eine erste Tiefe darin erstreckt; (d) wobei der Mantelbereich (52) eine schmalere zweite Öffnung (55) in der ersten Öffnung (53) hat, die sich in eine zweite Tiefe erstreckt, die tiefer ist als die erste Tiefe und einen darunter liegenden Teil des Körpers (51) freilegt; (e) ein zweites Halbleitermaterial (56), das jede der Öffnungen (53, 55) füllt und sich an der Oberseite des Mantelbereichs (52) befindet, um einen aktiven Bereich (256) in der ersten Öffnung und einen ersten Stammbereich (255) in der zweiten Öffnung zu bilden; wobei die Oberseite des aktiven Bereichs (256) im Wesentlichen mit der Oberseite des Mantelbereichs (252) bündig ist; und (f) wobei die Abmessungen der zweiten Öffnung (55) derart beschaffen sind, dass Defekte auf den Stammbereich (255) beschränkt sind und der aktive Bereich (256) im Wesentlichen frei von Defekten ist.
  14. Vorrichtung nach Anspruch 13, wobei das erste Material Si (51) aufweist und das zweite Material (56) Si1-xGex und 0 < x ≤ 1 aufweist.
  15. Vorrichtung nach Anspruch 13, wobei: (g) der Mantelbereich (52) eine längliche dritte Öffnung (53) hat, die sich in eine dritte Tiefe darin erstreckt; (h) der Mantelbereich (52) eine kleinere vierte Öffnung (55) in der dritten Öffnung (53) hat, die sich in eine vierte Tiefe erstreckt, die tiefer ist als die dritte Tiefe und einen darunter liegenden Teil des Körpers (51) freilegt; (i) ein drittes Halbleitermaterial (56) jede der Öffnungen (53, 55) füllt und mit der Oberseite des Mantelbereichs (52) bündig ist, um einen zweiten vorherbestimmten Bereich (83) in der dritten Öffnung (53) und einen zweiten Stammbereich (84) in der vierten Öffnung (55) zu bilden; und (j) die Abmessungen der vierten Öffnung (55) so beschaffen sind, dass Defekte auf den zweiten Stammbereich (84) beschränkt sind und der zweite vorherbestimmte Bereich (83) eine relativ niedrige Defektdichte hat.
  16. Vorrichtung nach Anspruch 15 für die Verwendung als ein randbeleuchteter Photodetektor (80), in dem der erste vorherbestimmte Bereich (81) der aktive Bereich ist, in dem das zu detektierende Licht absorbiert wird, und der zweite vorherbestimmte Bereich (83) ein Wellenleiterbereich ist, der das zu detektierende Licht (88.2) entlang einer Ausbreitungsachse an den aktiven Bereich liefert.
  17. Vorrichtung nach Anspruch 16 für die Verwendung als ein randbeleuchteter Photodetektor (80), wobei der aktive Bereich (81) und der Wellenleiterbereich (83) Si1-xGex-Bereiche mit 0 < x ≤ 1 aufweisen und die Molenfraktion von Ge in dem Wellenleiterbereich weniger ist als der in dem aktiven Bereich.
  18. Vorrichtung nach Anspruch 16 für die Verwendung als ein randbeleuchteter Photodetektor (80), wobei der aktive Bereich (80) und der Wellenleiterbereich (83) durch eine Lücke voneinander getrennt sind, deren Länge ungefähr gleich einem geraden Vielfachen von halben Wellenlängen der Wellenlänge des von dem Photodetektor zu detektierenden Lichts ist, gemessen in dem Material der Lücke.
  19. Vorrichtung nach Anspruch 13 für die Verwendung als ein Photodetektor, in dem der erste vorherbestimmte Bereich (56.1) ein aktiver Bereich ist, in dem das zu detektierende Licht absorbiert wird.
  20. Vorrichtung nach Anspruch 19 für die Verwendung als ein oberflächenbeleuchteter Photodetektor (60), der eine Anordnung der aktiven Bereiche (56.1) aufweist.
  21. Vorrichtung nach Anspruch 13, wobei der Mantelbereich (52) einen Stapel von isolierenden Schichten (52.1, 52.2, 52.3) aufweist, der eine erste Mantelschicht (52.1) auf der Hauptoberfläche, eine Ätzstopschicht (52.2) auf der ersten Schicht (52.1.) und eine zweite Mantelschicht (52.3.) auf der Ätzstopschicht (52.2) aufweist.
  22. Vorrichtung nach Anspruch 13, aufweisend einen Sperr-P-N-Übergang (189b), der zwischen dem Substrat (171) und dem aktiven Bereich (175) angeordnet ist.
  23. Vorrichtung nach Anspruch 13 für die Verwendung als ein MOSFET (70) mit einer Source (73), einem Drain (73) und einem Kanal, die sich in dem vorherbestimmten Bereich befinden.
DE60310762T 2002-12-18 2003-11-26 Halbleitervorrichtung mit reduzierten defekten in den aktiven bereichen und einzigartigem kontaktschema Expired - Lifetime DE60310762T2 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US43435902P 2002-12-18 2002-12-18
US434359P 2002-12-18
US453037 2003-06-03
US10/453,037 US7012314B2 (en) 2002-12-18 2003-06-03 Semiconductor devices with reduced active region defects and unique contacting schemes
PCT/US2003/037786 WO2004061911A2 (en) 2002-12-18 2003-11-26 Semiconductor devices with reduced active region defects and unique contacting schemes

Publications (2)

Publication Number Publication Date
DE60310762D1 DE60310762D1 (de) 2007-02-08
DE60310762T2 true DE60310762T2 (de) 2007-10-11

Family

ID=32600178

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60310762T Expired - Lifetime DE60310762T2 (de) 2002-12-18 2003-11-26 Halbleitervorrichtung mit reduzierten defekten in den aktiven bereichen und einzigartigem kontaktschema

Country Status (8)

Country Link
US (2) US7012314B2 (de)
EP (1) EP1573790B1 (de)
JP (2) JP5489387B2 (de)
KR (1) KR20050093785A (de)
AU (1) AU2003303492A1 (de)
DE (1) DE60310762T2 (de)
TW (1) TWI232544B (de)
WO (1) WO2004061911A2 (de)

Families Citing this family (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6649480B2 (en) * 2000-12-04 2003-11-18 Amberwave Systems Corporation Method of fabricating CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
US6830976B2 (en) * 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6703688B1 (en) * 2001-03-02 2004-03-09 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6946371B2 (en) * 2002-06-10 2005-09-20 Amberwave Systems Corporation Methods of fabricating semiconductor structures having epitaxially grown source and drain elements
US6982474B2 (en) * 2002-06-25 2006-01-03 Amberwave Systems Corporation Reacted conductive gate electrodes
US7453129B2 (en) 2002-12-18 2008-11-18 Noble Peak Vision Corp. Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry
US7589380B2 (en) * 2002-12-18 2009-09-15 Noble Peak Vision Corp. Method for forming integrated circuit utilizing dual semiconductors
US7643755B2 (en) * 2003-10-13 2010-01-05 Noble Peak Vision Corp. Optical receiver comprising a receiver photodetector integrated with an imaging array
US20060055800A1 (en) * 2002-12-18 2006-03-16 Noble Device Technologies Corp. Adaptive solid state image sensor
US7122392B2 (en) * 2003-06-30 2006-10-17 Intel Corporation Methods of forming a high germanium concentration silicon germanium alloy by epitaxial lateral overgrowth and structures formed thereby
US7503706B2 (en) * 2003-09-05 2009-03-17 Sae Magnetics (Hong Kong) Limited MSM photodetector assembly
US7579263B2 (en) 2003-09-09 2009-08-25 Stc.Unm Threading-dislocation-free nanoheteroepitaxy of Ge on Si using self-directed touch-down of Ge through a thin SiO2 layer
US6919258B2 (en) * 2003-10-02 2005-07-19 Freescale Semiconductor, Inc. Semiconductor device incorporating a defect controlled strained channel structure and method of making the same
KR20120099530A (ko) 2003-10-13 2012-09-10 노블 피크 비젼 코프. 실리콘 기판 및 실리콘 회로에 집적되는 고립된 게르마늄 광 검출기들을 포함하는 이미지 센서
US7198970B2 (en) * 2004-01-23 2007-04-03 The United States Of America As Represented By The Secretary Of The Navy Technique for perfecting the active regions of wide bandgap semiconductor nitride devices
US7186622B2 (en) * 2004-07-15 2007-03-06 Infineon Technologies Ag Formation of active area using semiconductor growth process without STI integration
US20060073681A1 (en) * 2004-09-08 2006-04-06 Han Sang M Nanoheteroepitaxy of Ge on Si as a foundation for group III-V and II-VI integration
US7439542B2 (en) * 2004-10-05 2008-10-21 International Business Machines Corporation Hybrid orientation CMOS with partial insulation process
KR100641068B1 (ko) * 2005-01-21 2006-11-06 삼성전자주식회사 듀얼 다마신 채널 구조물과 그 제조 방법
US7298009B2 (en) 2005-02-01 2007-11-20 Infineon Technologies Ag Semiconductor method and device with mixed orientation substrate
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US20060292719A1 (en) * 2005-05-17 2006-12-28 Amberwave Systems Corporation Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US20070267722A1 (en) * 2006-05-17 2007-11-22 Amberwave Systems Corporation Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
JP5481067B2 (ja) * 2005-07-26 2014-04-23 台湾積體電路製造股▲ふん▼有限公司 代替活性エリア材料の集積回路への組み込みのための解決策
US7459367B2 (en) * 2005-07-27 2008-12-02 International Business Machines Corporation Method of forming a vertical P-N junction device
US20070054467A1 (en) * 2005-09-07 2007-03-08 Amberwave Systems Corporation Methods for integrating lattice-mismatched semiconductor structure on insulators
US7638842B2 (en) * 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
WO2007053686A2 (en) * 2005-11-01 2007-05-10 Massachusetts Institute Of Technology Monolithically integrated semiconductor materials and devices
US20070252223A1 (en) * 2005-12-05 2007-11-01 Massachusetts Institute Of Technology Insulated gate devices and method of making same
US8530355B2 (en) * 2005-12-23 2013-09-10 Infineon Technologies Ag Mixed orientation semiconductor device and method
US7629661B2 (en) * 2006-02-10 2009-12-08 Noble Peak Vision Corp. Semiconductor devices with photoresponsive components and metal silicide light blocking structures
US7901968B2 (en) * 2006-03-23 2011-03-08 Asm America, Inc. Heteroepitaxial deposition over an oxidized surface
WO2007112066A2 (en) 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
US7485524B2 (en) * 2006-06-21 2009-02-03 International Business Machines Corporation MOSFETs comprising source/drain regions with slanted upper surfaces, and method for fabricating the same
US8063397B2 (en) * 2006-06-28 2011-11-22 Massachusetts Institute Of Technology Semiconductor light-emitting structure and graded-composition substrate providing yellow-green light emission
EP2062290B1 (de) 2006-09-07 2019-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Defektreduzierung durch kontrolle des aspektverhältnisses
US20080070355A1 (en) * 2006-09-18 2008-03-20 Amberwave Systems Corporation Aspect ratio trapping for mixed signal applications
WO2008039534A2 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Quantum tunneling devices and circuits with lattice- mismatched semiconductor structures
WO2008039495A1 (en) * 2006-09-27 2008-04-03 Amberwave Systems Corporation Tri-gate field-effect transistors formed by aspect ratio trapping
US20080187018A1 (en) * 2006-10-19 2008-08-07 Amberwave Systems Corporation Distributed feedback lasers formed via aspect ratio trapping
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
US8344242B2 (en) 2007-09-07 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-junction solar cells
WO2009058470A1 (en) * 2007-10-30 2009-05-07 Bae Systems Information And Electronic Systems Integration Inc. Method for fabricating butt-coupled electro-absorptive modulators
US7723206B2 (en) * 2007-12-05 2010-05-25 Fujifilm Corporation Photodiode
JP5669359B2 (ja) * 2008-03-01 2015-02-12 住友化学株式会社 半導体基板、半導体基板の製造方法および電子デバイス
TW200949908A (en) * 2008-03-01 2009-12-01 Sumitomo Chemical Co Semiconductor substrate, method for manufacturing the same and electronic device
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US8084739B2 (en) 2008-07-16 2011-12-27 Infrared Newco., Inc. Imaging apparatus and methods
US8686365B2 (en) * 2008-07-28 2014-04-01 Infrared Newco, Inc. Imaging apparatus and methods
WO2010033813A2 (en) 2008-09-19 2010-03-25 Amberwave System Corporation Formation of devices by epitaxial layer overgrowth
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
WO2010038461A1 (ja) * 2008-10-02 2010-04-08 住友化学株式会社 半導体基板、電子デバイス、および半導体基板の製造方法
SG171987A1 (en) 2009-04-02 2011-07-28 Taiwan Semiconductor Mfg Devices formed from a non-polar plane of a crystalline material and method of making the same
CN102439696A (zh) * 2009-05-22 2012-05-02 住友化学株式会社 半导体基板及其制造方法、电子器件及其制造方法
WO2010140373A1 (ja) * 2009-06-05 2010-12-09 住友化学株式会社 センサ、半導体基板、および半導体基板の製造方法
JP5414415B2 (ja) 2009-08-06 2014-02-12 株式会社日立製作所 半導体受光素子及びその製造方法
SG169922A1 (en) * 2009-09-24 2011-04-29 Taiwan Semiconductor Mfg Improved semiconductor sensor structures with reduced dislocation defect densities and related methods for the same
US8741684B2 (en) * 2011-05-09 2014-06-03 Imec Co-integration of photonic devices on a silicon photonics platform
US8546250B2 (en) 2011-08-18 2013-10-01 Wafertech Llc Method of fabricating vertical integrated semiconductor device with multiple continuous single crystal silicon layers vertically separated from one another
US9127345B2 (en) 2012-03-06 2015-09-08 Asm America, Inc. Methods for depositing an epitaxial silicon germanium layer having a germanium to silicon ratio greater than 1:1 using silylgermane and a diluent
US9709740B2 (en) * 2012-06-04 2017-07-18 Micron Technology, Inc. Method and structure providing optical isolation of a waveguide on a silicon-on-insulator substrate
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
US9171715B2 (en) 2012-09-05 2015-10-27 Asm Ip Holding B.V. Atomic layer deposition of GeO2
US9213137B2 (en) * 2013-07-12 2015-12-15 Globalfoundries Singapore Pte. Ltd. Semiconductor devices including photodetectors integrated on waveguides and methods for fabricating the same
US9224882B2 (en) * 2013-08-02 2015-12-29 Intel Corporation Low voltage photodetectors
SG11201600820PA (en) * 2013-09-04 2016-03-30 Intel Corp Methods and structures to prevent sidewall defects during selective epitaxy
US10096474B2 (en) 2013-09-04 2018-10-09 Intel Corporation Methods and structures to prevent sidewall defects during selective epitaxy
US9218963B2 (en) 2013-12-19 2015-12-22 Asm Ip Holding B.V. Cyclical deposition of germanium
WO2016077791A1 (en) * 2014-11-13 2016-05-19 Artilux Inc. Light absorption apparatus
US9799689B2 (en) 2014-11-13 2017-10-24 Artilux Inc. Light absorption apparatus
KR102284657B1 (ko) 2015-01-05 2021-08-02 삼성전자 주식회사 포토 다이오드 및 이를 포함하는 광통신 시스템
KR102279162B1 (ko) * 2015-03-03 2021-07-20 한국전자통신연구원 게르마늄 온 인슐레이터 기판 및 그의 형성방법
EP3363050B1 (de) * 2015-07-23 2020-07-08 Artilux Inc. Hocheffizienter sensor mit breitem spektrum
US9917189B2 (en) * 2015-07-31 2018-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method for detecting presence and location of defects in a substrate
US10707260B2 (en) 2015-08-04 2020-07-07 Artilux, Inc. Circuit for operating a multi-gate VIS/IR photodiode
US10861888B2 (en) 2015-08-04 2020-12-08 Artilux, Inc. Silicon germanium imager with photodiode in trench
US10761599B2 (en) 2015-08-04 2020-09-01 Artilux, Inc. Eye gesture tracking
EP3709362B1 (de) 2015-08-04 2021-07-14 Artilux Inc. Germanium-silicium-lichtmessverfahren
US9893112B2 (en) 2015-08-27 2018-02-13 Artilux Corporation Wide spectrum optical sensor
US10741598B2 (en) 2015-11-06 2020-08-11 Atrilux, Inc. High-speed light sensing apparatus II
US10886309B2 (en) 2015-11-06 2021-01-05 Artilux, Inc. High-speed light sensing apparatus II
US10254389B2 (en) 2015-11-06 2019-04-09 Artilux Corporation High-speed light sensing apparatus
US10418407B2 (en) 2015-11-06 2019-09-17 Artilux, Inc. High-speed light sensing apparatus III
US10739443B2 (en) 2015-11-06 2020-08-11 Artilux, Inc. High-speed light sensing apparatus II
IL242952B (en) 2015-12-06 2021-02-28 Semi Conductor Devices An Elbit Systems Rafael Partnership Array of detectors and a method to create it
US20170350752A1 (en) * 2016-06-01 2017-12-07 Ventsislav Metodiev Lavchiev Light emitting structures and systems on the basis of group iv material(s) for the ultraviolet and visible spectral ranges
GB2549951B (en) * 2016-05-03 2019-11-20 Metodiev Lavchiev Ventsislav Light emitting structures and systems on the basis of group-IV material(s) for the ultra violet and visible spectral range
US10643903B2 (en) 2016-07-13 2020-05-05 Rockley Photonics Limited Mode converter and method of fabricating thereof
US11105928B2 (en) 2018-02-23 2021-08-31 Artilux, Inc. Light-sensing apparatus and light-sensing method thereof
CN111868929B (zh) 2018-02-23 2021-08-03 奥特逻科公司 光检测装置及其光检测方法
CN112236686B (zh) 2018-04-08 2022-01-07 奥特逻科公司 光探测装置
US10854770B2 (en) 2018-05-07 2020-12-01 Artilux, Inc. Avalanche photo-transistor
US10969877B2 (en) 2018-05-08 2021-04-06 Artilux, Inc. Display apparatus
JP6836547B2 (ja) * 2018-05-21 2021-03-03 日本電信電話株式会社 光検出器
US10861896B2 (en) 2018-07-27 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Capping structure to reduce dark current in image sensors
WO2023059548A1 (en) * 2021-10-06 2023-04-13 Analog Devices Inc. Monolithic multi-wavelength optical devcies
EP4167269A1 (de) * 2021-10-15 2023-04-19 Infineon Technologies AG Heteroepitaxiales halbleiterbauelement und verfahren zur herstellung eines heteroepitaxialen halbleiterbauelements

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61177742A (ja) * 1985-02-01 1986-08-09 Mitsubishi Electric Corp 半導体装置
JPS63216386A (ja) * 1987-03-05 1988-09-08 Fujitsu Ltd 半導体受光装置
JPH01184878A (ja) * 1988-01-13 1989-07-24 Mitsubishi Electric Corp 横型ｐｉｎフオトダイオードの製造方法
JPH03125458A (ja) * 1989-10-11 1991-05-28 Canon Inc 単結晶領域の形成方法及びそれを用いた結晶物品
US5162891A (en) * 1991-07-03 1992-11-10 International Business Machines Corporation Group III-V heterostructure devices having self-aligned graded contact diffusion regions and method for fabricating same
KR100259063B1 (ko) * 1992-06-12 2000-06-15 김영환 Ccd 영상소자
JP3930161B2 (ja) * 1997-08-29 2007-06-13 株式会社東芝 窒化物系半導体素子、発光素子及びその製造方法
US6057586A (en) * 1997-09-26 2000-05-02 Intel Corporation Method and apparatus for employing a light shield to modulate pixel color responsivity
JP3501265B2 (ja) * 1997-10-30 2004-03-02 富士通株式会社 半導体装置の製造方法
JP2002505519A (ja) 1998-02-27 2002-02-19 ノース・キャロライナ・ステイト・ユニヴァーシティ マスクを通過する横方向のオーバーグロースによる窒化ガリウム半導体層を製造する方法及びそれによって製造された窒化ガリウム半導体の構造体
US6500257B1 (en) 1998-04-17 2002-12-31 Agilent Technologies, Inc. Epitaxial material grown laterally within a trench and method for producing same
JP4032538B2 (ja) * 1998-11-26 2008-01-16 ソニー株式会社 半導体薄膜および半導体素子の製造方法
JP3824446B2 (ja) * 1999-05-28 2006-09-20 シャープ株式会社 固体撮像装置の製造方法
US6396046B1 (en) * 1999-11-02 2002-05-28 General Electric Company Imager with reduced FET photoresponse and high integrity contact via
JP3455512B2 (ja) * 1999-11-17 2003-10-14 日本碍子株式会社 エピタキシャル成長用基板およびその製造方法
TW494574B (en) * 1999-12-01 2002-07-11 Innotech Corp Solid state imaging device, method of manufacturing the same, and solid state imaging system
JP3827909B2 (ja) 2000-03-21 2006-09-27 シャープ株式会社 固体撮像装置およびその製造方法
GB0014961D0 (en) * 2000-06-20 2000-08-09 Koninkl Philips Electronics Nv Light-emitting matrix array display devices with light sensing elements
JP2002314116A (ja) * 2001-04-09 2002-10-25 Seiko Epson Corp Ｐｉｎ構造のラテラル型半導体受光素子
JP3912024B2 (ja) * 2001-04-09 2007-05-09 セイコーエプソン株式会社 Ｐｉｎ構造のラテラル型半導体受光素子
GB0111207D0 (en) 2001-05-08 2001-06-27 Btg Int Ltd A method to produce germanium layers
JP4375517B2 (ja) * 2001-07-23 2009-12-02 日本電気株式会社 液晶表示装置
US7248297B2 (en) * 2001-11-30 2007-07-24 The Board Of Trustees Of The Leland Stanford Junior University Integrated color pixel (ICP)
US6835954B2 (en) * 2001-12-29 2004-12-28 Lg.Philips Lcd Co., Ltd. Active matrix organic electroluminescent display device
US7098069B2 (en) * 2002-01-24 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of preparing the same and device for fabricating the same
TW546853B (en) * 2002-05-01 2003-08-11 Au Optronics Corp Active type OLED and the fabrication method thereof

Also Published As

Publication number Publication date
US7297569B2 (en) 2007-11-20
US7012314B2 (en) 2006-03-14
TW200419721A (en) 2004-10-01
US20060057825A1 (en) 2006-03-16
DE60310762D1 (de) 2007-02-08
US20040121507A1 (en) 2004-06-24
WO2004061911A2 (en) 2004-07-22
JP5489387B2 (ja) 2014-05-14
WO2004061911A3 (en) 2004-09-16
EP1573790A2 (de) 2005-09-14
AU2003303492A1 (en) 2004-07-29
TWI232544B (en) 2005-05-11
AU2003303492A8 (en) 2004-07-29
KR20050093785A (ko) 2005-09-23
EP1573790B1 (de) 2006-12-27
JP2006513584A (ja) 2006-04-20
WO2004061911A8 (en) 2005-08-25
JP2011238942A (ja) 2011-11-24

Similar Documents

Publication Publication Date Title
DE60310762T2 (de) Halbleitervorrichtung mit reduzierten defekten in den aktiven bereichen und einzigartigem kontaktschema
DE19913355B4 (de) Integrierte opto-elektronische Schaltung mit ZnO-Schicht als Lichtwellenleiter
DE102012015309B4 (de) Zugverformte Halbleiter-Photonenemissions- und -Detektionsanordnungen und integrierte photonische Systeme
DE19510631B4 (de) Halbleiterbauelement
DE69434767T2 (de) Halbleiterbauelement mit Aggregat von Mikro-Nadeln aus Halbleitermaterial
DE112004002641B4 (de) Verfahren zur Herstellung eines verformten FinFET-Kanals
DE102018124677A1 (de) SPAD-Bildsensor und zugehöriges Herstellungsverfahren
DE102017119031A1 (de) Bildsensor mit einer hochabsorbierenden schicht
DE3300986A1 (de) Mehrschichtige optische integrierte schaltung
DE112013004345T5 (de) Halbleiter-Einheit
DE19700520A1 (de) Halbleiter-Fotodetektorvorrichtung
DE112008002003B4 (de) Plasmonverstärkte, elektromagnetische Strahlung emittierende Vorrichtungen und Verfahren zum Fertigen derselben
DE102020101440A1 (de) In ein Multimode-Interferometer eingebetteter Germanium-Fotodetektor
DE102021106176A1 (de) In-situ-kappe für germanium-fotodetektor
DE3711617A1 (de) Monolithisch integrierte wellenleiter-fotodioden-fet-kombination
DE3006026A1 (de) Optoelektrischer umformer
DE19539033A1 (de) Halbleiterbauelement
DE19838430C2 (de) Verfahren zur Herstellung eines Arrays von Photodetektoren
DE102021109737A1 (de) Germaniumhaltiger photodetektor und verfahren zu seiner herstellung
CH667155A5 (de) Lichtmodulator.
DE19942692A1 (de) Optoelektronische Mikroelektronikanordnung
DE19838442C1 (de) Verfahren zur Herstellung von Photodetektoren
DE19838373C2 (de) Verfahren zur Herstellung eines Arrays von Dünnfilmphotodioden
JP2003031790A (ja) 半導体装置およびその製造方法
DE3644410A1 (de) Photoempfaenger

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: NOBLE PEAK VISION CORP. (N. D. GES. D. STAATES, US