DE60310222T2 - Halbleiterkapselung und verfahren zu ihrer herstellung - Google Patents

Halbleiterkapselung und verfahren zu ihrer herstellung Download PDF

Info

Publication number
DE60310222T2
DE60310222T2 DE60310222T DE60310222T DE60310222T2 DE 60310222 T2 DE60310222 T2 DE 60310222T2 DE 60310222 T DE60310222 T DE 60310222T DE 60310222 T DE60310222 T DE 60310222T DE 60310222 T2 DE60310222 T2 DE 60310222T2
Authority
DE
Germany
Prior art keywords
silicone
semiconductor package
sio
silicon
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60310222T
Other languages
English (en)
Other versions
DE60310222D1 (de
Inventor
Stanton Midland DENT
Lyndon Auburn Larson
Robert Bay City NELSON
Debra Midland SOLIZ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dow Silicones Corp
Original Assignee
Dow Corning Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dow Corning Corp filed Critical Dow Corning Corp
Application granted granted Critical
Publication of DE60310222D1 publication Critical patent/DE60310222D1/de
Publication of DE60310222T2 publication Critical patent/DE60310222T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf ein Halbleiter-Package, spezieller auf ein Halbleiter-Package auf Wafer-Level, das ein gehärtetes Siliconelement enthält. Die vorliegende Erfindung bezieht sich auch auf ein Verfahren zur Herstellung eines Halbleiter-Packages.
  • Hintergrund der Erfindung
  • Chips oder Halbleiterplättchen für integrierte Schaltkreise (IC) werden üblicherweise vor Anordnung auf einer Platine ("printed wiring board", PWB) gepackt. Dieses Packaging hat mehrere wichtige Funktionen, einschließlich Verbindung (Strom- und Signalübertragung), Schutz vor mechanischen und Umwelteinwirkungen und Wärmeverteilung. Zusätzlich dient das Packaging als ein Mechanismus zum "Auseinanderspreizen" der Verbindungen von dem engen Abstand (Abstand von Mittelpunkt zu Mittelpunkt zwischen Bondpads) auf dem IC-Chip zu dem relativ weiten Abstand, der vom Hersteller der Platine gefordert wird.
  • Im starken Wettbewerb des Marktes für elektronische Packung haben Faktoren des Leistungsvermögens, des Durchsatzes, der Kosten und der Zuverlässigkeit einen wesentlichen Einfluss auf die Verbindungstechnologien (Packaging). Obwohl das Packaging üblicherweise an einzelnen IC-Chips durchgeführt wird, besteht ein wachsendes Interesse an Entwicklungsverfahren zum Packaging von ICs auf Wafer-Level, d.h. vor Singularisierung der einzelnen Chips aus dem Wafer. Packaging auf Wafer-Level kann potentiell höheren Durchsatz, höhere Zuverlässigkeit und niedrigere Kosten als Packaging des Einzelchips bewirken.
  • Die Zuverlässigkeit von IC-Packages ist oft durch das Versagen der Verbindungselemente (d.h. Lötverbindungen, Verbindungsdrähte) zwischen dem Halbleiterplättchen und dem Packagesubstrat oder zwischen dem Package und der PWB beschränkt. Solche Versagen rühren oft von mechanischen Spannungen, die während der Packageanordnung hervorgerufen werden und/oder von Unter schieden in den Wärmeausdehnungskoeffizienten (CTE) zwischen dem Siliconhalbleiterplättchen und den Substratmaterialien her. Demnach wurde von verschiedenen Ansätzen berichtet, die mechanisch oder thermisch induzierten Spannungen in Halbleiter-Packages zu minimieren. Zum Beispiel offenbart US-Patent Nr. 5,171,716 von Cagan et al. ein Halbleiterbauteil, das eine Spannungsabbauschicht mit einer Glasübergangstemperatur unterhalb von 150°C aufweist.
  • Kang et al. lehren ein Package im Chipmaßstab auf Wafer-Level, das ein dielektrisches Polymer mit hohen CTE/Modul als Spannungspufferschicht enthält (Elektronic Components and Technology Conference Proceedings, 2000, 87.92) Strandjord et al. lehren ein Ein-Schablonen-Verfahren für Stresspuffer- und Passivierungsanwendungen unter Verwendung von photosensitivem Benzocyclobuten (IEMT/IMC Symposium Proceedings, 1997, 261-266).
  • U.S.-Patent Nr. 6,103,552 von Lin offenbart ein Verfahren und ein Package zum Packaging im Wafer-Maßstab. Das Verfahren umfasst Abscheiden einer Schicht aus einem polymeren Material, wie etwa Polyimid, Siliconelastomer oder Benzocyclobuten, auf der Oberfläche eines Chips. Das '552-Patent lehrt ferner, das der Wärmeausdehnungskoeffizient des Polymers so niedrig sein sollte, um zu dem des Metallstifts in dem Package zu passen und dabei die lokalen Spannungen an der Stift/Polymer-Grenzfläche zu minimieren.
  • U.S.-Patent Nr. 6,197,613 von Kung et al. offenbart ein Verfahren zur Bildung eines Packages auf Wafer-Level, worin ein isolierendes elastisches Material als eine Grundschicht für eine Vielzahl von Metallbahnen bereitgestellt wird, wobei das elastische Material ein ausreichend niedriges Young-Modul hat, um als stresspuffernde Schicht zu wirken.
  • U.S.-Patent Nr. 6,277,669 von Kung et al. offenbart ein Verfahren zur Herstellung eines Packages auf Wafer-Level, worin zuerst eine Schicht aus einem elastomeren Material auf einer Passivierungsschicht durch ein Druck-, Beschichtungs- oder Laminierverfahren abgeschieden wird, um eine Vielzahl von isolierten Inseln zu bilden.
  • Obwohl die zuvor erwähnten Ansätze beim Halbleiter-Packaging Packages bereitstellen, die einen Bereich von thermischen Eigenschaften aufweisen, besteht ein fortwährender Bedarf an einem Halbleiter-Package mit überlegener thermischer Stabilität und Zuverlässigkeit.
  • Zusammenfassung der Erfindung
  • Die vorliegende Erfindung ist auf ein Halbleiter-Package gerichtet, das enthält:
    einen Halbleiterwafer mit einer aktiven Oberfläche, die mindestens einen integrierten Schaltkreis aufweist, wobei jeder integrierte Schalkreis eine Vielzahl von Bondpads hat, und
    mindestens ein gehärtetes Siliconelement, das mindestens einen Teil der aktiven Oberfläche bedeckt, wobei mindestens ein Teil jedes Bondpads nicht von dem Siliconelement bedeckt ist und das Siliconelement einen Koeffizienten der linearen Wärmemausdehnung von 60 bis 280 μm/m°C zwischen –40 und 150°C und einen Modul von 1 bis 300 MPa bei 25°C hat und das Siliconelement nach einem Verfahren hergestellt ist, dass die Schritte aufweist:
    • (i) Drucken einer Siliconzusammensetzung auf die aktive Oberfläche, um eine Siliconabscheidung zu bilden, wobei die Siliconzusammensetzung enthält:
    • (A) ein Organopolysiloxan, das durchschnittlich mindestens zwei siliciumgebundene Alkenylgruppen pro Molekül enthält,
    • (B) ein Organowasserstoffsiloxan, das durchschnittlich mindestens zwei siliciumgebundene Wasserstoffatome pro Molekül enthält, in einer Konzentration, die ausreichend ist, um die Zusammensetzung zu härten,
    • (C) eine wirksame Menge eines anorganischen Füllstoffs mit einer Oberfläche von weniger als 25 m2/g und
    • (D) eine katalytische Menge an Hydrosilylierungskatalysator, und
    • (ii) Erwärmen der Siliconabscheidung für einen Zeitraum, der ausreichend ist, um das gehärtete Siliconelement zu bilden.
  • Die vorliegende Erfindung ist ferner auf ein Verfahren zur Herstellung eines Halbleiter-Packages gerichtet, wobei das Verfahren die Schritte umfasst:
    • (i) Drucken einer Siliconzusammensetzung auf mindestens einen Teil einer aktiven Oberfläche eines Halbleiterwafers, um mindestens eine Siliconabscheidung zu bilden, wobei die aktive Oberfläche mindestens einen integrierten Schaltkreis aufweist, jeder integrierte Schaltkreis eine Vielzahl von Bondpads hat, mindestens ein Teil jedes Bondpad nicht von der Siliconabscheidung bedeckt ist und die Siliconzusammensetzung enthält:
    • (A) ein Organopolysiloxan, das durchschnittlich mindestens zwei siliciumgebundene Alkenylgruppen pro Molekül enthält,
    • (B) eine Organosiliciumverbindung, die durchschnittlich mindestens zwei siliciumgebundene Wasserstoffatome pro Molekül enthält, in einer Konzentration, die ausreicht, um die Zusammensetzung zu härten,
    • (C) eine wirksame Menge eines anorganischen Füllstoffs mit einer Oberfläche von weniger als 25 m2/g und
    • (D) eine katalytische Menge eines Hydrosilylierungskatalysators, und
    • (ii) Erwärmen der Siliconabscheidung für einen Zeitraum, der ausreichend ist, um ein gehärtetes Siliconelement zu bilden, wobei das Element einen Koeffizienten der linearen Wärmeausdehnung von 60 bis 280 μm/m°C zwischen –40 und 150°C und einen Modul von 1 bis 300 MPa bei 25°C aufweist.
  • Das Halbleiter-Package der vorliegenden Erfindung zeigt gute thermische Stabilität über einen weiten Bereich von Temperaturen und gute Beständigkeit gegenüber Umwelteinflüssen. Auch erlaubt das Halbleiter-Package gleichzeitiges Testen aller ICs auf einem Wafer. Weiterhin können einzelne Chips aus dem Halbleiter-Package auf Wafer-Level singularisiert (abgetrennt) werden, wobei jeder Chip eine Größe hat, die nur etwas größer als der IC selbst ist. Dieser "Packages im Chip-Maßstab", die leichter, kleiner und dünner als übliche IC-Packages sind, sind ideal für High-Density-Anwendungen geeignet.
  • Das Verfahren zur Herstellung des Halbleiter-Packages der vorliegenden Erfindung ist im Maßstab eines Herstellungsverfahrens mit hohem Durchsatz durchführbar. Es ist wichtig, dass das Verfahren das gleichzeitige Packaging aller ICs auf einem Wafer gewährleistet. Außerdem setzt das Verfahren übliche Gerätschaften und Verfahren für den Schablonendruck ein. Im Vergleich mit Packaging-Verfahren, die klassische Aufschleudertechniken anwenden, hat das vorliegende Verfahren weniger Abfall (Siliconzusammensetzung) und weniger Verfahrensschritte.
  • Das Halbleiter-Package der vorliegenden Erfindung kann verwendet werden, um einzelne IC-Chip-Packages herzustellen. Die Chip-Packages sind nützlich zur Herstellung von Platinen, die in elektronische Geräte, wie etwas Taschenrechner, Telefone, Fernsehgeräte, Großrechner und Personalcomputer eingebracht werden können.
  • Diese und andere Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden mit Bezugnahme auf die folgende Beschreibung, die angefügten Ansprüche und die begleitenden Zeichnungen besser zu verstehen sein.
  • Detaillierte Beschreibung der Erfindung
  • Ein Halbleiter-Package gemäß der vorliegenden Erfindung enthält:
    einen Halbleiterwafer mit einer aktiven Oberfläche, die mindestens einen integrierten Schaltkreis enthält, wobei jeder integrierte Schaltkreis eine Vielzahl von Bondpads aufweist, und
    mindestens ein gehärtetes Siliconelement, das mindestens einen Teil der aktiven Oberfläche bedeckt, wobei mindestens ein Teil eines jeden Bondpads nicht von dem Siliconelement bedeckt ist, das Siliconelement einen Koeffizienten der linearen Wärmeausdehnung von 60 bis 280 μm/m°C zwischen –40 und 150°C und einen Modul von 1 bis 300 MPa bei 25°C aufweist und das Siliconelement das gehärtete Produkt einer Siliconzusammensetzung ist, die enthält:
    • (A) ein Organopolysiloxan, das durchschnittlich mindestens zwei siliciumgebundene Alkenylgruppen pro Molekül enthält,
    • (B) ein Organowasserstoffsiloxan, das durchschnittlich mindestens zwei siliciumgebundene Wasserstoffatome pro Molekül enthält, in einer Konzentration, die ausreichend ist, um die Zusammensetzung zu härten,
    • (C) eine wirksame Menge eines anorganischen Füllstoffs mit einer Oberfläche von weniger als 25 m2/g und
    • (D) eine katalytische Menge eines Hydrosilylierungskatalysators.
  • Der Halbleiterwafer enthält ein Halbleitermaterial, wie etwa Silicum und Galliumarsenid. Die aktive Oberfläche des Halbleiterwafers enthält mindestens einen, typischerweise mehr als 100 ICs. Beispiele für ICs umfassen, sind aber nicht beschränkt auf DRAM-, FLASH-, SRAM- und LOGIC-Bauteile. Jeder IC hat eine Vielzahl von Bondpads, (d.h. I/O-Anschlüsse), die üblicherweise auf der Peripherie des ICs angeordnet sind. Die Anzahl der Bondpads pro integriertem Schaltkreis kann von etwa 4 bis etwa 2.000 reichen, in Abhängigkeit von der Komplexität des Schaltkreises. Die Bondpads sind aus einem elektrisch leitfähigen Metall, typischerweise Aluminium, Kupfer oder Legierungen daraus, hergestellt.
  • Der Halbleiterwafer kann ferner eine Passivierungsschicht aufweisen, die die aktive Oberfläche des Wafers mit Ausnahme der Bondpads bedeckt. Beispiele für Materialien, die als Passivierungsschichten geeignet sind, umfassen Polyimid, Benzocyclobuten und Polybenzoxazol. Auch kann der Halbleiterwafer Bruchlinien (Streets oder Scribe-Lines) enthalten, entlang welcher der Wafer in einzelne Chips gesägt werden kann. Verfahren zur Herstellung von integrierten Schaltkreisen auf Halbleiterwafern sind in der Technik wohlbekannt.
  • Das gehärtete Siliconelement kann eine Vielzahl von Formen, einschließlich, aber nicht beschränkt auf Kuppel, Schicht, Zylinder, Kugel, Halbkugel, Kegel, Würfel, Ellipse, Hexagon, oval, Pyramide, Keil, Polyeder und Scheibe, haben. Die besondere Form hängt von den rheologischen Eigenschaften der ungehärteten Siliconzusammensetzung, der Größe und Form der Öffnungen in der Schablone oder dem Sieb und den Druckbedingungen ab. Dicke (oder Höhe) des Siliconelements kann von 10 bis 250 μm, alternativ von 10 bis 200 μm oder alternativ von 10 bis 50 μm reichen.
  • Das gehärtete Siliconelement hat einen Koeffizienten der linearen Wärmeausdehnung von 60 bis 280 μm/m°C, alternativ von 60 bis 180 μm/m°C oder alternativ von 150 bis 180 μm/m°C zwischen –40 und 150°C. Außerdem hat das gehärtete Siliconelement einen Modul von 1 bis 300 MPa, alternativ von 1 bis 100 MPa oder alternativ von 1 bis 20 MPa bei 25°C. Der Koeffizient der Wärmeausdehnung und der Modul des gehärteten Siliconelements werden wie in den Beispielen unten beschrieben bestimmt.
  • Das gehärtete Siliconelement wird unter Verwendung einer Siliconzusammensetzung hergestellt, die (A) ein Organopolysiloxan mit durchschnittlich mindestens zwei siliciumgebundenen Alkenylgruppen pro Molekül, (B) ein Organowasserstoffsiloxan mit durchschnittlich mindestens zwei siliciumgebundenen Wasserstoffatomen pro Molekül in einer Konzentration, die ausreichend ist, um die Zusammensetzung zu härten, (C) eine effektive Menge eines anorganischen Füllstoffs mit einer Oberfläche von weniger als 25 m2/g und (D) eine katalytische Menge eines Hydrosilylierungskatalysator enthält.
  • Komponente (A) ist mindestens ein Organopolysiloxan, das durchschnittlich mindestens zwei siliciumgebundene Alkenylgruppen pro Molekül enthält. Das Organopolysiloxan kann eine lineare oder verzweigte Struktur aufweisen. Das Organopolysiloxan kann ein Homopolymer oder ein Copolymer sein. Die Alkenylgruppen können 2 bis 10 Kohlenstoffatome aufweisen und werden veranschaulicht durch, sind aber nicht beschränkt auf Vinyl, Allyl, Butenyl und Hexenyl. Die Alkenylgruppen in dem Organopolysiloxan können an endständigen, seitenständigen oder sowohl endständigen als auch seitenständigen Positionen angeordnet sein. Die verbleibenden siliciumgebundenen organischen Gruppen in dem Organopolysiloxan sind unabhängig voneinander ausgewählt aus monovalenten Kohlenwasserstoff- und monovalenten halogenierten Kohlenwasserstoffgruppen, die frei von aliphatischer Ungesättigtheit sind. Diese monovalenten Gruppen können 1 bis 20 Kohlenstoffatome oder alternativ 1 bis 10 Kohlenstoffatome aufweisen und werden veranschaulicht durch, sind aber nicht beschränkt auf Alkyl, wie etwa Methyl, Ethyl, Propyl, Pentyl, Octyl, Undecyl und Octadecyl; Cycloalkyl, wie etwa Cyclohexyl; Aryl, wie etwa Phenyl, Tolyl, Xylyl, Benzyl und 2-Phenylethyl, und halogenierte Kohlenwasserstoffgruppen, wie etwa 3,3,3-Trifluorpropyl, 3-Chlorpropyl und Dichlorphenyl.
  • Die Viskosität des Organopolysiloxan bei 25°C, die mit Molekulargewicht und Struktur variiert, kann von 0,002 bis 60 Pa·s, alternativ von 0,002 bis 50 Pa·s oder alternativ von 0,1 bis 10 Pa·s reichen.
  • Beispiele für Organopolysiloxane, die in der Siliconzusammensetzung nützlich sind, umfassen, sind aber nicht beschränkt auf Polydiorganosiloxane mit den folgenden Formeln:
    ViMe2SiO(Me2SiO)aSiMe2Vi, ViMe2SiO(Me2SiO)0,25a(MePhSiO)0,75aSiMe2Vi, ViMe2SiO(Me2SiO)0,95a(Ph2SiO)0,05aSiMe2Vi, ViMe2SiO(Me2SiO)0,98a(MeViSiO)0,02aSiMe2Vi, Me3SiO(Me2SiO)0,95a(MeViSiO)0,005aSiMe3 und PhMeViSiO(Me2SiO)aSiPhMe2Vi, worin Me, Vi und Ph Methyl, Vinyl bzw. Phenyl bedeuten und a einen Wert hat, so dass die Viskosität des Polydiorganosiloxans von 0,002 bis 60 Pa·s bei 25°C reicht.
  • Verfahren zur Herstellung von Organopolysiloxanen, die zur Verwendung in der Siliconzusammensetzung nützlich sind, wie etwa Hydrolyse und Kondensation von Organohalogensilanen oder Äquilibrierung von cyclischen Polydiorganosiloxanen sind in der Technik wohlbekannt.
  • Komponente (A) kann ein einzelnes Polydiorganosiloxan oder eine Mischung sein, die zwei oder mehr Organopolysiloxane enthält, die sich durch mindestens eine Eigenschaft, wie etwa Struktur, Viskosität, mittleres Molekulargewicht, Siloxaneinheiten und Reihenfolge unterscheiden.
  • Komponente (B) ist mindestens ein Organowasserstoffsiloxan, das durchschnittlich mindestens zwei siliciumgebundene Wasserstoffatome pro Molekül enthält. Es ist allgemein verständlich, dass Vernetzung auftritt, wenn die Summe der mittleren Anzahl von Alkenylgruppen pro Molekül in Komponente (A) und die mittlere Anzahl von siliciumgebundenen Wasserstoffatomen pro Molekül in Komponente (B) größer als 4 ist. Die siliciumgebundenen Wasserstoffatome in dem Organowasserstoffsiloxan können an endständigen, seitenständigen oder sowohl end- als auch seitenständigen Positionen angeordnet sein.
  • Das Organowasserstoffsiloxan kann ein Disiloxan, Trisiloxan oder Polysiloxan sein. Die Struktur des Organowasserstoffsiloxans kann linear, verzweigt, cyclisch oder harzartig sein.
  • Beispiele für Organowasserstoffsiloxane umfassen, sind aber nicht beschränkt auf Disiloxane, wie etwa 1,1,3,3-Tetramethyldisiloxan und 1,1,3,3-Tetraphenyldisiloxan; Trisiloxane, wie etwa Phenyltris(dimethylsiloxy)silan und 1,3,5-Trimethylcyclotrisiloxan, und Polxysiloxane, wie etwa ein trimethylsiloxyterminiertes Poly(methylwasserstoffsiloxan), ein trimethylsiloxyterminiertes Poly(dimethylsiloxy/methylwasserstoffsiloxan), ein dimethylwasserstoffsiloxyterminiertes Poly(methylwasserstoffsiloxan), und ein Harz, das im Wesentlichen aus H(CH3)2SiO1/2-Einheiten, (CH3)3SiO1/2-Einheiten und SiO4/ 2-Einheiten besteht.
  • Komponente (B) kann ein einzelnes Organowasserstoffsiloxan oder eine Mischung sein, die zwei oder mehr Organowasserstoffsiloxane enthält, die sich in mindestens einer Eigenschaft, wie etwa Struktur, mittleres Molekulargewicht, Viskosität, Siloxaneinheiten und Reihenfolge, unterscheiden.
  • Die Konzentration von Komponente (B) in der Siliconzusammensetzung der vorliegenden Erfindung ist ausreichend, um die Zusammensetzung zu härten (zu vernetzen). Die genaue Menge an Komponente (B) hängt von dem gewünschten Ausmaß der Härtung, das im Allgemeinen zunimmt, wenn das Verhältnis der Anzahl der Mole von siliciumgebundenen Wasserstoffatomen in Komponente (B) zu der Anzahl von Molen von Alkenylgruppen in Komponente (A) zunimmt, ab. Die Konzentration von Komponente (B) kann ausreichend sein, um 0,8 bis 3 siliciumgebundene Wasserstoffatome bereitzustellen oder alternativ, um 0,8 bis 1,5 siliciumgebundene Wasserstoffatome pro Alkenylgruppe in Komponente (A) bereitzustellen.
  • Verfahren zur Herstellung von Organowasserstoffsiloxanen, wie etwa Hydrolyse und Kondensation von Organohalogensilanen, sind in der Technik wohlbekannt.
  • Komponente (C) ist mindestens ein anorganischer Füllstoff mit einer Oberfläche (BET-Verfahren) von weniger als 25 m2/g, alternativ von 0,25 bis 10 m2/g, alternativ von 0,25 bis 5 m2/g. Komponente (C) kann irgendein anorganischer Füllstoff mit einer Oberfläche von weniger als 25 m2/g sein, der typischerweise bei Hydrosilylierung von additionshärtbaren Siliconzusammensetzungen eingesetzt wird, um die rheologischen Eigenschaften der Zusammensetzung, die Kosten der Zusammensetzung zu modifizieren oder um die mechanischen, elektrischen, chemischen oder thermischen Eigenschaften des gehärteten Siliconprodukts zu modifizieren.
  • Der anorganische Füllstoff enthält Teilchen mit einer mittleren Teilchengröße von 0,2 bis 150 μm oder alternativ von 0,2 bis 20 μm.
  • Obwohl die Form der anorganischen Füllstoffsteilchen nicht entscheidend ist, sind Teilchen mit einer kugelförmigen Form bevorzugt, da sie im Allgemeinen der Zusammensetzung einen kleineren Anstieg in der Viskosität verleihen als Teilchen mit anderen Formen.
  • Der pH-Wert des anorganischen Füllstoffs bei Raumtemperatur (15°C – 25°C) kann von 3 bis 9 oder alternativ von 6 bis 9 reichen. Der pH-Wert eines Füllstoffs kann bestimmt werden, indem der pH-Wert einer Aufschlämmung von 10 g des Füllstoffs in 10 ml destilliertem Wasser bestimmt wird, wie in ASTM D 4972 veranschaulicht ist. Wenn der pH-Wert des Füllstoffs kleiner als etwa 3 ist, zeigt das gehärtete Siliconprodukt typischerweise verringerte thermische Stabilität. Wenn der pH-Wert des Füllstoffs größer als etwa 9 ist, wird die Siliconzusammensetzung typischerweise bei Lagerung instabil und/oder das gehärtete Siliconprodukt zeigt verringerte thermische Stabilität.
  • Der Füllstoff kann einen Wassergehalt (Feuchtigkeit) von nicht mehr als 2 Gew.-% oder alternativ nicht mehr als 1 Gew.-% haben. Der Wassergehalt eines Füllstoffs kann bestimmt werden, indem der Gewichtsverlust beim Trocknen des Füllstoffs bei 110°C gemessen wird, wie in ASTM D 2216 veranschaulicht. Wenn der Wassergehalt größer als etwa 2 Gew.-% ist, können das Organowasserstoffsiloxan und Wasser in Gegenwart des Hydrosilylierungskatalysators reagieren. Diese Reaktion verbraucht das Organowasserstoffsiloxan, das zur Härtung der Siliconzusammensetzung benötigt wird, und erzeugt Wasserstoffgas, das die Bildung von Lücken in dem gehärteten Siliconprodukt bewirken kann.
  • Beispiele für anorganische Füllstoffe umfassen, sind aber nicht beschränkt auf natürliche Kieselsäuren, wie etwa kristallines Siliciumdioxid, gemahlenes kristallines Siliciumdioxid und Siliciumdioxid aus Diatomeenerden; synthetische Kieselsäuren, wie etwa pyrogene Kieselsäure; Silicagel und Silicate, wie etwa Glimmer, Wollastonit, Feldspat und Nephelinsyenit; Metalloxide, wie etwa Aluminiumoxid, Titandioxid, Magnesiumoxid, Eisen(III)-oxid, Berylliumoxid, Chromoxid, Titanoxid und Zinkoxid; Metallnitride, wie etwa Bornitrid, Siliciumnitrid und Aluminiumnitrid; Metallcarbide, wie etwa Borcarbid, Titancarbid und Siliciumcarbid; Ruß; Erdalkalimetallcarbonate, wie etwa Calciumcarbonat; Erdalkalimetallsulfate, wie etwa Calciumsulfat, Magnesiumsulfat und Bariumsulfat; Molybdändisulfat; Zinksulfat; Kaolin; Talk; Glasfaser; Glasperlen, wie etwa hohle Glasmikrokügelchen und feste Glasmikrokügelchen; Aluminiumtrihydrat; Asbest und metallische Pulver, wie etwa Aluminium-, Kupfer-, Nickel-, Eisen- und Silberpulver. Ein vorgeschlagener anorganischer Füllstoff ist pyrogene Kieselsäure.
  • Komponente (C) kann auch ein behandelter anorganischer Füllstoff sein, der durch Behandlung der Oberflächen der zuvor erwähnten anorganischen Füllstoffe mit einer Organosiliciumverbindung hergestellt wird. Die Organosiliciumverbindung kann irgendeine der Organosiliciumverbindungen sein, die typischerweise verwendet wird, um Siliciumdioxidfüllstoffe zu behandeln. Beispiele für Organosiliciumverbindungen umfassen, sind aber nicht beschränkt auf Organochlorsilane, wie etwa Methyltrichlorsilane, Dimethyldichlorsilan und Trimethylmonochlorsilan; Organosiloxane, wie etwa hydroxyendblockiertes Dimethylsiloxanoligomer, Hexamethyldisiloxan und Tetramethyldivinyldisiloxan; Organosilazane, wie etwa Hexamethyldisilazan, Hexamethylcyclotrisilazan, und Organoalkoxysilane, wie etwa Methyltrimethoxysilan, Vinyltrimethoxysilan, Vinyltriethoxysilan, 3-Glycidoxypropyltrimethoxysilan und 3-Methacryloxypropyltrimethoxysilan.
  • Komponente (C) kann ein einzelner anorganischer Füllstoff wie oben beschrieben oder eine Mischung aus zwei oder mehr solcher Füllstoffe sein, die sich in mindestens einer Eigenschaft, wie etwa Oberfläche, Oberflächenbehandlung, Teilchengröße, Dichte und Teilchenform, unterscheiden,.
  • Komponente (C) ist in einer wirksamen Menge in der Siliconzusammensetzung enthalten. Wie hierin verwendet bedeutet der Begriff "wirksame Menge", dass die Konzentration von Komponente (C) so ist, dass die Siliconzusammensetzung härtet, um ein Produkt mit einem Koeffizienten der Wärmeausdehnung von 60 bis 280 μm/m°C zwischen –40 und 150°C aufzuweisen, die unter Verwendung der Verfahren in den Beispielen unten bestimmt wird. Die genaue Konzentration der Komponente (C) hängt von den gewünschten thermischen Eigenschaften, Oberfläche des Füllstoffs, Dichte des Füllstoffs, Form der Füllstoffteilchen, Oberflächenbehandlung des Füllstoffs und Natur der anderen Komponenten in der Siliconzusammensetzung ab.
  • Die Konzentration von Komponente (C) kann von 30 bis 1.200 Gewichtsteilen, alternativ von 100 bis 600 Gewichtsteilen oder alternativ von 150 bis 400 Gewichtsteilen pro 100 Gewichtsteile der Komponente (A) reichen. Wenn die Konzentration der Komponente (C) weniger als etwa 30 Gewichtsteile ist, zeigt das gehärtete Siliconprodukt eine erhebliche Reduktion im Koeffizienten der Wärmeausdehnung im Vergleich zu dem Siliconprodukt, das aus der gleichen Zusammensetzung in Abwesenheit des anorganischen Füllstoffs hergestellt wird. Wenn die Konzentration von Komponente (C) größer als etwa 1.200 Gewichtsteile ist, hat die Siliconzusammensetzung eine sehr hohe Viskosität und härtet, um ein sprödes Produkt zu bilden. Die wirksame Menge der Komponente (C) kann ohne weiteres durch Routineexperimente unter Verwendung der Verfahren in den untenstehenden Beispielen bestimmt werden.
  • Komponente (D) ist mindestens ein Hydrosilylierungskatalysator, der die Additionsreaktion von Komponente (A) mit Komponente (B) fördert. Der Hydrosilylierungskatalysator kann irgendeiner der wohlbekannten Hydrosilylierungskatalysatoren sein, die ein Platingruppenmetall, eine platingruppenmetallhaltige Verbindung enthalten oder ein mikroverkapselter platingruppenmetallhaltiger Katalysator sein. Platingruppenmetalle umfassen Platin, Rhodium, Ruthenium, Palladium, Osmium und Iridium. Vorzugsweise ist das Platingruppenmetall auf Basis einer hohen Aktivität in Hydrosilylierungsreaktionen Platin.
  • Beispiele für Hydrosilylierungskatalysatoren umfassen die Komplexe von Chloroplatinsäure und bestimmte vinylhaltige Organosiloxane, die von Willing in U.S.-Patent Nr. 3,419,593 offenbart sind. Ein spezielles Beispiel eines solchen Katalysators ist das Reaktionsprodukt von Chloroplatinsäure und 1,3-Diethenyl-1,1,3,3-tetramethyldisiloxan.
  • Der Hydrosilylierungskatalysator kann auch ein mikroverkapselter platingruppenmetallhaltiger Katalysator sein, der ein Platingruppenmetall enthält, das in einem thermoplastischen Harz verkapselt ist. Zusammensetzungen, die mikroverkapselte Hydrosilylierungskatalysatoren enthalten, sind über ausgedehnte Zeiträume, typischerweise mehrere Monate oder länger, unter Umgebungsbedingungen stabil, härten dennoch relativ rasch bei Temperaturen oberhalb des Schmelz- oder Erweichungspunktes des (der) thermoplastischen Harze(s). Mikroverkapselte Hydrosilylierungskatalysatoren und Verfahren zur Herstellung derselben sind in der Technik wohlbekannt, wie in U.S.-Patent Nr. 4,766,176 und den darin zitierten Referenzen und U.S.-Patent Nr. 5,017,654, beispielhaft dargestellt.
  • Komponente (D) kann ein einzelner Hydrosilylierungskatalysator oder eine Mischung sein, die zwei oder mehr verschiedene Katalysatoren enthält, die sich in mindestens einer Eigenschaft, wie etwa Struktur, Form, Platingruppenmetall, komplexbildendem Ligand und thermoplastische, Harz, unterscheiden.
  • Die Konzentration von Komponente (D) ist ausreichend, um die Additionsreaktion von Komponente (A) mit Komponente (B) zu katalysieren. Die Konzentration von Komponente (D) kann ausreichend sein, um 0,1 bis 1.000 ppm eines Platingruppenmetalls, alternativ 1 bis 500 ppm eines Platingruppenmetalls oder alternativ 5 bis 150 ppm eines Platingruppenmetalls, bezogen auf das Gesamtgewicht der Komponenten (A), (B) und (C), bereitzustellen. Die Geschwindigkeit der Härtung ist sehr langsam unterhalb von 0,1 ppm Platingruppenmetall. Die Verwendung von mehr als 1.000 ppm Platingruppenmetall resultiert in keiner wahrnehmbaren Steigerung der Härtungsgeschwindigkeit und ist deshalb unwirtschaftlich.
  • Die Siliconzusammensetzung kann zusätzliche Bestandteile enthalten, vorausgesetzt, der Bestandteil verhindert nicht, dass die Zusammensetzung härtet, um ein Siliconharz mit niedrigem CTE und niedrigem Modul wie oben beschrieben zu bilden. Beispiele für zusätzliche Bestandteile umfassen, sind aber nicht beschränkt auf Hydrosilylierungskatalysator-Inhibitoren; Organopolysiloxanharze, Haftvermittler, wie etwa die Haftvermittler, die in U.S.-Patenten Nrn. 4,087,585 und 5,194,649 gelehrt sind, Farbstoffe; Pigmente; Antioxidationsmittel; Wärmestabilisatoren; UV-Stabilisatoren; Flammverzögerungsmittel; Verlaufsmittel und organische Lösungsmittel.
  • Beispiele für Hydrosilylierungskatalysator-Inhibitoren umfassen verschiedene "En-in"-Systeme, wie etwa 3-Methyl-3-penten-1-in und 3,5-Dimethyl-3-hexen-1-in; acetylenische Alkohole, wie etwa 3,5-Dimethyl-1-hexin-3-ol, 1-Ethinyl-1-cyclohexanol und 2-Phenyl-3-butin-2-ol; Maleate und Fumarate, wie etwa die wohlbekannten Dialkyl-, Dialkenyl- und Dialkoxyalkylfumarate und -maleate, und Cyclovinylsiloxane.
  • Beispiele für organische Lösungsmittel umfassen gesättigte Kohlenwasserstoffe, wie etwa Pentan, Hexan und Heptan; aromatische Kohlenwasserstoffe, wie etwa Benzol, Toluol und Xylol; Lösungsbenzin; Halogenkohlenwasserstoffe, wie etwa Dichlormethan, Chloroform und 1,1,1-Trichlorethan; Ester, wie etwa Ethylacetat; Ketone, wie etwa Aceton, Methylethylketon und Methylisobutylketon, und Mischungen solcher Lösungsmittel.
  • Eine Art von Organopolysiloxanharz besteht im Wesentlichen aus R3 3SiO1/2-Siloxaneinheiten und SiO4/2-Siloxaneinheiten, worin jedes R3 unabhängig voneinander ausgewählt ist aus monovalenten Kohlenwasserstoff- und monovalenten halogenierten Kohlenwasserstoffgruppen mit 1 bis 20 Kohlenstoffatomen und das Molverhältnis von R3 3SiO1/2-Einheiten und SiO4/2-Einheiten in dem Organopolysiloxanharz von 0,65 bis 1,9 reicht.
  • Wenn die Siliconzusammensetzung ferner ein Organopolysiloxanharz enthält, kann die Konzentration des Vernetzungsmittels ausreichend sein, um 0,8 bis 3 siliciumgebundene Wasserstoffatome pro Alkenylgruppe in Komponente (A) und dem Organopolysiloxanharz in Kombination bereitzustellen.
  • Die Konzentration des Organopolysiloxanharzes in der Siliconzusammensetzung der vorliegenden Erfindung kann von 1 bis 100 Gewichtsteilen oder alternativ von 33 bis 100 Gewichtsteilen pro 100 Gewichtsteile Komponente (A) reichen.
  • Das Organopolysiloxanharz der vorliegenden Erfindung kann nach in der Technik wohlbekannten Verfahren hergestellt werden, wie in U.S.-Patent Nr. 2,676,182 von Daudt et al. beispielhaft dargestellt.
  • In einer bevorzugten Ausführungsform enthält die Siliconzusammensetzung ferner einen Siliciumdioxidfüllstoff mit einer Oberfläche (B.E.T.-Verfahren) von 50 bis 400 m2/g. Der Siliciumdioxidfüllstoff verleiht der Siliconzusammensetzung Thixotropie. Wie hierin verwendet bedeutet der Begriff "Thixotropie", dass die Zusammensetzung eine Reduktion in der Viskosität, wenn eine Scherkraft angewandt wird, und eine Zunahme der Viskosität bei nachfolgendem Stehenlassen zeigt. Der Grad der Thixotropie kann durch Messen des Thixotropieindex der Zusammensetzung bestimmt werden. Zum Beispiel kann der Thixotropieindex als das Verhältnis der Viskosität der Siliconzusammensetzung bei einer Scherrate von 1 rad/s zu der Viskosität der Zusammensetzung bei einer Scherrate von 10 rad/s ausgedrückt werden, wobei jede Viskosität bei 23 ± 2°C gemessen wird.
  • Beispiele für geeignete Siliciumdioxidfüllstoffe umfassen, sind aber nicht beschränkt auf pyrogene Kieselsäure, Fällungskieselsäure und behandelte Siliciumdioxidfüllstoffe, die durch Behandlung der Oberflächen der zuvor erwähnten Kieselsäuren mit einer Organosiliciumverbindung hergestellt sind. Geeignete Organosiliciumverbindungen sind oben für Komponente (C) beispielhaft dargestellt.
  • Die Konzentration des Siliciumdioxidfüllstoffs kann von 0,5 bis 20 Gewichtsteilen oder alternativ von 0,5 bis 10 Gewichtsteilen pro 100 Gewichtsteile Komponente (A) reichen.
  • Die Siliconzusammensetzung der vorliegenden Erfindung kann eine einteilige Zusammensetzung, die Komponenten (A) bis (D) in einem einzigen Teil enthält, oder alternativ eine mehrteilige Zusammensetzung, die Komponenten (A) bis (D) in zwei oder mehr Teilen enthält, sein. In einer mehrteiligen Zusammensetzung sind Komponenten (A), (B) und (D) typischerweise nicht im selben Teil vorhanden, wenn nicht zusätzlich ein Inhibitor vorhanden ist. Zum Beispiel kann eine mehrteilige Siliconzusammensetzung einen ersten Teil aufweisen, der einen Teil von Komponente (A), einen Teil von Komponente (C) und die gesamte Komponente (D) enthält, und einen zweiten Teil, der die verbleibenden Teile von Komponente (A) und (C) und die gesamte Komponente (B) enthält.
  • Die einteilige Siliconzusammensetzung der vorliegenden Erfindung kann hergestellt werden, indem Komponenten (A) bis (D) und irgendwelche optionalen Bestandteile in den angegebenen Anteilen bei Umgebungstemperatur mit oder ohne Hilfe eines Lösungsmittels, das oben beschrieben ist, vereinigt werden. Obwohl die Reihenfolge der Zugabe der verschiedenen Komponenten nicht entscheidend ist, wird, wenn die Siliconzusammensetzung unmittelbar zu verwenden ist, der Hydrosilylierungskatalysator vorzugsweise zuletzt bei einer Temperatur unterhalb von etwa 30°C zugegeben, um vorzeitiges Härten der Zusammensetzung zu verhindern. Außerdem kann die mehrteilige Siliconzusammensetzung der vorliegenden Erfindung hergestellt werden, indem die speziellen Komponenten, die für jeden Teil angegeben sind, vereinigt werden.
  • Das Halbleiter-Package der vorliegenden Erfindung wird durch die unten beschriebenen und in 1 bis 4 gezeigten Ausführungsformen veranschaulicht, ist aber nicht darauf beschränkt. In den Figuren ist nur ein Teil eines Wafers mit einem einzelnen Bondpad gezeigt.
  • In einer ersten Ausführungsform eines Halbleiter-Packages gemäß der vorliegenden Erfindung, das in 1 gezeigt ist, weist das Halbleiter-Package einen Halbleiterwafer 10 mit einer aktiven Oberfläche, die mindestens einen integrierten Schaltkreis (nicht gezeigt) aufweist, wobei jeder integrierte Schaltkreis eine Vielzahl von Bondpads 20 hat, und eine gehärtete Siliconschicht 30, die die aktive Oberfläche des Wafers mit Ausnahme der Bondpads 20 bedeckt, auf.
  • In einer zweiten Ausführungsform eines Halbleiter-Packages gemäß der vorliegenden Erfindung, die in 2 gezeigt ist, weist das Halbleiter-Package einen Halbleiterwafer 10 mit einer aktiven Oberfläche, die mindestens einen integrierten Schaltkreis (nicht gezeigt) aufweist, wobei jeder integrierte Schaltkreis eine Vielzahl von Bondpads 20 hat, eine gehärtete Siliconschicht 30, die die aktive Oberfläche des Wafers mit Ausnahme der Bondpads 20 bedeckt, eine Metallbahn 40 mit einem proximalen Ende, das mit jedem Bondpad 20 verbunden ist, und einem distalen Ende, das auf der Oberfläche der Siliconschicht 30 liegt, einen Lötkontakthügel 50, der mit dem distalen Ende jeder Bahn 40 verbunden ist, und eine Lötmaske 60, die die Bondpads 20, Siliconschicht 30 und Metallbahn 40 bedeckt, auf.
  • In einer dritten Ausführungsform eines Halbleiter-Packages, die in 3 gezeigt ist, weist das Halbleiter-Package einen Halbleiterwafer 10 mit einer aktiven Oberfläche, die mindestens einen integrierten Schaltkreis (nicht gezeigt) aufweist, wobei jeder integrierte Schaltkreis eine Vielzahl von Bondpads 20 hat, eine gehärtete Siliconkuppe 31, die einen Teil der aktiven Oberfläche des Wafers mit Ausnahme der Bondpads 20 bedeckt, auf.
  • In einer vierten Ausführungsform eines Halbleiter-Packages, die in 4 gezeigt ist, weist das Halbleiter-Package einen Halbleiterwafer 10 mit einer aktiven Oberfläche, die mindestens einen integrierten Schaltkreis (nicht gezeigt) aufweist, wobei jeder integrierte Schaltkreis eine Vielzahl von Bondpads 20 hat, eine gehärtete Siliconkuppe 31, die einen Teil der aktiven Oberfläche des Wafers mit Ausnahme der Bondpads 20 bedeckt, eine Metallbahn 41 mit einem proximalen Ende, das mit jedem Bondpad 20 verbunden ist, und einem distalen Ende, das auf der Oberfläche der gehärteten Siliconkuppe 31 liegt, und einen Lötkontakthügel 50, der mit dem distalen Ende jeder Bahn 41 verbunden ist, auf.
  • In den obigen Ausführungsformen leiten die Metallbahnen die peripheren Bondpads auf den ICs zu einer Area-Array-Konfiguration um oder verteilen diese zu einer Area-Array-Konfiguration um. Die Bahnen enthalten ein elektrisch leitfähiges Metall oder eine elektrisch leitfähige Legierung. Beispiele für Metalle umfassen Chrom, Titan, Kupfer, Gold und Nickel. Insbesondere kann die Metallbahn aus einem dreilagigen System aus Titan/Nickel/Kupfer bestehen, wobei Titan die Haftschicht ist, Nickel eine Sperrschicht ist und Kupfer das Hauptbahnenmetall ist. Die Lötmaske kann auch ein gehärtetes Produkt aus der Siliconzusammensetzung der vorliegenden Erfindung sein. Das zuvor beschriebene Package-Design auf Wafer-Level ohne die Siliconzusammensetzung der vorliegenden Erfindung ist in der Technik bekannt. Zum Beispiel berichten Kang et al. über eine Package im Chip-Maßstab auf Wafer-Level, die ein modifiziertes Polyimid als Spannungspufferschicht, eine Lötmaske, die aus Benzocyclobuten besteht, und ein umverteilendes Netzwerk, das aus Metallschienen und Lötkugeln besteht, aufweist (Electronic Components and Technology Conference Proceedings, 2000, 87 – 92).
  • Ein Verfahren zur Herstellung eines Halbleiter-Packages gemäß der vorliegenden Erfindung umfasst die Schritte:
    • (i) Drucken einer Siliconzusammensetzung auf mindestens einen Teil einer aktiven Oberfläche eines Halbleiterwafers, um mindestens eine Siliconabscheidung zu bilden, wobei die aktive Oberfläche mindestens einen integrierten Schaltkreis aufweist, wobei jeder integrierte Schaltkreis eine Vielzahl von Bondpads hat, mindestens ein Teil eines jeden Bondpads nicht von der Siliconscheidung bedeckt ist und die Siliconzusammensetzung enthält:
    • (A) ein Organopolysiloxan, das durchschnittlich mindestens zwei siliciumgebundenen Alkenylgruppen pro Molekül enthält,
    • (B) eine Organosiliciumverbindung, die durchschnittlich mindestens zwei siliciumgebundene Wasserstoffatome pro Molekül enthält, in einer Konzentration, die ausreichend ist, um die Zusammensetzung zu härten,
    • (C) eine wirksame Menge eines anorganischen Füllstoffs mit einer Oberfläche von weniger als 25 m2/g und
    • (D) eine katalytische Menge eines Hydrosilylierungskatalysators, und
    • (ii) Erwärmen der Siliconabscheidung über einen Zeitraum, der ausreichend ist, um ein gehärtetes Siliconelement zu bilden, wobei das Element einen Koeffi zienten der linearen Wärmeausdehnung von 60 bis 280 μm/m°C zwischen –40 und 150°C und einen Modul von 1 bis 300 MPa bei 25°C aufweist.
  • Die Siliconzusammensetzung kann auf die aktive Oberfläche des Halbleiterwafers unter Verwendung von üblichen Schablonendruck- oder Siebdruckverfahren in Abhängigkeit von der gewünschten Dicke der Abscheidung aufgebracht werden. Im Allgemeinen kann Siebdruck verwendet werden, um Abscheidungen mit einer Dicke bis zu 150 μm herzustellen, und Schablonendruck kann verwendet werden, um Abscheidungen mit einer Dicke bis zu 300 μm zu erzeugen. Die speziellen Druckbedingungen hängen von den rheologischen Eigenschaften der ungehärteten Siliconzusammensetzung, den Dimensionen der Öffnung und dem Druckverfahren (d.h. Schablone oder Sieb) ab. Zum Beispiel kann die Siliconzusammensetzung durch Schablonen- oder Siebdruck und unter Verwendung eines Rakeldrucks von 2 bis 25 lbf, einer Geschwindigkeit von 0,25 bis 5 in./s (0,5 bis 12,7 cm/s) und einer Abbruchseinstellung von 0 bis 0,1 in. (0 bis 2,5 mm) aufgebracht werden.
  • Die Siliconabscheidung wird für einen ausreichenden Zeitraum erhitzt, um das gehärtete Siliconelement zu bilden. Die Siliconabscheidung kann für einen Zeitraum erhitzt werden, der ausreichend ist, um eine gewünschte Vernetzungsdichte ohne Oxidation oder Zersetzung zu erreichen. Zum Beispiel kann die Abscheidung bei einer Temperatur von 70 bis 250°C für 3 bis 360 min, alternativ von 90 bis 200°C für 5 bis 60 min oder alternativ von 100 bis 150°C für 15 bis 60 min erhitzt werden. Die Siliconabscheidung kann unter Verwendung von üblichen Gerätschaften, wie etwa einer Heizplatte oder einem Ofen, erhitzt werden.
  • Das vorliegende Verfahren kann ferner das Anbringen eines Federkontakts an jedem Bondpad und Aufteilen des Packages in einzelne IC-Chips umfassen. Beispiel für Federkontakte und Verfahren zur Anbringung von Federkontakten an Halbleiterbauteile sind in der Technik bekannt, wie in U.S.-Patent Nr. 6,168,974 B1 von Chang et al. beispielhaft dargestellt.
  • Umgekehrt kann das Verfahren ferner Aufteilung des Packages in einzelne IC-Chips und Anordnung jedes Chips in einen Leiterrahmen. Das Anordnungsverfah ren beinhaltet typischerweise das Verbinden eines jedes Chips mit einem Leiterrahmen, Verbinden (üblicherweise Drahtbonden) der Bondpads auf jedem Chip an die Leitungen des Leiterrahmens und Miteinanderverkitten der Teile des Gehäuses oder Verkapseln der Anordnung mit einer Formmasse. Verfahren zur Anordnung von Leiterrahmen-Packages, wie etwa DIP, SH-DIP, SK-DIP, SL-DIP, SIP, ZIP, PGA, SO, SOP, LCC, PLCC und SOJ, sind in der Technik wohlbekannt.
  • Andererseits kann das Verfahren ferner Aufteilung des Packages in einzelne IC-Chips und Anordnung jedes Chips in ein Kugelgitteranordnungs-Package (Ball Grid Array, BGA) umfassen. Verfahren zur Anordnung von BGA-Packages sind in der Technik auch wohlbekannt.
  • Das Halbleiter-Package, das in 1 gezeigt ist, kann hergestellt werden, indem (i) eine Siliconzusammensetzung auf eine aktive Oberfläche eines Halbleiterwafers 10 gedruckt wird, um eine Siliconschicht zu bilden, wobei die aktive Oberfläche mindestens einen integrierten Schaltkreis aufweist, jeder integrierte Schaltkreis eine Vielzahl von Bondpads 20 hat, die Bondpads 20 nicht von der Siliconschicht bedeckt sind und die Siliconzusammensetzung Komponenten (A) bis (D), die oben beschrieben sind, enthält, und (ii) Erwärmen der Siliconschicht für einen Zeitraum, der ausreichend ist, um eine gehärtete Siliconschicht 30 zu bilden, wobei die gehärtete Siliconschicht einen Koeffizienten der linearen Wärmeausdehnung von 60 bis 280 μm/m°C zwischen –40 und 150°C und einen Modul von 1 bis 300 MPa bei 25°C aufweist.
  • Das Halbleiter-Package, das in 2 gezeigt ist, kann hergestellt werden, indem (i) eine Siliconzusammensetzung auf eine aktive Oberfläche eines Halbleiterwafers 10 gedruckt wird, um eine Siliconschicht zu bilden, wobei die aktive Oberfläche mindestens einen integrierten Schaltkreis aufweist, jeder integrierte Schaltkreis eine Vielzahl von Bondpads 20 hat, die Bondpads 20 nicht von der Siliconschicht bedeckt sind und die Siliconzusammensetzung Komponenten (A) bis (D), die oben beschrieben sind, enthält, und (ii) die Siliconschicht für einen Zeitraum erwärmt wird, der ausreichend ist, um eine gehärtete Siliconschicht 30 zu bilden, wobei die gehärtete Siliconschicht einen Koeffizienten der linearen Wärmeausdehnung von 60 bis 280 μm/m°C zwischen –40 und 150°C und einen Modul von 1 bis 300 MPa bei 25°C aufweist; (iii) Bilden einer Metallbahn 40 mit einem proximalen Ende, das mit jedem Bondpad 20 verbunden ist, und einem distalen Ende, das auf der Oberfläche der Siliconschicht 30 liegt; (iv) Anwenden einer Lötmaske 60, die die Bondpads 20, die Siliconschicht 30 und die Metallbahnen 40 bedeckt, wobei ein Teil des distalen Endes jeder Bahn 40 frei von der Lötmaske 60 ist, und (v) Formen eines Lötkontakthügels 50 auf dem distalen Ende jeder Bahn 40. Das resultierende Halbleiter-Package kann in einzelne IC-Chips unter Verwendung von z. B. einer üblichen Wafersäge aufgeteilt werden.
  • Das Halbleiter-Package, das in 3 gezeigt ist, kann hergestellt werden, indem (i) eine Siliconzusammensetzung auf eine aktive Oberfläche eines Halbleiterwafers 10 gedruckt wird, um eine Siliconkuppe zu bilden, wobei die aktive Oberfläche mindestens einen integrierten Schaltkreis aufweist, jeder integrierte Schaltkreis eine Vielzahl von Bondpads 20 hat, die Bondpads 20 nicht von der Siliconkuppe bedeckt sind und die Siliconzusammensetzung Komponenten (A) bis (D), die oben beschrieben sind, enthält, und (ii) die Siliconkuppe für einen Zeitraum erwärmt wird, der ausreichend ist, um eine gehärtete Siliconkuppe 31 zu bilden, wobei die gehärtete Siliconkuppe einen Koeffizienten der linearen Wärmeausdehnung von 60 bis 280 μm/m°C zwischen –40 und 150°C und einen Modul von 1 bis 300 MPa bei 25°C hat.
  • Das Halbleiter-Package, das in 4 gezeigt wird, kann hergestellt werden, indem (i) eine Siliconzusammensetzung auf eine aktive Oberfläche eines Halbleiterwafers 10 gedruckt wird, um eine Siliconkuppe zu bilden, wobei die aktive Oberfläche mindestens einen integrierten Schaltkreis aufweist, jeder integrierte Schaltkreis eine Vielzahl von Bondpads 20 hat, die Bondpads 20 nicht von der Siliconkuppe bedeckt sind und die Siliconzusammensetzung Komponenten (A) bis (D), die oben beschrieben sind, enthält, und (ii) Erwärmen der Siliconkuppe für einen Zeitraum, der ausreichend ist, um eine gehärtete Siliconkuppe 31 zu bilden, wobei das Element einen Koeffizienten der linearen Wärmeausdehnung von 60 bis 280 μm/m°C zwischen –40 und 150°C und einen Modul von 1 bis 300 MPa bei 25°C aufweist; (iii) Bilden einer Metallbahn 41 mit einem proximalen Ende, das mit jedem Bondpad 20 verbunden ist, und einem distalen Ende, das auf der Oberfläche der Siliconkuppe 31 liegt; (iv) Bilden eines Lötkontakthügels 50 auf dem dista len Ende jeder Bahn 41. Das resultierende Halbleiter-Package kann in einzelne IC-Chips unter Verwendung von z. B. einer üblichen Wafersäge aufgeteilt werden.
  • In den obigen Ausführungsformen des vorliegenden Verfahrens können die Metallbahnen unter Verwendung von üblichen Sputter-, Lithographie- und Elektroplattierungstechniken gebildet werden, wie z. B. von Kang et al. berichtet (Elektronic Componenents and Technology Converence, 2000, 87-92).
  • Das Halbleiter-Package der vorliegenden Erfindung zeigt gute thermische Stabilität über einen breiten Bereich von Temperaturen und gute Beständigkeit gegenüber Umwelteinflüssen. Auch erlaubt das Halbleiter-Package gleichzeitiges Testen aller ICs auf einem Wafer. Darüber hinaus können einzelne Chips aus dem Halbleiter-Package auf Wafer-Level singularisiert (abgetrennt) werden, wobei jeder Chip eine Größe hat, die nur etwas größer als der IC selbst ist. Diese "Packages im Chip-Maßstab", die leichter, kleiner und dünner als übliche IC-Packages sind, sind ideal für High-Density-Anwendungen geeignet.
  • Das Verfahren zur Herstellung des Halbleiter-Packages der vorliegenden Erfindung ist im Maßstab eines Herstellungsverfahrens mit hohem Durchsatz durchführbar. Es ist wichtig, dass das Verfahren gleichzeitiges Packaging aller ICs auf einem Wafer gewährleistet. Außerdem verwendet das Verfahren konventionelle Schablonendruckgerätschaften und -verfahren. Im Vergleich mit klassischen Aufschleuderverfahren ist das vorliegende Verfahren durch weniger Verschwendung von Material (Siliconzusammensetzung) und weniger Verfahrensschritte gekennzeichnet.
  • Das Halbleiter-Package der vorliegenden Erfindung kann verwendet werden, um einzelne IC-Chip-Packages herzustellen. Die Chip-Packages sind nützlich zur Herstellung von Platinen, die in elektronische Geräte, wie etwa Taschenrechner, Telefone, Fernsehgeräte und Großrechner und Personalcomputer, eingebracht werden können.
  • Diese und andere Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden durch Bezugnahme auf die folgende Beschreibung, die angefügten Ansprüche und die begleitenden Zeichnungen besser zu verstehen sein.
  • Beispiele
  • Die folgenden Beispiele werden dargestellt, um die Siliconzusammensetzung dieser Erfindung weiter zu veranschaulichen, sind aber nicht dazu gedacht, die Erfindung zu beschränken, die in den angefügten Ansprüchen dargestellt ist. Wenn nicht anderes angegeben ist, sind alle Teile und Prozentangaben in den Beispielen bezogen auf Gewicht angegeben.
  • Messung der Viskosität
  • Die Viskosität einer Siliconzusammensetzung wurde unter Verwendung eines Rheometric Scientific SR-5000 Parallelplattenrheometers, der mit 25-mm-Platten ausgestattet war, gemessen. Der Rheometer wurde in einem spannungskontrolliertem Modus bei 25°C betrieben. Die Schwergeschwindigkeit wurde von 1.000 auf 5.000 dyn/cm2 innerhalb eines Zeitraums von 5 min erhöht. Die angegebenen Werte für die Viskosität, ausdrückt in dyn/cm2, wurden bei Schergeschwindigkeiten von 1,0 s–1 und 10 s–1 bestimmt.
  • Herstellung der Siliconproben
  • Eine Siliconzusammensetzung wurde in eine recheckige Form mit Innenabmessungen von 3,0 in. × 6,0 in. × 0,075 in. (7,6 cm × 15 cm × 0,19 cm), die aus Aluminium und einer Teflonfolie aufgebaut war, gegossen (5). Die gefüllte Form wurde mit einer Teflonfolie bedeckt und in einer Presse bei 150°C 15 min lang unter einer Masse von 10 ton (9.072 kg) erwärmt. Man ließ die Form auf Raumtemperatur abkühlen und die Siliconprobe wurde entnommen. Die Probe wurde auf einer Teflonfolie in einem Ofen bei 150°C 45 min lang erhitzt und dann ließ man sie für mindestens 24 h bei Raumtemperatur stehen.
  • Herstellung von Siliconprüfkörpern
  • Prüfkörper zur Messung der Durometerhärte, der Zugfestigkeit, der Dehnung und des Sekantenmoduls wurden hergestellt, indem drei hantelförmige Prüfkörper aus jeder Siliconprobe unter Verwendung von Form C gemäß der Verfahrensweise, die in ASTM D 412 beschrieben ist, geschnitten wurden.
  • Prüfkörper zur Messung des Koeffizienten der linearen Wärmeausdehnung wurden hergestellt, indem zylindrische Prüfkörper mit einem Durchmesser von 0,25 in. (0,64 cm) und einer Länge von 0,075 in. (0,19 cm) aus Siliconproben geschnitten wurden.
  • Messung der Durometerhärte
  • Die Durometerhärte eines Siliconprüfkörpers wurde unter Verwendung eines Shore-Type-A-Instruments gemäß ASTM D 2240 bestimmt. Drei Prüfkörper aus derselben Siliconprobe wurden gestapelt, um eine Gesamtdicke von 0,22 in. (0,57 cm) zu erreichen. Härtemessungen wurden an der äußeren Oberfläche des allerobersten Prüfkörpers durchgeführt. Angegebene Werte für die Durometerhärte stellen den Mittelwert aus drei Messungen, die an unterschiedlichen Stellen desselben Prüfkörpers durchgeführt wurden, dar.
  • Messung von Zugfestigkeit, Dehnung und Sekantenmodul
  • Zugfestigkeit bei Bruchdehnung, Bruchdehnung und Sekantenmodul eines Siliconprüfkörpers wurden unter Verwendung eines Monsanto Tensiometers 2.000 gemäß ASTM D 412 bestimmt. Die Geschwindigkeit der Separation der Klemmbacken betrug 20 in./min (0,85 cm/s). Sekantenmodul wurde aus der Spannungs-Dehnungs-Kurve unter Verwendung des Verfahrens, das in ASTM E 111-97 beschrieben ist, berechnet. Angegebene Werte für die Zugfestigkeit (Pa), Dehnung (%) und Sekantenmodul (MPa) stellen jeweils den Mittelwert aus drei Messungen, die an unterschiedlichen hantelförmigen Prüfkörpern aus derselben Siliconprobe hergestellt wurden, dar.
  • Messung des Koeffizienten der linearen Wärmeausdehnung
  • Der Koeffizient der linearen Wärmeausdehnung eines Siliconprüfkörpers wurde unter Verwendung eines thermomechanischen Analysators TA Instruments TMA 2910bestimmt. Ein flacher Quarzmesskopf mit einem Durchmesser von 0,125 in. (0,318 cm) wurde mit der Oberfläche des Prüfkörpers in Berührung gebracht. Eine Kraft von 0,1 N wurde auf die Probe angewandt und die Temperatur der Probe wurde von 30°C auf 200°C mit einer Geschwindigkeit von 5°C/min erhöht. Die Verschiebung des Messkopfs als eine Funktion der Temperatur wurde aufgezeichnet und die Steigung der am besten angepassten Gerade zwischen 50 und 150°C wurde verwendet, um CTE zu bestimmen. Der Koeffizient der linearen Wärmeausdehnung, ausgedrückt in Einheiten von μm/m/°C, wurde erhalten, indem die lineare Ausdehnung pro Längeneinheit durch die Änderung der Temperatur dividiert wurde.
  • Druckverfahren
  • Siliconzusammensetzungen wurden direkt auf die flache Oberfläche eines 150-mm-Siliconwafers unter Verwendung eines Schablonendruckers Speedline Technologies Modell MPM/SPM, der mit einer Druckrakel mit einer Länge von 8,0 in. (20 cm) und einer Edelstahlschablone mit einer Dicke von 0,0015 in. (0,038 mm) ausgestattet war und eine Vielzahl von kreisförmigen Öffnungen der Größe 0,013 in. (0,33 mm) enthielt. Der Schablonendrucker wurde mit einem Rakeldruck von 13 lbf (58 N), einer Abbrucheinstellung von 0,01 in. (0,2 mm) und einer Geschwindigkeit von 0,4 in./s (1 cm/s) betrieben. Der Wafer wurde in einem Ofen bei einer Temperatur von 150°C 15 min erhitzt.
  • Messung der Druckdimensionen
  • Die Abmessungen der gedruckten Strukturen wurden unter Verwendung eines Tencor P-11 Profilometers bestimmt. Die angegebenen Werte für die Basisbreite, Oberbreite, mittlere Höhe und Maximum stellen jeweils den Durchschnitt von drei Messungen, die an unterschiedlichen Strukturelementen desselben Wafers durchgeführt wurden, dar.
  • Reagenzien
  • Die folgenden chemischen Substanzen wurden in den Beispielen verwendet:
    Polymer A: ein dimethylhexanylsiloxyterminiertes Poly(dimethylsiloxan/methylhexenylsiloxan) mit durchschnittlich 146 Dimethylsiloxaneinheiten und zwei Methylhexenylsiloxaneinheiten pro Molekül und einer Viskosität von 0,42 Pa·s bei 25°C.
  • Polymer B: eine Mischung, die aus 66,9 % eines dimethylvinylsiloxyterminierten Poly(dimethylsiloxan)s mit einer Viskosität von etwa 2 Pa·s bei 25°C, 2,1 % eines dimethylvinylsiloxyterminierten Poly(dimethylsiloxan)s mit einer Viskosität von etwa 55 Pa·s bei 25°C und 31 % eines Organopolysiloxanharzes, das im Wesentlichen aus CH2=CH(CH3)2SiO1/2-Einheiten, (CH3)2SiO1/2-Einheiten und SiO4/2-Einheiten besteht, wobei das Molverhältnis von CH2=CH(CH3)2SiO1/2-Einheiten und (CH3)2SiO1/2-Einheiten in der Summe zu SiO4/2-Einheiten etwa 0,7 beträgt und das Harz ein gewichtsmittleres Molekulargewicht von etwa 22.000, eine Polydispersität von etwa 5, eine Viskosität von 5 Pa·s bei 25°C aufweist und das Harz etwa 1,8 Gew.-% (etwa 5,5 Mol.-%) Vinylgruppen enthält, besteht.
  • Polymer C: eine Mischung, die aus 85 % eines dimethylvinylsiloxyterminierten Poly(dimethylsiloxan)s mit einer Viskosität von etwa 3 mPa·s bei 25°C, 10 % Dimethylcyclosiloxan und 5 % Tetramethyldivinylsiloxan besteht.
  • Polymer D: ein dimethylvinylsiloxyterminiertes Poly(dimethylsiloxan) mit einem mittleren Polymerisationsgrad von etwa 830 und einer Viskosität von etwa 55 Pa·s bei 25°C.
  • Vernetzungsmittel A: ein Organowasserstoffpolysiloxan, das im Wesentlichen aus H(CH3)2SiO1/2-Einheiten, (CH3)3SiO1/2-Einheiten und SiO4/2-Einheiten besteht, wobei das Organowasserstoffpolysiloxan etwa 1,0 Gew.-% siliciumgebundene Wasserstoffatome enthält und eine Viskosität von etwa 2,4 × 10–5 m2/s bei 25°C hat.
  • Vernetzungsmittel B: ein trimethylvinylsiloxyterminiertes Poly(dimethylsiloxan/-methylwasserstoffsiloxan) mit durchschnittlich 3 Dimethylsiloxaneinheiten und 5 Methylwasserstoffsiloxaneinheiten pro Molekül, einer Viskosität von 5 mPa·s bei 25°C, das etwa 0,8 % siliciumgebundene Wasserstoffatome enthält.
  • Vernetzungsmittel C: eine Mischung, die aus 90 % eines trimethylvinylsiloxyterminierten Poly(dimethylsiloxan/methylwasserstoffsiloxan)s mit durchschnittlich 16 Dimethylsiloxaneinheiten und 39 Methylwasserstoffsiloxaneinheiten pro Molekül, das etwa 1,05 % siliciumgebundene Wasserstoffatome enthält, und 10 niedrigsiedender cyclischer und linearer Dimethylmethylwasserstoffsiloxane besteht.
  • Füllstoff A: ein kugelförmige pyrogene Kieselsäure elektronischer DRAM-Qualität mit einer mittleren Teilchengröße von 4,4 μm und einer mittleren Oberfläche von etwa 1,3 m2/g.
  • Füllstoff B: eine behandelte pyrogene Kieselsäure, die unter der Marke CAB-O-SIL TS-530 von Cabot Corporation vertrieben wird. Die behandelte pyrogene Kieselsäure ist ein hochreines Siliciumdioxid, das mit Hexamethyldisilazan behandelt worden ist. Die behandelte pyrogene Kieselsäure hat eine Oberfläche (BET) von 212 ± 28 m2/g, einen Kohlenstoffgehalt von 4,25 ± 0,5 Gew.-% und ein spezifisches Gewicht von 2,2 g/cm3.
  • Haftvermittler: ein Reaktionsprodukt eines hydroxyterminierten (Dimethylsiloxan/Methylvinylsiloxan)s mit durchschnittlich zwei Dimethylsiloxaneinheiten und 2 Methylvinylsiloxaneinheiten pro Molekül und Glycidoxypropyltrimethoxysilan. Das Produkt wurde hergestellt, indem gleiche Gewichtsteile des Siloxans und Glycidoxypropyltrimethoxysilans bei einer Temperatur von 140°C 2 h in Gegenwart eines Kaliumkatalysators umgesetzt wurden. Die Reaktionsmischung wurde mit Bis(dimethylvinylsilyl)vinylphosphonat neutralisiert und 2 h bei einer Temperatur von 130°C und einem Druck von 6,7 kPa von flüchtigen Bestandteilen befreit.
  • Katalysator: eine Mischung, die aus 40 Gew.-% eines Komplexes von Platin mit 1,3-Divinyl-1,1,3,3-tetramethyldisiloxan, der in einem thermoplastischen Silicon harz dispergiert ist, wobei das Harz aus 78 Mol.-% Monophenylsiloxaneinheiten und 22 Mol.-% Dimethylsiloxaneinheiten besteht und einen Erweichungspunkt von 60 – 90°C hat, 55 Gew.-% Polymer B, ein dimethylvinylsiloxyterminiertes Poly(dimethylsiloxan) mit einer Viskosität von 2 Pa·s bei 25°C und einem Vinylgehalt von 0,2 Gew.-% und 5 Gew.-% einer mit Hexamethyldisilazan behandelten pyrogenen Kieselsäure besteht. Der Katalysator hat einen Platingehalt von etwa 0,16 Gew.-% (1.600 ppm).
  • Inhibitor: 2-Phenyl-3-butin-2-ol.
  • Beispiel 1
  • Polymer B (20,9 Teile), 79,1 Teile Polymer D, 1,2 Teile Vernetzungsmittel C und 194,5 Teile Füllstoff A wurden in einem Wechselgefäßmischer vermischt, bis der Füllstoff einheitlich in der Mischung verteilt war. Inhibitor (0,04 Teile) und 3,7 Teile Katalysator wurden zu der Mischung gegeben und das Mischen wurde für etwa 20 min fortgeführt. Die Siliconzusammensetzung hatte eine Viskosität von 235,6 Pa·s bei 1,0 rad/s und 193,4 Pa·s bei 10 rad/s. Die physikalischen Eigenschaften des gehärteten Siliconprodukts und in Tabelle 1 gezeigt.
  • Beispiel 2
  • Polymer A (75,0 Teile), 25,0 Teile Polymer B, 2,5 Teile Vernetzungsmittel A, 3,2 Teile Vernetzungsmittel B, 291,6 Teile Füllstoff A und 4,2 Teile Füllstoff B wurden in einem Wechselgefäßmischer vermischt, bis der Füllstoff einheitlich in der Mischung verteilt war. Inhibitor (0,05 Teile) und 2,5 Teile Katalysator wurden zu der Mischung gegeben und das Mischen wurde für etwa 20 min fortgeführt. Die Siliconzusammensetzung hatte eine Viskosität von 177,0 Pa·s bei 1,0 rad/s und 27,9 Pa·s bei 10 rad/s. Die physikalischen Eigenschaften des gehärteten Siliconprodukts sind in Tabelle 1 gezeigt.
  • Beispiel 3
  • Polymer B (50,0 Teile), 50,0 Teile Polymer C, 18,3 Teile Vernetzungsmittel C, 345,3 Teile Füllstoff A und 9,8 Teile Füllstoff B wurden in einem Wechselgefäßmischer vermischt, bis der Füllstoff einheitlich in der Mischung verteilt war. Inhibitor (0,06 Teile) und 3,1 Teile Katalysator wurden zu der Mischung gegeben und das Mischen wurde für etwa 20 min fortgeführt. Die Siliconzusammensetzung hatte eine Viskosität von 322,8 Pa·s bei 1,0 rad/s und 42,6 Pa·s bei 10 rad/s. Die physikalischen Eigenschaften des gehärteten Siliconprodukts sind in Tabelle 1 gezeigt. Tabelle 1
    Figure 00290001
  • ZEICHNUNGEN
  • 1 ist eine Querschnittsdarstellung einer ersten Ausführungsform eines Halbleiter-Packages gemäß der vorliegenden Erfindung, worin das Siliconelement eine Schicht ist.
  • 2 ist eine Querschnittsdarstellung einer zweiten Ausführungsform eines Halbleiter-Packages gemäß der vorliegenden Erfindung, worin das Siliconelement eine Schicht ist.
  • 3 ist eine Querschnittsdarstellung einer dritte Ausführungsform eines Halbleiter-Packages gemäß der vorliegenden Erfindung, worin das Siliconelement eine Kuppe ist.
  • 4 ist eine Querschnittsdarstellung einer vierten Ausführungsform eines Halbleiter-Packages gemäß der vorliegenden Erfindung, worin das Siliconelement eine Kuppe ist.
  • 5 zeigt eine Form zur Herstellung einer gehärteten Siliconprobe.
    • 10
    Halbleiterwafer
    20
    Vielzahl von Bondpads
    30
    gehärtete Siliconschicht
    31
    gehärtete Siliconkuppe
    40
    Metallbahn
    41
    Metallbahn
    50
    Lötkontakthügel
    60
    Lötmaske

Claims (22)

  1. Halbleiter-Package, aufweisend: einen Halbleiterwafer mit einer aktiven Oberfläche, die mindestens einen integrierten Schaltkreis aufweist, wobei jeder integrierte Schalkreis eine Vielzahl von Bondpads hat, und mindestens ein gehärtetes Siliconelement, das mindestens einen Teil der aktiven Oberfläche bedeckt, wobei mindestens ein Teil jedes Bondpads nicht von dem Siliconelement bedeckt ist und das Siliconelement einen Koeffizienten der linearen Wärmemausdehnung von 60 bis 280 μm/m°C zwischen –40 und 150°C und einen Modul von 1 bis 300 MPa bei 25°C hat und das Siliconelement ein gehärtetes Produkt einer Siliconzusammensetzung ist, die enthält: (A) ein Organopolysiloxan, das durchschnittlich mindestens zwei siliciumgebundene Alkenylgruppen pro Molekül enthält, (B) ein Organowasserstoffsiloxan, das durchschnittlich mindestens zwei siliciumgebundene Wasserstoffatome pro Molekül enthält, in einer Konzentration, die ausreichend ist, um die Zusammensetzung zu härten, (C) eine wirksame Menge eines anorganischen Füllstoffs mit einer Oberfläche von weniger als 25 m2/g, (D) eine katalytische Menge an Hydrosilylierungskatalysator, optional (E) einen Hydrosilylierungskatalysatorinhibitor und optional (F) ein Organopolysiloxanharz, das im Wesentlichen aus R3 3SiO1/2-Siloxaneinheiten und SiO4/2-Siloxaneinheiten besteht, worin jedes R3 unabhängig voneinander ausgewählt ist aus monovalenten Kohlenwasserstoff- und monovalenten halogenierten Kohlenwasserstoffgruppen mit 1 bis 20 Kohlenstoffatomen und das Molverhältnis von R3 3SiO1/2-Einheiten und SiO4/2-Einheiten in dem Organopolysiloxanharz 0,65 bis 1,9 beträgt.
  2. Halbleiter-Package nach Anspruch 1, wobei der Wafer Bruchlinien (Scribe Lines, "Streets") aufweist.
  3. Halbleiter-Package nach Anspruch 1, wobei das gehärtete Siliconelement eine Dicke von 10 bis 200 μm hat.
  4. Halbleiter-Package nach Anspruch 1, wobei die Konzentration von Komponente (B) ausreichend ist, um 0,8 bis 1,5 siliciumgebundene Wasserstoffatome pro Alkenylgruppe in Komponente (A) bereitzustellen.
  5. Halbleiter-Package nach Anspruch 1, wobei der anorganische Füllstoff eine Oberfläche von 0,25 bis 10 m2/g hat.
  6. Halbleiter-Package nach Anspruch 1, wobei der anorganische Füllstoff Quarzglas ist.
  7. Halbleiter-Package nach Anspruch 1, wobei die Konzentration von Komponente (C) 100 bis 600 Gewichtsteile pro 100 Gewichtsteile Komponente (A) beträgt.
  8. Halbleiter-Package nach Anspruch 1, wobei der Hydrosilylierungskatalysator Platin enthält.
  9. Halbleiter-Package nach Anspruch 1, wobei das gehärtete Siliconelement aus einer gehärteten Siliconschicht oder einer gehärteten Siliconhaube ausgewählt ist.
  10. Halbleiter-Package nach Anspruch 1, die ferner eine Metallspur mit einem proximalen Ende, das mit jedem Bondpad verbunden ist, und einem distalen Ende, das auf der Oberfläche des gehärteten Siliconelements liegt, aufweist.
  11. Verfahren zur Herstellung eines Halbleiter-Package, wobei das Verfahren die Schritt umfasst: (i) Drucken einer Siliconzusammensetzung auf mindestens einen Teil einer aktiven Oberfläche eines Halbleiterwafers, um mindestens eine Siliconabscheidung zu bilden, wobei die aktive Oberfläche mindestens einen integrierten Schaltkreis aufweist, jeder integrierte Schaltkreis eine Vielzahl von Bondpads hat, mindestens ein Teil jedes Bondpads nicht von der Siliconabscheidung bedeckt ist und die Siliconzusammensetzung enthält: (A) ein Organopolysiloxan, das durchschnittlich mindestens zwei siliciumgebundene Alkenylgruppen pro Molekül enthält, (B) eine Organosiliciumverbindung, die durchschnittlich mindestens zwei siliciumgebundene Wasserstoffatome pro Molekül enthält, in einer Konzentration, die ausreicht, um die Zusammensetzung zu härten, (C) eine wirksame Menge eines anorganischen Füllstoffs mit einer Oberfläche von weniger als 25 m2/g, (D) eine katalytische Menge eines Hydrosilylierungskatalysators, optional (E) einen Hydrosilylierungskatalysatorinhibitor und optional (F) ein Organopolysiloxanharz, das im Wesentlichen aus R3 3SiO1/2-Siloxaneinheiten und SiO4/ 2-Siloxaneinheiten besteht, wobei jedes R3 unabhängig voneinander ausgewählt ist aus monovalenten Kohlenwasserstoff- und monovalenten halogenierten Kohlenwasserstoffgruppen mit 1 bis 20 Kohlenstoffatomen und das Molverhältnis von R3 3SiO1/2-Einheiten zu SiO4/2-Einheiten in dem Organopolysiloxanharz von 0,65 bis 1,9 reicht, und (ii) Erwärmen der Siliconabscheidung über einen Zeitraum, der ausreichend ist, um ein gehärtetes Siliconelement zu bilden, wobei das Element einen Koeffizienten der linearen Wärmeausdehnung von 60 bis 280 μm/m°C zwischen –40 und 150°C und einen Modul von 1 bis 300 MPa bei 25°C aufweist.
  12. Verfahren nach Anspruch 11, wobei der Wafer Bruchlinien (Scribe Lines, "Streets") aufweist.
  13. Verfahren nach Anspruch 11, wobei das gehärtete Siliconelement eine Dicke von 10 bis 200 μm hat.
  14. Verfahren nach Anspruch 11, wobei die Konzentration von Komponente (B) ausreichend ist, um 0,8 bis 1,5 siliciumgebundene Wasserstoffatome pro Alkenylgruppe in Komponente (A) bereitzustellen.
  15. Verfahren nach Anspruch 11, wobei der anorganische Füllstoff eine Oberfläche von 0,25 bis 10 m2/g hat.
  16. Verfahren nach Anspruch 11, wobei der anorganische Füllstoff Quarzglas ist.
  17. Verfahren nach Anspruch 11, wobei die Konzentration von Komponente (C) von 100 bis 600 Gewichtsteile pro 100 Gewichtsteile Komponente (A) reicht.
  18. Verfahren nach Anspruch 11, wobei der Hydrosilylierungskatalysator Platin enthält.
  19. Verfahren nach Anspruch 11, wobei das gehärtete Siliconelement aus einer gehärteten Siliconschicht oder einer gehärteten Siliconhaube ausgewählt ist.
  20. Verfahren nach Anspruch 11, wobei der Schritt des Druckens unter Verwendung von Schablonendruck oder Siebdruck durchgeführt wird.
  21. Verfahren nach Anspruch 11, wobei der Schritt des Erwärmens der Siliconabscheidung bei einer Temperatur von 90 bis 200°C für 5 bis 60 min durchgeführt wird.
  22. Verfahren nach Anspruch 11, das ferner den Schritt des Ausbildens einer Metallspur mit einem proximalen Ende, das mit jedem Bondpad verbunden ist, und einem distalen Ende, das auf der Oberfläche des gehärteten Siliconelements liegt, umfasst.
DE60310222T 2002-05-16 2003-03-19 Halbleiterkapselung und verfahren zu ihrer herstellung Expired - Lifetime DE60310222T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US68755 2002-05-16
US10/068,755 US6940177B2 (en) 2002-05-16 2002-05-16 Semiconductor package and method of preparing same
PCT/US2003/008345 WO2003098682A1 (en) 2002-05-16 2003-03-19 Semiconductor package and method of preparing same

Publications (2)

Publication Number Publication Date
DE60310222D1 DE60310222D1 (de) 2007-01-18
DE60310222T2 true DE60310222T2 (de) 2007-09-13

Family

ID=29418266

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60310222T Expired - Lifetime DE60310222T2 (de) 2002-05-16 2003-03-19 Halbleiterkapselung und verfahren zu ihrer herstellung

Country Status (9)

Country Link
US (1) US6940177B2 (de)
EP (1) EP1504469B1 (de)
JP (1) JP4773089B2 (de)
CN (1) CN1328770C (de)
AT (1) ATE347737T1 (de)
AU (1) AU2003230678A1 (de)
DE (1) DE60310222T2 (de)
TW (1) TWI265578B (de)
WO (1) WO2003098682A1 (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870272B2 (en) * 1994-09-20 2005-03-22 Tessera, Inc. Methods of making microelectronic assemblies including compliant interfaces
US6211572B1 (en) 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US6284563B1 (en) 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US20040102022A1 (en) * 2002-11-22 2004-05-27 Tongbi Jiang Methods of fabricating integrated circuitry
JP4193052B2 (ja) * 2003-08-25 2008-12-10 信越化学工業株式会社 高熱伝導性シリコーンゴム組成物並びに定着ロール及び定着ベルト
US7190157B2 (en) * 2004-10-25 2007-03-13 Agilent Technologies, Inc. Method and apparatus for layout independent test point placement on a printed circuit board
JP4741230B2 (ja) * 2004-12-28 2011-08-03 東レ・ダウコーニング株式会社 フィルム状シリコーンゴム接着剤
KR101357765B1 (ko) 2005-02-25 2014-02-11 테세라, 인코포레이티드 유연성을 갖는 마이크로 전자회로 조립체
US7695819B2 (en) * 2005-09-30 2010-04-13 Wacker Chemical Corporation Two piece curable HCR silicone elastomers
JP4993555B2 (ja) * 2005-12-07 2012-08-08 モメンティブ・パフォーマンス・マテリアルズ・ジャパン合同会社 付加反応硬化型シリコーン組成物
TWI296037B (en) * 2006-04-28 2008-04-21 Delta Electronics Inc Light emitting apparatus
GB2444775B (en) 2006-12-13 2011-06-08 Cambridge Silicon Radio Ltd Chip mounting
US7749886B2 (en) 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
US20080308932A1 (en) * 2007-06-12 2008-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package structures
US7772691B2 (en) * 2007-10-12 2010-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Thermally enhanced wafer level package
CN101945950A (zh) * 2008-01-17 2011-01-12 陶氏康宁公司 含硅氧烷的成膜组合物
JP2012532222A (ja) 2009-07-03 2012-12-13 ダウ コーニング コーポレーション 膜形成シリコーン含有組成物
US8421226B2 (en) * 2010-02-25 2013-04-16 Infineon Technologies Ag Device including an encapsulated semiconductor chip and manufacturing method thereof
JP5384443B2 (ja) * 2010-07-28 2014-01-08 日東電工株式会社 フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置
JP6300218B2 (ja) 2010-12-31 2018-03-28 サムスン エスディアイ カンパニー, リミテッドSamsung Sdi Co., Ltd. 封止材用透光性樹脂組成物、該透光性樹脂を含む封止材および電子素子
TWI575684B (zh) * 2011-06-13 2017-03-21 矽品精密工業股份有限公司 晶片尺寸封裝件
JP2013095809A (ja) * 2011-10-31 2013-05-20 Nitto Denko Corp シリコーン樹脂組成物、シリコーン樹脂シート、光半導体素子装置、および、シリコーン樹脂シートの製造方法。
JP5563695B2 (ja) * 2013-04-17 2014-07-30 株式会社カネカ 半導体のパッケージ用硬化性樹脂組成物および半導体
TW201601358A (zh) * 2014-06-19 2016-01-01 道康寧公司 用於晶圓級ｚ軸熱中介層的可光圖案化聚矽氧
CN107690709B (zh) * 2015-05-27 2019-09-24 京瓷株式会社 太阳能电池元件及其制造方法
US9812414B1 (en) 2016-06-17 2017-11-07 Nanya Technology Corporation Chip package and a manufacturing method thereof
US11518883B2 (en) 2016-12-30 2022-12-06 Elkem Silicones Shanghai Co., Ltd. Curable silicone compositions
CN108165014A (zh) * 2017-12-23 2018-06-15 苏州赛源微电子有限公司 一种集成电路芯片的封装方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5171716A (en) 1986-12-19 1992-12-15 North American Philips Corp. Method of manufacturing semiconductor device with reduced packaging stress
EP0714125B1 (de) * 1994-11-24 1999-12-29 Dow Corning Toray Silicone Company Limited Verfahren zur Herstellung eines Halbleiterbauelements
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
JPH09286971A (ja) * 1996-04-19 1997-11-04 Toray Dow Corning Silicone Co Ltd シリコーン系ダイボンディング剤、半導体装置の製造方法および半導体装置
CN1244038A (zh) * 1998-08-04 2000-02-09 长兴化学工业股份有限公司 半导体封装用树脂组合物
US6103552A (en) 1998-08-10 2000-08-15 Lin; Mou-Shiung Wafer scale packaging scheme
EP1641033A3 (de) * 1999-01-07 2006-12-13 Alliedsignal, Inc. Dielektrische Filme von Organohydridosiloxan-Harzen
US6239378B1 (en) * 1999-02-02 2001-05-29 Dow Corning Corporation Flame resistant silicone rubber wire and cable coating composition
US6197613B1 (en) 1999-03-23 2001-03-06 Industrial Technology Research Institute Wafer level packaging method and devices formed
US6369185B1 (en) * 1999-03-31 2002-04-09 Dow Corning Toray Silicone Co., Ltd. Curable organopolysiloxane composition, cured products formed therefrom and unified articles
US6277669B1 (en) 1999-09-15 2001-08-21 Industrial Technology Research Institute Wafer level packaging method and packages formed
EP1375553A4 (de) * 2001-01-25 2009-07-29 Sanyo Chemical Ind Ltd Härtbares harz, härtbare harzmasse, härtbarer film und isolator

Also Published As

Publication number Publication date
TW200308030A (en) 2003-12-16
ATE347737T1 (de) 2006-12-15
EP1504469B1 (de) 2006-12-06
WO2003098682A1 (en) 2003-11-27
CN1666326A (zh) 2005-09-07
JP4773089B2 (ja) 2011-09-14
US20030214051A1 (en) 2003-11-20
AU2003230678A1 (en) 2003-12-02
US6940177B2 (en) 2005-09-06
DE60310222D1 (de) 2007-01-18
TWI265578B (en) 2006-11-01
JP2005526398A (ja) 2005-09-02
CN1328770C (zh) 2007-07-25
EP1504469A1 (de) 2005-02-09

Similar Documents

Publication Publication Date Title
DE60310222T2 (de) Halbleiterkapselung und verfahren zu ihrer herstellung
DE60223048T2 (de) Silikonzusammensetzung und gehärtetes produkt daraus
DE10297225B4 (de) Plättchenbefestigungsklebstoffe insbesondere für Halbleiteranwendungen
DE602004007016T2 (de) Silikone mit verbesserter chemikalienbeständigkeit und härtbare silikonzusammensetzungen mit verbesserter migrationsbeständigkeit
JP5598343B2 (ja) 半導体封止用液状エポキシ樹脂組成物及び半導体装置
DE69824363T2 (de) Härtbare Siliconzusammensetzung und elektronische Bauteile
EP0097227B1 (de) Im Siebdruck verarbeitbare und wieder entfernbare Lötmaskenzusammensetzung und Verfahren zum Herstellen einer wieder entfernbaren Lötmaske
DE602004011950T2 (de) Klebstoffe mit verbesserter chemikalienbeständigkeit und härtbare silikonzusammensetzungen zur herstellung der klebstoffe
DE60317232T2 (de) Wärmeerweichung von thermisch leitfähigen zusammensetzungen und verfahren zu ihrer herstellung
DE60007925T2 (de) Siliconklebefilm und Verfahren zu dessen Herstellung
EP0992521A2 (de) Thermohärtende Harzzusammensetzung
EP1920007B1 (de) Isolierendes flüssiges chipbefestigungsmittel und halbleiterbauelement
KR101909353B1 (ko) 대형 다이 반도체 패키지를 위한 전도성 다이 부착 필름 및 그의 제조를 위해 유용한 조성물
DE10297224T5 (de) Plättchenbefestigungsklebstoffe für Halbleiteranwendungen, Verfahren zur Herstellung von Halbleiterbauelementen und nach derartigen Verfahren hergestellte Halbleiterbauelemente
DE69724049T2 (de) Härtbare Silikonzusammensetzungen und ein Verfahren zur Herstellung von elektrischen Teilen
DE19932399B4 (de) Verfahren, bei dem eine Halbleitervorrichtung hergestellt wird
DE102007043832A1 (de) Elektronische Pakete mit Feinpartikel-Wetting- und Non-Wetting-Zonen
DE60223009T2 (de) Additionsvernetzbare silikonzusammensetzung gelartiger konsistenz
JPH04342719A (ja) エポキシ樹脂組成物及び半導体装置
KR100191744B1 (ko) 에폭시 수지 조성물 및 반도체 장치
DE4443635A1 (de) Additionshärtbare Silicon-Klebstoffmassen und Bis(trialkoxysilylalkylenoxycarbonylalkylen) amin-Adhäsionsvermittler
DE4233450A1 (de) Waermehaertbare harzzusammensetzungen und damit eingekapselte halbleitereinrichtungen
DE4233097C2 (de) Wärmehärtbare Harzzusammensetzung und deren Verwendung zum Einkapseln einer Halbleitereinrichtung
DE60306156T2 (de) Wärmeleitende härtbare flüssige polymerzusammensetzung und mit dieser zusammensetzung hergestellter halbleiter
KR100975790B1 (ko) 반도체 패키지 및 이를 제조하는 방법

Legal Events

Date Code Title Description
8364 No opposition during term of opposition