DE60210393T2 - Integrierte aus Schottky und FET bestehende Reihenschaltung, die negative Drainspannung zulässt - Google Patents

Integrierte aus Schottky und FET bestehende Reihenschaltung, die negative Drainspannung zulässt Download PDF

Info

Publication number
DE60210393T2
DE60210393T2 DE60210393T DE60210393T DE60210393T2 DE 60210393 T2 DE60210393 T2 DE 60210393T2 DE 60210393 T DE60210393 T DE 60210393T DE 60210393 T DE60210393 T DE 60210393T DE 60210393 T2 DE60210393 T2 DE 60210393T2
Authority
DE
Germany
Prior art keywords
mosfet
pin
refresh
mos
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60210393T
Other languages
English (en)
Other versions
DE60210393D1 (de
Inventor
Niraj El Segundo Ranjan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of DE60210393D1 publication Critical patent/DE60210393D1/de
Application granted granted Critical
Publication of DE60210393T2 publication Critical patent/DE60210393T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H01L29/782—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0416—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/04163—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Amplifiers (AREA)

Description

  • GEBIET DER ERFINDUNG
  • Diese Erfindung betrifft integrierte Schaltkreis Gatetreiber, und insbesondere auf solche Treiber zum Treiben von Highside-Leistungs-MOSFETs oder IGBTs, und auf einen neuen planar MOSFET und integrierte reihengeschaltete Schottky Diode.
  • HINTERGRUND DER ERFINDUNG
  • Integrierte Schaltkreis-MOSFET-Treiber sind, zum Treiben der Lowside- und/oder Highside MOS-Gate-Vorrichtung von Leistungssteuerschaltkreisen gut bekannt. Solche Highside Treiber sind zum Steuern des AN und AUS eines Leistungs-MOSFET bekannt, was dann das Verbinden einer elektrischen Leistung zu einer Last ermöglicht. Highside-Treiber dieser Art sind z. B. als IR 2015 Chip von der International Rectifier Corporation, El Segundo, Kalifornien bekannt.
  • Solche Chips bestehen typischer Weise aus einem einfachen Siliziumchip, welcher in seinem Grundkörper eine erste Mehrzahl von Steuereinheiten integriert hat, welche auf Erdpotential liegt, und ferner eine zweite Mehrzahl von Steuereinheiten aufweist, welche in einer Highside-Floating-Wanne enthalten ist, welche sich auf einem hohen Potential relativ bezüglich Erde liegt. Der Chip wird eine Anzahl von Input-Pins aufweisen, einschließlich VCC (Steuerspannung), einen Input-Steuerpin, einem COMM- (oder Erd-) Pin, welche alle mit Komponenten in dem Niedrigspannungsabschnitt des Chips verbunden sind und alle auf Erde gelegt sind.
  • Der Gate-Ausgang des Highside-Schalters (MOSFET oder IGBT) kann auf Hochspannung liegen, so dass das Input-Signal für den Input-Pin im Niveau erhöht werden muss. Dies erfolgt üblicherweise über Schaltkreise innerhalb der Highside-Floating-Wanne, im integrierten Schaltkreis-Chip. Der Highside Schaltkreis „floated" auf dem Potential des Vs-Pin, welcher normalerweise an die Source des Highside-Schalters (MOSFET oder IGBT) verbunden ist. Der Output-Pin HO ist mit dem Gate des zu treibenden Highside-Schalters verbunden und stellt das Treibsignal bereit. Die Spannungsdifferenz zwischen den Spannungen an dem Vb- und Vs-Pin stellt die Versorgung für den Floating-Highside-Schaltkreis in dem integrierten Schaltkreis bereit. Es gibt viele Möglichkeiten wie die Vbs-Floating-Versorgung erzeugt werden kann; die Bootstrap Technik ist das einfachste und kostengünstigste Verfahren davon. Bei dieser Technik wird die Versorgung von einer Hochspannungsdiode und einer Kapazität, siehe 1, ausgebildet, was nachfolgend im Detail zu beschreiben ist. Diese Erfindung ist vorrangig auf solche Anwendungen gezielt, bei denen die Bootstrap-Technik angewendet wird.
  • Wenn Vs in 1 auf Erdpotential liegt, wird die Bootstrap-Kapazität 36 über die Bootstrap-Diode 35 von der 15 Volt Vcc Einspeisung geladen. Sobald die Kapazität voll geladen ist, behält sie ihre Ladung, selbst wenn der Vs-Pin auf eine Hochspannung floated, da die Bootstrap-Diode 35 umgekehrt gebiased wird. Die Bootstrap-Kapazität 36 stellt sowohl den Versorgungsstrom für den Highside-Schaltkreis als auch die Gateladung bereit, welche notwendig ist, den anzutreibenden externen MOSFET anzuschalten. Die Bootstrap-Kapazität 36 muss jedoch durch gewisse Mittel aufgefrischt werden, bevor er signifikant entladen wird.
  • Falls der Highside-Schalter eine resistive oder induktive Last antreiben, wird die Bootstrap-Kapazität 36 einfach aufgefrischt, indem der Schalter einfach periodisch abgeschaltet wird und indem gewartet wird bis das Vs Potential über die Last auf Erdpotential (COMM) fällt. Sobald sich das Vb-Potential auf 0,7 Volt unter Vcc reduziert, leitet die Bootstrapdiode 35 und lädt die Bootstrap-Kapazität auf.
  • Zusätzlich wird in einem Halbbrückenschaltkreis die Bootstrap-Kapazität 36 durch Abschalten des Highside-Schalters (MOSFET oder IGBT) und Anschalten des Lowside-Schalters (MOSFET oder IGBT) geladen, wodurch und Vs mit der Erde verbunden wird. Falls das Vb-Potential signifikant unter Vcc liegt, leitet die Bootstrap-Diode und frischt die Kapazität auf.
  • In Abwesenheit resistiver (oder induktiver) Lasten oder eines synchronisierten Lowside-Schalters mag das Vs-Potential nicht automatisch auf Erdpotential fallen, wenn der Highside-Schalter abgeschaltet ist. In dieser Situation ist es wünschenswert einen internen Hochspannungs-MOSFET an den Gate-Treiber IC hinzuzufügen, welcher Vs auf Erde legt, um die Bootstrap-Kapazität 36 aufzufrischen. Es wurde jedoch festgestellt, dass ein solch ein hinzugefügter Transistor die Bedingung (–) Vs nicht erfüllen kann, welche bei vielen Anwendungen durchgemacht wird, bei denen Vs einige Volt unter das Erdpotential geht. Im Verlauf solcher (–) Vs Auslenkungen leitet die inhärente Drain zu Körper Diode des Auffrisch-Transistors in Vorwärtsleitungs-Richtung und erzeugt Minoritätsträger. Diese Minoritätsträger werden in den Steuerschaltkreis injiziert und einige werden in der Highside-Floating-Wanne und im Bereich der nahen Niveau-Änderungs-FET-Drainbereichegesammelt. Dies resultiert in einer geringer Menge von Drainstrom, was in einer Fehlfunktion des R-S-Latch zur Folge hat, welches bei Niveau-Änderungs-Schaltkreisen verwendet wird, [siehe US-Patent 5 545 955 (Wood) über solche Niveau-Änderungs-Schaltkreise]. Daher kann sich ohne ein Inputsignal der Outputstatus des HO-Pin von Low auf High (oder umgekehrt) ändern.
  • Es wäre wünschenswert, ein Mittel für das Auffrischen einer Bootstrap-Kapazität, in Abwesenheit resistiver/induktiver Lasten ohne die Gefahr der Erzeugung eines falsches Steuersignals zu schaffen. Bei vielen Anwendungen von MOSFETs im Allgemeinen ist es auch wünschenswert, die Leitung ihrer parasitären Dioden unter Vorwärts-Richtung zu verhindern und die Injektion von Minoritätsträgern in nahe liegende Steuerschaltkreise zu verhindern.
  • Entsprechend dieser Erfindung ist eine Schottky-Diode in Serie mit dem internen Hochspannungs-MOSFET geschaltet, welcher verwendet wird, um Vs-Pin mit Erde zu verbinden, um die Bootstrap-Kapazität aufzufrischen. Der Auffrisch-Transistor und die Schottky können in den Chip integriert werden und die Schottky-Vorrichtung kann in Serie mit dem Drain des Auffrisch-Transistors geschaltet werden.
  • KURZE ZUSAMMENFASSUNG DER ERFINDUNG
  • Das Neue der Schottky bewirkt, einen Spannungsabfalls von ungefähren 0,5Volt zu UDS(ON) des Auffrisch-Transitors, während seines AN-Status hinzufügen. In der Umkehrrichtung wird jedoch die Sperrspannung von (–) 0,5 Volt auf bis zu etwa (–) 8 Volt erhöht. Daher leitet die Vorrichtungskörperdiode nicht, wenn Vs zu (–) ve wird, wenn andernfalls die Körper zu Drain Diode starten würde zu leiten und Minoritätsträger in die Highside-Floating-Wanne (high side floating well) zu injizieren.
  • Ein neuer Hochspannungs-FET und Schottky-Diode werden ebenfalls über ein neues Verfahren ausgebildet, in dem der Vertikal-Leitungs-FET eine Lateralvorrichtung ist und der Drain (oder die Source) mit N– Silizium verbunden ist, um die Schottky zu definieren.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1, ist ein schematisches Block- und Schaltkreisdiagramm eines Highside integrierten Schaltkreischips, und eines Lastschaltkreises dafür, in welchem der neue Auffrisch-Transistor und die Schottky in den Chip integriert sind.
  • 2, ist ein Querschnitt eines Abschnitts des neuen Auffrisch-Transistors und der integrierte Schottky.
  • AUSFÜHRLICHE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt die relevanten Abschnitte eines Highside-Treiber-Chips 20, beispielsweise eines IR 2015 Chips, welcher einen Niederspannungsbereich 21 und eine Highside-Floating-Wanne 22 aufweist. Der Niederspannungsbereich weist Pins 23, 24 und 25 auf, welche Vcc (15 Volt), Inputsignal-Pin bzw. COMM (Masse) ausgestattet. Die Highside-Floating-Wanne hat Pins 30, 31 und 32, welche den VB-Pin, der sich bei (+)ve der Floating Leistungsversorgung befindet, den HO-Output-Pin und den Vs-Pin, der bei (–)ve der Floating Leistungsversorgung befindet, und z. B. zwischen 0 und 200 Volt bezüglich der Erdung schwankt, darstellen. Die Spannung VB an Pin 30 ist beispielsweise auf (VB = Vs + 15 Volt) gesetzt. Das Potential des COMM-Pins 25 ist typischer Weise das gleiche wie das des Rückterminals für die Last.
  • Eine Boostrap-Diode 35 ist zwischen Vcc-Pin 23 und VB-Pin 30 geschaltet und eine Bootstrap-Kapazität 36 ist zwischen VB-Pin 30 und den Vs-Pin 30 geschaltet. Eine Bypass-Kapazität 37 ist zwischen den Vcc-Pin 23 und COMM 25 geschaltet.
  • Die Haupt-MOS-Gate-Vorrichtung ist als Leistungs-MOSFET 40 gezeigt, welcher mit einem Hochspannungs-Leistung-Pin 41 und eine Last 42 verbunden ist. Die Last 42 kann jede Art von Last sein, welche gesteuert sein kann, wie bei der Puls-Frequenz-Modulation des MOSFET 40 unter der Steuerung des Chips 20 und des Inputsignals an Pin 21.
  • Falls die Last 42 nicht resistiv oder induktiv ist, wäre es wünschenswert, einen Auffrisch-Transistor vorzusehen, um die Bootstrap-Kapazität 36 mittels des Verbindens des Pins 32 mit dem Pin 25 (COMM) wieder aufzuladen. Jedoch kann im beschriebenen Schaltkreis Vs vorübergehend ein paar Volt unter COMM fallen. Wenn dies eintritt, wird die Körper zu Drain Diode des Auffrisch-Transistors in Durchlassrichtung vorgespannt und injiziert Minoritätsträger in den Steuerschaltkreis, was zu Fehlfunktionen oder sogar zu destruktiven Latch-up Versagen führen kann.
  • Die Ladung der Bootstrap-Kapazität muss über die Diode 35 von Vcc aufgefrischt werden. Daher muss VB unter Vcc liegen, damit die Kapazität 36 geladen wird. Falls VB höher als Vcc ist, wird die Kapazität 36 dank des Blockieraktion der Diode 35 nicht entladen. Die Kapazität 36 wird jedoch immer die Tendenz zum Entladen haben und muss daher geladen oder aufgefrischt werden. Zu beachten ist, dass der Schaltkreis zum Laden von Kapazität 36, den Serienschaltkreis von: Bypass-Kapazität 37 (15 Volt); Vcc-Pin 23; Diode 35; VB Kapazität 36; Vs-Pin 32, und zurück zu COMM-Pin 25, aufweist.
  • Falls die Last 42 resistiv oder induktiv ist, wird der Auffrisch-Transistor gar nicht benötigt, da die Bootstrap-Kapazität 36 einfach durch das Abschalten des MOSFET 40 aufgefrischt werden kann. Die Last selbst wird dann den Vs-Pin mit dem Erdungspotential verbinden, wodurch das Vb-Potential, durch die Leitung der Bootstrap-Diode 35, fast Vcc-Potential erreicht. Falls die Last 42 jedoch beispielsweise kapazitiv oder anders nicht resistiv oder induktiv ist, wird der Knoten Vs nicht sofort auf Erdungspotential fallen, wenn der MOSFET 40 abgeschaltet wird. Daher wird die Bootstrap-Kapazität nicht wie erforderlich aufgefrischt.
  • Falls die Last 42 resistiv oder induktiv ist, wird die neue Struktur der Erfindung nicht benötigt, da der Vs-Pin 32 nicht negativ wird, wenn der Haupt-MOSFET 40 abschaltet, und der Bootstrap-Kondensator wird aufgefrischt. D.h., weil Vs bei Null ist, falls VB unter Vcc fällt, wird die Diode 35 leiten, nachdem der Dioden-Vorwärtsabfall überschritten wird. Falls die Last 42 jedoch beispielsweise kapazitiv ist, wird der Knoten an Vs nicht sofort auf Null Volt fallen, wenn der MOSFET 40 abschaltet. Daher wird die Bootstrap-Kapazität nicht wie erforderlich aufgefrischt.
  • Um dieses Problem zu lösen und um das kontinuierliche Auffrischen der Bootstrap-Kapazität 36 sicherzustellen, wird ein Vertikal-Leitung Auffrischungs-MOSFET 60 dem Schaltkreis der 1 hinzugefügt, entweder als separater Teil oder integriert in Silizium 21, und wird von Vs zu COMM verbunden. Der Zweck des MOSFET 60 ist, Vs dem Niveau von VCOMM anzunähern. Wenn die Haupt-MOS-Gate-Vorrichtung 40 (ein Leistungs-MOSFET oder IGBT) nun abschaltet, kann das Potential an dem Pin 32, über das Anschalten des MOSFET 60, geeignet mit der Erde verbunden werden. Der MOSFET 60 hat jedoch eine parasitäre Diode 61, die anschalten wird, sobald Vs unter etwa (–) 0,5 Volt geht, und dann werden Minoritätsträger in die Steuerschaltkreise injiziert werden.
  • Entsprechend der Erfindung ist eine Schottky-Diode 62 in Serie mit dem MOSFET 60 geschaltet, in einer Richtung um die Vorwärtsleitung seiner parasitären Diode 61 zu unterbinden. Das Hinzufügen der Schottky 62 erhöht den An-Widerstand des MOSFET 60 Schaltkreises geringfügig, aber, wenn der MOSFET 60 und die Schottky 62 in den Chip 20 integriert sind, werden keine Minoritätsträger in den Steuerschaltkreis injiziert, wenn der Vs-Knoten (Pin 32) ein paar Volt unter COMM (Pin 25) geht.
  • 2 zeigt ein Ausführungsbeispiel für den Auffrisch-MOSFET 60 und Schottky 62. Genauer, ist die Vorrichtung der 2 die Gleiche wie der Lateral-MOSFET-Transistor für einen Highside-Schalter laut U.S.-Patent 4 866 495, außer dass die N+ Kontakte für die Drain-Verbindung entfernt sind, so dass ein Schottky-Kontakt zu N– Silizium erzeugt wird. Daher zeigt 2 den Chip-Bereich 21 als eine P–-Region mit einer N– Epitaxieschicht 100 darauf. Der Bereich 21 ist von der Highside-Floating-Wanne und/oder anderen Komponenten durch P+ Bereiche (sinker) 101 und 102 getrennt. P– Resurf-Diffusionen 105, 106, 107 und 108 sind in der oberen Fläche des Chips ausgebildet sowie ein Feld-Oxid 109. Beabstandete P– Kanal-Diffusionsbereiche mit vertieften P+ Bereichen 110 und 111 beinhalten N+ Sourcebereiche 112 bzw. 113 und sind von einem Gate-Oxid und einem Polysilizium-Gate 114 bedeckt. Das leitende Gate 114 ist mit einem Zwischenschicht-Oxid 115 von der Sourceelektrode 116 isoliert. Die Drain-Kontakte 120 und 121 sind eher direkt mit N– Silikon 100 verbunden, als mit N+ Kontaktbereichen, wie im Patent Nr. 4 866 495. Die Drain-Kontakte, wie der Sourcekontakt 116, sind aus Aluminium und bilden eine neue Schottky-Verbindung zu dem N– Silizium 100 aus, um die Schottky-Vorrichtung 62 zu definieren.
  • Im Betrieb, wenn der MOSFET 60 durch ein Signal am Gate 114 angeschaltet wird, fließen Ströme I, wie dargestellt, durch N– Epi 100 und unter die Kanalbereiche zu den Schottky-Drain-Kontakten 120 und 121.
  • Obwohl die vorliegende Erfindung anhand spezifischen Ausführungsbeispiele beschrieben wurde, werden für Fachleute zahlreiche Varianten, Abänderungen und andere Verwendungszwecke deutlich werden.

Claims (5)

  1. Treiber für einen MOS-Gate-Transistor, wobei der Treiber einen Signaleingangspin, einen Massepin, einen Signalausgangspin, einen Vs-Pin, welcher mit dem Knoten zwischen dem MOS-Gate-Transistor und einer Last verbindbar ist, und eine Pegelverschiebungsschaltung zum Versetzen in den Signaleingangspin eingegebener Signale zu dem Signalausgangspin mit einer Highside-Floating-Wanne aufweist, wobei der Treiber dadurch gekennzeichnet ist, dass er einen Auffrisch-MOSFET mit einer inhärenten parasitären Diode und einer Schottky-Diode, die miteinander in Reihe geschaltet sind und zwischen den Vs-Pin und dem Massepin geschaltet sind, aufweist, wobei die Schottky-Diode zu der parasitären Diode des Auffrisch-MOSFET umgekehrt gepolt ist, wobei die Schottky-Diode eine Injektion von Minoritätsträgern durch die parasitäre Diode in die Highside-Wanne verhindert.
  2. Treiber nach Anspruch 1, wobei der Treiber dadurch gekennzeichnet ist, dass er in einer integrierten Schaltung in einem gemeinsamen Siliziumchip ausgebildet ist, wobei der Siliziumchip einen Niederspannungsbereich und die Highside-Floating-Wanne aufweist, wobei der Auffrisch-Transistor und die Schottky-Diode in den Niederspannungsbereich integriert sind.
  3. Treiber nach Anspruch 1, dadurch gekennzeichnet, dass der MOS-Gate-Transistor mit einer nicht-ohmschen, nicht induktiven Last in Reihe geschaltet ist, wobei der Auffrisch-MOSFET eingeschaltet ist, wenn die MOS-Gate-Vorrichtung ausgeschaltet ist, wodurch die an der Last anliegende Ladung durch den Auffrisch-MOSFET entladen wird.
  4. Treiber nach Anspruch 2, dadurch gekennzeichnet, dass der MOS-Gate-Transistor mit einer nicht-ohmschen, nicht induktiven Last in Reihe geschaltet ist, wobei der Auffrisch-MOSFET eingeschaltet ist, wenn die MOS-Gate-Vorrichtung ausgeschaltet ist, wodurch die an der Last anliegende Ladung durch den Auffrisch-MOSFET entladen wird.
  5. Treiber nach Anspruch 1, dadurch gekennzeichnet, dass der MOSFET ein Hochspannungs-MOSFET mit einer Körper-Drain-Diode mit großem Spannungsabfall ist, wobei der Hochspannungs-MOSFET einen Siliziumkörper aufweist, der seitlich beabstandete Source- und Drain-Diffusionen und einen invertierbaren Lateralkanalbereich aufweist, der zum Erlauben einer Leitung zwischen dem Source- und dem Drainbereich ausgelegt ist, wenn die Oberflächenkonzentration invertiert ist, und wobei die MOS-Gate-Transistorstruktur mit dem Lateralkanal verbunden ist und handhabbar ist den Kanal in Antwort auf ein Gate-Signal an die MOS-Gate-Transistorstruktur zu invertieren, wobei metallische Source- und Drain-Kontakte mit dem Source- bzw. Drainbereichen verbunden sind, welche eine ausreichend niedrige Konzentration aufweisen, um die Schottky-Diode zu definieren, wenn sie von ihrem entsprechenden Kontakt kontaktiert wird.
DE60210393T 2001-11-07 2002-11-05 Integrierte aus Schottky und FET bestehende Reihenschaltung, die negative Drainspannung zulässt Expired - Fee Related DE60210393T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/045,451 US6529034B1 (en) 2001-11-07 2001-11-07 Integrated series schottky and FET to allow negative drain voltage
US45451 2001-11-07

Publications (2)

Publication Number Publication Date
DE60210393D1 DE60210393D1 (de) 2006-05-18
DE60210393T2 true DE60210393T2 (de) 2007-01-11

Family

ID=21937951

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60210393T Expired - Fee Related DE60210393T2 (de) 2001-11-07 2002-11-05 Integrierte aus Schottky und FET bestehende Reihenschaltung, die negative Drainspannung zulässt

Country Status (5)

Country Link
US (2) US6529034B1 (de)
EP (1) EP1311067B1 (de)
JP (2) JP3857216B2 (de)
AT (1) ATE322764T1 (de)
DE (1) DE60210393T2 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10063084B4 (de) * 2000-12-18 2009-12-03 Siemens Ag Leistungselektronische Schaltung
JP4198469B2 (ja) * 2001-04-11 2008-12-17 シリコン・セミコンダクター・コーポレイション パワーデバイスとその製造方法
US6529034B1 (en) * 2001-11-07 2003-03-04 International Rectifier Corporation Integrated series schottky and FET to allow negative drain voltage
US6835619B2 (en) * 2002-08-08 2004-12-28 Micron Technology, Inc. Method of forming a memory transistor comprising a Schottky contact
US6987305B2 (en) * 2003-08-04 2006-01-17 International Rectifier Corporation Integrated FET and schottky device
US7485984B2 (en) * 2006-05-12 2009-02-03 Delphi Technologies, Inc. Control module
US7829928B2 (en) * 2006-06-26 2010-11-09 System General Corp. Semiconductor structure of a high side driver and method for manufacturing the same
US7633135B2 (en) * 2007-07-22 2009-12-15 Alpha & Omega Semiconductor, Ltd. Bottom anode Schottky diode structure and method
US7564099B2 (en) * 2007-03-12 2009-07-21 International Rectifier Corporation Monolithic MOSFET and Schottky diode device
JP5047653B2 (ja) * 2007-03-13 2012-10-10 三菱電機株式会社 半導体装置
US7807555B2 (en) * 2007-07-31 2010-10-05 Intersil Americas, Inc. Method of forming the NDMOS device body with the reduced number of masks
US8027215B2 (en) * 2008-12-19 2011-09-27 Unity Semiconductor Corporation Array operation using a schottky diode as a non-ohmic isolation device
JP5522824B2 (ja) * 2009-03-17 2014-06-18 Ｆｄｋ株式会社 スイッチング素子の損失低減回路
PL2328264T3 (pl) * 2009-09-29 2012-09-28 Abb Schweiz Ag Przetwornica bezpośrednia oraz system z przetwornicą bezpośrednią tego typu
US8610233B2 (en) 2011-03-16 2013-12-17 International Business Machines Corporation Hybrid MOSFET structure having drain side schottky junction
JP2013062717A (ja) 2011-09-14 2013-04-04 Mitsubishi Electric Corp 半導体装置
US20130334648A1 (en) * 2012-06-15 2013-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and Apparatus for High Voltage Diodes
US10522670B2 (en) 2012-06-26 2019-12-31 Nxp Usa, Inc. Semiconductor device with selectively etched surface passivation
US10825924B2 (en) 2012-06-26 2020-11-03 Nxp Usa, Inc. Semiconductor device with selectively etched surface passivation
US9111868B2 (en) 2012-06-26 2015-08-18 Freescale Semiconductor, Inc. Semiconductor device with selectively etched surface passivation
US8946776B2 (en) 2012-06-26 2015-02-03 Freescale Semiconductor, Inc. Semiconductor device with selectively etched surface passivation
US8946779B2 (en) 2013-02-26 2015-02-03 Freescale Semiconductor, Inc. MISHFET and Schottky device integration
KR101657878B1 (ko) * 2015-03-09 2016-09-19 성균관대학교산학협력단 플로팅 스위치 게이트 드라이버의 전원 회로 및 이를 포함하는 플로팅 스위치 게이트 구동 회로
CN105827223B (zh) * 2016-02-23 2018-10-12 东南大学 一种集成自举的高压驱动芯片及其工艺结构
US11652411B2 (en) * 2021-02-26 2023-05-16 Nxp Usa, Inc. System and method of maintaining charge on boot capacitor of a power converter

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866495A (en) * 1987-05-27 1989-09-12 International Rectifier Corporation High power MOSFET and integrated control circuit therefor for high-side switch application
US5023678A (en) * 1987-05-27 1991-06-11 International Rectifier Corporation High power MOSFET and integrated control circuit therefor for high-side switch application
US4811065A (en) * 1987-06-11 1989-03-07 Siliconix Incorporated Power DMOS transistor with high speed body diode
FR2627033B1 (fr) * 1988-02-04 1990-07-20 Sgs Thomson Microelectronics Circuit de commande de grille d'un transistor mos de puissance fonctionnant en commutation
US5184272A (en) * 1989-03-31 1993-02-02 Hitachi, Ltd. High-side switch with overcurrent protecting circuit
US5164802A (en) * 1991-03-20 1992-11-17 Harris Corporation Power vdmosfet with schottky on lightly doped drain of lateral driver fet
US5666280A (en) * 1993-05-07 1997-09-09 Philips Electronics North America Corporation High voltage integrated circuit driver for half-bridge circuit employing a jet to emulate a bootstrap diode
US5545955A (en) * 1994-03-04 1996-08-13 International Rectifier Corporation MOS gate driver for ballast circuits
JP2800735B2 (ja) * 1994-10-31 1998-09-21 日本電気株式会社 半導体装置
JPH08148675A (ja) * 1994-11-15 1996-06-07 Fuji Electric Co Ltd 半導体装置
US5818214A (en) * 1996-01-18 1998-10-06 International Rectifier Corporation Buck regulator circuit
JPH1127950A (ja) * 1997-07-04 1999-01-29 Shibaura Eng Works Co Ltd パルス幅変調方式負荷駆動回路
US6529034B1 (en) * 2001-11-07 2003-03-04 International Rectifier Corporation Integrated series schottky and FET to allow negative drain voltage

Also Published As

Publication number Publication date
EP1311067A1 (de) 2003-05-14
EP1311067B1 (de) 2006-04-05
JP2003198347A (ja) 2003-07-11
JP2006311594A (ja) 2006-11-09
ATE322764T1 (de) 2006-04-15
DE60210393D1 (de) 2006-05-18
JP4485490B2 (ja) 2010-06-23
US20030102886A1 (en) 2003-06-05
US6529034B1 (en) 2003-03-04
JP3857216B2 (ja) 2006-12-13
US6707101B2 (en) 2004-03-16

Similar Documents

Publication Publication Date Title
DE60210393T2 (de) Integrierte aus Schottky und FET bestehende Reihenschaltung, die negative Drainspannung zulässt
DE112017006120B4 (de) Bootstrap-kondensator-überspannungs-überwachungsschaltung für wandler auf gan-transistorbasis
DE102013218670B4 (de) Verpolungsschutz für High-Side-Schalter in n-Substrat
EP0818889B1 (de) Gatespannungsbegrenzung für eine Schaltungsanordnung
DE69933595T2 (de) Schutzschaltung gegen elektrostatische Entladung
DE102004057486B4 (de) Leistungsvorrichtung mit bidirektionaler Pegelverschiebungsschaltung
DE102015102878B4 (de) Elektronische Ansteuerschaltung
DE102005054949A1 (de) Integrierte Halbleiterschaltung
DE102008049677A1 (de) Spannungsversorgung in einer Schaltungsanordnung mit einem Halbleiterschaltelement
DE102016109333A1 (de) Treiberschaltung, entsprechende integrierte Schaltung und Vorrichtung
DE102017103057A1 (de) Aktive Gate-Source-Kapazität-Klemme für einen selbstsperrenden HEMT
DE102009029641A1 (de) Selbstleitendes Halbleiterbauelement mit einer Driftzone und einer Driftsteuerzone
DE102011075367A1 (de) Leistungshalbleitervorrichtung
DE10223950B4 (de) MOS-Leistungstransistor
DE102016103131A1 (de) Schaltkreis, Halbleiterschaltanordnung und Verfahren
DE102014106102B4 (de) Leistungstransistor mit einer zumindest teilweise integrierten Treiberstufe
EP0582125A1 (de) Ansteuerschaltung für einen Leistungs-MOSFET mit sourceseitiger Last
DE102004042149B4 (de) Halbleitervorrichtung und Schaltungen mit der Halbleitervorrichtung sowie mit einer Treibeschaltung für die Halbleitervorrichtung
DE19606100C2 (de) Integrierte Schaltungsanordnung zum Ansteuern eines Leistungs-MOSFET mit sourceseitiger Last, insbesondere geeignet für die Verwendung im Kraftfahrzeugbereich
DE102016100800B4 (de) Mit vertikalem Sourcefolger erfasste Inversstromschutzschaltung
DE10301693B4 (de) MOSFET-Schaltung mit reduzierten Ausgangsspannungs-Schwingungen bei einem Abschaltvorgang
DE19946025A1 (de) Vorrichtung zur Stromversorgung einer Ansteuerschaltung für ein getaktetes Schaltnetzteil
DE4423733C2 (de) Integriertes Leistungs-Halbleiterbauelement mit Schutzstruktur
DE3727948C2 (de)
DE69834321T2 (de) Halbleiterstruktur für Treiberschaltkreise mit Pegelverschiebung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee
8328 Change in the person/name/address of the agent

Representative=s name: DR. WEITZEL & PARTNER, 89522 HEIDENHEIM