JP2006311594A - Ｍｏｓゲートトランジスタ用ドライバおよび高電圧ｍｏｓｆｅｔ - Google Patents

Ｍｏｓゲートトランジスタ用ドライバおよび高電圧ｍｏｓｆｅｔ Download PDF

Info

Publication number
JP2006311594A
JP2006311594A JP2006162698A JP2006162698A JP2006311594A JP 2006311594 A JP2006311594 A JP 2006311594A JP 2006162698 A JP2006162698 A JP 2006162698A JP 2006162698 A JP2006162698 A JP 2006162698A JP 2006311594 A JP2006311594 A JP 2006311594A
Authority
JP
Japan
Prior art keywords
pin
voltage
mosfet
circuit
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006162698A
Other languages
English (en)
Other versions
JP4485490B2 (ja
Inventor
Niraj Ranjan
ランジャン ニラジ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
Infineon Technologies Americas Corp
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Americas Corp, International Rectifier Corp USA filed Critical Infineon Technologies Americas Corp
Publication of JP2006311594A publication Critical patent/JP2006311594A/ja
Application granted granted Critical
Publication of JP4485490B2 publication Critical patent/JP4485490B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H01L29/782—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0416—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/04163—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Amplifiers (AREA)

Abstract

【課題】抵抗性／誘導性負荷のない状態でブートストラップコンデンサをリフレッシュすることおよび近傍の制御回路への少数キャリアの注入を妨げることを可能とするMOSゲートトランジスタ用ドライバおよび高電圧MOSFETを提供すること。
【解決手段】ブートストラップコンデンサ36をリフレッシュするために、VSピン32をグラウンドに接続するために用いられるリフレッシュMOSFET60と直列にショットキーダイオード62を配置し、リフレッシュMOSFET60とショットキーダイオード62をチップ内に集積化し、ショットキーダイオード62をリフレッシュMOSFET60 のドレインと直列に配置する。このようなショットキーダイオード62は、逆方向では、阻止電圧が(-)0.5ボルトから約(-)8ボルトまで増加する。したがって、従来であれば本体ドレインダイオードが導通し始め少数キャリアをハイサイドウェル内に注入する状況下でも、デバイス本体ダイオードは導通しない。
【選択図】図１

Description

本発明は、MOSゲートトランジスタ用ドライバおよび高電圧MOSFETに関し、より詳細には、順方向バイアス下の寄生ダイオードの導通を妨げ近傍の制御回路への少数キャリアの注入を妨げることを可能とするMOSゲートトランジスタ用ドライバおよび高電圧MOSFETに関する。
従来より、電力制御回路のローサイドかつ/またはハイサイドのMOSゲートデバイス用の集積回路MOSFETドライバが知られており、ハイサイドドライバはパワーMOSFETのターンオンおよびターンオフを制御し、パワーMOSFETの負荷への電力の結合を可能にする。
この種のハイサイドドライバのチップは、通常、グラウンド（ground）電位にある本体内に集積化された第1の複数の制御デバイスを有する単一シリコンチップで構成される。こうしたチップはまた、グラウンドに対して高電位にあるハイサイドフローティングウェル内に含まれる第2の複数の制御デバイスを有する。チップは、VCC(制御電圧)、入力制御ピン、COMM(またはグラウンド)ピンを含むいくつかの入力ピンを有し、これらのピンは全てチップの低電圧部内の素子に接続されかつグラウンドを基準とされている。
ハイサイドスイッチ(MOSFETまたはIGBT)のゲートへの出力は高電圧であるため、入力ピンへの入力信号は上にレベルシフトされなければならない。これは、一般に、集積回路チップ内のハイサイドウェルの回路によって行われる。ハイサイド回路は、VSピンの電位に「フロート（floats）」し、VSピンは、普通、ハイサイドスイッチ(MOSFETまたはIGBT)のソースに接続される。出力ピンHOは、駆動されるハイサイドスイッチのゲートに接続されて駆動信号を供給する。VbおよびVSピン上の電圧差は、集積回路内のフローティングハイサイド回路のために電源を供給する。複数のVbsフローティング電源を生成することができる多くの方法が存在し、ブートストラップ技法が最も単純で、費用がかからない。この技法において、電源は、以下で詳細に説明される図1に示す高電圧ダイオードとコンデンサによって形成される。
図1のVSがグラウンド電位の時、ブートストラップコンデンサ36は、15VのVCC電源からブートストラップダイオード35を介して充電される。このブートストラップコンデンサ36が完全に充電されると、ブートストラップダイオード35が逆バイアスされるために、たとえVSピンが高電圧にフロートしたとしてもその電荷が保持される。ブートストラップコンデンサ36は、駆動される外部MOSFETをターンオンするのに必要なゲート電荷のみならず、ハイサイド回路用の電源電流も供給する。しかし、ブートストラップコンデンサ36は、大幅に放電する前に何らかの手段でリフレッシュされる必要がある。
ハイサイドスイッチが抵抗性または誘導性負荷を駆動する場合には、単にこのスイッチを周期的にターンオフしてVS電位が負荷を通してグラウンド(COMM)電位に降下するのを待つことによって、ブートストラップコンデンサ36は容易にリフレッシュされる。VB電位が0.7Vにまで降下してVCC未満になると、ブートストラップダイオード35は導通し、ブートストラップコンデンサ36を再充電する。
さらに、ハーフブリッジ回路において、ハイサイドスイッチ(MOSFETまたはIGBT)をターンオフしローサイドスイッチ(MOSFETまたはIGBT)をターンオンすることでVSはグラウンドに接続されて、ブートストラップコンデンサ36が充電される。VB電位がVCCを大幅に下回る場合、ブートストラップダイオード35が導通し、ブートストラップコンデンサ36をリフレッシュする。
抵抗性(または誘導性)負荷または同期したローサイドスイッチがない場合には、VS電位はハイサイドスイッチがターンオフされるときにグラウンド電位に自動的に降下できない。こうした状況では、ブートストラップコンデンサ36をリフレッシュするためにVSをグラウンドに接続する内部高電圧MOSFETをゲートドライバICに付加することが好ましい。しかし、こうした付加トランジスタは、多くの用途でしばしば経験されるVSがグラウンド電位より数ボルト下がる(-)VS条件を満たさないであろうことがわかった。このような(-)VS偏位の間に、リフレッシュトランジスタの固有の本体ドレインダイオードが順導通方向に導通して少数キャリアを生成する。これらの少数キャリアは制御回路に注入され、いくらかの少数キャリアは、ハイサイドフローティングウェル内の近傍レベルシフトFETドレイン領域によって収集される。これにより少量のドレイン電流が生じ、レベルシフト回路(特許文献1参照)で使用されるR-Sラッチの誤動作を生ずる。したがって、HOピンの出力状態は、入力信号がない場合にもlowからhigh(またはその逆)に変化することができることとなる。
米国特許第5,545,955号明細書 米国特許第4,866,495号明細書
したがって、このような集積回路MOSFETドライバにおいては、不正確な制御信号を発生させる危険性なしで抵抗性/誘導性負荷のない状態でブートストラップコンデンサをリフレッシュするための手段を提供することが望まれる。また、一般のMOSFETの多くの用途においても、順方向バイアス下の寄生ダイオードの導通を妨げ近傍の制御回路への少数キャリアの注入を妨げることが望まれる。
本発明の目的は、不正確な制御信号を発生させる危険性なしで抵抗性/誘導性負荷のない状態でブートストラップコンデンサをリフレッシュすること、および、順方向バイアス下の寄生ダイオードの導通を妨げ近傍の制御回路への少数キャリアの注入を妨げること、を可能とするMOSゲートトランジスタ用ドライバおよび高電圧MOSFETを提供することである。
このような目的を達成するために、請求項１に記載の発明は、MOSゲートトランジスタ用ドライバであって、信号入力ピン、グラウンドピン、信号出力ピン、MOSゲートトランジスタと負荷との間のノードに接続可能なVSピン、及び信号入力ピンへの入力信号を信号出力ピンに対して変換するレベルシフト回路、並びに大電圧降下本体ドレインダイオードを有する高電圧MOSFETを備え、高電圧MOSFETは、横方向に離して配置されたソース拡散及びドレイン拡散を有するシリコン本体と、反転可能な横方向のチャンネル領域であって、該横方向のチャンネル領域の表面濃度が反転するときソース拡散とドレイン拡散との間の伝導を可能にするように作動可能な横方向のチャンネル領域と、横方向のチャンネルに接続されたMOSゲート構造であって、該MOSゲート構造へのゲート信号に応答してチャンネル領域を反転させるように作動可能なMOSゲート構造と、ソース拡散及びドレイン拡散にそれぞれ接続された金属ソース接点及び金属ドレイン接点とを含み、ソース拡散及びドレイン拡散の少なくともいずれか一方が、金属ソース接点と金属ドレイン接点との間でショットキーダイオードを規定するのに十分に低い濃度を有することを特徴とする。
請求項２に記載の発明は、請求項１に記載のMOSゲートトランジスタ用ドライバであって、高電圧MOSFETは固有寄生ダイオードを有し、ショットキーダイオードは固有寄生ダイオードと逆極性であることを特徴とする。
請求項３に記載の発明は、回路であって、低電圧領域を有するハイサイドドライバチップ、VSピンに接続されたハイサイドフローティングウェル、VCCピンとVBとの間に接続されたブートストラップダイオード、VBピンとVSピンとの間に接続されたブートストラップコンデンサ、VCCピンとVCOMMピンとの間に接続されたバイパスコンデンサ、及び高電圧電源ピンに接続された電源スイッチであって、ドライバチップ及び入力信号によって制御される電源スイッチのパルス周波数変調により制御可能な負荷に接続された電源スイッチを含む回路であって、ブートストラップコンデンサの継続したリフレッシュ動作を確実に行うためにVSピンとVCOMMピンとの間に接続された垂直伝導のリフレッシュMOSFETであって、該MOSFETは、並列に接続された寄生ダイオード及び該寄生ダイオードの順方向伝導を阻止する垂直伝導リフレッシュMOSFETを含み、垂直伝導リフレッシュMOSFET及びショットキーダイオードは、共通の半導体本体に形成されていることを特徴とする。
請求項４に記載の発明は、請求項３に記載の回路であって、寄生ダイオードは、VSピンにおける電圧VSが略（−）0.5ボルト下げられるとき、ターンオンし、少数キャリアが回路に注入されることを可能にすることを特徴とする。
請求項５に記載の発明は、請求項３に記載の回路であって、垂直伝導リフレッシュMOSFET及びショットキーダイオードが回路に統合される場合、電圧VSが電圧VCOMMを下回るとき少数キャリアは回路に注入されないことを特徴とする。
請求項６に記載の発明は、請求項３に記載の回路であって、電源スイッチがターンオフすると、VSピンは垂直伝導リフレッシュMOSFETをターンオンすることによりVCOMMピンに接続されることを特徴とする。
請求項７に記載の発明は、請求項３に記載の回路であって、垂直伝導リフレッシュMOSFETは電圧VSを電圧VCOMMに近づけるように変化させることを特徴とする。
請求項８に記載の発明は、請求項３に記載の回路であって、VCCピンにおける電圧VCCは１５ボルト、VBピンにおける電圧VBはフローティング電源の（＋）Ve、及びVSピンにおける電圧VSはフローティング電源の（−）Ve、Veの値は電圧VCOMMに対して０から２００ボルトの間を振れ、かつ電圧VBは電圧VSに１５ボルト加えたものに等しいことを特徴とする。
請求項９に記載の発明は、請求項８に記載の回路であって、ブートストラップコンデンサの電荷は、電圧VBが電圧VCCを下回るときVCCピンからブートストラップダイオードを介して充電されることを特徴とする。
請求項１０に記載の発明は、請求項８に記載の回路であって、ブートストラップダイオードは、電圧VBが電圧VCCを上回るときブートストラップコンデンサの放電を阻止することを特徴とする。
請求項１１に記載の発明は、請求項８に記載の回路であって、ブートストラップコンデンサの電荷は、負荷が抵抗性及び誘導性のいずれかである場合電源スイッチをターンオフすることにより充電されることを特徴とする。
本発明によれば、ブートストラップコンデンサをリフレッシュするために、VSピンをグラウンドに接続するために用いられるリフレッシュMOSFETとショットキーダイオードとが直列に配置される。そして、これらのリフレッシュMOSFETとショットキーダイオードとはチップ内に集積化可能であり、ショットキーダイオードはリフレッシュMOSFETのドレインと直列に接続できる。このようなショットキーダイオードは、そのオン状態中にリフレッシュMOSFETのVDS(ON)に対しておよそ0.5ボルトの電圧降下を付加するように作動するが、逆方向では、阻止電圧が(-)0.5ボルトから約(-)8ボルトまで増加する。したがって、VSが(-)veに下がるとき、すなわち、従来であれば本体ドレインダイオードが導通し始め少数キャリアをハイサイドウェル内に注入するときに、デバイス本体ダイオードは導通しないこととなる。
このように本発明によれば、不正確な制御信号を発生する危険性を伴うことなく抵抗性/誘導性負荷のない状態でブートストラップコンデンサをリフレッシュする手段を提供することが可能となる。また、一般のMOSFETの多くの用途においても、順方向バイアス下の寄生ダイオードの導通を妨げ近傍の制御回路への少数キャリアの注入を妨げることが可能となる。
以下に図面を参照して、本発明の実施の形態について説明する。
図1は、低電圧部21およびハイサイドフローティングウェル22を有するハイサイドドライバチップ20の本発明の関連部分を示す図で、このチップは例えばシリコンチップであって、低電圧部21は、それぞれ、VCC(15ボルト)ピン23、入力信号ピン24およびCOMM(グラウンド)ピン25を有する。ハイサイドフローティングウェル22は、それぞれ、フローティング電源の(+)veであるVBピン30、HO出力ピン31、およびフローティング電源の(-)veであるVSピン32を有し、たとえば、グラウンドに対して0から200ボルトの間を振れる。VBピン30の電位VBは、たとえば、VB=VS+15ボルトに設定される。COMMピン25の電位は、通常、負荷に対する戻り端子と同じである。
ブートストラップダイオード35は、VCCピン23とVBピン30の間に接続され、ブートストラップコンデンサ36は、VBピン30とVSピン32の間に接続される。バイパスコンデンサ37は、VCCピン23とCOMM25の間に接続される。
主MOSゲート制御デバイスは、高電圧電源41に接続され、また負荷42に接続された例えばパワーMOSFETであるMOSFET40として示される。負荷42は任意のタイプの負荷で、ハイサイドドライバチップ20およびHO出力ピン31の入力信号によって制御されるMOSFET40のパルス周波数変調によって制御される。
負荷42が抵抗性または誘導性でない場合は、VSピン32をCOMMピン25に接続することによってブートストラップコンデンサ36を再充電するリフレッシュトランジスタを提供するのが望ましいであろう。しかし、説明した回路において、VSは、一時的にCOMMより数ボルト下がる可能性がある。このことが起こると、リフレッシュトランジスタの本体ドレインダイオードは順方向バイアスされ、少数キャリアが制御回路内に注入されて誤動作または破壊的なラッチアップ故障さえも引き起こす。
ブートストラップコンデンサ36は、VCCからブートストラップダイオード35を通してリフレッシュされなければならない。したがって、ブートストラップコンデンサ36が充電されるために、VBはVCC未満でなければならない。VBがVCCより高くなる場合には、ブートストラップコンデンサ36はブートストラップダイオード35の阻止動作によって放電しないであろう。しかし、ブートストラップコンデンサ36は放電する傾向を有し、充電すなわちリフレッシュされなければならない。ブートストラップコンデンサ36を充電する回路は、バイパスコンデンサ37(15ボルト)、VCCピン23、ブートストラップダイオード35、ブートストラップコンデンサ36、VSピン32そしてCOMMピン25に戻る直列回路を含むことに注目されたい。
負荷42が抵抗性または誘導性である場合は、ブートストラップコンデンサ36が単にMOSFET40をターンオフすることによってリフレッシュされるため、リフレッシュトランジスタは必要とされない。次に、負荷42自体は、VSピン32をグラウンド電位に接続し、それによって、VB電位がブートストラップダイオード35の導通を通してほぼVCC電位に達する。しかし、負荷42がたとえば容量性である、すなわち、そうでなければ抵抗性でも誘導性でもない場合は、MOSFET40がターンオフするときにノードVSはすぐにはグラウンド電位に落ちないであろう。したがって、ブートストラップコンデンサ36は、必要とされているようにはリフレッシュされない。
負荷42が抵抗性または誘導性である場合は、MOSFET40がターンオフするときにVSピン32の電位は負にならないため、ブートストラップコンデンサ36をリフレッシュするために本発明の新規構造は必要とされない。すなわち、VBがVCCより下がる場合はVSはゼロになるため、ブートストラップダイオード35は、ダイオード順方向電圧降下を超えた後に導通するであろう。しかし、負荷42がたとえば容量性である場合は、MOSFET40がターンオフするとき、VSのノードはすぐにゼロボルトに落ちないであろう。したがって、ブートストラップコンデンサ36は必要とされているようにはリフレッシュされない。
この問題を解決し、ブートストラップコンデンサ36の継続したリフレッシュ動作を確実に行うために、垂直伝導のリフレッシュMOSFET60が、ディスクリート部品としてまたはシリコンに集積化されて図1の回路に付加され、VSからCOMMに接続される。リフレッシュMOSFET60の目的は、VSをVCOMMに近づけることである。今、主MOSゲート制御デバイスであるMOSFET40(パワーMOSFETまたはIGBT)がターンオフするとき、リフレッシュMOSFET60をターンオンすることによって、VSピン32の電位を適当にグラウンドに接続することができる。しかし、リフレッシュMOSFET60は、寄生ダイオード61を有しており、この寄生ダイオード61は、VSが約(-)0.5ボルト未満に下がるとすぐにターンオンし、次に、少数キャリアが制御回路内に注入されるであろう。
本発明によれば、ショットキーダイオード62は、リフレッシュMOSFET60の寄生ダイオード61の順方向導通を阻止する方向に、リフレッシュMOSFET60と直列に接続される。ショットキーダイオード62の付加によって、リフレッシュMOSFET60回路のオン抵抗が少し増えるが、リフレッシュMOSFET60およびショットキーダイオード62がハイサイドドライバチップ20に集積化されると、VSノードの電位(VSピン32の電位)がCOMMの電位（COMMピン25の電位）を数ボルト下まわるとき、少数キャリアは制御回路内に注入されない。
図2は、リフレッシュMOSFET60およびショットキーダイオード62の一実施形態を示すための図で、この図に示したデバイスは、ショットキー接触をN-シリコンに対して行うようにドレイン接続用のN+接触が除去されていることを除いて、公知のハイサイドスイッチ用の横型MOSトランジスタと同じである(例えば、特許文献2参照)。したがって、図2では、低電圧部21のチップエリアを、その上にN-エピタキシャル層100を有するP-領域として示す。低電圧部21のチップエリアは、P+シンカー(sinker)101および102によって、ハイサイドフローティングウェルおよび/または他の素子から分離されている。P-リサーフ(resurf)拡散領域105、106、107および108は、チップ上部表面のフィールド酸化膜109の下部領域に形成される。深いP+領域110および111を有する、離れて配置されたP-チャンネル拡散領域は、それぞれのN+ソース領域112および113を含み、ゲート酸化膜およびポリシリコンゲート114によって覆われる。伝導性のポリシリコンゲート114は、層間酸化物115によってソース接点116から絶縁される。ドレイン接点120および121は、N+接点領域よりむしろN-シリコン100に直接に接続される(例えば、特許文献2参照)。ソース接点116のようなドレイン接点120および121は、アルミニウムで作られ、ショットキーダイオード62を規定するようにN-エピタキシャル層100へのショットキー接続を形成する。
すなわちこのリフレッシュMOSFET60は、例えば、大電圧降下本体ドレインダイオード（large voltage drop body drain diode）を有する高電圧MOSFETであり、表面濃度が反転するときにソース領域とドレイン領域との間のキャリアの伝導を可能にするように作動可能な反転可能な横方向のチャンネル領域をシリコンエピ層に有しており、ソース領域とドレイン領域の少なくとも一方は、金属ソース接点と金属ドレイン接点との間でショットキーダイオードを規定するのに充分に低い不純物濃度を有している。
リフレッシュMOSFET60が信号オンゲートであるポリシリコンゲート114によってターンオンするとき、電流Iは図中に矢印で示したように、N-エピタキシャル層100内のチャネルエリアの下を通って、ドレイン接点120および121へと流れる。
本発明は、その特定の実施形態に関連して説明されたが、当業者には多くの他の変形形態および変更形態および他の用途が明らかになるであろう。したがって、本発明は、本明細書の特定の開示によって限定されるものではない。
低電圧部およびハイサイドフローティングウェルを有するハイサイドドライバチップの本発明の関連部分を説明するための図である。 リフレッシュMOSFETおよびショットキーダイオードの一実施形態を示すための図である。
符号の説明
20 ハイサイドドライバチップ
21 低電圧部
22 ハイサイドフローティングウェル
23 VCC(15ボルト)ピン
24 入力信号ピン
25 COMM(グラウンド)ピン
30 VBピン
31 HO出力ピン
32 VSピン
35 ブートストラップダイオード
36 ブートストラップコンデンサ
37 バイパスコンデンサ
40 MOSFET
41 高電圧電源
42 負荷
60 リフレッシュMOSFET
61 寄生ダイオード
62 ショットキーダイオード
100 N-エピタキシャル層
101,102 P+シンカー
105,106,107,108 P-リサーフ拡散領域
109 フィールド酸化膜
110,111 深いP+領域
112,113 N+ソース領域
114 ポリシリコンゲート
115 層間酸化物
116 ソース接点
120,121 ドレイン接点

Claims (11)

  1. 信号入力ピン、グラウンドピン、信号出力ピン、前記MOSゲートトランジスタと負荷との間のノードに接続可能なVSピン、及び前記信号入力ピンへの入力信号を前記信号出力ピンに対して変換するレベルシフト回路、並びに
    大電圧降下本体ドレインダイオードを有する高電圧MOSFETを備え、前記高電圧MOSFETは、
    横方向に離して配置されたソース拡散及びドレイン拡散を有するシリコン本体と、
    反転可能な横方向のチャンネル領域であって、該横方向のチャンネル領域の表面濃度が反転するとき前記ソース拡散と前記ドレイン拡散との間の伝導を可能にするように作動可能な横方向のチャンネル領域と、
    前記横方向のチャンネルに接続されたMOSゲート構造であって、該MOSゲート構造へのゲート信号に応答して前記チャンネル領域を反転させるように作動可能なMOSゲート構造と、
    前記ソース拡散及び前記ドレイン拡散にそれぞれ接続された金属ソース接点及び金属ドレイン接点とを含み、
    前記ソース拡散及び前記ドレイン拡散の少なくともいずれか一方が、前記金属ソース接点と前記金属ドレイン接点との間でショットキーダイオードを規定するのに十分に低い濃度を有することを特徴とするMOSゲートトランジスタ用ドライバ。
  2. 前記高電圧MOSFETは固有寄生ダイオードを有し、前記ショットキーダイオードは前記固有寄生ダイオードと逆極性であることを特徴とする請求項１に記載のMOSゲートトランジスタ用ドライバ。
  3. 低電圧領域を有するハイサイドドライバチップ、VSピンに接続されたハイサイドフローティングウェル、VCCピンとVBとの間に接続されたブートストラップダイオード、VBピンとVSピンとの間に接続されたブートストラップコンデンサ、VCCピンとVCOMMピンとの間に接続されたバイパスコンデンサ、及び高電圧電源ピンに接続された電源スイッチであって、前記ドライバチップ及び入力信号によって制御される前記電源スイッチのパルス周波数変調により制御可能な負荷に接続された電源スイッチを含む回路であって、
    前記ブートストラップコンデンサの継続したリフレッシュ動作を確実に行うために前記VSピンと前記VCOMMピンとの間に接続された垂直伝導のリフレッシュMOSFETであって、該MOSFETは、並列に接続された寄生ダイオード及び該寄生ダイオードの順方向伝導を阻止する前記垂直伝導リフレッシュMOSFETを含み、
    前記垂直伝導リフレッシュMOSFET及び前記ショットキーダイオードは、共通の半導体本体に形成されていることを特徴とする回路。
  4. 前記寄生ダイオードは、VSピンにおける電圧VSが略（−）0.5ボルト下げられるとき、ターンオンし、少数キャリアが前記回路に注入されることを可能にすることを特徴とする請求項３に記載の回路。
  5. 前記垂直伝導リフレッシュMOSFET及び前記ショットキーダイオードが前記回路に統合される場合、電圧VSが電圧VCOMMを下回るとき少数キャリアは前記回路に注入されないことを特徴とする請求項３に記載の回路。
  6. 前記電源スイッチがターンオフすると、前記VSピンは垂直伝導リフレッシュMOSFETをターンオンすることにより前記VCOMMピンに接続されることを特徴とする請求項３に記載の回路。
  7. 前記垂直伝導リフレッシュMOSFETは電圧VSを電圧VCOMMに近づけるように変化させることを特徴とする請求項３に記載の回路。
  8. 前記VCCピンにおける電圧VCCは１５ボルト、前記VBピンにおける電圧VBはフローティング電源の（＋）Ve、及び前記VSピンにおける電圧VSはフローティング電源の（−）Ve、Veの値は電圧VCOMMに対して０から２００ボルトの間を振れ、かつ前記電圧VBは前記電圧VSに１５ボルト加えたものに等しいことを特徴とする請求項３に記載の回路。
  9. 前記ブートストラップコンデンサの電荷は、前記電圧VBが前記電圧VCCを下回るとき前記VCCピンから前記ブートストラップダイオードを介して充電されることを特徴とする請求項８に記載の回路。
  10. 前記ブートストラップダイオードは、前記電圧VBが前記電圧VCCを上回るとき前記ブートストラップコンデンサの放電を阻止することを特徴とする請求項８に記載の回路。
  11. 前記ブートストラップコンデンサの電荷は、前記負荷が抵抗性及び誘導性のいずれかである場合前記電源スイッチをターンオフすることにより充電されることを特徴とする請求項８に記載の回路。
JP2006162698A 2001-11-07 2006-06-12 Ｍｏｓゲートトランジスタ用ドライバおよび高電圧ｍｏｓｆｅｔ Expired - Lifetime JP4485490B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/045,451 US6529034B1 (en) 2001-11-07 2001-11-07 Integrated series schottky and FET to allow negative drain voltage

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002320420A Division JP3857216B2 (ja) 2001-11-07 2002-11-01 Ｍｏｓゲートトランジスタ用ドライバおよび高電圧ｍｏｓｆｅｔ

Publications (2)

Publication Number Publication Date
JP2006311594A true JP2006311594A (ja) 2006-11-09
JP4485490B2 JP4485490B2 (ja) 2010-06-23

Family

ID=21937951

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2002320420A Expired - Fee Related JP3857216B2 (ja) 2001-11-07 2002-11-01 Ｍｏｓゲートトランジスタ用ドライバおよび高電圧ｍｏｓｆｅｔ
JP2006162698A Expired - Lifetime JP4485490B2 (ja) 2001-11-07 2006-06-12 Ｍｏｓゲートトランジスタ用ドライバおよび高電圧ｍｏｓｆｅｔ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2002320420A Expired - Fee Related JP3857216B2 (ja) 2001-11-07 2002-11-01 Ｍｏｓゲートトランジスタ用ドライバおよび高電圧ｍｏｓｆｅｔ

Country Status (5)

Country Link
US (2) US6529034B1 (ja)
EP (1) EP1311067B1 (ja)
JP (2) JP3857216B2 (ja)
AT (1) ATE322764T1 (ja)
DE (1) DE60210393T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010220385A (ja) * 2009-03-17 2010-09-30 Fdk Corp スイッチング素子の損失低減回路
KR101657878B1 (ko) * 2015-03-09 2016-09-19 성균관대학교산학협력단 플로팅 스위치 게이트 드라이버의 전원 회로 및 이를 포함하는 플로팅 스위치 게이트 구동 회로

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10063084B4 (de) * 2000-12-18 2009-12-03 Siemens Ag Leistungselektronische Schaltung
WO2002084745A2 (en) * 2001-04-11 2002-10-24 Silicon Wireless Corporation Power semiconductor devices and methods of forming same
US6529034B1 (en) * 2001-11-07 2003-03-04 International Rectifier Corporation Integrated series schottky and FET to allow negative drain voltage
US6835619B2 (en) * 2002-08-08 2004-12-28 Micron Technology, Inc. Method of forming a memory transistor comprising a Schottky contact
US6987305B2 (en) * 2003-08-04 2006-01-17 International Rectifier Corporation Integrated FET and schottky device
US7485984B2 (en) * 2006-05-12 2009-02-03 Delphi Technologies, Inc. Control module
US7829928B2 (en) * 2006-06-26 2010-11-09 System General Corp. Semiconductor structure of a high side driver and method for manufacturing the same
US7633135B2 (en) * 2007-07-22 2009-12-15 Alpha & Omega Semiconductor, Ltd. Bottom anode Schottky diode structure and method
US7564099B2 (en) * 2007-03-12 2009-07-21 International Rectifier Corporation Monolithic MOSFET and Schottky diode device
JP5047653B2 (ja) * 2007-03-13 2012-10-10 三菱電機株式会社 半導体装置
US7807555B2 (en) * 2007-07-31 2010-10-05 Intersil Americas, Inc. Method of forming the NDMOS device body with the reduced number of masks
US8027215B2 (en) * 2008-12-19 2011-09-27 Unity Semiconductor Corporation Array operation using a schottky diode as a non-ohmic isolation device
PL2328264T3 (pl) * 2009-09-29 2012-09-28 Abb Schweiz Ag Przetwornica bezpośrednia oraz system z przetwornicą bezpośrednią tego typu
US8610233B2 (en) 2011-03-16 2013-12-17 International Business Machines Corporation Hybrid MOSFET structure having drain side schottky junction
JP2013062717A (ja) 2011-09-14 2013-04-04 Mitsubishi Electric Corp 半導体装置
US20130334648A1 (en) * 2012-06-15 2013-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and Apparatus for High Voltage Diodes
US8946776B2 (en) 2012-06-26 2015-02-03 Freescale Semiconductor, Inc. Semiconductor device with selectively etched surface passivation
US9111868B2 (en) 2012-06-26 2015-08-18 Freescale Semiconductor, Inc. Semiconductor device with selectively etched surface passivation
US10522670B2 (en) 2012-06-26 2019-12-31 Nxp Usa, Inc. Semiconductor device with selectively etched surface passivation
US10825924B2 (en) 2012-06-26 2020-11-03 Nxp Usa, Inc. Semiconductor device with selectively etched surface passivation
US8946779B2 (en) 2013-02-26 2015-02-03 Freescale Semiconductor, Inc. MISHFET and Schottky device integration
CN105827223B (zh) * 2016-02-23 2018-10-12 东南大学 一种集成自举的高压驱动芯片及其工艺结构
US11652411B2 (en) * 2021-02-26 2023-05-16 Nxp Usa, Inc. System and method of maintaining charge on boot capacitor of a power converter

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04343476A (ja) * 1991-03-20 1992-11-30 Harris Corp 金属酸化物半導体電界効果型トランジスタ回路
JPH08148675A (ja) * 1994-11-15 1996-06-07 Fuji Electric Co Ltd 半導体装置
JPH08186261A (ja) * 1994-10-31 1996-07-16 Nec Corp 半導体装置
JPH09298871A (ja) * 1996-01-18 1997-11-18 Internatl Rectifier Corp バックレギュレータ回路
JPH1127950A (ja) * 1997-07-04 1999-01-29 Shibaura Eng Works Co Ltd パルス幅変調方式負荷駆動回路
JPH11501500A (ja) * 1995-12-27 1999-02-02 フィリップス、エレクトロニクス、ネムローゼ、フェンノートシャップ ハーフブリッジ回路のための集積化されたドライバ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023678A (en) * 1987-05-27 1991-06-11 International Rectifier Corporation High power MOSFET and integrated control circuit therefor for high-side switch application
US4866495A (en) * 1987-05-27 1989-09-12 International Rectifier Corporation High power MOSFET and integrated control circuit therefor for high-side switch application
US4811065A (en) * 1987-06-11 1989-03-07 Siliconix Incorporated Power DMOS transistor with high speed body diode
FR2627033B1 (fr) * 1988-02-04 1990-07-20 Sgs Thomson Microelectronics Circuit de commande de grille d'un transistor mos de puissance fonctionnant en commutation
US5184272A (en) * 1989-03-31 1993-02-02 Hitachi, Ltd. High-side switch with overcurrent protecting circuit
US5545955A (en) * 1994-03-04 1996-08-13 International Rectifier Corporation MOS gate driver for ballast circuits
US6529034B1 (en) * 2001-11-07 2003-03-04 International Rectifier Corporation Integrated series schottky and FET to allow negative drain voltage

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04343476A (ja) * 1991-03-20 1992-11-30 Harris Corp 金属酸化物半導体電界効果型トランジスタ回路
JPH08186261A (ja) * 1994-10-31 1996-07-16 Nec Corp 半導体装置
JPH08148675A (ja) * 1994-11-15 1996-06-07 Fuji Electric Co Ltd 半導体装置
JPH11501500A (ja) * 1995-12-27 1999-02-02 フィリップス、エレクトロニクス、ネムローゼ、フェンノートシャップ ハーフブリッジ回路のための集積化されたドライバ
JPH09298871A (ja) * 1996-01-18 1997-11-18 Internatl Rectifier Corp バックレギュレータ回路
JPH1127950A (ja) * 1997-07-04 1999-01-29 Shibaura Eng Works Co Ltd パルス幅変調方式負荷駆動回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010220385A (ja) * 2009-03-17 2010-09-30 Fdk Corp スイッチング素子の損失低減回路
KR101657878B1 (ko) * 2015-03-09 2016-09-19 성균관대학교산학협력단 플로팅 스위치 게이트 드라이버의 전원 회로 및 이를 포함하는 플로팅 스위치 게이트 구동 회로
US9787295B2 (en) 2015-03-09 2017-10-10 Research & Business Foundation Sungkyunkwan University Power supply circuit for gate driver and gate driver circuit of floating switch having the same

Also Published As

Publication number Publication date
JP3857216B2 (ja) 2006-12-13
US6707101B2 (en) 2004-03-16
EP1311067B1 (en) 2006-04-05
EP1311067A1 (en) 2003-05-14
JP2003198347A (ja) 2003-07-11
JP4485490B2 (ja) 2010-06-23
US6529034B1 (en) 2003-03-04
ATE322764T1 (de) 2006-04-15
DE60210393D1 (de) 2006-05-18
US20030102886A1 (en) 2003-06-05
DE60210393T2 (de) 2007-01-11

Similar Documents

Publication Publication Date Title
JP4485490B2 (ja) Ｍｏｓゲートトランジスタ用ドライバおよび高電圧ｍｏｓｆｅｔ
US9912329B2 (en) Semiconductor device and driving system
US6825700B2 (en) Semiconductor device
JPH04343476A (ja) 金属酸化物半導体電界効果型トランジスタ回路
US8917120B2 (en) Semiconductor device having a switchable element
US11522453B2 (en) Dead-time conduction loss reduction for buck power converters
JPH08102539A (ja) パワーｍｏｓｆｅｔ
JP4995873B2 (ja) 半導体装置及び電源回路
US20100078694A1 (en) Semiconductor component having a drift zone and a drift control zone
JP3386943B2 (ja) 半導体装置
US20090002060A1 (en) Negative n-epi biasing sensing and high side gate driver output spurious turn-on prevention due to n-epi p-sub diode conduction during n-epi negative transient voltage
US5903034A (en) Semiconductor circuit device having an insulated gate type transistor
US6972475B2 (en) Semiconductor device
US20080225454A1 (en) Reverse Voltage Protected Integrated Circuit Arrangement for Multiple Supply Lines
JP2000286687A (ja) レベルシフト回路及びインバータ装置
US5726478A (en) Integrated power semiconductor component having a substrate with a protective structure in the substrate
US11355650B2 (en) Semiconductor device and driving method thereof
CN110635687B (zh) 降压转换器电路以及降压转换方法
JP4085512B2 (ja) ハイサイドスイッチ回路
JP6370952B2 (ja) 半導体装置
US12002804B2 (en) Half-bridge circuit including integrated level shifter transistor
JP2002134691A (ja) 誘電体分離型半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090731

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091020

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091020

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091023

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100324

R150 Certificate of patent or registration of utility model

Ref document number: 4485490

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140402

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term