DE60119709T2

DE60119709T2 - Signalleseschaltung

Info

Publication number: DE60119709T2
Application number: DE60119709T
Authority: DE
Inventors: Masatoshi Hamamatsu-shi ISHIHARA; Hiroo Hamamatsu-shi YAMAMOTO; Seiichiro Hamamatsu-shi Mizuno
Original assignee: Hamamatsu Photonics KK
Current assignee: Hamamatsu Photonics KK
Priority date: 2000-02-29
Filing date: 2001-02-28
Publication date: 2007-05-03
Anticipated expiration: 2021-03-01
Also published as: EP1641250B1; DE60119709D1; US20030011407A1; DE60139582D1; EP1267571A1; EP1267571A4; EP1267571B1; EP1641250A1; JP4633991B2; AU2001235999A1; WO2001065840A1; US6812790B2

Description

TECHNISCHES GEBIET
Die vorliegende Erfindung betrifft eine Signalleseschaltung zum Herauslesen eines Ausgangs von einem photoelektrischen Konversionselement, das ein Festkörper-Bildsensor ist, wie zum Beispiel eine Bildaufnahmevorrichtung oder ein MOS-Bildsensor, und insbesondere eine Signalleseschaltung zum Herauslesen eines Ausgangs aus einer Photodiodenanordnung, die Licht überwacht, das durch eine Lichtleitfaser durch Wellenlängenteilungsmultiplexen übertragen wird, indem das Licht in eine Vielzahl von Komponenten gedemultiplext wird.
ALLGEMEINER STAND DER TECHNIK
Die vorliegenden Erfinder haben eine Signalleseschaltung zum Herauslesen eines Ausgangssignals von einer Photodiodenanordnung vorgeschlagen. Diese Signalleseschaltung ist in dem japanischen Patent Nr. 10-336526 beschrieben. Kürzlich hat optische WDM (Wavelength Division Multiplexing)-Kommunikation die Aufmerksamkeit erweckt, und die Entwicklung eines Geräts, das einen Ausgang von einer Lichtleitfaser in verschiedene Wellenlängen demultiplext und jede Wellenlängenkomponente überwacht, wird erwartet.
JP-A-62176207 beschreibt eine integrierte Schaltung für einen Empfänger für optische Kommunikation. Die Schaltung umfasst einen Vorverstärker zum Umwandeln eines Signalstroms von einem Photodetektor in eine Signalspannung, und einen Dummy-Vorverstärker mit dem gleichen Schaltungsaufbau. Der Ausgang der zwei Vorverstärker wird in einen Differentialverstärker der nächsten Stufe eingegeben.
OFFENBARUNG DER ERFINDUNG
Wenn die einzelnen Wellenlängenkomponenten in die Photodiodenanordnung eingegeben werden, kann der Ausgang der Lichtleitfaser bei jeder Wellenlänge überwacht werden. Ob wohl die Signalleseschaltung ihre höheren Merkmale in einer derartigen Anwendung verwirklicht, sind die Merkmale nicht zufrieden stellend und müssen weiter verbessert werden. Insbesondere, wenn sich beim tatsächlichen Gebrauch die Temperatur der Umgebung des Sensors ändert, fluktuiert das Ausgangsoffsetniveau mit dieser Temperaturänderung. Das verschlechtert die absolute Ausgangspräzision. Die vorliegende Erfindung betrifft Verbesserungen dieses früheren Stands der Technik und hat die Aufgabe, eine Signalleseschaltung bereitzustellen, die das Rauschniveau eines Ausgangssignals von einem photoelektrischen Konversionselement verringern kann.
Erfindungsgemäß wird eine Signalleseschaltung gemäß Anspruch 1 bereitgestellt.
Bei dieser Signalleseschaltung berechnet die Differenzausgangsschaltung den Unterschied zwischen den Schaltungsreihen und eliminiert daher Offsetniveauvariationen, die insbesondere in den zwei Schaltungen erzeugt werden, wenn sich eine Temperatur ändert. Das verbessert die Offsetniveaugleichförmigkeit eines Ausgangssignals von dem photoelektrischen Konversionselement. Insbesondere, wenn dieses photoelektrische Konversionselement aus einem Verbundwerkstoff-Halbleiter hergestellt wird, unterscheidet sich ein Dunkelstrom dieses photoelektrischen Konversionselements signifikant von einem Element zum anderen. Wenn eine Vielzahl photoelektrischer Konversionselemente verwendet wird, unterscheidet sich das Offsetniveau daher signifikant von einer Schaltungsreihe zur anderen. In einem derartigen Fall funktioniert die oben beschriebene Differenzkonfiguration effektiv, um Variationen dieses Offsetniveaus zu verringern.
Insbesondere können aufgrund der Differenzausgangsschaltung Offsetvariationen, die in der ersten und der zweiten Schaltungsreihe erzeugt werden, eliminiert werden.
Aufgrund der Anordnung der Differenzausgangsschaltung können Fluktuationen in dem Ausgangssignalniveau, die durch Temperaturänderungen verursacht werden, unterdrückt werden, weil die Temperaturabhängigkeit eines Kondensators viel geringer ist als die eines Widerstands.
An Stelle der Differenzausgangsschaltung kann die Signalleseschaltung ferner Berechnungsmittel zum Berechnen des Unterschieds zwischen den Ausgängen der ersten und der zweite Schaltungsreihe aufweisen. Dieses Berechnungsmittel kann ein Computer sein.
Die erste und die zweite Schaltungsreihe werden vorzugsweise auf dem gleichen Halbleiterträger ausgebildet. Diese Anordnung kann Schaltungsmerkmale verwirklichen, die gleichförmiger sind als wenn diese Schaltungen auf unterschiedlichen Trägern ausgebildet werden. Wenn die Unterschiede zwischen den Ausgängen von diesen Schaltungen berechnet werden, können die Offsetvariationen noch weiter verringert werden.
In der Signalleseschaltung ist eine dritte Schaltungsreihe, die einen offenen Eingangsanschluss hat, an welchen kein Eingangssignal angelegt wird, und die die gleiche Konfiguration hat wie die der ersten Schaltungsreihe, vorzugsweise parallel mit der ersten Schaltungsreihe auf dem Halbleiterträger verbunden. In diesem Fall kann ein Ausgang von dieser dritten Schaltungsreihe, die ähnliche Ausgangsmerkmale hat, verwendet werden.
Insbesondere wird die erste Schaltungsreihe bevorzugt zwischen der ersten und der dritten Schaltungsreihe angeordnet. In diesem Fall kann der Ausgang von der ersten Schaltungsreihe auf dem Halbleiterträger als im Wesentlichen gleich dem Durchschnittswert der Ausgänge der ersten und der dritten Schaltungsreihe betrachtet werden. Daher kann der Einfluss der Ausbildungspositionen dieser Schaltungsreihen unterdrückt werden. Die erfindungsgemäße Signalleseschaltung weist daher vorzugsweise eine Differenzausgangsschaltung zum Ausgeben eines Unterschieds zwischen einem Durchschnittswert der Ausgänge der zweiten und dritten Schaltungsreihe und dem Ausgang der ersten Schaltungsreihe auf. Diese Differenzausgangsschaltung braucht nicht auf dem gleichen Halbleiterträger ausgebildet zu sein. Zusätzlich kann der Unterschied auch berechnet werden, indem diese Ausgänge in ein Berechnungsmittel, wie zum Beispiel in einen Computer eingegeben werden.
KURZBESCHREIBUNG DER ZEICHNUNGEN
1 ist ein Blockschaltbild, das die Konfiguration eines Systems zeigt, das eine Halbleitervorrichtung und eine Signalleseschaltung aufweist,
2 ist ein Schaltplan, der eine der Photodioden PD zeigt, die in der Halbleitervorrichtung verwendet werden,
3 ist ein Schaltplan, der eine der Photodioden PD zeigt, die in der Halbleitervorrichtung verwendet werden,
4 ist ein Schaltplan eines Ladungsverstärkers 2C,
5 ist ein Schaltplan einer CDS-Schaltung 2S,
6 ist ein Schaltplan eines Endstufenverstärkers 2A,
7 ist ein Schaltplan, der ein Beispiel einer Differenzausgangsschaltung 2D zeigt,
8 ist ein Schaltplan, der ein anderes Beispiel der Differenzausgangsschaltung 2D zeigt,
9 ist eine Zeittafel in der Signalleseschaltung, wenn die Differenzausgangsschaltung 2D, die in 7 gezeigt ist, verwendet wird,
10 ist eine Zeittafel in der Signalleseschaltung, wenn die Differenzausgangsschaltung 2D, die in 8 gezeigt ist, verwendet wird,
11 ist ein Blockschaltbild, das eine andere Systemkonfiguration zum Berechnen eines Unterschieds zeigt,
12 ist ein Blockschaltbild, das die Systemkonfiguration einer Signalleseschaltung gemäß einer anderen Ausführungsform zeigt, und
13 ist ein Blockschaltbild, das die Konfiguration eines Systems zeigt, das eine Halbleitervorrichtung und eine Signalleseschaltung gemäß einer weiteren Ausführungsform zeigt.
BESTE AUSFÜHRUNGSFORM DER ERFINDUNG
Eine Signalleseschaltung gemäß einer Ausführungsform wird unten gemeinsam mit einer Halbleitervorrichtung erklärt, die ein Eingangssignal zu der Signalleseschaltung liefert und eine Vielzahl photoelektrischer Konversionselemente aufweist. Die gleichen Bezugszeichen bezeichnen gleiche Teile, eine doppelte Erklärung dafür wird weggelassen.
1 ist ein Blockschaltbild, das die Konfiguration eines Systems zeigt, das die Halbleitervorrichtung und die Signalleseschaltung enthält.
Die Halbleitervorrichtung wird hergestellt, indem eine Vielzahl von Photodioden PD auf einem Halbleiterträger 1, der aus einem Verbundwerkstoffhalbleiter (InGaAs) besteht, ausgebildet wird. In dem Endabschnitt dieses Haltleiterträgers sind Signalausgangs-Elektrodenkontaktflächen OUT, die mit den einzelnen Photodioden PD verbunden sind, ausgebildet.
Die Signalleseschaltung hat eine Vielzahl von Schaltungsreihen, in welchen jeweils ein Ladungsverstärker 2C, eine korrelierte Doppel-Abtastschaltung (unten CDS-Schaltung genannt) 2S und ein Schalter FET(S), der ein MOSFET (Feldeffekttransistor) ist, in Serie geschaltet sind. Die Anzahl der Schaltungsreihen ist größer als die Anzahl der Photodioden PD; bei dieser Ausführungsform beträgt die Anzahl der Photodioden PD 5 und die Anzahl der Schaltungsreihen beträgt 6. Fünf der sechs Schaltungsreihen entsprechen daher den Photodioden PD, und eine davon ist eine Dummy-Schaltungsreihe. Ein Schieberegister 2SF schaltet die Schalter FET(S) sequenziell, so dass diese Schaltungsreihen, die in einem Hauptschaltungsabschnitt MAIN angeordnet sind, mit einem Verstärker 2A sequenziell verbunden werden.
Die Signalleseschaltung ist auf einem Halbleiterträger 2 ausgebildet. In dem Endabschnitt dieses Halbleiterträgers 2 sind Signaleingangs-Elektrodenkontaktflächen IN, die als die Eingangsanschlüsse für die fünf Schaltungsreihen funktionieren, ausgebildet. Für die eine restliche Schaltungsreihe ist keine Elektrodenkontaktfläche ausgebildet. Der Halbleiterträger 2 besteht aus Si, und die Signalleseschaltung ist auf diesem Halbleiterträger 2 hergestellt.
Zu bemerken ist, dass jeder der Halbleiterträger 1 und 2 aus einem Verbundwerkstoff-Halbleiter oder Si bestehen kann. Ferner ist zu bemerken, dass jeder Halbleiterträger nicht nur ein Halbleitermaterial enthält, sondern auch einen Isolator zum Ausbilden von Schutzfolien und Kondensatoren und ein Metall zum Ausbilden von Zusammenschaltungen.
Die Photodiode PD und der Ladungsverstärker 2C sind über die Signalausgangs-Elektrodenkontaktfläche OUT, einen Verbindungsdraht W und die Signaleingangs-Elektrodenkontaktfläche IN verbunden. Da der Einfluss des Störkondensators des Ladungsverstärkers 2C mehr unterdrückt werden kann, wenn die Länge des Verbindungsdrahts W sinkt, werden die Halbleitervorrichtung und die Signalleseschaltung vorzugsweise auf dem gleichen Halbleiterträger ausgebildet. Bei dieser Ausführungsform werden die Halbleitervorrichtung und die Signalleseschaltung jedoch jeweils auf unterschiedlichen Halbleiterträgern 1 und 2 ausgebildet.
Ein Ausgang von jeder Photodiode PD wird daher in den Ladungsverstärker 2C, die CDS-Schaltung 2S und den Schalter FET(S) über den Draht W und dann zu einer Differenzausgangsschaltung 2D über den Verstärker 2A eingegeben. Es wird angenommen, dass die Schaltungsreihe (2C, 2S, FET(S) und 2A), in der der Schalter FET(S) ON ist, eine ausgewählte Schaltungsreihen SLT ist. Der Eingangsanschluss einer Dummy-Schaltungsreihe DMY mit der gleichen Konfiguration wie diese ausgewählte Schaltungsreihe SLT ist offen, so dass zu diesem Eingangsanschluss kein Eingangssignal gegeben wird. Rauschkomponenten, die in diesen zwei Schaltungsreihen SLT und DMY erzeugt werden, werden in die Differenzausgangsschaltung 2D eingegeben.
Bei dieser Signalleseschaltung, die eine erste Schaltungsreihe SLT aufweist, die den Ladungsverstärker 2C an das photoelektrische Konversionselement PD und die CDS-Schaltung 2S, die das korrelierte Doppel-Abtasten für einen Ausgang von dem Ladungsverstärker 2C ausführt, angeschlossen hat, ist der Eingangsanschluss offen, so dass kein Eingangssignal zu diesem Eingangsanschluss gegeben wird. Zusätzlich ist die zweite Schaltungsreihe DMY, die die gleiche Konfiguration hat wie die erste Schaltungsreihe SLT, parallel zu dieser ersten Schaltungsreihe SLT ausgebildet. Das bedeutet, dass die zwei Eingangsanschlüsse des Ladungsverstärkers in der zweiten Schaltungsreihe DMY offen sind. Die Ausgangsanschlüsse der ersten und der zweiten Schaltungsreihe SLT und DMY sind mit der darauf folgenden Schaltung verbunden, um das Offsetniveau, das in der ersten Schaltungsreihe SLT erzeugt wird, zu verringern. Bei dieser Ausführungsform ist diese darauf folgende Schaltung die Differenzausgangsschaltung.
In der Praxis variiert die Endausgangs-Offsetspannung in 2A der 1, wenn die Temperatur in der Umgebung des Sensors zum Beispiel aufgrund eines Dunkelstroms variiert, der von einer Stördiode erzeugt wird, die auf dem Halbleiterträger 2 in dem Eingangsabschnitt jedes Ladungsverstärkers 2C vorhanden ist, oder aufgrund der Offsetspannungs-Temperaturabhängigkeit des Verstärkers 2A selbst.
Da Offsetvariationen der ersten und der zweiten Schaltungsreihe jedoch im Wesentlichen gleich sind, können diese Offsetvariationen durch Berechnen des Unterschieds zwischen den Ausgängen von diesen Schaltungsreihen verringert werden. Eine Offsetniveauvariation ist insbesondere deutlich, wenn das photoelektrische Konversionselement PD aus einem Verbundwerkstoff-Halbleiter hergestellt ist. Diese Schaltung kann effektiv diese Variation verringern.
Dieser Unterschied kann auch von einem Computer oder dergleichen berechnet werden. Diese Ausführungsform weist jedoch die Differenzausgangsschaltung 2D zum Ausgeben der Unterschiede zwischen den Ausgängen von der ersten Schaltungsreihe SLT und der zweiten Schaltungsreihe DMY auf, wobei alle Offsetvariationen eliminiert werden, die in diesen zwei Schaltungsreihen erzeugt werden. Die Offsetniveaugleichförmigkeit der Ausgangssignale von den photoelektrischen Konversionselementen kann daher verbessert werden.
Da die erste und die zweite Schaltungsreihe SLT und DMY auf dem gleichen Halbleiterträger 2 ausgebildet werden, ist es möglich, gleichförmigere Schaltungsmerkmale zu erzielen als wenn diese Schaltungsreihen auf unterschiedlichen Halbleiterträgern ausgebildet werden. Wenn der Unterschied zwischen den Ausgängen von diesen Schaltungsreihen berechnet wird, können temperaturabhängige Offsetvariationen gut verringert werden.
Das Schieberegister 2SF wird von einem Ausgangsimpuls von einer Synchronisierungseinheit 4 getrieben. Diese Synchronisierungseinheit 4 erzeugt Impulssignale, die erforderlich sind, um diese Vorrichtung zu treiben, darunter das Treibsignal des Schieberegisters 2SF, von einem Referenzfrequenz-Taktgebersignalausgang von einem Oszillator 3, wie zum Beispiel einem Quarzoszillator oder einem Multivibrator.
Verschiedene Anordnungen sind als Anordnung jedes Schaltungselements möglich. Bevorzugte Beispiele dieser Anordnungen werden unten erklärt. Obwohl nur eines der Vielzahl der Schaltungselemente erklärt wird, haben die anderen Schaltungselemente die gleiche Anordnung, weshalb die detaillierte Beschreibung dafür weggelassen wird.
Zuerst wird das photoelektrische Konversionselement PD unten beschrieben;
Jede der 2 und 3 ist ein Schaltplan, der eine der Photodioden PD zeigt, die in der oben beschriebenen Halbleitervorrichtung verwendet werden. In 2 ist die Anode der Photodiode PD geerdet, während ihre Kathode mit dem Ausgangsanschluss OUT verbunden ist. In 3 ist die Kathode der Photodiode PD geerdet, während ihre Anode mit dem Ausgangsanschluss OUT verbunden ist.
In 2 und 3 ist das Potenzial entweder der Anode oder der Kathode ein festgelegtes Potenzial (Erdungspotenzial Vref). Dieses Potenzial Vref kann auch ein anderes festge legtes Potenzial sein, zum Beispiel ½ des Stromversorgungspotenzials (VDD) der Signalleseschaltung.
Zum Verwenden der Photodiode PD in jeder der 2 und 3 wird eine Sperr-Vorspannung oder Nullvorspannung an die Photodiode PD angelegt. Das heißt, das Kathodenpotenzial wird als höher oder gleich dem Anodenpotenzial eingestellt.
Das photoelektrische Konversionselement kann auch ein Element, wie zum Beispiel ein CCD sein, bei dem die elektrische Ladung gemäß dem Lichteinfall in eine Potenzialmulde, die auf der Oberfläche des Halbleiterträgers ausgebildet ist, gespeichert wird. Ferner kann eine Photovervielfacherröhre als photoelektrisches Konversionselement verwendet werden.
Der Ladungsverstärker 2C wird unten beschrieben.
4 ist ein Schaltplan des Ladungsverstärkers 2C. Dieser Ladungsverstärker 2C weist einen operativen Verstärker OP(2C) auf. Der nicht umkehrende Eingangsanschluss dieses operativen Verstärkers OP(2C) ist mit dem festgelegten Potenzial Vref verbunden. Der umkehrende Eingangsanschluss des operativen Verstärkers OP(2C), zu dem ein Ausgang von der Photodiode PD über die Elektrodenkontaktfläche IN eingegeben wird, ist mit einem Ausgangsanschluss OUT(2C) über einen Kondensator C(2C) verbunden.
Der Ausgang des operativen Verstärkers OP(2C) wird in den Eingang über den Kondensator C(2C) rückgekoppelt. Ein Schalter FET(R) zum Zurückstellen ist mit dem Kondensator C(2C) parallel geschaltet. Wenn dieser Schalter FET(R) verbunden (ON) ist, wird der Kondensator C(2C) kurzgeschlossen (zurückgestellt); wenn der Schalter FET(R) nicht angeschlossen (OFF) ist, wird die elektrische Ladung in dem Kondensator C(2C) gespeichert (der Kondensator C(2C) wird auf einen Speicherzustand gestellt).
Die Stromversorgungsspannung VDD und das festgelegte Potenzial Vref des Ladungsverstärkers C sind so eingestellt, dass eine Sperr-Vorspannung oder Nullvorspannung an die Photodiode PD angelegt wird.
Die CDS-Schaltung 2S wird unten beschrieben.
5 ist ein Schaltplan dieser CDS-Schaltung 2S. Die CDS-Schaltung 2S dieser Ausführungsform weist eine Abtast- und Halteschaltung HLD auf. Die CDS-Schaltung 2S hat einen Eingang (umkehrender Eingangsanschluss), der mit dem Ausgang OUT des Ladungsverstärkers 2C in der vorhergehenden Stufe verbunden ist, und einen Kondensator C1(2S), der zwischen diesem Eingangsanschluss und einem operativen Verstärker OP(2S) angeschlossen ist. Der Ausgang des operativen Verstärkers OP(2S) wird in den Eingang über einen Kondensator C2(2S) rückgekoppelt. Der nicht umkehrende Eingangsanschluss des operativen Verstärkers OP(2S) wird an das festgelegte Potenzial Vref angeschlossen. Ein Schalter FET(C) zum Clampen ist parallel mit diesem Kondensator C2(2S) verbunden. Wenn dieser Schalter FET(C) angeschlossen (ON) ist, wird der Kondensator C2(2S) kurzgeschlossen (geclampt); wenn der Schalter FET(C) nicht angeschlossen ist (OFF), wird die elektrische Ladung in dem Kondensator C2(2S) gespeichert (der Kondensator C(2S) wird auf einen Speicherzustand gestellt).
Wenn der Ladungsverstärker 2C zurückgestellt und die CDS-Schaltung 2S geclampt wird, erscheint auf dem Ausgang OUT(2C) des Ladungsverstärkers 2C ein Offsetniveau des Ladungsverstärkers 2C. Wenn gleich danach der Ladungsverstärker 2C auf den Speicherzustand gestellt wird, während die CDS-Schaltung 2S geclampt gehalten wird, und dann die CDS-Schaltung 2S auf den Speicherzustand gestellt wird, wird in dem Kondensator C2(2S) eine elektrische Ladung proportional zu einer potenziellen Änderung in dem Aus gangsanschluss OUT(2C), weil die CDS-Schaltung 2S auf den Speicherzustand gestellt wird, gespeichert, so dass schließlich das Offsetniveau von diesem Ausgang eliminiert wird. Es wird daher korreliertes Doppel-Abtasten ausgeführt.
Ein Ausgang OUT'(2S) des operativen Verstärkers OP(2S) wird von der Abtast- und Halteschaltung HLD gehalten. Genauer genommen wird die elektrische Ladung, die in dem Kondensator C2(2S) gespeichert ist, in einem Haltekondensator C(H) durch Verbinden (Einschalten) eines Schalters FET(H) auf der Eingangsseite der Abtast- und Halteschaltung HLD gespeichert. Danach oder gleichzeitig wird ein Schalter FET'(G), der zwischen einem Ausgang der Ausgangsseite des Haltekondensators C(H) und dem festgelegten Potenzial Vref gegenwärtig ist, eingeschaltet, so dass dieser Ausgang auf der Ausgangsseite des Haltekondensators C(H) auf das festgelegte Potenzial Vref gesetzt wird. Danach werden die zwei Schalter FET(H) und FET'(G) ausgeschaltet, um die elektrische Ladung so zu halten, dass ein Anschluss der Eingangsseite des Haltekondensators C(H) auf einem Potenzial φC ist. Danach wird der Hauptkörperabschnitt der CDS-Schaltung 2S geclampt. Dieser Abschnitt ist jedoch nicht an der Abtast- und Halteschaltung HLD angeschlossen und hat daher keinen Einfluss auf die gehaltene elektrische Ladung.
Der Endstufenverstärker 2A wird unten beschrieben.
6 ist ein Schaltplan des Endstufenverstärkers 2A. Der Ausgang OUT(2S) der CDS-Schaltung 2S mit der Abtast- und Halteschaltung HLD ist der Eingang (umkehrender Eingangsanschluss) des Endstufenverstärkers 2A. Dieser Ausgang und dieser Eingang werden verbunden, indem ein Schalter FET(S) für die Schaltungsreihenauswahl, der zwischen ihnen gegenwärtig ist, verbunden (eingeschaltet) wird. Die Konfiguration des Endstufenverstärkers 2A ist gleich wie die des Ladungsverstärkers 2C; an Stelle des operativen Verstärkers OP(2C), des Kondensators C(2C) und des Rückstellschalters FET(R) in dem Ladungsverstärker 2C weist der Endstufenverstärker 2A einen operativen Verstärker OP(2A), einen Kondensator C(2A) und einen Rückstellschalter FET(FR) auf. Durch Ein- und Ausschalten des Rückstellschalters FET(FR) funktioniert der Endstufenverstärker 2A ähnlich wie der Ladungsverstärker 2C und gibt zu einem Ausgang OUT ein Potenzial aus, das zu dem Ausgang von der CDS-Schaltung 2S proportional ist.
Die Differenzausgangsschaltung 2D wird unten beschrieben.
7 ist ein Schaltplan, der ein Beispiel der Differenzausgangsschaltung 2D zeigt. Diese Differenzausgangsschaltung 2D hat einen operativen Verstärker OP(2D), der einen umkehrenden Eingangsanschluss, einen nicht umkehrenden Eingangsanschluss und einen Ausgangsanschluss hat. Die Ausgänge von der ersten und der zweiten Schaltungsreihe, die oben beschrieben wurden, das heißt der Ausgang von dem Endstufenverstärker 2A, der mit der Schaltungsreihe SLT verbunden ist, die durch das Auswahlmittel FET(S) ausgewählt wird, und der Ausgang von dem Endstufenverstärker 2A in der Dummy-Schaltungsreihe DMY werden zu den Eingangsanschlüssen des operativen Verstärkers OP(2D) über Widerstände R1 und R2 eingegeben. Der Ausgang dieses operativen Verstärkers OP(2D) wird zu dem Eingang über den Rückkopplungswiderstand Rf rückgekoppelt. Der nicht umkehrende Eingangsanschluss des operativen Verstärkers OP(2D) wird mit dem festgelegten Potenzial Vref verbunden.
Diese Differenzausgangsschaltung 2D ist daher ein Differenzialverstärker, der einen ersten Widerstand R1 und einen zweiten Widerstand R2 zwischen dem Eingangsanschluss und dem operativen Verstärker OP(2D) und den Ausgängen der Schaltungsreihen SLT und DMY eingefügt hat, und den dritten Widerstand Rref zwischen dem Ausgangsanschluss und dem umkehrenden Eingangsanschluss des operativen Verstärkers OP(2D) eingefügt hat. Die Differenzausgangsschaltung 2D gibt einen Unterschied zwischen den Eingangsspannungen von dem Ausgangsanschluss OUT(2D) aus.
8 ist ein Schaltplan, der ein weiteres Beispiel der Differenzausgangsschaltung 2D zeigt. Diese Differenzausgangsschaltung 2D enthält Auswahlmittel FET(D1) und FET(D2) zum selektiven Verbinden des Ausgangs der ersten Schaltungsreihe LST oder der zweiten Schaltungsreihe DMY mit einem Anschluss des Kondensators C(2D). Diese Auswahlmittel FET(D1) und FET(D2) sind Schalter, wie zum Beispiel FETs. Durch Ein- und Ausschalten der Schalter FET wird die Schaltungsreihe SLT oder die Schaltungsreihe DMY mit dem Kondensator C(2D) verbunden.
Wenn entweder die erste Schaltungsreihe SLT oder die zweite Schaltungsreihe DMY mit einem Anschluss des Kondensators C(2D) in einer Zeitspanne T1 verbunden wird, verbindet ein Schalter FET (G) dieser Differenzausgangsschaltung 2D den anderen Anschluss des Kondensators C(2D) mit dem festgelegten Potenzial Vref.
Wenn die andere der ersten Schaltungsreihe SLT oder der zweiten Schaltungsreihe DMY mit einem Anschluss des Kondensators C(2D) in einer Zeitspanne T2 nach der Zeitspanne T1 verbunden wird, schaltet der Schalter FET (G) der Differenzausgangsschaltung 2D den anderen Anschluss des Kondensators C(2D) von dem festgelegten Potenzial Vref. ab. Die Zeitpunkte des Herstellens oder Unterbrechens der Verbindung sind gleich, oder der Zeitpunkt des Unterbrechens ist etwas früher. Das Potenzial an dem anderen Anschluss des Kondensators C(2D) wird daher proportional zu dem Potenzialunterschied zwischen den Ausgangssignalen von der ersten Schaltungsreihe LST und der zweiten Schaltungsreihe DMY. Dieses Potenzial wird nach außen über einen Trennverstärker B(2D), der an die darauf folgende Stufe angeschlossen ist, ausge geben.
Bei dieser Differenzausgangsschaltung 2D ist die Temperaturabhängigkeit des Kondensators viel geringer als die des Widerstands. Fluktuationen des Ausgangssignalniveaus, die durch Temperaturänderungen verursacht werden, können daher mehr unterdrückt werden als bei der oben erwähnten Differenzausgangsschaltung.
9 und 10 sind Zeittabellen der Potenziale in der Signalleseschaltung, wenn die Differenzausgangsschaltungen 2D, die in 7 und 8 gezeigt sind, verwendet werden. Diese Zeitpunkte werden von der Synchronisierungseinheit 4 (1) erzeugt. Zu bemerken ist, dass die Zeitpunkte in Zusammenhang mit der ausgewählten Schaltungsreihe SLT mit SLT angehängt beschrieben sind, und die in Zusammenhang mit der Schaltungsreihe DMY mit DMY angehängt beschrieben sind. Elektrische Ladungen von der Vielzahl der Photodioden PD werden in den einzelnen Schaltungsreihen gleichzeitig von den Ladungsverstärkern 2C und den CDS-Schaltungen 2S während einer ganzen Periode, gezeigt in 9 und 10, gespeichert. Die gespeicherten elektrischen Ladungen werden durch Herstellen und Unterbrechen der Verbindung der Schalter FET(H) und FET'(G) gehalten und sequenziell aus den Schaltungsreihen herausgelesen.
Bei der oben beschriebenen Konfiguration wird der Potenzialunterschied zwischen der ausgewählten Schaltungsreihe SLT und der Dummy-Schaltungsreihe DMY unter Einsatz der Differenzausgangsschaltung 2D ausgegeben. Die folgende Konfiguration kann jedoch ebenfalls verwendet werden.
11 ist ein Blockschaltbild, das eine weitere Systemkonfiguration zum Erzielen des Unterschieds zeigt. Die Ausgänge OUT(2A) der Endstufenverstärker 2A in der ausgewählten Schaltungsreihe SLT und in der Dummy-Schaltungsreihe DMY werden in A/D-Wandler 10, die parallel geschaltet sind, eingegeben. Nach dem Umwandeln von Analogsignalen in Digitalsignale, werden diese Ausgänge in einen Computer 11 eingegeben. Dieser Computer 11 berechnet den Unterschied zwischen den Ausgängen, angezeigt durch die zwei digitalen Eingangssignale, aus den Schaltungsreihen SLT und DMY. An Stelle der Differenzausgangsschaltung 2D weist diese Signalleseschaltung ein Berechnungsmittel 11 zum Berechnen des Unterschieds zwischen den Ausgängen von der ersten und der zweiten Schaltungsreihe SLT und DMY auf.
12 ist ein Blockschaltbild, das die Systemkonfiguration einer Signalleseschaltung gemäß einer anderen Ausführungsform zeigt. Die Signalleseschaltung dieser Ausführungsform ist gleich wie die in 1 gezeigte, mit der Ausnahme, dass die Schaltung eine weitere Dummy-Schaltungsreihe DMY' aufweist, und der Durchschnittswert der zwei Dummy-Schaltungsreihen DMY und DMY' in eine Differenzausgangsschaltung 2D eingegeben wird.
Der Eingangsanschluss dieser Signalleseschaltung ist offen, so dass kein Eingangssignal angelegt wird. Zusätzlich ist die dritte Schaltungsreihe (Dummy-Schaltungsreihe) DMY' mit der gleichen Anordnung wie die erste Schaltungsreihe SLT mit der ersten Schaltungsreihe auf dem gleichen Halbleiterträger 2 parallel geschaltet. Bei dieser Ausführungsform kann ein Ausgang aus dieser dritten Schaltungsreihe DMY' mit ähnlichen Ausgangsmerkmalen verwendet werden.
Die erste Schaltungsreihe SLT ist zwischen der zweiten Schaltungsreihe DMY und der dritten Schaltungsreihe DMY' angeordnet. Ein Ausgang von der ersten Schaltungsreihe SLT auf dem Halbleiterträger 2 kann daher als im Wesentlichen gleich dem Durchschnittswert der Ausgänge der zweiten und der dritten Schaltungsreihe DMY und DMY' betrachtet werden. Das unterdrückt den Einfluss der Positionen dieser Schaltungsreihen.
Diese Signalleseschaltung umfasst eine Durchschnittswert-Ausgangsschaltung 2AV zum Berechnen des Durchschnittswerts der Ausgänge aus der zweiten Schaltungsreihe DMY und der dritten Schaltungsreihe DMY', und die Differenzausgangsschaltung 2D zum Ausgeben des Unterschieds zwischen diesem Durchschnittswert und dem Ausgang von der ersten Schaltungsreihe SLT. Zu bemerken ist, dass es nicht nötig ist, dass die Differenzausgangsschaltung 2D auf dem gleichen Halbleiterträger ausgebildet ist. Ferner ist zu bemerken, dass der Unterschied auch durch Eingeben dieser Ausgänge in ein Berechnungsmittel, wie zum Beispiel in einen Computer berechnet werden kann.
Die Halbleitervorrichtung gemäß jeder der oben stehenden Ausführungsformen ist ein Leitungssensor, in dem eine Vielzahl von Photodioden PD eindimensional angeordnet ist. Diese Photodioden PD können jedoch auch zweidimensional angeordnet sein.
13 ist ein Blockschaltbild, das die Konfiguration eines Systems zeigt, das eine Halbleitervorrichtung und eine Signalleseschaltung gemäß einer weiteren Ausführungsform aufweist. Bei dieser Schaltung ist die Anordnung der Signalleseschaltung gleich wie die in 1 gezeigte, und nur die Anordnung der Halbleitervorrichtung für photoelektrische Umwandlung ist von der in 1 gezeigten unterschiedlich. Die Anordnung auf jedem senkrechten Photodioden-Strang ist gleich wie die in 1 gezeigte, nur dass zwischen jeder Photodiode PD und einem Ausgangsanschluss OUT ein Schalter FET eingefügt ist.
Durch Verbinden dieses Schalters FET wird die Photodiode PD jedes senkrechten Strangs mit dem entsprechenden Ausgangsanschluss OUT verbunden, um ähnlich wie die in 1 gezeigte zu funktionieren. Eine Vielzahl solcher Photodioden-Stränge ist horizontal benachbart zueinander angeordnet. Diese senkrechten Photodioden-Stränge, die mit einander horizontal benachbart sind, werden sequenziell durch Signale von einem Schieberegister 1SF ausgewählt. die Photodioden PD des ausgewählten Photodioden-Strangs werden mit den Ausgangsanschlüssen OUT verbunden. Bei dieser Konfiguration kann ein optischer Eingang mit einer zweidimensionalen Spreizung in ein elektrisches Signal umgewandelt und von den Ausgangsanschlüssen OUT ausgegeben werden. Zu bemerken ist, dass bei diesem System die Anordnung der Signalleseschaltung 2 wie bei den oben beschriebenen Ausführungsformen modifiziert werden kann.
Die oben stehende Signalleseschaltung kann an eine Signalleseschaltung zum Herauslesen eines Ausgangs aus einem photoelektrischen Konversionselement angewandt werden, das ein Festkörper-Bildsensor ist, wie zum Beispiel eine Bildaufnahmevorrichtung oder ein MOS-Bildsensor. Genauer genommen kann die oben beschriebene Signalleseschaltung an eine Signalleseschaltung zum Herauslesen eines Ausgangs aus einer Photodiodenanordnung angewandt werden, die Licht überwacht, das durch eine Lichtleitfaser durch Wellenlängenteilungsmultiplexen übertragen wird, indem das Licht in eine Vielzahl von Komponenten gedemultiplext wird.
Wie oben beschrieben, kann die erfindungsgemäße Signalleseschaltung Offsetvariationen eines Ausgangssignals von einem photoelektrischen Konversionselement verringern.
INDUSTRIELLE ANWENDBARKEIT
Die vorliegende Erfindung kann in einer Signalleseschaltung zum Herauslesen eines Signals aus einem photoelektrischen Konversionselement verwendet werden.

Claims

Signalleseschaltung umfassend: eine erste Schaltungsreihe (SLT), die einen Ladungsverstärker (2C) hat, der an ein photoelektrisches Konversionselement angeschlossen ist, und eine CDS-Schaltung (2S) zur Durchführung einer korrelierten Doppel-Abtastung für einen Ausgang von dem Ladungsverstärker (2C), und eine zweite Schaltungsreihe (DMY) mit der gleichen Anordnung wie die erste Schaltungsreihe (SLT), und die parallel zu der ersten Schaltungsreihe (SLT) verbunden ist, und eine Differenzausgangsschaltung (2D) zum Ausgeben eines Unterschieds zwischen Ausgängen von der ersten und der zweiten Schaltungsreihe (SLT, DMY), wobei die Eingangsanschlüsse des Ladungsverstärkers (2C) in der zweiten Schaltungsreihe (DMY) offen sind, und die Ausgangsanschlüsse der ersten und zweiten Schaltungsreihe (SLT, DMY) mit der Differenzausgangsschaltung (2D) verbunden sind, so dass ein Offsetniveau, das in der ersten Schaltungsreihe (SLT) erzeugt wird, in dem Differenzausgang von der Differenzausgangsschaltung reduziert wird, und wobei die Differenzausgangsschaltung Folgendes umfasst: Auswählmittel (FET(D1), FET(D2)) zum selektiven Verbinden des Ausgangs von der ersten oder zweiten Schaltungsreihe (SLT, DMY) mit einem Anschluss eines Kondensators (C(2D)), und einen Schalter (FET(G)), der, wenn das erste Auswählmittel (FET(D1), FET(D2)) eine der ersten und zweiten Schaltungsreihen (SLT, DMY) mit einem Anschluss des Kondensators (C(2D)) verbindet, den anderen Anschluss des Kondensators mit einem festgelegten Potenzial (Vref) verbindet, und, wenn das Auswählmittel (FET(D1), FET(D2)) die andere der ersten oder zweiten Schaltungsreihe (SLT, DMY) mit einem Anschluss des Kondensators (C(2D)) verbindet, den anderen Anschluss des Kondensators (C(2D)) von dem festgelegten Potenzial (Vref) trennt.
Signalleseschaltung nach Anspruch 1, die ferner Berechnungsmittel (11) zum Berechnen des Unterschieds zwischen den Ausgängen von der ersten und der zweiten Schaltungsreihe (SLT, DMY) aufweist.
Signalleseschaltung nach Anspruch 1, wobei die erste und die zweite Schaltungsreihe (SLT, DMY) auf dem gleichen Halbleiterträger (2) ausgebildet sind, wobei die Signalleseschaltung ferner eine dritte Schaltungsreihe (DMY') aufweist, die einen offenen Eingangsanschluss hat und die die gleiche Konfiguration hat wie die erste Schaltungsreihe (SLT), die parallel zu der ersten Schaltungsreihe (SLT) auf dem Halbleiterträger (2) verbunden ist, wobei die erste Schaltungsreihe (SLT) zwischen der zweiten und der dritte Schaltungsreihe (DMY, DMY') angeordnet ist, und wobei die Differenzausgangsschaltung (2D) eingerichtet ist, um einen Unterschied zwischen einem Durchschnittswert der Ausgänge der zweiten und dritten Schaltungsreihe (DMY, DMY') und dem Ausgang der ersten Schaltungsreihe (SLT) auszugeben.