DE60103398T2 - Mustererzeugungsverfahren unter Verwendung einer inorganischen Antireflexionsschicht - Google Patents

Mustererzeugungsverfahren unter Verwendung einer inorganischen Antireflexionsschicht Download PDF

Info

Publication number
DE60103398T2
DE60103398T2 DE60103398T DE60103398T DE60103398T2 DE 60103398 T2 DE60103398 T2 DE 60103398T2 DE 60103398 T DE60103398 T DE 60103398T DE 60103398 T DE60103398 T DE 60103398T DE 60103398 T2 DE60103398 T2 DE 60103398T2
Authority
DE
Germany
Prior art keywords
layer
dielectric
antireflective coating
dielectric layer
darc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60103398T
Other languages
English (en)
Other versions
DE60103398D1 (de
Inventor
Gill Yong Lee
Scott D. Halle
Jochen Beintner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
International Business Machines Corp
Original Assignee
Infineon Technologies AG
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, International Business Machines Corp filed Critical Infineon Technologies AG
Application granted granted Critical
Publication of DE60103398D1 publication Critical patent/DE60103398D1/de
Publication of DE60103398T2 publication Critical patent/DE60103398T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Semiconductor Memories (AREA)

Description

  • ALLGEMEINER STAND DER TECHNIK
  • 1. Erfindungsgebiet
  • Die vorliegende Offenbarung betrifft die Halbleiterherstellung und insbesondere ein Verfahren zum Auftragen und Entfernen einer anorganischen Antireflexbeschichtung für Halbleiter.
  • 2. Beschreibung des Stands der Technik
  • Bei der Halbleiterherstellung werden üblicherweise vor der Abscheidung eines Lackmaterials Antireflexbeschichtungen (ARCs) aufgetragen. ARC-Beschichtungen absorbieren Strahlung unter Ausbildung eines optischen opaken Films, der den optischen Kontrast des bildgebenden Lacks verstärkt. ARC-Beschichtungen reduzieren effektiv die Reflexion (Antireflexion) der einfallenden Strahlung zurück in die darüberliegende Lackschicht. Dies verhindert eine Überbelichtung des Lackmaterials.
  • Dielektrische Antireflexbeschichtungen (DARCs) haben für Tiefultraviolett-(DW)-Lithographie-ARC-Anwendungen an Attraktivität gewonnen. Es kann erwünscht sein, daß DARCs je nach der Anwendung der Beschichtung organische ARC-Prozesse in der Halbleiterindustrie ersetzen. DARC-Prozesse weisen im Vergleich zu organischen ARC-Prozessen viele Vorteile auf. Sowohl die Dicke als auch die chemische Zusammensetzung der DARC können optimiert werden, um optische Reflexionen von einem darunterliegenden Filmstapel zu minimieren und eine lithographische Steuerung von Strukturmerkmalgrößen zu erhalten. Mit DARC kann man aus mindestens zwei Gründen bei Maskenöffnungsprozessen eine höhere Trockenätzselektivität gegenüber dem DUV-Lack erhalten. Erstens kann die DARC-Schicht erheblich dünner sein als die organische ARC.
  • Zweitens kann die Ätzselektivität von DARC gegenüber dem Lack auf größer als Eins optimiert werden, wohingegen die Selektivität der organischen ARC gegenüber Lacken üblicherweise auf gleich oder kleiner Eins begrenzt ist. Da die DARC-Dicke präzise gesteuert werden kann besitzen DARC außerdem das Potential zu einer besseren Steuerung kritischer Abmessungen während der ARC-Öffnungsprozesse.
  • DARC ist jedoch für einige Anwendungen ungeeignet, da es schwierig ist, DARC nach einem lithographischen Prozeß zu entfernen. Relativ zu dem Entfernen einer organischen ARC oder eines Lacks ist es schwieriger, eine DARC zu entfernen. Wenn beispielsweise eine DARC auf einer Siliziumnitridschicht, wie etwa für die Bearbeitung auf einem Active-Area-(AA)-Niveau eines Halbleiterbauelements verwendet wird, ist es extrem schwierig, DRRC ohne Nitridverlust zu eliminieren, da DARC hinsichtlich seiner chemischen Zusammensetzung Nitrid sehr ähnlich ist. Organische ARC-Schichten sind im allgemeinen dick, da sie etwa mit der gleichen Rate wie die darauf abgeschiedene Lackschicht geätzt werden.
  • Organische ARC-Schichten sind in der Regel dick, da sie mit einer in etwa gleichen Rate wie die darauf abgeschiedene Lackschicht geäzt werden. Organische ARC-Schichten sind in der Regel etwa 900 Å bis etwa 1100 Å dick. Diese Dicke ist unerwünscht, da sie die Abmessungssteuerung für die Strukturierung von Strukturen im Halbleiterbauelement beeinträchtigen kann. Aus dem Dokument EP-A-989598 ist ein Strukturierungsprozeß bekannt, der eine DARC-Beschichtung verwendet.
  • Es besteht deshalb ein Bedarf für ein Verfahren zum Ausbilden einer DARC-Schicht und zum Entfernen der DARC-Schicht in Halbleiterherstellungsprozessen. Ein weiterer Bedarf besteht an einer dünneren Antireflexschicht mit einer höheren Selektivität gegenüber dem Lack.
  • KURZE DARSTELLUNG DER ERFINDUNG
  • Gemäß der vorliegenden Erfindung beinhaltet ein Verfahren zum Verwenden und Entfernen von anorganischen Antireflexbeschichtungen nach Anspruch 1 die folgenden Schritte: Bereitstellen einer ersten dielektrischen Schicht auf einer zu bearbeitenden Halbleiterbauelementstruktur, wobei die erste dielektrische Schicht relativ zur Halbleiterbauelementstruktur selektiv entfernbar ist, und Ausbilden einer anorganischen, dielektrischen Antireflexbeschichtung (DARC) auf der ersten dielektrischen Schicht, wobei die DARC relativ zur ersten dielektrischen Schicht selektiv entfernbar ist. Eine Lackschicht wird auf der DARC strukturiert. Der Lack ist relativ zur DARC selektiv entfernbar. Die Halbleiterbauelementstruktur wird geätzt und die Lackschicht, die DARC und die erste dielektrische Schicht werden selektiv entfernt und der Schritt des Bereitstellens einer ersten dielektrischen Schicht beinhaltet das Ausbilden einer konformen ersten dielektrischen Schicht und das Bilden einer Überhangstruktur mit der ersten dielektrischen Schicht, um die Bedeckung von vertikalen Oberflächen durch die DARC zu minimieren. Bei weiteren Ausführungsformen kann die erste dielektrische Schicht ein Siliziumoxid oder ein Polymer enthalten. Der Schritt des Ausbildens einer anorganischen dielektrischen Antireflexbeschichtung (DARC) auf der ersten dielektrischen Schicht kann den Schritt des Ausbildens der ein Siliziumoxynitrid enthaltenden DARC beinhalten. Der Schritt des Ausbildens einer anorganischen dielektrischen Antireflexbeschichtung (DARC) auf der ersten dielektrischen Schicht kann den Schritt des Ausheizens der DARC beinhalten, um Wechselwirkungen zwischen der Lackschicht und der DARC zu verhindern. Der Schritt des Ausbildens einer anorganischen dielektrischen Antireflexbeschichtung (DARC) auf der ersten dielektrischen Schicht kann auch den Schritt des Abscheidens der DARC durch einen chemischen Dampfabscheidungsprozeß oder einen physikalischen Dampfabscheidungsprozeß beinhalten. Das Verfahren kann den Schritt des Ausbildens einer zweiten dielektrischen Schicht auf der DARC beinhalten, wobei die zweite dielektrische Schicht relativ zur DARC selektiv entfernt werden kann. Die konforme erste dielektrische Schicht kann unter Verwendung von SiH4 und N2O abgeschieden werden.
  • Diese und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung ergeben sich aus der folgenden ausführlichen Beschreibung ihrer veranschaulichenden Ausführungsformen, die in Verbindung mit den beiliegenden Zeichnungen gelesen werden muß.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • In dieser Offenbarung wird die folgende Beschreibung bevorzugter Ausführungsformen unter Bezugnahme auf die folgenden 1 bis 6 und Beispiele in 7 bis 12 ausführlich vorgelegt. Es zeigen:
  • 1 eine Querschnittsansicht eines Halbleiterchips, der Tiefgrabenkondensatortechnologie verwendet und eine abgeschiedene dielektrische Schicht gemäß der vorliegenden Erfindung mit Überhängen zeigt;
  • 2 eine Querschnittsansicht des Halbleiterchips von 1, die eine darauf ausgebildete anorganische die lektrische Antireflexbeschichtung (DARC) gemäß der vorliegenden Erfindung zeigt;
  • 3 eine Querschnittsansicht des Halbleiterchips von 2, die ein weiteres auf der DARC ausgebildetes Dielektrikum zeigt, damit eine Sandwichstruktur gemäß der vorliegenden Erfindung entsteht;
  • 4 eine Querschnittsansicht des Halbleiterchips von 3, die einen gemäß der vorliegenden Erfindung strukturierten Lack zeigt;
  • 5 eine Querschnittsansicht des Halbleiterchips von 4, die eine STI-(shallow trench isolation = flache Grabenisolierung)-Position zeigt, die gemäß der vorliegenden Erfindung ausgebildet ist;
  • 6 eine Querschnittsansicht des Halbleiterchips von 5, die eine gemäß der vorliegenden Erfindung selektiv entfernte Sandwichstruktur zeigt;
  • 7 eine Querschnittsansicht des Halbleiterchips, der Tiefgrabenkondensatortechnologie verwendet und eine gemäß einem Beispiel nicht-konform abgeschiedene dielektrische Schicht zeigt;
  • 8 eine Querschnittsansicht des Halbleiterchips von 7, die eine darauf ausgebildete anorganische dielektrische Antireflexbeschichtung (DARC) gemäß einem Beispiel zeigt;
  • 9 eine Querschnittsansicht des Halbleiterchips von 8, die einen strukturierten Lack gemäß einem Beispiel zeigt;
  • 10 eine Querschnittsansicht des Halbleiterchips von 9, die die DARC und die gemäß dem strukturierten Lack entfernte dielektrische Schicht gemäß einem Beispiel zeigt;
  • 11 eine Querschnittsansicht des Halbleiterchips von 10, die eine gemäß einem Beispiel ausgebildete STI-Position zeigt;
  • 12 eine Querschnittsansicht des Halbleiterchips von 11, die die DARC und die dielektrische Schicht zeigt, selektiv entfernt gemäß einem Beispiel;
  • 13 eine Querschnittsansicht eines Halbleiterchips mit einer dielektrischen Schicht und einer unter Verwendung einer Lackschicht zu strukturierenden DRRC gemäß einem Beispiel;
  • 14 eine Querschnittsansicht des Halbleiterchips von 13, die die DRRC und die gemäß der Lackschicht strukturierte dielektrische Schicht gemäß einem Beispiel; und
  • 15 eine Querschnittsansicht des Halbleiterchips von 14, die die abgelöste Lackschicht und die als Hartmaske zum Ätzen einer Halbleiterbauelementstruktur verwendete DARC gemäß einem Beispiel zeigt.
  • AUSFÜHRLICHE BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN
  • Die vorliegende Erfindung beinhaltet Verfahren zum Ausbilden und Entfernen anorganischer Antireflexschichten in Halbleiterherstellungsprozessen. Die vorliegende Erfindung stellt eine dünne Antireflexschicht bereit, die auf einer Schicht ausgebildet wird oder zwischen zwei Schichten angeordnet wird, um die Ätzselektivität und die Fähigkeit, die Antireflexschicht zu entfernen, wenn die Bearbeitung abgeschlossen ist, zu verbessern. Außerdem kann die gemäß der vorliegenden Erfindung ausgebildete Antireflexschicht als eine Hartmaske zum Ätzen von darunterliegenden Schichten eingesetzt werden.
  • Unter eingehenderer Bezugnahme auf die Zeichnungen, in denen in den verschiedenen Ansichten gleiche Bezugszahlen ähnliche oder identische Elemente bezeichnen, und zunächst anfänglich auf die 1 und 2, werden nun Querschnittsansichten eines Halbleiterchips 10 gezeigt. Der Halbleiterchip 10 kann ein Speicherbauelement, wie etwa einen dynamischen Direktzugriffsspeicher (DRAM), einen Synchron-DRAM (SDRAM), einen statischen RAM oder ein anderes Speicherbauelement enthalten. Der Halbleiterchip 10 kann einen Prozessor, einen eingebetteten DRAM, einen anwendungsspezifischen integrierten Schaltungschip (ASIC) oder ein beliebiges anderes Bauelement enthalten, das eine Antireflexbeschichtung (ARC) in Verbindung mit einer Lackschicht verwendet.
  • Der Halbleiterchip von 1 zeigt veranschaulichend einen Halbleiterspeicher, der Tiefgrabenkondensatortechnologie verwendet. Der Halbleiterchip 10 enthält ein Substrat 12, das ein monokristallines Siliziumsubstrat sein kann, doch können auch andere Materialien verwendet werden, beispielsweise Galliumarsenid, Silizium-auf-Isolator usw. Ein Pad-Stapel 11 ist auf dem Substrat 12 ausgebildet. Der Pad-Stapel 11 enthält bevorzugt eine thermische Oxidschicht 13 und eine Padnitridschicht 15. Durch dem Fachmann bekannte Verfahren sind im Substrat 12 tiefe Gräben 14 ausgebildet worden. Ein Oxidkragen 16 ist in den Gräben 14 ausgebildet worden, und die Gräben 14 sind mit Polysilizium oder einem äquivalenten leitenden Material gefüllt worden, um für den Grabenkondensator einen Speicherknoten 18 zu bilden. Ein Buried Strap 20 ist über dem Polysilizium des Speicherknotens 18 ausgebildet. Der Buried Strap 20 enthält bevorzugt auch Polysilizium oder etwas Gleichwertiges.
  • Gemäß der vorliegenden Erfindung wird das folgende, nicht einschränkende Verfahren veranschaulichend für eine Active-Area-Ätzung durchgeführt, die verwendet wird, um im aktiven Bereich des Chips 10 STI-Gräben auszubilden. Eine konforme Schicht 22 ist über einer Oberfläche des Chips 10 ausgebildet. Die konforme Schicht 22 kann verwendet werden, wenn weniger Differenzen bei der Topographie existieren. Bei bevorzugten Ausführungsformen kann die Schicht 22 ein Oxid, wie etwa plasmaverstärkt Silan-chemisch-dampfabgeschiedenes Oxid, ein Glas, beispielsweise Bor-Phosphor-Silikatglas (BPSG), ein Polymer oder eine Antireflexbeschichtung (ARC), beispielsweise BARL, enthalten. Es können andere Materialien verwendet werden, die relativ zu einer anorganischen Antireflexschicht 24 (2) selektiv ätzbar sind. Die anorganische Antireflexschicht 24 enthält ein lichtabsorbierendes Material, wie etwa Oxynitrid, beispielsweise SixOyNz. Es können für die Schicht 24 auch andere Materialien verwendet werden. Die Schicht 24 wird mit einer Dicke von weniger als etwa 900 Å und bevorzugt weniger als etwa 800 Å abgeschieden.
  • Bei einer bevorzugten Ausführungsform wird die Schicht 24 derart auf der konformen Schicht 22 abgeschieden, daß eine Stufenbedeckung begrenzt wird. Dies kann dadurch geschehen, daß die Schicht 22, die ein Siliziumoxid umfassen kann, unter Verwendung von SiH4 und N2O bei einer niedrigen Temperatur und geringer Leistung abgeschieden wird, damit man eine Überhangstruktur 26 erhält. Vorteilhafterweise bedeckt die Schicht 24, die bevorzugt Siliziumoxynitrid (SixOyNz) ist, alle oberen Oberflächen von Komponenten auf dem Chip 10 und etwa 60–80% oder mehr Bedeckung von vertikalen Oberflächen. Dies minimiert die Stufenbedeckung der Schicht 24. Indem die Schicht 22 wie beschrieben ausgebildet wird, entsteht eine SiO2-Schicht niederer Qualität, die leicht selektiv zum Pad-Stapel 11 und zum Substrat 12 entfernbar ist. Die Schicht 24 kann relativ zu der Schicht 22 selektiv entfernt werden.
  • Die Schicht 24 kann über einen chemischen Dampfabscheidungs-(CVD)- oder physikalischen Dampfabscheidungs(PVD)-Prozeß abgeschieden werden. Für eine dielektrische Siliziumoxynitrid-Antireflexbeschichtung kann ein CVD-Prozeß eingesetzt werden. Andere Prozesse werden ebenfalls in Betracht gezogen. Bei einer bevorzugten Ausführungsform wird die Schicht 24 ausgeheizt, um mögliche Wechselwirkungen zwischen einer Lackschicht (in späteren Schritten abgeschieden, siehe 4) und freigelegten Teilen der Schicht 24 zu eliminieren.
  • Unter Bezugnahme auf 3 wird auf der Schicht 24 eine optionale dielektrische Schicht 28 ausgebildet. Die Schicht 28 ist bevorzugt ein Oxid, wie etwa Siliziumoxid; es können auch andere Materialien verwendet werden, die relativ zur Schicht 24 selektiv entfernt werden können. Die Schicht 28 bedeckt die Schicht 24 und ermöglicht, daß eine Lackschicht auf der Schicht 28 ausgebildet und selektiv zur Schicht 28 entfernt wird. Die dielektrische Schicht 28 wird als eine Grenzfläche zwischen der Schicht 24 und einer Lackschicht verwendet, die, wie unten beschrieben, zu strukturieren ist. Die dielektrische Schicht 28 wird verwendet, wenn ein Kontakt zwischen der Schicht 24 und der Lackschicht 30 (4) sich (z.B. aufgrund der Vergiftung des Lacks) negativ auf die lithographische Leistung aus wirkt. In diesem Fall ist die Lackschicht 30 (4) auf der dielektrischen Schicht 28 strukturiert dargestellt.
  • Unter Bezugnahme auf 4 wird eine Lackschicht 30 abgeschieden und durch dem Fachmann bekannte lithographische Techniken belichtet und strukturiert. Während der Belichtung dient die Schicht 24 als eine Antireflexschicht. Die Schicht 24 ist eine anorganische DARC-Schicht, die während der Belichtungszeit der Lackschicht 30 verbesserte Charakteristiken liefert. Die Schicht 24 kann Ultraviolettstrahlung (UV), wie etwa Tiefultraviolett (DUV), absorbieren und dabei eine bessere Kontrolle kritischer lithographischer Abmessungen, eine höhere Selektivität beim Trockenätzen gegenüber DUV-Lacken, eine bessere Kontrolle kritischer Abmessungen beim Ätzen während ARC-Öffnungsprozessen, geringere Herstellungskosten, eine gute Dickengleichförmigkeit usw. bereitstellen. Nun wird die Ätzung durchgeführt.
  • Unter Bezugnahme auf 5 wird im Chip 10 durch das Active-Area-Ätzen eine shallow trench isolation-Position oder ein flacher Graben 32 ausgebildet. Nun wird gemäß der Erfindung die Lackschicht 30 selektiv zur Schicht 28 (oder Schicht 24) entfernt.
  • Unter Bezugnahme auf 6 kann nun die Schicht 28, falls sie verwendet wird, unter Einsatz eines Naß- und/oder eines Trockenätzprozesses selektiv zur Schicht 24 entfernt werden. Ansonsten wird vorteilhafterweise die Schicht 24 durch einen Naß- und/oder einen Trockenätzprozeß gemäß der Erfindung selektiv zur Schicht 22 entfernt. Die Schicht 22 wird selektiv zum Pad-Stapel 11, zum Kragen 16, zum Speicherknoten 18 und zum Substrat 12 durch einen Naß- und/oder einen Trockenätzprozeß entfernt. Die Bearbeitung kann nun fortgesetzt werden, damit die Halbleiterstrukturen fertiggestellt werden.
  • Unter Bezugnahme auf das Beispiel von 7 zeigt ein Halbleiterchip 110 als Veranschaulichung einen Halbleiterspeicher, der Tiefgrabenkondensatortechnologie verwendet. Der Halbleiterchip 110 enthält ein Substrat 112, das ein monokristallines Siliziumsubstrat sein kann, doch können andere Materialien verwendet werden, beispielsweise Galliumarsenid, Silizium-auf-Isolator usw. Ein Pad-Stapel 111 ist auf dem Substrat 112 ausgebildet. Der Pad-Stapel 111 enthält bevorzugt eine thermische Oxidschicht 113 und eine Padnitridschicht 115. Durch dem Fachmann bekannte Verfahren sind im Substrat 112 tiefe Gräben 114 ausgebildet worden. Ein Oxidkragen 116 ist in den Gräben 114 ausgebildet worden, und die Gräben 114 sind mit Polysilizium oder einem äquivalenten leitenden Material gefüllt worden, um einen Speicherknoten 118 für den Grabenkondensator zu bilden. Über dem Polysilizium des Speicherknotens 118 wird ein Buried Strap 120 ausgebildet. Der Buried Strap 120 enthält bevorzugt ebenfalls Polysilizium oder etwas Gleichwertiges.
  • Gemäß diesem Beispiel wird das folgende, nicht einschränkende Verfahren veranschaulichend für eine Active-Area-Ätzung durchgeführt, die eingesetzt wird, um in dem aktiven Bereich des Chips 110 STI-Gräben auszubilden. Eine nichtkonforme Schicht 122 ist über einer Oberfläche des Chips 110 ausgebildet. Die nichtkonforme Schicht 122 kann verwendet werden, wenn eine größere Anzahl von Unterschieden in der Topographie existiert. Bei bevorzugten Beispielen kann die Schicht 122 ein Oxid, wie etwa plasmaverstärkt Silan-chemisch-dampfabgeschiedenes Oxid, ein Glas, beispielsweise Bor- Phosphor-Silikatglas (BPSG), ein Polymer oder eine Antireflexbeschichtung (ARC), wie beispielsweise BARL, enthalten. Es können andere Materialien verwendet werden, die relativ zu einer anorganischen Antireflexschicht 124 (8) selektiv geätzt werden können.
  • Unter Bezugnahme auf 8 enthält die anorganische Antireflexschicht 124 ein lichtabsorbierendes Material, wie etwa Oxynitrid, beispielsweise SixOyNz. Es können für die Schicht 124 auch andere Materialien verwendet werden. Die Schicht 124 wird mit einer Dicke von weniger als etwa 900 Å und bevorzugt weniger als etwa 800 Å abgeschieden.
  • Die Schicht 122 kann selektiv zum Pad-Stapel 11 und Substrat 112 leicht entfernt werden. Die Schicht 124 kann relativ zur Schicht 122 selektiv entfernt werden. Die Schicht 124 kann über einen chemischen Dampfabscheidungs-(CVD)- oder physikalischen Dampfabscheidungs-(PVD)-Prozeß abgeschieden werden. Für eine dielektrische Siliziumoxynitrid-Antireflexbeschichtung kann ein CVD-Prozeß eingesetzt werden. Andere Prozesse werden ebenfalls in Betracht gezogen.
  • Bei einem bevorzugten Beispiel wird die Schicht 124 ausgeheizt, um mögliche Wechselwirkungen zwischen einer Lackschicht (in späteren Schritten abgeschieden, siehe 9) und freigelegten Teilen der Schicht 124 zu beseitigen. Alternativ kann auf der Schicht 124 eine dielektrische Schicht abgeschieden werden, um Wechselwirkungen, wie oben beschrieben, zu verhindern.
  • Unter Bezugnahme auf 9 wird eine Lackschicht 130 abgeschieden und durch dem Fachmann bekannte lithographische Techniken belichtet und strukturiert. Während der Belichtung dient die Schicht 124 als eine Anti reflexschicht. Die Schicht 124 ist bevorzugt eine anorganische DARC-Schicht, die während der Belichtungszeit der Lackschicht 130 verbesserte Charakteristiken liefert. Die Schicht 124 kann Ultraviolettstrahlung (UV), wie etwa Tiefultraviolett (DUV), absorbieren und dabei eine bessere Kontrolle kritischer lithographischer Abmessungen, eine höhere Selektivität beim Trockenätzen gegenüber DUV-Lacken, eine bessere Kontrolle kritischer Abmessungen beim Ätzen während ARC-Öffnungsprozessen, geringere Herstellungskosten, eine gute Dickengleichförmigkeit usw. bereitstellen. Nun wird das Ätzen durchgeführt.
  • Unter Bezugnahme auf 10 wird ein Teil der Schicht 124 relativ zur Schicht 122 selektiv entfernt. Das Entfernen der DARC der Schicht 124 läßt sich leicht durchführen. Auch die Schicht 122 und das Padnitrid 115 werden gemäß der Struktur der Lackschicht 130 entfernt. Bei einem Beispiel wird die Lackschicht 130 dazu verwendet, weiter eine Position 132 (12) für einen Graben, wie etwa eine STI-Position, zu ätzen.
  • Unter Bezugnahme auf 11 wird bei einem alternativen Beispiel die Lackschicht entfernt, und die Schicht 124 wird als eine Hartmaske zum weiteren Ätzen der Position 132 verwendet.
  • Unter Bezugnahme auf 12 wird im Chip 110 durch das Active-Area-Ätzen eine STI-Position oder ein flacher Graben 132 ausgebildet. Die Lackschicht 130 wird nun selektiv zur Schicht 124 entfernt. Die Schicht 124 wird selektiv zur Schicht 122 durch einen Naß- und/oder einen Trockenätzprozeß entfernt. Die Schicht 122 wird selektiv zum Pad-Stapel 111, zum Kragen 116, zum Speicherknoten 118 und zum Substrat 112 durch einen Naß- und/oder einen Trockenätzprozeß entfernt. Die Bearbeitung kann nun fortgesetzt werden, damit die Halbleiterstrukturen fertiggestellt werden.
  • Unter Bezugnahme auf 13 kann eine anorganische dielektrische Schicht 124 (oder Schicht 24) als eine Hartmaske zum Ätzen von darunterliegenden Schichten verwendet werden. Die Lackschicht 130 (oder 30) wird strukturiert und ein Teil der Schicht 122 (oder Schicht 22) und der Schicht 124 (oder Schicht 24) wird entsprechend der Struktur, wie in 14 gezeigt, entfernt. Dann wird die Lackschicht 130 abgelöst. Nun wird eine Substratätzung (z.B. eine Siliziumätzung) selektiv zur Schicht 124 vorgenommen, um die Struktur zu erzielen, wie sie in 15 gezeigt ist. Organische ARCs nach dem Stand der Technik sind schwer als Hartmasken einzusetzen, da der Lack verwendet werden muß, um durch das Padnitrid 111 zu ätzen und Polysilizium des Speicherknotens 118 auszunehmen. Indem die Schicht 124 als eine Hartmaske verwendet wird, wird die Verunreinigung von Kohlenstoffmaterialien reduziert (z.B. kein organischer Lack), und das Auszacken oder Aufrauhen von Active-Area-Seitenwänden durch das Entfernen eines organischen Lacks wird vermieden. Das Endergebnis ist das gleiche wie in 6 oder 12 gezeigt.
  • Die vorliegende Erfindung stellt einen Prozeß für eine entfernbare DARC bereit, wobei bevorzugt eine Struktur verwendet wird, die den Einsatz der DARC für kritische Front-End-of-Line-(FEOL)-Anwendungen gestattet. Beispielsweise Anwendungen für das Ätzen vor der Metalleitungsausbildung. Die vorliegende Erfindung stellt vorteilhafterweise eine neue und nützliche Technik für den Einsatz von anorganischen DARCs bereit, die alle vorteilhaften Charakteristiken enthält, ohne die Schwierigkeit des Entfernens der anorganischen DARC-Schicht. Die vorliegende Erfindung stellt eine Unterschicht für die DARC bereit, die sich leicht entfernen läßt. Dies ist besonders bei einer Anwendung nützlich, bei der die Unterschicht beispielsweise in AA-Ätzprozessen entfernt werden sollte. Außerdem erhält man durch die hervorragende Konformalität (z.B. über 70% Seitenwandbedeckung für vertikal angeordnete Oberflächen) von DARC-Materialien zusätzliche Flexibilität zur Verwendung bei der Halbleiterbearbeitung.
  • Nachdem bevorzugte Ausführungsformen für einen neuartigen, entfernbaren, anorganischen Antireflexbeschichtungsprozeß beschrieben worden sind (die veranschaulichen und nicht einschränken sollen), wird angemerkt, daß vom Fachmann Modifikationen und Abwandlungen vorgenommen werden können, die innerhalb des Schutzbereichs und Gedankens der Erfindung liegen, wie sie durch die beigefügten Ansprüche umrissen sind. Nachdem die Erfindung somit mit den Einzelheiten und der Ausführlichkeit beschrieben worden ist, die die Patentgesetze verlangen, wird in den beigefügten Ansprüchen das dargelegt, was beansprucht wird und durch eine Patenturkunde geschützt werden soll.

Claims (7)

  1. Verfahren zum Verwenden und Entfernen anorganischer Antireflexbeschichtungen, mit den folgenden Schritten: Bereitstellen einer ersten dielektrischen Schicht (22) auf einer zu bearbeitenden Halbleiterbauelementstruktur (10), wobei die erste dielektrische Schicht (22) relativ zur Halbleiterbauelementstruktur (10) selektiv entfernbar ist; Ausbilden einer anorganischen, dielektrischen Antireflexbeschichtung (24) auf der ersten dielektrischen Schicht (22), wobei die dielektrische Antireflexbeschichtung (24) relativ zur ersten dielektrischen Schicht (22) selektiv entfernbar ist; Strukturieren einer Lackschicht (30) auf der dielektrischen Antireflexbeschichtung (24), wobei die Lackschicht (30) relativ zur dielektrischen Antireflexbeschichtung (24) selektiv entfernbar ist; Ätzen der Halbleiterbauelementstruktur (10) und selektives Entfernen der strukturierten Lackschicht (30), der dielektrischen Antireflexbeschichtung (24) und der ersten dielektrischen Schicht (22), dadurch gekennzeichnet, daß die Halbleiterbauelementstruktur vertikale Oberflächen umfaßt und daß eine konforme erste dielektrische Schicht (22), die eine Überhangstruktur (26) bildet, als die erste dielektrische Schicht (22) vorgesehen ist, um eine Bedeckung vertikaler Oberflächen durch die dielektrische Antireflexbeschichtung (24) zu verringern.
  2. Verfahren nach Anspruch 1, wobei die erste dielektrische Schicht (22) ein Siliziumoxid oder ein Polymer enthält.
  3. Verfahren nach Anspruch 1 oder 2, wobei der Schritt des Ausbildens einer anorganischen dielektrischen Antireflexbeschichtung (24) auf der ersten dielektrischen Schicht (22) den Schritt des Ausbildens von Siliziumoxinitrid beinhaltet.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei der Schritt des Ausbildens einer anorganischen dielektrischen Antireflexbeschichtung (24) auf der ersten dielektrischen Schicht (22) den Schritt des Ausheizens der dielektrischen Antireflexbeschichtung (24) beinhaltet, um Wechselwirkungen zwischen der Lackschicht (30) und der dielektrischen Antireflexbeschichtung (24) zu verhindern.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei der Schritt des Ausbildens einer anorganischen dielektrischen Antireflexbeschichtung (24) auf der ersten dielektrischen Schicht (22) den Schritt des Abscheidens der dielektrischen Antireflexbeschichtung (24) durch einen chemischen Dampfabscheidungsprozeß oder einen physikalischen Dampfabscheidungsprozeß beinhaltet.
  6. Verfahren nach einem der Ansprüche 1 bis 5, weiterhin mit dem Schritt des Ausbildens einer zweiten dielektrischen Schicht (28) auf der dielektrischen Antireflexbeschichtung (24), wobei die zweite dielektrische Schicht (28) relativ zu der dielektrischen Antireflexbeschichtung (24) selektiv entfernbar ist.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei die konforme erste dielektrische Schicht (22) unter Verwendung von SiH4 und N2O abgeschieden wird.
DE60103398T 2000-06-20 2001-06-20 Mustererzeugungsverfahren unter Verwendung einer inorganischen Antireflexionsschicht Expired - Lifetime DE60103398T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/597,122 US6607984B1 (en) 2000-06-20 2000-06-20 Removable inorganic anti-reflection coating process
US597122 2000-06-20
PCT/US2001/019660 WO2001099164A2 (en) 2000-06-20 2001-06-20 Patterning method using a removable inorganic antireflection coating

Publications (2)

Publication Number Publication Date
DE60103398D1 DE60103398D1 (de) 2004-06-24
DE60103398T2 true DE60103398T2 (de) 2005-06-09

Family

ID=24390174

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60103398T Expired - Lifetime DE60103398T2 (de) 2000-06-20 2001-06-20 Mustererzeugungsverfahren unter Verwendung einer inorganischen Antireflexionsschicht

Country Status (5)

Country Link
US (1) US6607984B1 (de)
EP (1) EP1292969B1 (de)
DE (1) DE60103398T2 (de)
TW (1) TW563208B (de)
WO (1) WO2001099164A2 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573175B1 (en) * 2001-11-30 2003-06-03 Micron Technology, Inc. Dry low k film application for interlevel dielectric and method of cleaning etched features
TWI319123B (en) * 2002-02-22 2010-01-01 Asml Holding Nv System and method for using a two part cover for protecting a reticle
US20050118541A1 (en) * 2003-11-28 2005-06-02 Applied Materials, Inc. Maintenance of photoresist adhesion and activity on the surface of dielectric ARCS for 90 nm feature sizes
US20050158947A1 (en) * 2004-01-16 2005-07-21 United Microelectronics Corp. Method for Forming Self-Aligned Trench
US7365014B2 (en) * 2004-01-30 2008-04-29 Applied Materials, Inc. Reticle fabrication using a removable hard mask
US20070031609A1 (en) * 2005-07-29 2007-02-08 Ajay Kumar Chemical vapor deposition chamber with dual frequency bias and method for manufacturing a photomask using the same
US7829471B2 (en) * 2005-07-29 2010-11-09 Applied Materials, Inc. Cluster tool and method for process integration in manufacturing of a photomask
US7375038B2 (en) * 2005-09-28 2008-05-20 Applied Materials, Inc. Method for plasma etching a chromium layer through a carbon hard mask suitable for photomask fabrication
US20090047791A1 (en) * 2007-08-16 2009-02-19 International Business Machines Corporation Semiconductor etching methods
US20090104541A1 (en) * 2007-10-23 2009-04-23 Eui Kyoon Kim Plasma surface treatment to prevent pattern collapse in immersion lithography
US8268730B2 (en) * 2009-06-03 2012-09-18 Micron Technology, Inc. Methods of masking semiconductor device structures
US20130102123A1 (en) * 2011-10-19 2013-04-25 Nanya Technology Corporation Method for fabricating single-sided buried strap in a semiconductor device
CN103531444B (zh) * 2012-07-02 2016-05-25 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62286229A (ja) 1986-06-04 1987-12-12 Matsushita Electric Ind Co Ltd ドライエツチング方法
JPH01255264A (ja) * 1988-04-05 1989-10-12 Seiko Instr Inc 半導体装置の製造方法
EP0501275A3 (en) * 1991-03-01 1992-11-19 Motorola, Inc. Method of making symmetrical and asymmetrical mesfets
DE4231312C2 (de) 1992-09-18 1996-10-02 Siemens Ag Antireflexschicht und Verfahren zur lithografischen Strukturierung einer Schicht
JP3486426B2 (ja) * 1993-01-18 2004-01-13 キヤノン株式会社 半導体装置及び液晶表示装置
KR0176153B1 (ko) 1995-05-30 1999-04-15 김광호 반도체 장치의 소자분리막 및 그 형성방법
JPH0955351A (ja) 1995-08-15 1997-02-25 Sony Corp 半導体装置の製造方法
FR2749973B1 (fr) * 1996-06-13 1998-09-25 France Telecom Procede de gravure de la grille en technologie mos utilisant un masque dur a base de sion
TW327694B (en) * 1997-01-30 1998-03-01 Nat Science Council The method for depositing oxynitride film on substrate by LPD
US5883011A (en) 1997-06-18 1999-03-16 Vlsi Technology, Inc. Method of removing an inorganic antireflective coating from a semiconductor substrate
US6121133A (en) 1997-08-22 2000-09-19 Micron Technology, Inc. Isolation using an antireflective coating
US6020091A (en) 1997-09-30 2000-02-01 Siemens Aktiengesellschaft Hard etch mask
US5883006A (en) * 1997-12-12 1999-03-16 Kabushiki Kaisha Toshiba Method for making a semiconductor device using a flowable oxide film
US6190955B1 (en) 1998-01-27 2001-02-20 International Business Machines Corporation Fabrication of trench capacitors using disposable hard mask
US6159832A (en) * 1998-03-18 2000-12-12 Mayer; Frederick J. Precision laser metallization
DE19844102C2 (de) * 1998-09-25 2000-07-20 Siemens Ag Herstellverfahren für eine Halbleiterstruktur
US6342428B1 (en) 1999-10-04 2002-01-29 Philips Electronics North America Corp. Method for a consistent shallow trench etch profile

Also Published As

Publication number Publication date
EP1292969B1 (de) 2004-05-19
WO2001099164A2 (en) 2001-12-27
WO2001099164A3 (en) 2002-07-25
DE60103398D1 (de) 2004-06-24
US6607984B1 (en) 2003-08-19
TW563208B (en) 2003-11-21
EP1292969A2 (de) 2003-03-19

Similar Documents

Publication Publication Date Title
DE69826934T2 (de) Verfahren zur Herstellung einer Doppel-Damaszener Struktur
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
US6989231B2 (en) Method of forming fine patterns using silicon oxide layer
DE69836943T2 (de) Planarisierung von einer nicht-konformen Vorrichtungsschicht in Halbleiterherstellung
DE60103398T2 (de) Mustererzeugungsverfahren unter Verwendung einer inorganischen Antireflexionsschicht
US6423474B1 (en) Use of DARC and BARC in flash memory processing
DE60038423T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE3688042T2 (de) Verfahren zur herstellung einer submikron-grabenstruktur auf einem halbleitenden substrat.
DE69935100T2 (de) Verfahren zur Ätzung einer Metallisierung mittels einer harten Maske
DE102005020060B4 (de) Verfahren zum Strukturieren eines Dielektrikums mit kleinem ε unter Anwendung einer Hartmaske
DE10360537B4 (de) Verfahren zum Ausbilden tiefer Isolationsgräben bei der Herstellung integrierter Schaltungen
DE19719699A1 (de) Verfahren zur Bildung eines dynamischen Speichers mit hoher Dichte und wahlfreiem Zugang
DE112018005611B4 (de) OXIDATION VON SEITENWÄNDEN EINER FREIEN SCHICHT UND ABSTANDSHALTERUNTERSTÜTZTES ÄTZEN VON MAGNETISCHEN TUNNEL-ÜBERGÄNGEN (MTJs) FÜR MAGNETORESISTIVE HOCHLEISTUNGS-DIREKTZUGRIFFSSPEICHERVORRICHTUNGEN (MRAM)
DE69838202T2 (de) Endpunktfühlung und Apparat
DE102004042169B4 (de) Technik zur Erhöhung des Füllvermögens in einem elektrochemischen Abscheideprozess durch Verrundung der Kanten und Gräben
US6753584B1 (en) Antireflective coating layer
DE102016119019B4 (de) Halbleiterbauelement und Herstellungsverfahren dafür
EP0642159B1 (de) Herstellverfahren für ein Bitleitungskontaktloch einer Speicherzelle
DE102005063118A1 (de) Zylinderkondensator und Speichereinrichtung und Verfahren zu deren Herstellung
DE10334427A1 (de) Verfahren zum Bilden eines Gate-Kontakts in einer Halbleitervorrichtung
DE102004001853B3 (de) Verfahren zum Herstellen von Kontaktierungsanschlüssen
DE102005022574A1 (de) Halbleiterspeicherbauelement mit Isolationsgrabenstruktur und zugehöriges Herstellungsverfahren
US6207573B1 (en) Differential trench open process
US20050118531A1 (en) Method for controlling critical dimension by utilizing resist sidewall protection
DE19838847B4 (de) Verfahren zum Vermindern der Intensität von während des Prozesses der Photolithographie auftretenden reflektierten Strahlen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK,, US

Owner name: QIMONDA AG, 81739 MUENCHEN, DE