DE60032232T2

DE60032232T2 - FET-Transistor mit Leistungsdetektor

Info

Publication number: DE60032232T2
Application number: DE60032232T
Authority: DE
Inventors: Mohamed Ratni; Veselin Brankovic; Dragan Krupezevic; Masayoshi Shinagawa-ku Abe; Noboru Shinagawa-ku Sasho
Original assignee: Sony Deutschland GmbH; Sony Corp
Current assignee: Sony Deutschland GmbH; Sony Corp
Priority date: 2000-08-24
Filing date: 2000-08-24
Publication date: 2007-09-20
Anticipated expiration: 2020-08-25
Also published as: EP1184671A1; CA2353429A1; JP2002139525A; DE60032232D1; KR20020016578A; US20020024357A1; EP1184671B1; US6683471B2

Description

Die vorliegende Erfindung betrifft die Leistungserfassung eines RF-Signals (HF-Signals). Insbesondere betrifft die vorliegende Erfindung eine Schaltung zum Erfassen der Leistung (Stärke) des RF-Signals, die einen FET-Transistor aufweist, welcher parallel an zwei Eingängen zum Bereitstellen des RF-Signals und zwei Ausgängen zum Erfassen der Stärke des RF-Signals angeschlossen ist.
Es ist allgemein bekannt, eine vorgespannte Schottky-Diode zum Leistungsmessen in den RF-Technologien zu benutzen. Aufgrund ihrer nichtlinearen Strom-Spannungs-Charakteristik verursacht die Diode eine Deformation des RF-Signals. Ferner werden Thermistoren für RF-Leistungsmessungen verwendet, aber sie sind aufgrund ihrer niedrigen Empfindlichkeit nur für Hochleistungs-RF-Signale geeignet.
Feldeffekttransistoren (FET's) präsentieren auch eine nichtlineare Strom-Spannungs-Charakteristik I-V. Deshalb sind sie ebenso als RF-Leistungsdetektor geeignet. Die FET-Transistoren zeigen eine bessere Empfindlichkeit als die vorgespannte Schottky-Diode und die Ausgangsspannung ist direkt verfügbar. Ein Leistungsdetektor, der einen FET-Transistor aufweist, ist gegenüber Temperaturschwankungen weniger empfindlich, als ein Leistungsdetektor, der auf einer Schottky-Diode basiert. Ebenso ist die effektive Rauschspannung der Diode, 600 nV, vier mal höher als der Rauschpegel eines einen FET-Transistor enthaltenden Detektors. Alle diese Vorteile machen den FET-Transistor zunehmend wichtiger in den RF-Leistungsmessungen.
Wie oben erwähnt, beruht das Basisdetektorkonzept auf einer Deformation des RF-Signals mit einem nichtlinearen Element. Deswegen wird das RF-Signal in eine DC-Signal-Komponente und eine Anzahl von Oberschwingungen zerlegt: I = Idc + Grundschwingung + Oberschwingungen
Der DC-Strom ist eine Funktion der RF-Signalamplitude. Die Ausgabespannung V_aus ist dank der nichtlinearen I-V-Charakteristik bei niedrigen Leistungspegel dem RF-Leistungssignal proportional.
In M. Ratni, B. Huyart, E. Bergeault, L.P. Jallet. „RF Power Detector using a silicon MOSFET" IEEE MTT-S Digest Baltimore MD. 1998, ist ein Aufbau für solch einen RF-Leistungsdetektor vorgestellt.
Der Aufbau eines derartigen RF-Leistungsdetektors nach dem obigen Stand der Technik ist in 13 gezeigt. T2 ist ein Silizium-MOS-Transistor, vorgespannt durch eine RC-Zelle bei V_gs = 0,6V. Der Transistor ist parallel zur RF-Leistungszuführung. Ein Hochpassfilter-Kondensator C1 (60pF) ist für die Isolation von dem Generator V_RF zuständig. Zwischen dem Transistor und der Ausgabeschaltung R_Lade (10kΩ) und C3 (10pF) sollte theoretisch ein Tiefpassfilter platziert werden, aber, Technologie bedingt, wurde dieses Filter durch einen Widerstand R₁ (1kΩ) ersetzt, dessen Wert größer ist, als der des Drain-Source-Widerstands. Das RF-Signal wird dann durch den Transistor fließen. Sein DC-Strom wird an dem Ladewiderstand R_Lade abgegriffen, Kondensator C3 wird als ein Shunt-Element für die verbleibenden Überschwingungen des RF-Signals benutzt.
Wie gesehen werden kann, ist der Aufbau dieses Leistungsdetektors asymmetrisch. Deshalb kann er nicht in einer Differenzbetriebsart betrieben werden, was ein Nachteil dieses Aufbaus ist.
Der Gegenstand der vorliegenden Erfindung ist deshalb eine Technik zum Erfassen der Stärke eines RF-Signals mit einer Schaltung vorzuschlagen, die einen FET-Transistor verwendet, und ein Verfahren zum Erfassen der Stärke eines RF-Signals, wobei deren Technik kompatibel mit einer Differenzbetriebsart ist.
Der obige Gegenstand ist mittels einer Schaltung zum Erfassen der Stärke eines RF-Signals erreicht, die einen FET-Transistor aufweist, der parallel zu zwei Eingängen zum Bereitstellen eines RF-Signals und zwei Ausgängen zum Erfassen der Stärke des RF-Signals nach Anspruch 1 angeschlossen ist, wobei ein Widerstand, der einen größeren Widerstand als der Drain-Source-Widerstand des FET-Transistors hat, zwischen einem der Ausgänge und der Source des FET-Transistors angeschlossen ist.
Ein Kondensator ist zwischen einem der Eingänge und der Source des FET-Transistors angeschlossen.
Das Gate des FET-Transistors ist mit Masse verbunden.
Ferner ist das Gate des FET-Transistors selbstvorgespannt bzw. extern vorgespannt.
Der obige Gegenstand ist ferner mittles eines Verfahrens zum Erfassen der Stärke eines RF-Signals durch eine Schaltung, die einen FET-Transistor aufweist, der parallel zu zwei Eingängen zum Bereitstellen eines RF-Signals und zwei Ausgängen zum Erfassen der Stärke des RF-Signals nach Anspruch 7 angeschlossen ist, erreicht, wobei die Schaltung differentiell mit einem RF-Signal an einem RF-Eingang versorgt wird.
Die Stärke des RF-Signals wird differentiell durch einen DC-Ausgang entsprechend auf Basis eines einzelnen DC-Ausgangssignals erfasst.
Entsprechend weiteren Aspekten der Erfindung werden eine I/Q-Demodulatorvorrichtung, ein (m)PSK-Demodulator und ein (m)QAM-Demodulator vorgeschlagen.
Entsprechend der Erfindung ist weiterhin ein Fünf-Port-I/Q-Demodulator vorgeschlagen, der drei Schaltungen, wie oben angegeben, verwendet, worin eine der Schaltungen differentiell mit dem RF-Signal an einem RF-Eingang versorgt ist und zwei Schaltungen mit einem RF-Signal an einem einzelnen RF-Eingang versorgt sind.
Als letztes ist ein n-Port-I/Q-Demodulator vorgeschlagen, der eine Anzahl von n-2 Schaltungen, wie oben angegeben, verwendet, worin alle Schaltungen mit einem RF-Signal an einem einzelnen RF-Eingang versorgt sind.
In der folgenden Beschreibung werden weitere Merkmale, Charakteristiken und Vorteile der vorliegenden Erfindung mittels detaillierter Erklärung der Ausführungen der vorliegenden Erfindung und durch Bezug auf die Figuren der angehängten Zeichnungen klarer.
1 zeigt einen selbstvorgespannten passiven Leistungsdetektor-Aufbau nach einer Ausführung der vorliegenden Erfindung,
2 zeigt die Charakteristik des selbstvorgespannten passiven Leistungsdetektors (SBPPD),
3 zeigt den S-Parameter-Simulations-Reflexions-Koeffizienten, (jeder S-Parameter ist das Verhältnis zwischen einer Ausgangs- und einer Eingangswelle an einem Transistor, der als Vier-Port zu sehen ist, S11 ist der Eingangsreflexionskoeffizient),
4 zeigt die S-Parameter-Simulation S11 mit angepasstem Eingang,
5 zeigt die Charachteristik des selbstvorgespannten passiven Leistungsdetektors (PPD) mit angepasstem 50 Ohm Eingang,
6 zeigt einen vorgespannten passiven Leistungsdetektor-Aufbau,
7 zeigt die Charakteristik des vorgespannten passiven Leistungsdetektors (BPPD),
8 zeigt den Reflexionskoeffizienten S11 des passiven Leistungsdetektors (PPD),
9 zeigt die PPD-Charakteristik und S11-Änderung,
10 zeigt schematisch einen Fünf-Port-Verteiler-Demodulator, der einen selbstvorgespannten Leistungsdetektor verwendet,
11 zeigt schematisch einen Vier-Port-Verteiler-Demodulator, der einen selbstvorgespannten Leistungsdetektor verwendet,
12a zeigt einen selbstvorgespannten Differenzeingang-Differenzausgang-Leistungsdetektor,
12b zeigt einen selbstvorgespannten Einzeleingang-Einzelausgang-Leistungsdetektor,
12c zeigt einen selbstvorgespannten Differenzeingang-Einzelausgang-Leistungsdetektor,
12d zeigt einen selbstvorgespannten Einzeleingang-Differenzausgang-Leistungsdetektor, und
13 zeigt schematisch einen RF-Leistungsdetektor-Aufbau nach dem Stand der Technik.
1 zeigt einen selbstvorgespannten passiven Leistungsdetektor-Aufbau nach einer Ausführung der vorliegenden Erfindung. Der Transistor 1 ist parallel zu der RF-Leistungszuführung 2 angeschlossen. Der Transistor 1 ist von den RF-Eingangsanschlüssen 2, 2' durch einen Hochpassfilter-Kondensator C1 3 isoliert. Theoretisch sollte ein Tiefpassfilter zwischen dem Transistor 1 und der Ausgangsschaltung R_Lade 4 und C3 5 platziert werden, aber, Technologie bedingt, wurde dieses Filter durch einen Widerstand R1 6 ersetzt, dessen Wert größer ist, als der des Drain-Source-Widerstands. Das RF-Signal 7 wird durch den Transistor 1 fließen. Sein DC-Strom ist an den Ausgängen 13, 13' abgegriffen, wo der Spannungsabfall an dem Ladewiderstand R_Lade erfasst wird. Kondensator C3 ist als ein Shunt-Element für die verbleibenden Schwingungen des RF-Signals 7 benutzt.
Dieser Schaltungsaufbau benutzt keine externe Gate-Vorspannung, da das Gate 8 direkt mit Masse verbunden ist. Jedoch wird das Gate 8 durch einen Teil des gleichgerichteten RF-DC-Signals, das durch den Widerstand R2 fließt, vorgespannt. Das Potential der Source 14 des Transistors 1 und somit die Gate-Source-Spannung ist zum DC-Strom durch den Widerstand R2 9 proportional. Deshalb ist die Gate-Source-Spannung proportional zur RF-Leistung. Mit anderen Worten, der Transistor ist mit einer Spannung vorgespannt, die proportional zur Stärke des RF-Signals ist.
Der Widerstand R2 9 ist als ein zweites Tiefpassfilter für die verbleibenden Schwingungen verwendet. Der Kondensator C2 10 hat die Funktion eines Hochpassfilters für den DC-Strom. Bei der Ausführung der R2 9 und C2 10 hat die Schaltung einen symmetrischen Aufbau, wobei der Betrieb des Leistungsdetektors im Differenzbetrieb möglich ist.
Aufgrund dieses Schaltungsaufbaus ist der Transistor 1 kontinuierlich mit einem Teil des deformierten RF-Signals proportional der RF-Leistung vorgespannt. Der Widerstand R2 9 und der Kondensator C2 10 sind auch verwendet, um zu vermeiden, dass ein Teil des deformierten RF-Signals (DC und einige Schwingungen) eine Störung verursacht, während der Detektor als ein Differenzeingang-Leistungsdetektor betrieben wird.
Dieser Schaltungsaufbau ermöglicht, die erfasste Ausgangsspannung direkt zu erfassen, ohne jeglichen DC-Offset, da das Gate 8 des Transistors nicht extern vorgespannt ist. Weiterhin zeigt der Transistor 1 kein Schrotrauschen, weil kein DC-Vorspannstrom durch die Sperrschicht fließt. Als Folge ermöglicht der Detektor einen großen dynamischen Bereich, und die untere dynamische Grenze ist nur durch thermisches Rauschen gegeben.
Anzumerken ist, dass diese Leistungsdetektor-Schaltung eine passive Schaltung ist, weil es keine aktiven Elemente vorsieht. Auch der FET-Transistor ist als ein passives Element ohne Versorgungsspannung verwendet.
2 bis 5 und 7 bis 9 zeigen Ergebnisse der Simulation, die durch Benutzung von RF-Simulationssoftware erhalten worden sind. Für den FET-Transistor wurde Sony's 0,5 μm GaAs JFET-Technologie eingesetzt.
2 zeigt einen Vergleich in Simulation zwischen zwei Detektoren, die verschiedene Größen des Transistors (50 und 100 μm) verwenden. Beide Kurven sind annähernd gleich zu einander. Es kann festgestellt werden, dass der Erfassungspegel sehr gut ist und dass die Empfindlichkeit für ein Niedrigleistungs-Eingangsignal akzeptabel ist.
In 3 sind die S-Parameter Simulationen präsentiert. Es ist zu sehen, dass der Reflexionskoeffizient S11 sehr hoch ist, ungefähr –1 dB. Dieser Wert von S11 ist ohne jegliche Anpassung des Eingangs erhalten worden.
Durch Hinzufügen von Anspannung tendieren die Eingangsreflexions-Koeffizienten der Schaltung gute Werte anzunehmen, wie es in 4 zu sehen ist. Der Reflexionskoeffizient S11 mit Anpassung des Eingangs ist weniger als –25 dB.
Jedoch, wie in 5 zu sehen ist, der Nachteil des für SBPPD angepassten 50 Ohm Eingangs ist, dass die Empfindlichkeit mit einem Faktor 2 und auch die Linearität gemindert wird, welche eine wichtige Charakteristik für spezifische Anwendungen sein kann.
Um die Linearität des Detektors zu verbessern kann das Gate des FET-Transistors mit einer niedrigen DC-Spannung 15, wie in der Ausführung der 6 gezeigt, vorgespannt werden. Hierzu ist das Gate 8 des FET-Transistors 1 mit einer DC-Spannungsquelle 15 verbunden. Der Wert der Vorspannung V_gs ist nahe dem der Abschnürspannung des Transistors gesetzt, um maximalen Nutzen aus der Nichtlinearität des Transistors zu ziehen, um die Effizienz der Erfassung auszuweiten. Merke, dass der Gate-Vorspannungs-Leistungsverbrauch immer noch sehr klein zu sein tendiert und dass es immer noch keine DC-Vorspannung gibt, wie in einem Drain vorgespannten FET-Detektor.
7 zeigt ein Ergebnis der Simulation des BPPD, welches mit einer Transistor-Gate-Größe gleich 100 μm und einer Vorspannung von V_gs = 0,3 V erhalten worden ist. Es ist zu sehen, dass die Linearität durch die Vorspannung des Gates des Transistors verbessert wird, aber andererseits, dass die Empfindlichkeit gemindert wird. In diesem Fall ist die Verwendung eines Operationsverstärkers zu empfehlen.
8 zeigt das Simulationsergebnis für den S-Parameter des BPPD. Es ist zu sehen, dass der Reflexionskoeffizient S11 etwa –10 dB bei 5 GHz ist, mit einer Gate-Vorspannung V_gs = 0,3 V.
9 zeigt die PPD-Charakteristik und S11-Änderung.
Der neue FET-Leistungsdetektor ist für einen digitalen direkten Empfänger geeignet, der einen Fünf-Port Verteiler 11 als einen Breitband-Demodulator verwendet, wie es in 10 dargestellt ist.
11 zeigt, wie der neue FET-Leistungs-Detektor für Leistungsmessungen in einem Vier-Port-Verteiler 12 verwendet werden kann, die als ein (n)QAM oder als ein (n)PSK-Demodulator arbeitet.
Der neue FET-Leistungs-Detektor kann in verschiedenen Betriebsarten verwendet werden.
In 12a ist die Schaltung differentiell mit einem RF-Signal an dem RF-Eingang versorgt und die Stärke des RF-Signals ist differentiell durch den DC-Ausgang erfasst.
In 12b ist die Schaltung mir einem RF-Signal an einem einzelnen RF-Eingang versorgt (der andere einzelne Eingang ist mit Masse verbunden) und die Stärke des RF-Signals ist auf der Basis eines einzelnen DC-Ausgangs erfasst, der andere einzelne DC-Ausgang ist mit Masse verbunden.
In 12c ist die Schaltung differentiell mit einem RF-Signal an dem RF-Eingang versorgt und die Stärke des RF-Signals ist auf der Basis eines einzelnen DC-Ausgangs erfasst, der andere einzelne DC-Ausgang ist mit Masse verbunden.
In 12d ist die Schaltung mit einem RF-Signal an einem einzelnen RF-Eingang versorgt, der andere einzelne Eingang ist mit Masse verbunden und die Stärke des RF-Signals ist differentiell durch den DC-Ausgang erfasst.

Claims

Schaltung zum Erfassen der Stärke eines RF-Signals, umfassend: – einen ersten und einen zweiten Eingang (2, 2') zum Bereitsstellen eines RF-Signals (7), – einen ersten und einen zweiten Ausgang (13, 13') zum Erfassen der Stärke eines RF-Signals (7), – einen FET-Transistor (1), der parallel zu erstem und zweitem Eingang (2, 2') angeschlossen ist, – einen ersten Kondensator (3), der zwischen dem Drain des FET-Transistors (1) und dem ersten Eingang (2) geschaltet ist, und einen ersten Widerstand (6), der einen größeren Widerstandswert hat, als der Drain-Source-Widerstand des FET-Transistors (1), wobei der erste Widerstand (6) zwischen dem Drain des FET-Transistors und dem ersten Ausgang (13) geschaltet ist, dadurch gekennzeichnet, dass – ein zweiter Kondensator (10) zwischen dem zweiten Eingang (2) und der Source (14) des FET-Transistors (1) geschaltet ist, und – einen zweiten Widerstand (9) einen größeren Widerstandswert hat, als der Drain-Source-Widerstand des FET-Transistors (1), und zwischen dem zweiten (13') der Ausgänge und der Source (14) des FET-Transistors (1) geschaltet ist.
Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass das Gate (8) des FET-Transistors (1) mit Masse verbunden ist.
Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Gate (8) des FET-Transistors (1) mit einer Spannung selbstvorgespannt ist, die proportional zu der Stärke des FR-Signals (7) ist, mittels des zweiten Widerstands (9).
Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Gate des FET-Transistors (1) mit einer externen DC-Spannung (15) vorgespannt ist.
Schaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass einer von den zwei Eingängen (2, 2') mit Masse verbunden ist.
Schaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass einer von den zwei Ausgängen (13, 13') mit Masse verbunden ist.
Verfahren zum Erfassen der Stärke eines RF-Signals mittels einer Schaltung nach einem der Ansprüche 1 bis 4, wobei die Schaltung an den zwei Eingängen (2, 2') differentiell mit einem RF-Signal versorgt wird.
Verfahren zum Erfassen der Stärke eines RF-Signals mittels einer Schaltung nach Anspruch 5, wenn abhängig vom Anspruch 3, wobei die Schaltung an einem einzelnen Eingang (2, 2') mit einem RF-Signal versorgt ist und der FET-Transistor proportional zu der Stärke des RF-Signals mittels des zweiten Widerstands (9) vorgespannt ist.
Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass die Stärke des RF-Signals an den Ausgängen (13, 13') differentiell erfasst ist.
Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass die Stärke des RF-Signals auf der Basis von einem einzelnen DC-Ausgangssignal erfasst ist.
Verfahren nach einem der Ansprüche 7, 9 oder 10, dadurch gekennzeichnet, dass der FET-Transistor (1) proportional zu der Stärke des RF-Signals mittels des zweiten Widerstands (9) vorgespannt ist.
I/Q-Demodulator, umfassend zumindest eine Schaltung nach einem der Ansprüche 1 bis 4.
(m)PSK-Demodulator, umfassend zumindest eine Schaltung nach einem der Ansprüche 1 bis 4.
(m)QAM-Demodulator, umfassend zumindest eine Schaltung nach einem der Ansprüche 1 bis 4.
Fünf-Port-I/Q-Demodulator, umfassend zumindest eine Schaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass eine von den Schaltungen differentiell mit dem RF-Signal an einem RF-Eingang versorgt ist, und zwei von den Schaltungen mit einem RF-Signal an einem einzelnen RF-Eingang versorgt sind.
N-I/Q-Demodulator, umfassend n-2 Schaltungen nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass alle Schaltungen mit einem RF-Signal an einem einzelnen RF-Eingang versorgt sind.